WO2006098339A1 - 半導体装置、半導体装置の製造方法、および蓋体フレーム - Google Patents

半導体装置、半導体装置の製造方法、および蓋体フレーム Download PDF

Info

Publication number
WO2006098339A1
WO2006098339A1 PCT/JP2006/305060 JP2006305060W WO2006098339A1 WO 2006098339 A1 WO2006098339 A1 WO 2006098339A1 JP 2006305060 W JP2006305060 W JP 2006305060W WO 2006098339 A1 WO2006098339 A1 WO 2006098339A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
lid
stage
semiconductor device
circuit board
Prior art date
Application number
PCT/JP2006/305060
Other languages
English (en)
French (fr)
Inventor
Hiroshi Saitoh
Toshihisa Suzuki
Masayoshi Omura
Original Assignee
Yamaha Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005074901A external-priority patent/JP4049160B2/ja
Priority claimed from JP2005138371A external-priority patent/JP4049167B2/ja
Priority claimed from JP2005197440A external-priority patent/JP4742706B2/ja
Priority claimed from JP2005247498A external-priority patent/JP4049176B2/ja
Application filed by Yamaha Corporation filed Critical Yamaha Corporation
Priority to US11/908,590 priority Critical patent/US20090230487A1/en
Priority to EP06729094A priority patent/EP1860694A1/en
Publication of WO2006098339A1 publication Critical patent/WO2006098339A1/ja

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01066—Dysprosium [Dy]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to a semiconductor device including a semiconductor chip such as a sound pressure sensor chip or a pressure sensor chip, a manufacturing method thereof, and a lid frame used for the semiconductor device.
  • a semiconductor device such as a pressure sensor or a silicon microphone manufactured using a silicon semiconductor is formed in a substantially rectangular plate shape, and a semiconductor sensor in which a recessed portion that is recessed from the front surface toward the back surface is formed.
  • the semiconductor sensor chip is mounted on a printed circuit board.
  • a portion thinned by the concave portion is used as a diaphragm (movable electrode).
  • a bridge resistor circuit formed in the diaphragm detects this displacement or strain as a change in electrical resistance, and detects the pressure based on the change in electrical resistance according to the magnitude of the displacement or strain (hereinafter referred to as displacement).
  • this type of semiconductor device has such characteristics that the accuracy and reproducibility are so high that the displacement of the diaphragm is used in a minute range and no fluid adheres to the diaphragm. is doing.
  • the semiconductor device is provided with an amplifier such as an operational amplifier that amplifies an electric signal output by a minute displacement of the diaphragm.
  • This amplifier is mounted on a printed circuit board together with a semiconductor sensor chip.
  • the semiconductor sensor chip and the amplifier are packaged with a cover (cover) on the surface of the printed circuit board so that they are placed in the same space, and these are protected from the external environment (see, for example, Patent Document 1).
  • an opening for communicating this space with the outside is provided in a cover for housing the semiconductor sensor chip and the amplifier in the same space.
  • This opening thus, the fluctuating pressure such as sound pressure generated outside is guided into the space and reaches the semiconductor sensor chip.
  • the recessed part which dents toward the surface force back surface of a printed circuit board is provided in the part located just under the diaphragm of a printed circuit board. A space is formed immediately below the diaphragm by this recess, so that the diaphragm vibrates (displaces) correctly with a deformation amount corresponding to the reached pressure.
  • Patent Document 2 discloses that a semiconductor chip communicates with an external space through a through-hole formed in a circuit board and a sealed resin package.
  • the through hole formed in the sealed resin package is constituted by, for example, a cylindrical pipe connected to the through hole of the circuit board.
  • a sealed resin package of this type of semiconductor device accommodates a circuit board with a semiconductor chip and pipes attached to a mold having a cavity for forming the package, and the molten resin melted in this cavity. It is formed by pouring.
  • the pipe is fixed to the circuit board in advance.
  • the pipe is fixed by, for example, a method of caulking the pipe to the through hole of the circuit board, welding, soldering, or attaching with an adhesive.
  • some conventional semiconductor devices include a semiconductor chip having a movable part, such as an acceleration sensor chip.
  • a hollow space is provided between a circuit board on which a semiconductor chip is fixed and a resin body (oil mold part), and a semiconductor chip is disposed in this space (for example, see Patent Document 3.)
  • the 0 space is formed by arranging a lid that covers the semiconductor chip on the surface of the circuit board.
  • the resin body of this type of semiconductor device is formed by housing a circuit board with a semiconductor chip and a lid attached to a mold having a cavity for forming the resin body, and pouring molten resin into the cavity. Is done.
  • this resin body it is necessary to prevent the position of the lid body from being displaced by the flow of the molten resin forming the resin body and to prevent the molten resin from flowing into the space. . So, conventionally, this Before forming the resin body, a step of bonding the lid to the surface of the circuit board and a step of forming a recess or a support for supporting the end of the lid on the circuit board are performed.
  • Patent Document 1 Japanese Patent Publication 2004-537182
  • Patent Document 2 Japanese Patent Publication No. 9-119875
  • Patent Document 3 Japanese Patent Publication No. 8-64709
  • the cover covers the same surface of the printed circuit board on which the semiconductor sensor chip and the amplifier are installed while forming a space above the semiconductor sensor chip and the amplifier.
  • this cover was installed, there was a problem that the semiconductor sensor chip, the amplifier, or the wire that electrically connects each of them could be damaged.
  • the front end of this cover is fixed and held on the printed circuit board, for example, only with an adhesive, it may come off when an impact or the like is applied. As a result, there was a problem that the reliability of the semiconductor device was lowered.
  • the semiconductor device of the present invention comprises:
  • a hollow first space is provided on the first surface of the base so as to cover the semiconductor chip, and includes the semiconductor chip.
  • the first space is formed outside the first space.
  • a chip covering lid body having an open end at an extended end and provided with a substantially cylindrical opening communicating with the first space;
  • a first space is formed by forming the first space portion via the chip cover lid and covering the base so as to expose the opening end, and integrally fixing the base and the chip cover lid.
  • the base may be a circuit board, and the semiconductor chip may be electrically connected to the circuit board.
  • the base is a stage portion separated by a lead frame force
  • the semiconductor device has a lead for electrical connection disposed around the stage portion and fixed by the first resin mold portion so that one end thereof is exposed to the force of the first resin mold portion.
  • the chip may be electrically connected to the electrical connection lead in the first space.
  • the semiconductor device of the present invention is formed at the mounting position of the semiconductor chip in the stage portion, and the first surface force extends in the thickness direction of the stage up to the second surface opposite to the first surface.
  • the second space portion may be formed by a stage covering lid that covers the second surface of the stage portion.
  • a diaphragm is formed in the semiconductor chip, and the through hole for the chip is formed to face the diaphragm,
  • a connecting lead that is displaced toward the second surface is connected to the stage portion, and the second resin mold portion includes the electric connecting lead and the connecting lead so as to contain the connecting lead. It may be fixed to the second surface.
  • the semiconductor device of the present invention includes:
  • a stage portion having first and second surfaces
  • a chip covering lid that is provided on the first surface of the stage portion so as to cover the semiconductor chip and that forms a hollow first space in which the semiconductor chip is enclosed; and the chip covering lid A second space portion that covers the first surface of the stage portion so as to form the first space portion and communicates with the through hole for chips on the second surface of the stage portion; A grease that covers the second surface of the stage portion so as to form an opening that communicates the second space portion to the outside, and integrally fixes the stage portion and the chip cover lid.
  • a diaphragm is formed in the semiconductor chip, the chip through hole is formed to face the diaphragm, and the stage portion is formed on the second surface side of the stage portion. Displaceable connecting leads are connected, and electrical connection leads are arranged around the stage part,
  • the resin mold part includes a first resin layer that covers the first surface of the stage part so as to form the first space part via the chip covering lid, and the stage part.
  • the second space and the opening are formed on the second surface to form the electrical connection.
  • a second resin layer covering the second surface of the stage portion so as to enclose the lead and the connecting lead.
  • the semiconductor device of the present invention is a semiconductor device of the present invention.
  • a lid frame that is arranged on the one surface side of the circuit board and covers the semiconductor chip
  • a hollow space is provided between the semiconductor chip and the semiconductor chip via the lid frame, and a resin mold portion that integrally fixes the circuit board and the lid frame is provided.
  • the lid frame is provided with a lid that is provided on the circuit board to form the space portion, and protrudes outward from the upper surface of the space portion from the lid body and extends in the thickness direction and has a tip portion thereof. Are formed on the outer side of the resin mold part.
  • the opening end of the opening is also exposed to the outside of the resin mold part force when the resin mold part is formed using a mold. This is to bring the mold into contact with the mold. That is, when manufacturing this semiconductor device, the circuit board and the lid frame are sandwiched from the thickness direction of the circuit board by a pair of molds for forming the resin mold part.
  • the opening portion of the lid frame formed in a substantially cylindrical shape extends in a direction further away from the circuit board from the upper end portion of the lid body, so one mold is at the opening end of the opening portion. A gap is formed between one mold and the upper end of the lid.
  • the relative position of the lid frame and the circuit board can be fixed by pressing the lid frame against the circuit board with a pair of molds. Therefore, when forming the resin mold part, it is possible to prevent the lid frame from moving with respect to the circuit board by the molten resin injected into the resin forming space.
  • the semiconductor chip when the semiconductor chip also has a force such as a sound pressure sensor chip or a pressure sensor chip having a diaphragm, pressure fluctuations such as sound are generated from the outside by the opening portion and the stage portion.
  • a force such as a sound pressure sensor chip or a pressure sensor chip having a diaphragm
  • pressure fluctuations such as sound are generated from the outside by the opening portion and the stage portion.
  • the diaphragm reaches the diaphragm through the chip through-hole, the diaphragm of the semiconductor chip vibrates based on the pressure fluctuation, whereby the pressure fluctuation can be detected.
  • the volume of the first or second space defined by the chip cover lid or the chip cover lid can be easily changed according to the shape and size of the lid only without changing the design of the stage section. be able to. Therefore, the volume of the first or second space can be sufficiently secured, and the pressure change in the first or second space due to the vibration of the diaphragm can be suppressed to a small level. For this reason, the diaphragm of the semiconductor chip can be vibrated correctly with a deformation amount proportional to the pressure vibration such as an external force sound without being affected by the pressure change of the first or second space.
  • the thickness of the second resin layer can be increased.
  • the protrusion of the mold can be extended below the stage portion, and the second space can be formed with a large capacity. Therefore, the pressure change between the chip through hole and the second space caused by the vibration of the diaphragm can be suppressed to a small level, and the deformation of the diaphragm can be prevented from being inhibited. As a result, the diaphragm can be vibrated correctly with a deformation amount corresponding to the applied pressure, and the pressure detected by the semiconductor device can be made accurate.
  • the tip of the protrusion is exposed to the outer side of the resin mold part when the resin mold part is formed using a mold.
  • this is because the tip of the protrusion is brought into contact with the mold. That is, when manufacturing this semiconductor device, the circuit board and the lid frame are sandwiched from the thickness direction of the circuit board by a pair of molds for forming the resin mold part. Since the projection of the lid frame extends in a direction further away from the circuit board from the upper end of the lid, one mold abuts against the tip of the projection, and one mold and the lid A gap is formed between the upper end of the body.
  • the protrusion Since it is sandwiched between a pair of molds, the protrusion is pressed toward the circuit board. By pressing the protrusion, the lower end portion of the lid that is in contact with the circuit board is pressed against the circuit board, so that the gap between the lower end of the lid and the circuit board can be closed. That is, the space is sealed from the outside.
  • the molten resin is injected into the resin forming space defined by the one mold, the lid, and the circuit board, so that the tip part of the protrusion part is moved outward. An exposed resin mold part is formed. At this time, since the gap between the lower end portion of the lid and the circuit board is closed by the pressing force of the protrusion, it is possible to prevent the molten resin injected into the resin forming space from flowing into the space portion.
  • the relative position of the lid frame and the circuit board can be fixed by pressing the lid frame against the circuit board with a pair of molds. Therefore, when forming the resin mold part, it is possible to prevent the lid frame from moving with respect to the circuit board by the molten resin injected into the resin forming space.
  • the process of fixing the lid frame covering the semiconductor chip to the circuit board and the process of forming the through hole in the circuit board are not required. It is possible to reduce the manufacturing cost and improve the manufacturing efficiency of a semiconductor device that communicates with the outer space.
  • FIG. 1 is a side sectional view showing a semiconductor device according to a first embodiment of the present invention.
  • FIG. 2 is used for the semiconductor device according to the first embodiment of the present invention shown in FIG. It is sectional drawing which shows an example of a semiconductor chip.
  • FIG. 3 is a sectional side view showing a method for manufacturing the semiconductor device shown in FIG. 1.
  • FIG. 4 is a sectional side view showing a method for manufacturing the semiconductor device shown in FIG. 1.
  • FIG. 4 is a sectional side view showing a method for manufacturing the semiconductor device shown in FIG. 1.
  • FIG. 5 is a sectional side view showing a method for manufacturing the semiconductor device shown in FIG. 1.
  • FIG. 6 is a side sectional view showing a semiconductor device according to a second embodiment of the present invention.
  • FIG. 7 is a cross-sectional view showing an example of a method for transporting a semiconductor device according to an embodiment of the present invention.
  • FIG. 8 is a cross-sectional plan view showing a semiconductor device according to the third embodiment of the present invention, in which one surface force of the stage portion is also seen.
  • FIG. 9 is a plan sectional view showing the semiconductor device according to the third embodiment of the present invention, in which other surface forces of the stage portion are also seen.
  • FIG. 10 is a side sectional view showing a semiconductor device according to a third embodiment of the present invention.
  • FIG. 11 is a plan view showing a lead frame used for manufacturing the semiconductor device according to the third embodiment of the present invention shown in FIG.
  • FIG. 12 is a sectional side view showing a method for manufacturing the semiconductor device shown in FIG.
  • FIG. 13 is a sectional side view showing a method for manufacturing the semiconductor device shown in FIG.
  • FIG. 14 is a side sectional view showing a modification of the through electrode in the semiconductor device according to the third embodiment of the present invention.
  • FIG. 15 is a side sectional view showing a first modification of the semiconductor device according to the third embodiment of the present invention.
  • FIG. 16 is a side sectional view showing a second modification of the semiconductor device according to the third embodiment of the present invention.
  • FIG. 17 is a side sectional view showing a third modification of the semiconductor device according to the third embodiment of the present invention.
  • FIG. 18 is a plan sectional view showing the semiconductor device according to the fourth embodiment of the present invention, in which one surface force of the stage portion is also seen.
  • FIG. 19 is a plan sectional view showing the semiconductor device according to the fourth embodiment of the present invention, in which the other force of the stage portion is also seen.
  • FIG. 20 is a side sectional view showing a semiconductor device according to a fourth embodiment of the present invention.
  • FIG. 21 is a side sectional view showing a semiconductor device according to a fifth embodiment of the present invention.
  • FIG. 22 is a plan view showing a semiconductor device according to a sixth embodiment of the present invention.
  • FIG. 23 is a sectional side view showing the semiconductor device according to the sixth embodiment of the present invention shown in FIG.
  • FIG. 24 is a plan view showing a lead frame used for manufacturing the semiconductor device according to the sixth embodiment of the invention shown in FIG. 23.
  • FIG. 25 is a cross-sectional view showing the lead frame shown in FIG. 24.
  • FIG. 26 is a side sectional view showing a method for manufacturing the semiconductor device shown in FIG. 23.
  • FIG. 27 is a sectional side view showing a method for manufacturing the semiconductor device shown in FIG. 23.
  • FIG. 28 is a side cross-sectional view showing a method for manufacturing the semiconductor device shown in FIG. 23.
  • FIG. 29 is a side sectional view showing a modification of the semiconductor device according to the sixth embodiment of the present invention.
  • FIG. 30 is a side cross-sectional view showing the manufacturing method of the modification of the semiconductor device according to the sixth embodiment of the present invention.
  • FIG. 31 is a side sectional view showing a semiconductor device according to a seventh embodiment of the present invention.
  • FIG. 32 is a sectional side view showing a method for manufacturing the semiconductor device shown in FIG. 31.
  • FIG. 32 is a sectional side view showing a method for manufacturing the semiconductor device shown in FIG. 31.
  • FIG. 33 is a side cross sectional view showing a method for manufacturing the semiconductor device shown in FIG. 31.
  • FIG. 34 is a side cross-sectional view showing a method for manufacturing the semiconductor device shown in FIG. 31.
  • FIG. 35 is a side sectional view showing a semiconductor device according to an eighth embodiment of the present invention.
  • FIG. 36 is a cross-sectional view showing an example of a semiconductor chip used in the semiconductor device according to the eighth embodiment of the present invention shown in FIG.
  • FIG. 37 is a side cross sectional view showing a method for manufacturing the semiconductor device shown in FIG. 35.
  • FIG. 38 is a side cross sectional view showing a method for manufacturing the semiconductor device shown in FIG. 35.
  • FIG. 39 is a side cross-sectional view showing a method for manufacturing the semiconductor device shown in FIG. 35.
  • FIG. 40 is a side cross-sectional view showing a state where the semiconductor device shown in FIG. 35 is mounted on a mounting board.
  • FIG. 41 is a side sectional view showing a semiconductor device according to a ninth embodiment of the present invention. Explanation of symbols
  • Figs. 1 to 5 show a first embodiment of the present invention.
  • the semiconductor device 1 includes a circuit board 3, a semiconductor chip 5, a lid frame 7, and a resin mold part 9 that are arranged on one end side in the thickness direction of the circuit board 3. It is equipped with.
  • the semiconductor chip 5 is formed in a substantially plate shape, and its back surface 5 a is bonded and fixed on the front surface 3 a located on one end side of the circuit board 3.
  • the semiconductor chip 5 is composed of, for example, a sound pressure sensor chip.
  • the semiconductor chip 5 has a multilayer wiring board 11 laminated on the surface 10a of the silicon substrate 10, and a through-hole penetrating through the thickness direction of the silicon substrate 10 and the multilayer wiring board 11
  • the capacitor unit 12 is arranged at 10b and l ib.
  • the capacitor unit 12 is composed of a vibrating electrode plate 13 and a fixed electrode plate 14 that also project the inner force of the through-holes 10b and l ib, and the fixed electrode plate 14 passes through a minute gap with respect to the vibrating electrode plate 13. Arranged so as to overlap in the thickness direction.
  • These vibrating electrode plates 13 The fixed electrode plate 14 is disposed between the silicon substrate 10 and the multilayer wiring board 11.
  • this capacitor unit 12 when the vibrating electrode plate 13 vibrates based on a sound or pressure change incident on the through-hole rib from the surface 5b side of the multilayer wiring board 11, the vibrating electrode plate based on this vibration The change in the gap between 13 and the fixed electrode plate 14 is output as the change in the capacitance between the vibrating electrode plate 13 and the fixed electrode plate 14.
  • a plurality of pad electrodes 15 are exposed on the surface 5 b of the multilayer wiring board 11. These pad electrodes 15 have a function of supplying electric power to the semiconductor chip 5 and a function as a terminal for transmitting an output signal extracted from the capacitor unit 12 to the outside.
  • the lid frame 7 is formed from a thermosetting resin having heat resistance, and the lid is arranged on the surface 3 a of the circuit board 3 so as to cover the semiconductor chip 5. 17 and a substantially cylindrical opening 19 projecting integrally from the lid body 17.
  • the lid 17 has a substantially plate-like upper wall upper wall (upper end) 21 disposed at a position spaced from the surface 3a of the circuit board 3 in the thickness direction, and the surface 3a of the circuit board 3 from the periphery of the upper wall 21. And a side wall 23 protruding toward the side. That is, the lid body 17 is formed in a substantially concave shape that opens to the tip end portion 23 a side of the side wall 23 by the upper wall 21 and the side wall 23.
  • the tip 23a of the side wall 23 is disposed on the surface 3a of the circuit board 3 located at the periphery of the semiconductor chip 5, the surface 3a of the circuit board 3, and the inner surfaces 21a and 23b of the upper wall 21 and the side wall 23 are provided.
  • a hollow space 25 is defined.
  • the upper wall 21 is located farthest from the surface 3a of the circuit board 3 in the lid body 17, and the inner surfaces 21a and 23b of the upper wall 21 and the side wall 23 are applied to the semiconductor chip. Located so as not to touch 5.
  • the substantially cylindrical opening 19 protrudes from the central portion of the upper wall 21 and extends further away from the surface 3 a of the circuit board 3 than the upper wall 21.
  • the opening portion 19 serves to open the space portion 25 to the outside of the resin mold portion 9, and the surface 5b of the semiconductor chip 5 is exposed to the outside through the through hole 19a of the opening portion 19. is doing.
  • the opening 19 extends upright with respect to the surface 3 a of the circuit board 3 and the outer surface 21 b of the upper wall 21, and can be elastically deformed with respect to the lid 17. In other words, the opening 19 can be inertially moved in the direction orthogonal to the surface 3a of the circuit board 3 by elastically deforming the deformation portion 26 formed at the connection portion with the upper wall 21 of the lid body 17. .
  • the lid frame 7 is provided with a thin-film shield portion 27 formed on the inner surfaces 2 la and 23 b of the upper wall 21 and the side wall 23 facing the space portion 25.
  • the shield part 27 is formed by applying or spraying a conductive paste such as copper or silver over the inner surfaces 21a and 23b of the upper wall 21 and the side wall 23 and the inner surface of the through hole 19a of the opening 19. Become. That is, the lid 17 and the opening 19 are given conductivity by the shield part 27.
  • the shield portion 27 is formed to extend to the tip portion 23a of the side wall 23 of the lid body 17, and comes into contact with the surface 3a of the circuit board 3 in the state where the lid frame 7 is arranged, so that the space portion 25 is covered with this shield part 27.
  • the lid frame 7 is formed with a pair of connecting portions 29 that integrally extend from the peripheral edge of the upper wall 21 in the longitudinal direction of the upper wall 21.
  • the circuit board 3 is formed in a substantially plate shape, and is arranged on a plurality of pad electrodes 31 arranged on the front surface 3a and a back surface 3b located on the other end side in the thickness direction of the circuit board 3.
  • a plurality of solder balls (electrode portions) 33 and a wiring portion 35 disposed inside the circuit board 3 and electrically connecting the plurality of pad electrodes 31 and the solder balls 33 individually are provided.
  • the wiring portion 35 is also formed with, for example, a copper foil force.
  • the nod electrode 31 is electrically connected to the pad electrode 15 of the semiconductor chip 5 through the wire 37, and is disposed around the arrangement region of the semiconductor chip 5 and exposed to the space portion 25.
  • the pad electrode 31 is made of, for example, a copper foil plated with nickel (Ni) having a thickness of 3 to 5 ⁇ m and gold (Au) having a thickness of 0.5 ⁇ m.
  • the solder ball 33 is formed in a substantially spherical shape and protrudes from the back surface 3 b of the circuit board 3.
  • a conductive thin film shield member 39 is provided on the surface 3 a of the circuit board 3.
  • the shield member 39 is formed over the surface 3a of the circuit board 3 over the region facing the space 25, the region where the semiconductor chip 5 is disposed, and the region where the tip 23a of the side wall 23 of the lid 17 is disposed. Yes. That is, the shield member 39 comes into contact with the shield portion 27 of the lid frame 7 when the lid frame 7 is arranged on the surface 3 a of the circuit board 3. Therefore, the shield member 39 is configured so as to surround the space portion 25 including the semiconductor chip 5 together with the shield portion 27 of the lid frame 7.
  • the above-described semiconductor chip 5 having the above-described force is fixed to the surface 3a of the circuit board 3 through the shield member 39, and the tip 23a of the side wall 23 of the lid frame 7 is also attached to the surface 3a. It is arranged on the surface 3 a of the circuit board 3 through the shield member 39. However, in this shield member 39, holes 39a that avoid the pad electrodes 31 are formed so that the pad electrodes 31 of the circuit board 3 are exposed to the space 25. Are electrically isolated.
  • the resin mold portion 9 is in contact with the surface 3a of the circuit board 3 and the outer surfaces 21b and 23c of the lid body 17 located on the opposite side of the inner surfaces 21a and 23b, and is connected to the opening 19 and the connection of the lid body frame 7.
  • the circuit board 3 and the lid frame 7 are fixed integrally.
  • the opening end 19b of the opening 19 protruding from the lid 17 and the tip end 29a of the connecting portion 29 are the surface 9a of the resin mold portion 9 facing the same direction as the surface 3a of the circuit board 3, and this Each is exposed outward from the side surface 9b adjacent to the surface 9a.
  • the resin mold portion 9 is configured to cover the semiconductor chip 5 through the hollow space portion 25 formed by the lid body 17.
  • the resin mold portion 9 is illustrated as being divided by an opening 19 and a connecting portion 29. In practice, however, the opening 19 and the connecting portion 29 are not provided. It is encased in one resin mold part 9, and the resin mold part 9 is integrally formed!
  • one circuit board 3 in which a plurality of units each including a plurality of pad electrodes 31, a wiring part 35, and a shield member 39 for forming the semiconductor device 1 are formed is prepared in advance. deep.
  • the semiconductor chips 5 are bonded to the surface 3a of the circuit board 3 through the shield members 39, respectively.
  • the adhesion of the semiconductor chip 5 is performed by placing the semiconductor chip 5 on the surface 3a of the circuit board 3 via a silver paste and curing the silver paste. After this bonding is completed, plasma cleaning is performed to remove dirt adhering to the surfaces 3a and 5b of the circuit board 3 and the semiconductor chip 5, particularly the pad electrodes 15 and 31.
  • the wire 37 is disposed by wire bonding to electrically connect the semiconductor chip 5 and the pad electrodes 15 and 31 of the circuit board 3 to each other.
  • a plurality of lid frames 7 integrally connected by the connecting portion 29 are prepared (frame preparation step). In this frame preparation step, a plurality of lid frames 7 connected to each other by an injection molding method using a thermosetting resin having heat resistance is formed.
  • each connecting portion 29 is set so that each lid body frame 7 is arranged at a predetermined position covering each semiconductor chip 5, so that positioning of each lid body frame 7 with respect to a plurality of semiconductor chips 5 is easy. Can be done.
  • the mold E having the flat surface E1 is disposed on the back surface 3b side of the circuit board 3.
  • a mold (one mold) F having a recess F2 recessed from the surface F1 is arranged to face each other. That is, the pair of molds E and F is configured to sandwich the circuit board 3 from the thickness direction.
  • the resin mold and mold F forming the resin mold part are formed between the circuit board 3 and the lid frame 7 and the mold F.
  • a thin film sheet S having good properties is disposed (sheet disposing step). This sheet S can be elastically deformed, and is made of, for example, fluorine resin.
  • the mold F is moved in a direction approaching the mold E, and the circuit board 3 is sandwiched between the flat surface E1 and the surface F1 of the pair of molds E, F as shown in FIG.
  • the opening 19 is pressed toward the circuit board 3 so as to close the opening end 19b of the opening 19 by the bottom surface F3 of the recess F2 of the mold F (pressing step).
  • the sheet S is previously vacuum-adsorbed (arrow a) to the bottom surface F3 of the mold F.
  • the back surface 3b of the circuit board 3 contacts the flat surface E1 of the mold E, and the front surface 3a of the circuit board 3 passes through the sheet S through the surface F1 of the mold F.
  • the opening end 19b of the opening 19 of the lid frame 7 contacts the bottom surface F3 of the mold F with the sheet S interposed therebetween.
  • the opening end 19b of the opening 19 is pressed against the sheet S, so that the sheet S is elastically deformed.
  • the opening 19 extends in a direction further away from the circuit board 3 from the lid 17, the opening 19 is interposed between the mold F and the lid 17. A gap is formed.
  • the opening 19 is elastically deformed with respect to the lid 17.
  • the distal end portion 23a of the lid body 17 is pressed against the circuit board 3 with an appropriate force by the elastic force of the opening 19, the gap between the distal end portion 23a of the lid body 17 and the circuit board 3 is surely blocked. be able to.
  • the opening end 19b of the opening 19 is also pressed against the mold F by an appropriate force by the elastic force of the opening 19, and is disposed between the bottom surface F3 of the mold F and the opening end 19b of the opening 19. Since the sheet S is elastically deformed, the gap between the opening end 19b of the opening 19 and the bottom surface F3 of the mold F can be reliably closed. From the above, the space 25 is sealed from the outside.
  • the shape of the opening end 19b of the opening 19 is preferably a rounded shape. That is, by configuring the opening end 19b of the opening 19 as described above, the opening end 19b of the opening 19 bites into the sheet S, thereby preventing the sheet S from forming a notch, and the sheet S based on this notch. Can prevent damage.
  • the rounded opening 19b may be formed in the frame preparation process, for example.
  • the circuit board 3 in one gap formed by the recess F2, the circuit board 3, the plurality of lids 17 and the opening 19 of the mold F.
  • heat-cured resin such as epoxy resin is injected in a molten state, and circuit board 3 and a plurality of lid frames 7
  • a resin mold portion 9 for integrally fixing is formed (molding process).
  • the above-mentioned gap indicates a resin forming space for forming the resin mold part 9.
  • the resin mold part 9 is formed by a transfer molding method in which molten resin is sequentially injected from an end of one large resin forming space.
  • the gap between the tip portion 23a of the lid body 17 and the circuit board 3 is closed by the pressing force of the opening portion 19, and the mold F and the opening end 19b of the opening portion 19 are closed. Since the gap is closed by the pressing force of the opening 19 and the elastic deformation of the sheet S, it is possible to prevent the molten resin poured into the resin forming space from flowing into the space 25. In this molding process, since the relative position between the lid frame 7 and the circuit board 3 is already fixed, the lid frame 7 is moved by the molten grease injected into the grease forming space. It is possible to prevent movement with respect to 3.
  • a sheet-like dicing tape (blindfold seal) D is applied to the entire surface 9a of the resin mold part 9, and the opening end 19b of the opening 19 is closed with the dicing tape D. (Seal sticking process). Thereafter, a dicing process is performed in which the blade B is used to divide each semiconductor device 1. At this time, the resin mold part 9, the circuit board 3 and the connecting part 29 are not capable of cutting the dicing tape D. The dicing tape D is cut after the dicing process is completed.
  • solder ball 33 (FIG. 1) is attached to the wiring part 35 exposed on the back surface 3b of the circuit board 3 to complete the manufacture of the semiconductor device 1.
  • the dicing tape D is affixed until the mounting of the semiconductor device 1 on the mounting board of various electronic devices such as mobile phones and personal computers is completed.
  • the back surface 3b of the circuit board 3 is opposed to the surface of the mounting board, and the solder balls 33 are arranged on land portions formed on the surface of the mounting board. Then, by pressing the semiconductor device 1 against the surface of the mounting substrate while heating the solder ball 33, the solder ball 33 is fixed to the land portion and electrically connected.
  • the semiconductor device 1, the manufacturing method of the semiconductor device 1, and the lid frame used therefor According to 7, it is possible to prevent the molten resin from flowing into the space 25 when the resin mold part 9 is formed simply by sandwiching the circuit board 3 and the lid frame 7 with the pair of molds E and F. At the same time, the lid frame 7 can be prevented from moving relative to the circuit board 3. Therefore, the process of fixing the lid frame 7 covering the semiconductor chip 5 to the circuit board 3 and the process of forming the through hole in the circuit board 3 are not required, and the semiconductor chip 5 arranged in the space 25 is outwardly moved. It is possible to reduce the manufacturing cost and improve the manufacturing efficiency of the semiconductor device 1 communicated with the air.
  • the shield part 27 of the conductive lid frame 7 and the shield part member 39 of the circuit board 3 surround the semiconductor chip 5, electrical noise generated on the outer side of the semiconductor device 1 is not generated. Even if the circuit board 3 and the resin mold part 9 are intruded, noise is prevented from entering the space part 25 and the through hole 19a in the lid frame 7 and the shield member 39. Therefore, it is possible to reliably prevent this noise from reaching the semiconductor chip 5 and to reliably prevent malfunction of the semiconductor chip 5 based on the noise.
  • the force F that presses the lid frame 7 against the circuit board 3 by the mold F having the recess F2 prevents the lid body 17 from being excessively transmitted to the lid body 17 due to the elastic deformation of the opening portion 19. In order to prevent 17 from being deformed, it is possible to suppress variations in the space 25 due to the deformation of the lid 17.
  • the gap between the distal end portion 23a of the lid body 17 and the circuit board 3 is surely closed.
  • the opening end 19b of the opening 19 is also pressed against the mold F with an appropriate force by the elastic force of the opening 19, and is disposed between the bottom surface F3 of the mold F and the opening end 19b of the opening 19. Since the sheet S is elastically deformed, the gap between the opening end 19b of the opening 19 and the bottom surface F3 of the mold F can be reliably closed.
  • the semiconductor device 1 has a so-called surface mount type configuration in which the solder balls 33 are arranged only on the back surface 3b side of the circuit board 3 facing the mounting substrate.
  • the mounting area is only the area of the back surface 3b of the circuit board 3. Therefore, the mounting area of the semiconductor device 1 relative to the mounting board can be reduced, and the mounting board can be reduced in size.
  • the plurality of lid frames 7 are connected by the connecting portions 29, so that the lid frames 7 for the respective semiconductor chips 5 arranged on the circuit board 3 are connected. Positioning can be performed easily.
  • a plurality of semiconductor devices 1 can be manufactured simultaneously and easily, and the manufacturing efficiency of the semiconductor device 1 can be improved.
  • the opening 19 of the lid frame 7 comes into contact with the bottom surface F3 of the mold F via the sheet S, so that the mold F is damaged by the contact of the opening 19 Can be prevented.
  • the molding process is performed with the sheet S placed on the bottom surface F3 of the mold F, it is possible to prevent the mold F from being contaminated by molten resin.
  • the dicing tape D blocks the opening end 19b. It is possible to prevent dust and moisture from entering the space portion 25 from the opening end 19b during transport and mounting, and prevent malfunction of the semiconductor chip 5 based on these dust and moisture.
  • the shield member 39 is disposed on the surface 3a of the circuit board 3.
  • the shield member 39 is not limited to this, and includes at least the lid 17 and the semiconductor chip 5 in the space portion. It may be formed so as to surround 25. That is, a part of the shield member 39 may be disposed inside the circuit board 3.
  • the circuit board 4 constituting the semiconductor device 51 according to the present embodiment is formed with a concave portion 53 having a substantially rectangular shape in cross section formed by being recessed from the surface 4a in the thickness direction.
  • the semiconductor chip 5 is disposed on the bottom surface 53a of the recess 53.
  • the lid frame 7 is disposed across the recess 53, that is, the front end portion 23 a of the lid 17 is disposed on the surface 4 a of the circuit board 4 positioned at the periphery of the recess 53.
  • a hollow space 55 is defined by the recess 53 of the circuit board 4 and the upper wall 21 and the side wall 23 of the lid frame 7.
  • a plurality of pad electrodes 57 that are electrically connected to the pad electrodes 15 of the semiconductor chip 5 by wires 37 are arranged on the bottom surface 53 a of the recess 53. These pad electrodes 57 are electrically connected to the plurality of solder balls 33 arranged on the back surface 4b of the circuit board 4 via the wiring portion 35.
  • the circuit board 4 is provided with a shield member 59 that includes the semiconductor chip 5 and surrounds the space 55 together with the shield 27 of the lid frame 7. That is, the shield member 59 is disposed on the bottom surface 53a of the recess 53, and extends from the periphery of the bottom surface 53a through the inside of the circuit board 4 to the surface 4a of the circuit board 4 positioned at the periphery of the recess 53. It is provided so that it can be used. Therefore, in a state where the lid frame 7 is disposed on the surface 4 a of the circuit board 4, the shield member 59 comes into contact with the shield portion 27 of the lid frame 7.
  • the semiconductor chip 5 is fixed to the surface 4a of the circuit board 4 through the shield member 59, and the front end portion 23a of the side wall 23 of the lid frame 7 is also this shield member. It is arranged on the surface 4 a of the circuit board 4 through 59.
  • the shield member 59 is formed with a hole 59a for avoiding each pad electrode 57 so that the pad electrode 57 of the circuit board 4 is exposed to the space 55. Are electrically isolated.
  • the semiconductor device 51 configured as described above can be manufactured using a pair of molds E and F similar to those in the first embodiment.
  • the wire 37 can be prevented from protruding outward from the recess 53. Therefore, when performing the frame placement step and the pressing step with the wire 37 disposed, the wire 37 can be prevented from touching the lid frame 7 and the deformation of the wire 37 can be reliably prevented. Therefore, when the semiconductor device 51 is manufactured, the electrical connection between the circuit board 4 and the semiconductor chip 5 can be easily ensured.
  • the opening 19 protrudes from the central partial force of the upper wall 21, but is not limited to this.
  • At least the circuit board 3 than the upper wall 21 is not limited thereto. 4's It only needs to be configured to extend further away from the surfaces 3a and 4a and to open the space portions 25 and 55 outward from the surface 9a of the resin mold portion 9. That is, the opening 19 may protrude from the side wall 23 of the lid 17. Even in this configuration, since the opening 19 can be pressed by the mold F, when the semiconductor devices 1 and 51 are manufactured, the molten resin flows into the space portions 25 and 55, or the lid body. The frame 7 can be prevented from moving with respect to the circuit boards 3 and 4.
  • the shield part 27 of the lid frame 7 is made of conductive paste over the inner surfaces 21a and 23b of the upper wall 21 and the side wall 23 constituting the lid 17 and the inner surfaces of the through holes 19a of the opening 19.
  • the force formed by coating is not limited to this, and it is only necessary to prevent electrical noise from entering the space portions 25 and 55 through the lid body 17. That is, the shield part 27 may be formed by, for example, applying a conductive best to the outer surfaces of the upper wall 21 and the side wall 23 and the outer peripheral surface of the opening 19, and soaked in a conductive paste. It may be formed.
  • the lid frame 7 is formed of conductive grease, and the inner surfaces 21a and 23b of the lid body 17 facing the space portions 25 and 55, and the through holes 19a of the opening portion 19 are formed.
  • Insulating resin may be applied to the inner surface of the inner surface, or the insulating resin and the shield portion 27 may be applied to the inner surfaces 21a and 23b.
  • the force that allows the lid 17 and the opening 19 to have conductivity is not limited to this. It is sufficient that at least the lid 17 that constitutes the space portions 25 and 55 has conductivity.
  • the lid frame 7 is made of thermosetting resin having heat resistance, but it is sufficient that at least the resin material strength is also formed. However, it should be a resin material having a certain degree of heat resistance so that it will not be thermally deformed even when the lid frame 7 is heated during the molding process or when the semiconductor devices 1, 51 are mounted on the mounting board. Is preferred.
  • the lid frame 7 is preferably formed from a resin material such as engineer plastic that can withstand heat of about 170 to 180 ° C.
  • the lid frame 7 may be formed of a conductive material such as metal.
  • the lid frame 7 is more used during the molding process and when the semiconductor device 1 is mounted on the mounting board. Can withstand high temperatures.
  • the conductive material has higher rigidity than the resin material.
  • the lid frame 7 is not limited to the above-described resin material or conductive material.
  • the lid body is made from the resin material kneaded with carbon.
  • the frame 7 is preferably formed.
  • individual lid frame 7 may be used.
  • the force that solder balls 33 electrically connected to the wiring part 35 are provided on the back surfaces 3b and 4b of the circuit boards 3 and 4 is not limited to this. At least the circuit boards 3 and 4 Back of
  • this electrode part may be formed integrally with the wiring part 35, or the wiring part 35 may protrude from the back surfaces 3b, 4b of the circuit boards 3, 4.
  • a single dicing tape D is applied to a plurality of semiconductor devices 1, 51, the present invention is not limited to this.
  • a separate blindfold seal is attached to each semiconductor device 1, 5.
  • a blind seal such as dicing tape D is applied to the surface 9a of the resin mold part 9 so as to close the opening end 19b of the opening 19, the blind seal may not be applied. That is, for example, as shown in FIG. 7, when the semiconductor devices 1, 51 that have been manufactured are transported, the surface of the transport tray (mounting table) 61 for mounting and transporting the semiconductor devices 1, 51 The surface 9a of the resin mold part 9 may be disposed opposite to 61a. Even in this configuration, when the semiconductor devices 1 and 51 are transported, dust and moisture can be prevented from entering the space portions 25 and 55 from the opening end 19b, and the semiconductor chip 5 can malfunction due to these dust and moisture. The crop can be prevented.
  • the semiconductor chip 5 and the circuit boards 3 and 4 are electrically connected by the wire 37.
  • the present invention is not limited to this. At least the semiconductor chip 5 and the circuit boards 3 and 4 are electrically connected. That's fine. That is, for example, the semiconductor chip 5 is arranged on the front surface 3a of the circuit boards 3 and 4 and the bottom surface 53a of the recess 53 so that the pad electrodes 15, 31, 57 of the semiconductor chip 5 and the circuit boards 3 and 4 face each other. It does n’t matter.
  • the sound pressure sensor chip is given as an example of the semiconductor chip 5, the semiconductor chip 5 is not limited to this example. It's okay!
  • FIGS. 8 to 13 show a third embodiment of the present invention.
  • the semiconductor device 101 includes a metal stage portion 103 formed in a substantially plate shape and a plurality of metal electrical connection leads 105 arranged around the stage portion 103.
  • the stage portion 103 is formed in a substantially rectangular shape in plan view, and includes a plurality of chip through-holes 103c and wiring through-holes 103d formed so as to penetrate in the thickness direction of the stage portion 103. .
  • the plurality of leads 105, 106 are arranged side by side in a direction along the front surface 103 b and the back surface 103 a of the stage portion 103, and the tip portions protrude from the side portions of the resin mold portion 117.
  • the tips of the respective leads 105 and 106 are formed so as to extend in the thickness direction of the stage portion 103 so that the semiconductor device 101 is configured as a so-called QFP (Quad Flat Package). May be.
  • the connecting lead 106 is connected to the stage portion 103, and the other electrical connection leads 105 are arranged between the stage portion 103 with a gap. A part of these electrical connection leads 105 is electrically connected to a semiconductor chip 107 described later via a through electrode 111 and an IC 109.
  • the semiconductor chip 107 is bonded and fixed to the back surface 103a of the stage portion 103 via an insulating adhesive 118a having electrical insulation so as to cover the chip through hole 103c of the stage portion 103. That is, the semiconductor chip 107 is electrically connected to the stage portion 103. Insulated.
  • the semiconductor chip 107 is a so-called sound pressure sensor chip that converts sound into an electric signal, and includes a diaphragm 107 a that vibrates in accordance with sound that reaches the semiconductor chip 107.
  • the diaphragm 107a is disposed along the back surface 103a of the stage portion 103 so as to face the chip through hole 103c.
  • the through electrode 111 includes a plurality of insertion terminal portions 119 formed of a conductive material and an insulating support block 121 that is formed of an electrically insulating material and supports the through terminal portions 119 from the periphery. I have.
  • the through electrode 111 is bonded and fixed to the back surface 103a of the stage portion 103 through an insulating adhesive 118b, like the semiconductor chip 107, so as to close the through hole 103d for wiring.
  • the plurality of insertion terminal portions 119 are also exposed on the front surface 103b side of the stage portion 103 through the wiring through hole 103d not only on the back surface 103a side of the stage portion 103, and the wires are passed through the wiring through hole 103d.
  • (Second wire) 123 is electrically connected to the plurality of leads 105.
  • the IC 109 is for controlling the drive of the semiconductor chip 107, and is located between the semiconductor chip 107 and the through electrode 111 via the insulating adhesive 118c in the same manner as the semiconductor chip 107.
  • the stage portion 103 is bonded and fixed to the back surface 103a.
  • the IC 109 is electrically connected to the semiconductor chip 107 and the through terminal portions 119 of the through electrode 111 by a plurality of wires (first wires) 125.
  • the IC 109, the through electrode 111, and the wires 123 and 125 constitute an electrical wiring means 127 that electrically connects the semiconductor chip 107 and the lead 105.
  • the chip covering lid 113 is disposed on the back surface 103 a of the stage portion 103 so as to cover the semiconductor chip 107, the IC 109 and the through electrode 111.
  • the chip cover lid 113 includes a substantially plate-like upper wall 129 disposed at a position spaced in the thickness direction from the back surface 103a of the stage portion 103, and the back surface 103a of the stage portion 103 from the periphery of the upper wall 129. And a side wall 131 protruding toward the side. That is, the chip covering lid 113 is formed in a substantially concave shape that opens to the tip end side of the side wall 131 by the upper wall 129 and the side wall 131.
  • the hollow first space portion 133 is defined by the back surface 103a of the stage portion 103 and the upper wall 129 and the inner surface of the side wall 131. Is done.
  • the upper wall 129 and the side wall 131 The inner surface of is located so as not to touch the semiconductor chip 107 and the wire 125 arranged in the first space 133.
  • the chip covering lid 113 is made of a conductive material, and has an insulating paste (on the inner surface of the upper wall 129 facing the first space 133 and the inner surface of the side wall 131 that also has an electrically insulating material force ( (Chip insulating portion) 135 is applied. Further, the chip covering lid 113 is electrically connected to the stage portion 103. Therefore, the semiconductor chip 7 and the IC 109 are also electrically surrounded by the chip covering lid 113 and the stage portion 103 having conductivity. Further, it is possible to prevent the semiconductor chip 107, the IC 109, the through electrode 111, and the wire 125 disposed in the first space 133 from being electrically connected to the chip covering lid body 113 by the insulating paste 135.
  • the stage cover lid 115 is disposed on the surface 103b of the stage portion 103 so as to cover the chip through-hole 103c.
  • the stage covering lid 115 is formed in a substantially plate-like upper wall 137 disposed at a position spaced in the thickness direction from the surface 103b of the stage portion 103, and from the periphery of the upper wall 137 toward the surface 103b of the stage portion 103.
  • a substantially cylindrical opening 141 projecting in a direction away from the surface 103b of the stage portion 103 from the upper wall 137. That is, the stage covering lid body 115 is formed in a substantially concave shape that opens to the distal end side of the side wall 139 by the upper wall 137 and the side wall 139.
  • the hollow second space portion 143 is defined by the surface 103b of the stage portion 103 and the inner surfaces of the upper wall 137 and the side wall 139. Is done.
  • the substantially cylindrical opening 141 serves to expose the second space portion 143 to the outside of the resin mold portion 117, and the semiconductor chip 107 includes the chip through-hole 103c and the second through-hole 103c. It is arranged at a position communicating with the outside through the space portion 143 and the opening portion 141. That is, the through-hole 103c for the chip and the semiconductor chip 107 do not overlap directly in the thickness direction of the opening 141 and the stage 103 so that they are not directly exposed to the outside from the opening 141 of the stage cover lid 115. , And so arranged! RU
  • the stage cover lid 115 is formed of a conductive material and is electrically connected to the stage portion 103. Therefore, the second space The part 143 is also electrically surrounded by the stage cover lid 115 and the stage part 103 having conductivity.
  • the stage 103 and the leads 10 5 and 106 are physically formed by subjecting a thin metal plate to pressing or etching force or both.
  • the joined lead frame 151 is formed (frame preparation process). That is, the plurality of leads 105 and 106 are joined together by a rectangular frame portion 153 formed so as to surround the stage portion 103, and the lead 105 for electrical connection and the stage portion 103 are connected to the rectangular frame portion 153. Are connected to each other via lead 106. Further, in this frame preparation process, the chip through-hole 103c and the wiring through-hole 103d penetrating in the thickness direction of the stage portion 103 are transferred to the stage portion 103 and the lead by the aforementioned pressing force or etching calorie. 105 and 106 and the rectangular frame portion 153 are formed at the same time.
  • the semiconductor chip 107 is attached to the stage portion 103 via the insulating adhesive 118a so that the semiconductor chip 107 overlaps the chip through-hole 103c and the stage portion 103 in the thickness direction. Adhering and fixing to the back surface 103a (chip bonding process).
  • the through electrode 111 is bonded and fixed to the back surface 103a of the stage portion 103 via the insulating adhesive 118b (terminal portion attaching step). At this time, the through electrode 111 has its insertion terminal portion 119 exposed from both surfaces 103 a and 103 b of the stage portion 103 through the wiring through hole 103 d of the stage portion 103. Further, the through-hole 103d for wiring is completely closed by the through-electrode 111.
  • This terminal portion attaching step may be performed before or after the chip bonding step, or may be performed simultaneously.
  • the IC 109 is also bonded to the back surface 103a of the stage portion 103 via the insulating adhesive 118c.
  • the IC109 may be bonded before or after the chip bonding process or the terminal mounting process, or may be performed simultaneously.
  • wires 125 are arranged between the semiconductor chip 107 and the IC 109 and between the IC 109 and the through electrode 111, respectively, and the gap between the semiconductor chip 107 and the through electrode 111 is interposed via the IC 109. Electrical connection is made to the communication terminal part 119 (first wiring process). Further, the chip covering lid 113 is placed on the stage portion 103 so as to cover the semiconductor chip 107, the IC 109 and the through electrode 111. A chip covering lid 113 is disposed on the back surface 103a of the substrate, and a hollow first space 133 including the semiconductor chip 107 is formed by the chip covering lid 113 and the stage portion 103 (chip lid placing step).
  • chip bonding step, terminal portion attaching step, first wiring step, and chip lid placing step are performed with the back surface 103a of the stage portion 103 facing upward.
  • the plurality of leads 105 and the through terminal portions 1 19 are connected via the wiring through holes 103d by wire bonding.
  • a wire 123 is disposed between them to electrically connect the lead 105 and the through electrode 111 (second wiring process).
  • stage covering lid 115 is arranged on the surface 103b of the stage portion 103 so as to cover the surface 103b of the stage portion 103 including the chip through-hole 103c, and the stage covering lid 115 and the stage portion 103 A hollow second space 143 is formed (stage lid arrangement step).
  • This stage lid placement step may be performed before the second wiring step or after the second wiring step! /.
  • a pair of molds 100E, 100F for forming the resin mold part are arranged on the front surface 103b side and the back surface 103a side of the stage unit 103, and the front surfaces 100E1, 100F1 of these pair of molds 100E, 100F
  • the leading ends of the leads 105 and 106 and the rectangular frame portion 153 are sandwiched.
  • One mold 100E arranged on the back surface 103a side of the stage part 103 has a recessed part 100E2 recessed from the front surface 100E1, and the other mold 10 OF arranged on the front surface 103b side of the stage part 103 is And a recess 100F2 recessed from the surface 100F1.
  • the chip cover lid 113 is accommodated in the recess 100E2 of the opposite mold 100E, and a part of the upper wall 129 is the bottom surface 100E3 of the recess 100E2. It abuts on the protrusion 100E4 formed by protruding from the surface. At this time, the chip covering lid 113 is pressed against the back surface 103a of the stage portion 103 by the protrusion 100E4 of one mold 100E.
  • the stage covering lid 115 is housed in the recess 100F2 of the other mold 100F, and the tip of the opening 141 comes into contact with the bottom surface 100F3 of the recess 100F2, and this recess The opening 141 is closed by the bottom surface 100F3 of 100F2. In this case, The stage covering lid 115 is pressed against the surface 103b of the stage portion 103 by the other mold 100F.
  • a thin film sheet made of resin (not shown) that makes the mold 100E and 100F have good releasability between the resin forming the resin mold part It is preferable to keep it.
  • This resin sheet is formed from, for example, fluorine resin.
  • thermosetting resin such as an epoxy resin is poured into a resin forming space formed by the pair of molds 100E and 100F in a melted state, and the stage portion 103, the chip covering lid 113, the stage A resin mold portion 117 for integrally fixing the covering lid body 115 and the leads 105 and 106 is formed (molding process).
  • the resin is heated and cured to form the resin mold part 117 as shown in FIG. 8 to L0. .
  • the rectangular frame portion 153 is cut off, and the leads 105 and 106 protruding outward from the resin mold portion 117 are individually cut to complete the manufacture of the semiconductor device 101.
  • the semiconductor device 101 manufactured as described above is mounted on various electronic devices such as a mobile phone, for example, the leads 105 and 106 protruding outward from the resin mold part 117, Other electronic components and electric components of the electronic device are electrically connected to each other.
  • the volume of the first space 133 is the chip cover to be placed in the chip lid placing step without changing the shape and size of the stage 103. It can be easily changed according to the shape and size of the cover body 113 alone. Therefore, the volume of the first space portion 133 can be sufficiently secured, and the pressure change in the first space portion 133 due to the vibration of the diaphragm 107a of the semiconductor chip 107 can be suppressed to a small level. For this reason, the diaphragm 107a of the semiconductor chip 107 can vibrate correctly with respect to pressure vibration such as external force sound without being affected by the pressure change of the first space 133.
  • the design of the semiconductor device 101 can be easily changed in accordance with the characteristics of the semiconductor chip 107, it is possible to easily improve the manufacturing efficiency of the semiconductor device 101 and reduce the manufacturing cost of the semiconductor device 101.
  • the second space 143 is formed by the stage covering lid 115 having the opening 141, whereby the opening for the chip through hole 103c and the semiconductor chip 107 is formed.
  • the position of the part 141 can be easily changed. That is, the chip through-hole 103c and the opening 141 without increasing the manufacturing cost of the semiconductor device 101 can be arranged so as not to overlap each other in the thickness direction of the stage 103. Therefore, even if dust or water droplets enter the second space portion 143 through the opening 141, the dust and water droplets can be easily prevented from reaching the semiconductor chip 7 directly.
  • the conductive stage portion 103 and the chip covering lid 113 surround the semiconductor chip 107, electrical noise generated on the outer side of the semiconductor device 101 enters the resin mold portion 117. Even in this case, it is possible to prevent the noise from entering the first space 133 at the stage portion 103 and the chip cover lid 113, and to reliably prevent the noise from reaching the semiconductor chip 107.
  • the conductive stage unit 103 and the stage covering lid 115 are arranged so as to overlap in the thickness direction of the stage unit 103, an electrical noise force stage generated on the outer side of the semiconductor device 101 Even if the surface 103b side force of the part 103 also enters the resin mold part 117, the semiconductor prevents the noise from entering the first space part 133 by the stage part 103 and the stage cover lid 115. As a result, it is possible to reliably prevent malfunction of the semiconductor chip 107 based on this noise.
  • the chip covering lid 113 having conductivity is electrically connected to the semiconductor chip 107 and the wire 125 extending from the semiconductor chip 107. Since electrical continuity with the wiring can be prevented, the electrical circuit of the semiconductor device 101 can be prevented from being short-circuited.
  • the leads 105 arranged the semiconductor chip 107 by electrically connecting the wires 125 and 123 extending from the semiconductor chip 107 and the lead 105, respectively, through the wiring through hole 103d and the through electrode 111. Even if it is arranged on the outer side of the first space 133, the semiconductor chip 107 and the lead 105 can be electrically connected to each other.
  • the stage portion 103, the lead 105, the chip through hole 103c, and the wiring through hole 103d in which the semiconductor chip 107 is arranged are provided in the frame preparation process. Since the metal thin plate can be formed simply by pressing or etching, the semiconductor device 101 can be manufactured at a lower cost than when a circuit board is used as in the prior art.
  • the chip bonding process force is performed with the back surface 103a of the stage part 103 facing up until the chip lid placing process, and then the second surface with the front surface 103b of the stage part 103 facing up.
  • the semiconductor device 101 can be easily manufactured because the wiring process is performed.
  • the through electrode 111 is a force that is bonded and fixed to the back surface 103a of the stage portion 103 via the insulating adhesive 118b.
  • the present invention is not limited to this, and at least the wiring through hole 103d is blocked. As shown in FIG. It only has to be fixed with. That is, for example, the through electrode 111 may be bonded to the surface 103 b of the stage portion 103.
  • the through electrode 161 may be inserted and fixed in the wiring through hole 103d without a gap.
  • each through terminal portion 162 is supported by the insulating support block 163 from the periphery, and therefore does not come into contact with the stage portion 103, that is, is electrically connected to the stage portion 103. Insulated.
  • the wiring through-hole 3d can be easily and reliably closed, and the through-electrode 161 relative to the stage portion 3 can be easily positioned.
  • connection surfaces 162a and 162b of the through terminal portions 162 for bonding the ends of the wires 123 and 125 protrude from the front surface 103b and the rear surface 103a of the stage portion 103.
  • the conductive mesh 165 may be applied from the connection surfaces 162a and 162b of the through terminal portion 162 to the end surfaces 163a and 163b of the insulating support block 163 that are coplanar with the connection surfaces 162a and 162b. .
  • the bonding area of the wires 123 and 125 can be expanded by the conductive plating 165. Accordingly, it is possible to easily bond the wires 123 and 125 without positioning the wire bonder for bonding the wires 123 and 125 with high accuracy.
  • the plurality of leads 105, 106 is not limited to the force in which the side force of the resin mold portion 117 is also protruded outward.
  • the plurality of leads 167 may be configured to be directly exposed from the lower surface 117a of the resin mold part 117, i.e., the semiconductor device 169 may be configured as a so-called QFN (Quad Flat Non-lead). ).
  • the force by which the stage covering lid 115 is disposed on the surface 103b of the stage portion 103 is not limited to this.
  • At least the chip through-hole 103c extends from the surface 103b of the stage portion 103 to the outside of the resin mold portion 117. It is only necessary that the second space portion is formed so as to communicate with the first space portion. That is, for example, as shown in FIG. 16, a hole 171 that exposes the chip through-hole 103c to the outside is formed in the resin mold portion 117, and the second space portion 173 is configured by the hole 171. I do not care.
  • the second space portion 173 can be formed, for example, by providing a protrusion that contacts the surface 103b of the stage portion 103 in the mold for forming the resin mold portion.
  • the stage covering lid 115 and the stage lid placing step are not required as in the above embodiment, so that the manufacturing efficiency of the semiconductor device 174 can be improved.
  • noise generated outside is transferred to the semiconductor chip 107 via the resin mold portion 117. Can be prevented.
  • the chip covering lid 113 has a force that is formed in a substantially concave shape that opens to the back surface 103a side of the stage portion 103.
  • the chip covering lid 177 may be formed by integrally forming a protrusion 175 extending in a direction further away from the back surface 103a of the stage 103. It should be noted that the tip of this projection 175 is exposed outwardly from the lower surface 117a of the resin mold 117 that faces the same direction as the back surface 103a of the stage 103.
  • each protrusion 175 elastically deformable with respect to the upper wall 129 of the chip covering lid 177, the pressing force of the chip covering lid 177 by one mold 100E is appropriately increased. Can be controlled.
  • the electric wiring means 127 is configured by force with the IC 109, the through electrode 111, and the wires 123, 125
  • the present invention is not limited to this as long as at least the semiconductor chip 107 and the lead 105 are electrically connected. Good. That is, for example, as shown in FIGS. 18 to 20, the lead 181 may be disposed so as to be exposed in the first space 183.
  • the resin should be prevented from entering the first space portion 183 from the gap between each lead 181 and the stage portion 187 and the gap between the leads 181, 181 adjacent to each other. There is a need.
  • a covering portion 191 that covers the gap between each lead 181 and the stage portion 187 is integrally formed on the stage covering lid 189, and the side wall 195 of the covering portion 191 and the chip covering lid 193 is formed. What is necessary is just to make the front-end
  • the gap between the leads 181 is changed by deforming the polyimide tape. Can be reliably filled, and the inflow of resin into the first space portion 183 can be reliably prevented. Further, since the polyimide tape has an insulating property, it is possible to electrically insulate the chip covering lid 193 and the stage covering lid 189 from the leads 181.
  • the IC 109 and the lead 181 can be directly electrically connected by the wire 185 without using the through electrode 111 as in the third embodiment.
  • the wire 185 described above is disposed in the first space portion 183, the wire 185 does not touch the resin mold portion 117.
  • the wire 185 can be reliably prevented from being deformed by being pushed by the flow of the molten resin. Therefore, the electrical connection between the semiconductor chip 107 and the lead 181 can be easily ensured.
  • the semiconductor chip 107 and the IC 109 can be electrically connected by the wire 125, and the IC 109 and the lead 181 can be directly electrically connected by the wire 185. Therefore, it is not necessary to perform the second wiring step as in the above embodiment, and the manufacturing efficiency of the semiconductor device 197 can be improved.
  • the chip cover lid 193 is disposed so that the lead 181 is exposed to the first space 183 in the chip lid mounting step of the manufacturing method of the above embodiment.
  • the stage cover lid 189 is disposed so that the lead 181 is covered with the cover 191 in the stage lid layout step.
  • the force that forms the covering portion 191 on the stage covering lid 189 is not limited to this.
  • the semiconductor device 197 may be configured so that molten resin does not enter.
  • an insulating blindfold seal that closes the gap between each lead 181 and the stage portion 187 may be attached to the surface of the lead 181 and the stage portion 187 (the other surface) 187b.
  • the stage covering lid 189 and the stage lid placement step can be eliminated by applying the semiconductor device shown in FIG.
  • the force that seals the first space 133 containing the semiconductor chip 107 from the outside for example, as shown in FIG. 21, the first space 154 is moved outward. May be exposed to
  • the chip cover lid 155 disposed on the back surface 103a of the stage unit 103 may include a substantially cylindrical opening 157 that protrudes from the upper wall 156 in a direction away from the back surface 103a of the stage unit 103.
  • the opening 157 serves to expose the first space 154 to the outside of the resin mold part 117.
  • the opening 157 is formed at a position where the semiconductor chip 107 and the stage portion 103 overlap in the thickness direction so that the semiconductor chip 107 is not directly exposed to the outside.
  • the stage covering lid body 158 disposed on the surface 103b of the stage portion 103 may be configured to seal the second space portion 159 with respect to the outside. That is, it is not necessary to form an opening in the stage covering lid 158 similar to the above embodiment.
  • the opening 157 is closed with a mold for forming a resin mold portion so that the molten resin does not flow into the first space 154 in the molding process. That's fine.
  • the size of the sealed second space 159 is easily changed according to the shape and size of only the stage covering lid 158, as in the case of the above embodiment. This can improve the manufacturing efficiency of the semiconductor device 150 and the manufacturing cost of the semiconductor device 150. Reduction can be easily achieved.
  • the semiconductor chip 107 that does not increase the manufacturing cost of the semiconductor device 150 is exposed to the outside through the opening 157.
  • the semiconductor chip 7 and the opening 157 can be shifted from each other so as not to overlap in the thickness direction of the stage portion 103. Therefore, even if external force dust and water droplets enter the first space 154 through the opening 157, it is possible to easily prevent these dust and water droplets from reaching the semiconductor chip 107 directly.
  • the lead 105 is exposed to the first space 154 or a covering portion is formed on the stage covering lid 158.
  • the semiconductor chip 107 and the lead 105 can be electrically connected without forming the wiring through hole 103d or using the through electrode 111.
  • the chip covering lid 113 and the stage covering lid 115 are made of a conductive material, and the force applied to the inner surface of the insulating paste 135 is not limited to this. At least the stage portion. What is necessary is just to have conductivity so that 103 may be electrically connected.
  • the chip cover lid 113 and the stage cover lid 115 may be formed of, for example, a conductive material and coated with an insulating paste on the outer surface thereof.
  • the chip cover lid 113 and the stage cover lid 115 are formed of, for example, an electrically insulating material, and a conductive paste is applied to the outer or inner surface of the chip cover lid 113 or the stage cover lid 115.
  • a separate lid body (chip insulating portion) having an insulating property may be arranged.
  • At least the inner surface side of the chip cover lid 113 has an insulation property. , Hope to be.
  • the stage 103, the leads 105, 106, and the lead frame 151 are made of metal.
  • the power is not limited to this. Good.
  • the stage portion 103 may be formed with an electrical insulating material force.
  • a conductive adhesive may be used when the semiconductor chip 107, the IC 109, and the through electrode 111 are bonded to the stage portion 103.
  • the semiconductor chip 107 has a sound pressure sensor chip force including the diaphragm 107a, but is not limited to this, and may have at least a movable part such as the diaphragm 107a constituting the semiconductor chip 107. That's fine. Therefore, the semiconductor chip may be, for example, a pressure sensor chip that measures the pressure or pressure change in the external space of the semiconductor device 101, or may be an acceleration sensor chip that detects acceleration.
  • the present embodiment relates to a semiconductor device that detects sound pressure such as sound generated outside, and relates to a semiconductor device manufactured using a lead frame.
  • the semiconductor device 200A of the present embodiment has a substantially plate-like stage portion 201 having a substantially rectangular shape in plan view, and one end 202a connected to the stage portion 201 and lifting it.
  • Wire 207 no.
  • a second sealing resin layer 210 covering the outer surface 209d and fixed to the first sealing resin layer 204 is a main component.
  • the stage portion 201 is formed with a through hole 201c penetrating from the upper surface 201a to the lower surface 201b. Further, the stage portion 201 also has each side end force of the upper surface 201a outward.
  • a drooping portion 201d is provided that extends to the lower surface 204a side of the first sealing resin layer 204 while extending, and the lower surface 201e on the tip side of each drooping portion 201d is provided on the lower surface of the first sealing resin layer 204.
  • 204 a and the lower surface of the first sealing resin layer 204 (the lower surface of the semiconductor device 200A) 204a force is also exposed.
  • the upper surface 201a of the stage portion 201 is exposed while being flush with the upper surface 204b of the first sealing resin layer 204.
  • Each of the connecting leads 202 is formed in a substantially plate shape and a substantially band shape, and one end 202a is connected to the vicinity of a corner portion of the stage portion 201 having a substantially rectangular shape in plan view, and extends toward the outside of the stage portion 201.
  • a bent portion 202b is provided at approximately the center of the connecting lead 202 in the extending direction.
  • the bent portion 202b includes one surface 202d that is parallel to the upper surface 202c that is located forward and rearward in the extending direction with the bent portion 202b interposed therebetween, and the one surface 202d is more than the upper surfaces 202c that sandwich the bent portion 202b.
  • the upper surface 202c from one end 202a to the bent portion 202b is arranged on the substantially same horizontal plane as the upper surface 201a of the stage portion 201, and the upper surface 202d from the bent rod 202b to the other end 202f
  • the lower end 202e on the other end 202f side is disposed below the upper surface 202c from one end 202a force to the bent flange 202b and below the lower surface 201b of the stage portion 201.
  • the lower surface 204a is exposed while being disposed on substantially the same horizontal plane.
  • a plurality of leads 203 are provided between adjacent connecting leads 202, and extend from the outside toward the stage unit 201 while being orthogonal to the side ends of the opposing stage unit 201.
  • each lead 203 is extended so that the tip (one end) 203a thereof is disposed closer to the stage portion 201 than the bent portion 202b of the adjacent connecting lead 202.
  • each lead 203 is provided with a bent portion 203b in the extending direction, and the lower surface 203d from the other end 203c to the bent portion 203b is substantially the same as the lower surface 204a of the first sealing resin layer 204. It is exposed while being placed on the same horizontal plane.
  • the upper surface 203e from the bent portion 203b to the tip 203a is exposed while being disposed on substantially the same horizontal surface as the upper surfaces 201a and 204b of the stage portion 201 and the first sealing resin layer 204. .
  • the first sealing resin layer 204 that seals the stage portion 201, the connecting lead 202, and the lead 203 configured as described above includes an upper surface 204b and a lower surface 204a that are parallel to each other, and the connecting lead 202.
  • the portion where the bent portion 202b is sealed protrudes upward.
  • one end of the first sealing resin layer 204 is positioned above the lower surface 204a of the first sealing resin layer 204 at a portion surrounded by the lower surface 201b of the stage portion 201 and the hanging portion 201d.
  • a recess 204c connected to the through-hole 201c of the other-end force stage 201 is provided, and the second space 208 is configured by combining the recess 204c communicating with the through-hole 201c.
  • the width of the second space 208 is substantially the same as the width of the through hole 201c in a sectional view, and the semiconductor sensor chip 205 is installed on the upper surface 20la of the stage portion 201. Therefore, it is in a sealed state.
  • the semiconductor sensor chip 205 is formed in a substantially flat plate shape, and is formed with a concave portion 205c that is recessed from the lower surface 205a toward the upper surface 205b in the approximate center in plan view from the lower surface 205a side.
  • the thinned portion by the concave portion 205c is a diaphragm (movable electrode) 205d, and the diaphragm 205d is deformed according to the amount of sound pressure such as sound applied to the diaphragm 205d. It can be deformed (vibrated).
  • a bridge resistance circuit (not shown) is formed on the upper surface 205b side of the diaphragm 205d, and the sound pressure is detected by detecting the deformation of the diaphragm 205d as a change in electric resistance and converting it into a pressure. It is possible to output an electrical signal corresponding to the magnitude of the sound pressure.
  • the semiconductor sensor chip 205 configured as described above is fixed to the upper surface 201a of the stage unit 201 via an insulating member 211 that electrically insulates the stage unit 201 and the semiconductor sensor chip 205 while facing the lower surface 205a. Has been.
  • the semiconductor sensor chip 205 is fixed so that the through hole 201c of the stage portion 201 is disposed directly below the diaphragm 205d and the diaphragm 205d and the through hole 201c are opposed to each other.
  • an amplifier 206 such as an operational amplifier, which is an IC (Integrated Circuit), is fixed to the upper surface 201a of the stage unit 201 via an insulating member 211. This amplifier 206 is juxtaposed with the semiconductor sensor chip 205.
  • the semiconductor sensor chip 205 and the amplifier 206 installed in this way are provided with a plurality of bonding pads, respectively, and the semiconductor sensor chip 205 and the amplifier 206 are connected to the amplifier via these bonding pads.
  • the semiconductor sensor chip 205, the amplifier 206, and the lead 203 are electrically connected by the wire 207.
  • the lid 209 is formed in a substantially concave cross section with the opening side facing downward, and has a flat plate-like upper wall 209a, a side wall 209b that extends downward from the upper wall 209a, and a horizontal side that is connected to the side wall 209b. And a tip end portion 209c extending to the end.
  • the upper wall 209a of the lid 209 is provided with an opening 209i that allows communication between the outside and the first space 212.
  • the opening 209i has an inner surface 209f of the lid 209 that is orthogonal to the upper wall 209a. It is formed to extend upward in the direction.
  • a support member 209e is provided on the outer surface 209d of the lid 209 located on the side wall 209b.
  • One end of the support member 209e is connected to the outer surface 209d of the side wall 209b and extends to the outside while extending outward. The other end is extended so as to reach the upper surface of the second sealing resin layer 210 (the upper surface of the semiconductor device 200A) 210a.
  • the conductive layer 209h is formed by adhering to the inner surface 209f of the lid 209 and the lower surface 209g of the front end portion 209c connected to the inner surface 209f by an appropriate means such as application of a conductive paste 209h.
  • the lower surface 209g of the distal end portion 209c also constitutes a part of the inner surface 209f of the lid 209.
  • the cover body 209 configured in this manner has the bottom surface 209g of the tip 209c to which the conductive paste 209h is fixed adhered to the one surface 202d of the bent lead 202b of the connecting lead 202, and the other part.
  • the lower surface 209 g of the first sealing resin layer 204 is placed in close contact with the upper surface 204 b of the first sealing resin layer 204 and placed on the upper surface 204 b of the first sealing resin layer 204.
  • a first space 212 is defined in a portion surrounded by the lid 209 and the first sealing resin layer 204, and the semiconductor sensor chip 205, the amplifier 206, and the wire 207 are defined in the first space 212. And are paid.
  • the lid 209 is installed with a sufficient separation so that the conductive paste 209h provided on the inner surface 209f is held in a non-contact state with the semiconductor sensor chip 205, the amplifier 206, and the wire 207.
  • One surface 202d of the bent portion 202b exposed from the upper surface 204b of the first sealing resin layer 204 is electrically connected to the conductive paste 209h.
  • the semiconductor sensor chip 205, the amplifier 206, and the wire 207 in the first space 212 are surrounded by an electromagnetic shield including the conductive pace 209h, the connecting lead 202, and the stage unit 201 that are electrically continuous. ing.
  • the second sealing resin layer 210 is provided in a range from the upper surface 204b of the first sealing resin layer 204 to the upper end of the opening 209i provided in the upper wall 209a.
  • the outer surface 209d of the first sealing resin layer 204 is fixed to the upper surface 204b of the first sealing resin layer 204 so as to seal them.
  • the upper surface (the upper surface of the semiconductor device 200A) 210a of the second sealing resin layer 210 is formed to be parallel to the lower surface (the lower surface of the semiconductor device 200A) 204a of the first sealing resin layer 204. 2
  • the tip of the support member 209e of the lid 209 is disposed on the same plane on the upper surface 210a of the sealing resin layer 210.
  • This semiconductor device 200A is manufactured using a lead frame 220.
  • a rectangular frame portion 221 forming an outer peripheral rectangular frame and a rectangular frame portion 221 are formed.
  • a lead frame 220 including the above-described stage unit 201 connected to and supported by the connection lead 202 is prepared.
  • the rectangular frame portion 221, the lead 203, and the connecting lead 202 are combined into a frame portion 222!
  • the lead frame 220 configured as described above is formed by subjecting a metal thin plate to press-curing and / or etching processes.
  • the folding rod 203b of the one 203 and the bent portion 202b of the connecting joint 202 are also formed at this stage.
  • the through hole 20 lc is also formed at this stage.
  • the hanging part 201d, the bent part 203b, the bent part 202b and the through hole 201c do not necessarily have to be formed at the same time.
  • the pressing force or etching force is applied to the through hole 201c. You may be able to pay by other methods.
  • the portion of the frame portion 222 excluding the rectangular frame portion 221 and the lead 203 and the connecting lead 202 is removed.
  • the mold is clamped by sandwiching it between the pair of first molds 200E and 200F.
  • one mold 200E arranged on the upper surface side of the lead frame 220 is a fold of the upper surface 201a of the inner surface 200E1 force stage stage 201 and the die 203.
  • the one mold 200E engages with and penetrates the through hole 201c of the stage portion 201, and its tip is slightly more than the inner surface 200F1 of the other mold 200F.
  • a protruding portion 200E2 disposed above is formed.
  • the other mold 200F disposed on the lower surface side of the lead frame 220 has a lower surface 201e of the hanging portion 201d of the stage portion 201 and the lead 203 in a state where the inner surface 200F1 is a flat surface and is clamped.
  • the lower surface 203d of the portion located outside the bent portion 203b and the lower surface 202e of the portion located outside the bent portion 202b of the connecting lead 202 are abutted.
  • the first resin such as epoxy resin melted in the cavity of the first mold 200E and 200F is used.
  • the first sealing resin layer 204 is formed by projecting and filling the stage part 201, the lead 203, and the connecting lead 202 into the first resin.
  • the stage portion 201 is connected to the connecting lead 202 and supported, and the lower surface 201e of the hanging portion 201d is in contact with the inner surface 200F1 of the other mold 200F, it is firmly held. It is assumed that the stage portion 201 does not change with the injection of 1 resin.
  • a concave portion 204c is defined below the stage portion 201 and communicated with the through-hole 201c and disposed slightly above the lower surface 204a of the first sealing resin layer 204, thereby forming the second space 208. It is formed.
  • the lead frame 220 on which the first sealing resin layer 204 is formed is immersed in a plating solution such as silver, gold, or palladium.
  • a DC current is supplied to the lead frame 220 by connecting the cathode of the DC power source to, for example, the rectangular frame portion 221 positioned outside the first sealing resin layer 204 of the lead frame 220 and the anode to the plating solution.
  • the plating layer 223 is formed on a portion of the lead 203 exposed from the first sealing resin layer 204 such as the upper surface 203c on the one end 203a side and the lower surface 203d on the other end 203c side. .
  • this plating layer 223 is used to connect the lead 203 and the circuit board pattern (for example, when the semiconductor device 200A is mounted on a circuit board provided in a device such as a mobile phone). This is for improving the wettability of soldering when connecting (bonding) the wire 207 that electrically connects the semiconductor sensor chip 205, the amplifier 206 and the lead 203.
  • the semiconductor sensor chip 205 and the amplifier 206 are fixed while being juxtaposed to the upper surface 201a of the stage portion 201 with the insulating member 211 interposed therebetween.
  • the semiconductor sensor chip 205 the lower surface 205a and the upper surface 201a of the stage portion 201 are opposed to each other, and the diaphragm 205d is disposed immediately above the through hole 201c of the stage portion 201 and is disposed so as to be opposed.
  • the semiconductor sensor chip 205, the amplifier 206, and the lead 203 are electrically connected by bonding wires 207 to the bonding pads of the semiconductor sensor chip 205 and the amplifier 206 and the leads 203, respectively.
  • the lower surface 209g side of the front end portion 209c of the lid 209 is brought into contact with the one surface 202d of the bent portion 202b of the connecting lead 202 so as to electrically connect the conductive paste 209h and the connecting lead 202.
  • the lid 209 covers the semiconductor sensor chip 205, the amplifier 206, and the wire 207 to form a first space 212 above them.
  • clamping is performed with a pair of second molds 200G and 200H whose inner surfaces 200G1 and 200H1 are flat surfaces.
  • one mold 200G arranged at the upper side is installed such that its inner surface 200G1 is in contact with the upper end of the opening 209i of the lid 209 and the tip of the support member 209e, and the other mold 200G1 is arranged at the lower side.
  • the mold 200H is installed such that its inner surface 200H1 is in surface contact with the lower surface 204a of the first sealing resin layer 204.
  • molten second resin such as epoxy resin is injected into the cavity, covering the outer surface 209d of the lid 209 and covering the outer surface 209d.
  • a second sealing resin layer 210 is formed which adheres to the sealing resin layer 204 and seals them.
  • connection lead 202 is disconnected to complete the manufacture of the semiconductor device 200A.
  • the recessed portion 204c can be formed by increasing the thickness of the first sealing resin layer 204 when the stage portion 201 is lifted, and the diaphragm 205d
  • the second space 208 on the lower surface 205a side can be formed with a large capacity. For this reason, even if the second space 208 is a sealed space, the pressure change in the space 208 caused by the vibration of the diaphragm 205d inhibits the deformation of the diaphragm 205d and causes the detected sound pressure to be distorted. It is said that there is no. Accordingly, the diaphragm 205d is vibrated correctly with a deformation amount corresponding to the reached sound pressure.
  • electromagnetic noise generated outside acts on the semiconductor device in addition to the sound pressure to be detected.
  • This type of noise passes through the first sealing resin layer 204 and the second sealing resin layer 210 provided in the semiconductor device 200A of the present embodiment, reaches the semiconductor sensor chip 205, and causes an error in the diaphragm 205d. May cause vibration.
  • noise reaches the diaphragm 205d in this way, the sound pressure detected by the semiconductor device is distorted, resulting in a loss of reliability of the semiconductor device.
  • a conductive paste 209h is provided on the lid 209, and the first space 212 includes the conductive paste 209h, the connecting lead 202, and the stage portion 201.
  • An electromagnetic shield surrounding the semiconductor sensor chip 205 and the like is provided. Therefore, the noise that has passed through the first sealing resin layer 204 and the second sealing resin layer 210 can be blocked by the electromagnetic shield. The noise does not reach the semiconductor sensor chip 205 in the first space 212. As a result, in the semiconductor device 200A of this embodiment, the diaphragm 205d does not vibrate due to the influence of noise.
  • the semiconductor device 200A of the present embodiment is manufactured using the lead frame 220.
  • the semiconductor sensor chip 205 is manufactured by a relatively easy manufacturing method in which a metal thin plate is pressed or etched. Therefore, it is possible to form a substrate that mounts the semiconductor device 200A, which is superior in mass production compared to the conventional method using a printed circuit board. The manufacturing cost of the semiconductor device 200A and thus the semiconductor device 200A Costs can be reduced. Further, by manufacturing using the lead frame 220, it becomes possible to apply the resin sealing technology, and the first sealing resin layer 204 and the second sealing resin layer 210 are sealed. As a result, the semiconductor device 200A can be made highly durable and highly reliable.
  • the stage portion 201 is provided with the hanging portion 201d. It is possible to hold 201 firmly, and it is possible to prevent the stage portion 201 from being displaced due to the urging force accompanying the injection of the first resin. Further, since the support member 209e is provided on the lid 209, the pair of second molds 200G and 200H is clamped, and the second grease is injected into the cavity. Can be reliably prevented.
  • the connecting lead 202 is provided with a bent portion 202b, and the bent portion 202b is formed so that the surface 202d is disposed above the upper surface 201a of the stage portion 201, whereby the lid 209 is removed.
  • the lid body 209 it is possible to prevent the lid body 209 from coming into contact with the semiconductor sensor chip 205, the amplifier 206, the wire 207, and the like to cause damage.
  • the semiconductor device 200A can be provided with an electromagnetic shield, and the diaphragm 205d can be prevented from erroneously vibrating due to noise. As a result, the semiconductor device 200A capable of detecting an accurate sound pressure can be obtained.
  • the stage portion 201 is provided with a drooping portion 201d, and it is described that the drooping portion 201d can prevent the stage portion 201 from being displaced due to the injection of the first grease.
  • the force stage portion 201 is supported by the connecting lead 202 and the projection 200E2 of the mold 200E is inserted and supported in the through hole 201c when the first grease is injected. It may be formed without the hanging portion 20 Id.
  • the lid 209 when the lid 209 is provided with the conductive base 209h, for example, when the lid 209 is formed of a conductive material such as metal, the lid 209 itself Therefore, the conductive paste 209h does not necessarily have to be provided. Furthermore, this type of conductive material need not be limited to a paste material.
  • the connecting lead 202 is provided with a bent portion 202b, and the lid body 209 is installed in contact with the one surface 202d, whereby the lid body 209 at the time of installation is the semiconductor sensor chip 205. If the lid 209 is formed in advance so that it does not come into contact with the semiconductor sensor chip 205 or the wire 207 at the time of installation, the bent portion of the connecting lead 202 will be bent. 202b may not be provided.
  • the first sealing resin layer 204 may be further provided outside the bent portion 202b.
  • the lid 209 when the lid 209 is installed, there is no possibility that the tip end portion 209c of the lid 209 slips from the one surface 202d of the bent portion 202b.
  • the first outside of the bent portion 202b If the height of the sealing resin layer 204 is set higher than one surface 202d, the lid 209 can be further stably installed.
  • the force that the lead frame 220 is immersed in the plating solution to form the plating layer 223 is applied to the lead frame 220.
  • the lead frame 220 may be immersed in a plating solution before the first sealing resin layer 204 is formed and the plating layer 223 is formed on the entire surface of the lead frame 220.
  • the plating layer 223 is formed on the entire surface of the lead frame 220 in this way, for example, the plating layer may be used.
  • the lead 203 exposed from the first sealing resin layer 204 is formed. In the case where the plating layer 223 is spot-formed on the upper surface 203e or the lower surface 203d, bismuth plating may be applied in addition to silver plating.
  • the semiconductor device 200A includes the semiconductor sensor chip 205 and the amplifier 206, and the force is assumed to be installed on the stage unit 201.
  • the sound pressure is detected only by the semiconductor sensor chip 205.
  • the electric signal output from the semiconductor sensor chip 205 may be amplified by an amplifier 206 provided separately from the semiconductor device 200A.
  • the force that the semiconductor sensor chip 205 is fixed to the upper surface 201a of the stage unit 201 while the lower surface 205a is opposed is opposed to the upper surface 205b of the semiconductor sensor chip 205 that is opposed to the upper surface 201a of the stage unit 201. May be installed.
  • the opening 209i is illustrated in such a manner that the opening 209i of the lid 209 is formed immediately above the diaphragm 205d of the semiconductor sensor chip 205. If it is formed to communicate with each other, its installation position does not need to be limited. For example, when the upward force of the diaphragm 205d is also shifted in the lateral direction to form the opening 209i, not only does the pressure detection accuracy decrease, but conversely, moisture or the like enters the first space 212 through the opening 209i. In this case, the moisture can be prevented from coming into direct contact with the diaphragm 205d, so that the pressure detection accuracy can be maintained or increased.
  • the lid 209 is provided with a support member 209e, and the tip of the support member 209e is brought into contact with the inner surface 200G1 of one mold 200G, so that the second resin
  • the lid 209 has the inner surface 200G1 of the mold 200G in contact with the upper end of the opening 209i when the second resin is injected. Therefore, the support member 209e is not necessarily formed.
  • the semiconductor device 200B of the present embodiment includes the outside and the first space 212 on the upper wall 209a of the lid 209 as shown in FIG.
  • the opening 209i to be communicated is not formed, and the first space 212 is sealed.
  • the first sealing resin layer 204 is provided with a hole portion 204d that communicates with the through hole 201c of the stage portion 201 and opens on the lower surface 204a of the first sealing resin layer 204.
  • the hole 204d of the present embodiment has a width larger than that of the through hole 201c in a cross-sectional view, and the second space 208 is formed by combining the through hole 201c and the hole 204d. It is formed.
  • This semiconductor device 200B is manufactured using the same lead frame 220 as that of the sixth embodiment.
  • Clamping is performed by sandwiching the rectangular frame portion 221 and a portion excluding the lead 203 and a part of the connecting lead 202 in the pair of first molds 200M and 200N.
  • the other mold 200N disposed on the lower surface side of the lead frame 220 has a protrusion 200N2 on the inner surface 200N1 side.
  • the protrusion 200N2 is engaged with the projection 200N3 at the tip of the through hole 201c of the stage 201 when the mold is clamped to close the through hole 201c.
  • one mold 200M disposed on the upper surface side of the lead frame 220 has a flat surface in which the inner surface 200M1 is in contact with the upper surface 201a of the stage portion 201 and the upper surface 203c of the lead 203 relative to the bent portion 203b. And a concave surface engaging the bent portion 202b of the connecting lead 202, an upper surface 202c outside the bent portion 202b of the connecting lead 202, and an upper surface 203e outside the bent portion 203b of the lead 203, respectively. And a plane in contact therewith.
  • the molten first resin is injected into the cavity of the first mold 200M and 200N, and the first sealing is performed.
  • a resin layer 204 is formed.
  • the lower surface 204a of the first sealing resin layer 204 communicates with the through hole 201c below the stage portion 201.
  • a hole 204d that is opened to the outside is formed, and a second space 208 connected to the outside of the present embodiment is formed.
  • the bent portion is installed while the front end portion 209c is brought into contact with the one surface 202d of the 202b to form a sealed first space 212.
  • the pair of second molds 2000, 200P is clamped to form the second sealing resin layer 210, the first sealing resin layer 204, the lid 209, Is sealed.
  • the inner surface 200O1 of one mold 200O is brought into contact with the tip of the support member 209e to firmly hold the lid 209, and the inner surface 200P1 of the other mold 200P is fixed to the lower surface of the first sealing resin layer 204.
  • the mold is clamped in contact with 204a, it is possible to prevent the lid 209 from being displaced by the urging force accompanying the injection of the second grease.
  • a portion located outside the first sealing resin layer 204 and the second sealing resin layer 210 of the lead frame 220 is separated to form a semiconductor. The manufacturing of the device 200B is completed.
  • the semiconductor device 200B of the present embodiment configured as described above, it is possible to cause the pressure to reach the diaphragm 205d of the semiconductor sensor chip 205 from the outside via the second space 208. .
  • the diaphragm 205d can vibrate by forming the sealed first space 212.
  • the capacity force of the first space 212 changes the size and shape of the lid 209. Therefore, it is easy to suppress the pressure change caused by the vibration of the diaphragm 205d, and the diaphragm 205d can be vibrated correctly.
  • the hole 204d is formed to have a width larger than the width of the through hole 201c in a sectional view. It may be formed with a width substantially the same as the width of.
  • the protrusion 200E2 formed on one mold 200E of the pair of first molds 200E and 200F shown in the sixth embodiment is fixed to the other mold when the mold is clamped.
  • the hole 204d may be formed on the lower surface 204a of the first sealing resin layer 204 and having a width substantially the same as that of the through hole lc by forming the length in contact with the inner surface 200F1 of the 200F.
  • FIGS. 35 to 40 show an eighth embodiment of the present invention.
  • the semiconductor device 301 includes a circuit board 303, a semiconductor chip 305, a lid frame 307, and a resin mold part 309 that are arranged to overlap one end side in the thickness direction of the circuit board 303. It has.
  • the semiconductor chip 305 is formed in a substantially plate shape, and one end surface 305a in the thickness direction thereof is bonded and fixed on the surface 303a located on one end side of the circuit board 303.
  • the semiconductor chip 305 also serves as an acceleration sensor chip force having a function of detecting acceleration, for example.
  • the semiconductor chip 305 is formed with a through hole 305b penetrating in the thickness direction.
  • a weight 311 is disposed in the through-hole 305b, and one end of the weight 311 is integrally fixed to the inner surface of the through-hole 305b by a stagnation portion 313.
  • the stagnation portion 313 is formed to be thinner than the thickness dimension of the semiconductor chip 305 so that it can be squeezed when acceleration is applied to the weight 311.
  • a piezo element 314 that converts acceleration into an electrical signal based on the stagnation of the stagnation part 313 is attached to the stagnation part 313.
  • a plurality of pad electrodes 315 are exposed and formed on the other end surface 305c of the semiconductor chip 305 in the thickness direction. These pad electrodes 315 have a role of supplying electric power to the semiconductor chip 305 and a function as a terminal for transmitting an electric signal extracted from the piezo element 314 to the outside.
  • the lid frame 307 is formed of a thermosetting resin having heat resistance, and the lid is disposed on the surface 303a of the circuit board 303 so as to cover the semiconductor chip 305. 317 and a protrusion 319 integrally projecting from the lid body 317.
  • the lid body 317 is disposed at a position spaced apart from the surface 303a of the circuit board 303 in the thickness direction, and has a substantially plate-like upper wall (upper end) 321 and the periphery of the upper wall 321 toward the surface 303a of the circuit board 303 And a side wall 323 projecting. That is, the lid body 317 is formed in a substantially concave shape that opens to the front end portion 323a side of the side wall 323 by the upper wall 321 and the side wall 323.
  • the lid frame 307 is provided with a thin-walled shield portion 327 formed on the upper wall 321 facing the space portion 325 and the inner surfaces 321a and 323c of the side wall 323.
  • the shield part 327 is formed by applying or spraying a conductive paste such as copper or silver onto the upper wall 321 and the inner surfaces 321a and 323c of the side wall 323. That is, the lid 317 is given conductivity by the shield part 327.
  • the shield portion 327 is formed to extend to the tip end portion 323a of the side wall 323. When the lid body frame 307 is disposed, the shield portion 327 is in contact with the surface 303a of the circuit board 303, and the space portion 325 is the shield portion 325. Covered by part 327.
  • a pair of protrusions 319 protrude from the periphery of the upper wall 321 and extend further away from the surface 303 a of the circuit board 303 than the upper wall 321.
  • Each protrusion 319 extends so as to be inclined with respect to the longitudinal direction of the upper wall 321, and can be elastically deformed with respect to the lid 317. That is, each protrusion 319 is configured to be elastically deformed by swinging or pinching with respect to the lid 317 with the base end 319a as an axis.
  • the lid frame 307 is formed with a pair of connecting portions 329 extending integrally from the periphery of the upper wall 321 in the longitudinal direction of the upper wall 321.
  • the circuit board 303 is formed in a substantially plate shape, and is arranged on a plurality of pad electrodes 331 arranged on the front surface 303a and a back surface 303b located on the other end side in the thickness direction of the circuit board 303.
  • a plurality of solder balls (electrode portions) 333 and a wiring portion 335 which is disposed inside the circuit board 303 and electrically connects the plurality of pad electrodes 331 and the solder balls 333 individually.
  • the wiring portion 335 is also formed with, for example, a copper foil force.
  • the pad electrode 331 is electrically connected to the pad electrode 315 of the semiconductor chip 305 by the wire 337, and is arranged around the arrangement region of the semiconductor chip 305 and exposed to the space 325.
  • the pad electrode 331 is, for example, a force obtained by attaching copper (Ni) having a thickness of 3 to 5 / ⁇ ⁇ and gold (Au) having a thickness of 0.5 ⁇ m to a copper foil.
  • the solder ball 333 is formed in a substantially spherical shape, protrudes from the back surface 303b of the circuit board 303, and is disposed at a position that does not overlap the space 325 in the thickness direction of the circuit board 303.
  • a conductive thin film shield member 339 is provided on the surface 303a of the circuit board 303.
  • the shield member 339 is formed on the surface of the circuit board 303 over a region facing the space portion 325, a region where the semiconductor chip 305 is disposed, and a region where the tip portion 323a of the side wall 323 of the lid 317 is disposed. . That is, in a state where the lid frame 307 is arranged on the surface 303 a of the circuit board 303, the shield member 339 comes into contact with the shield portion 327 of the lid frame 307. Therefore, the shield member 339 includes the semiconductor chip 305 together with the shield part 327 of the lid frame 307 and surrounds the space part 325.
  • the above-described semiconductor chip 305 having the above-described force is fixed to the front surface 303a of the circuit board 303 via the shield member 339, and the front end portion 323a of the side wall 323 of the lid frame 307 is also protected by the shield.
  • the circuit board 303 is disposed on the surface 303a via the member 339.
  • the shield member 339 has a hole 339a that avoids each pad electrode 331 so that the pad electrode 331 of the circuit board 303 is exposed to the space 325.
  • the shield member 339 and the pad electrode 331 are It is electrically insulated.
  • the resin mold part 309 is in contact with the front surface 303a of the circuit board 303 and the outer surfaces 321b and 323b of the cover body 317 located on the opposite side of the inner surfaces 321a and 323c, and the protruding part 319 of the cover body frame 307.
  • the circuit board 303 and the lid frame 307 are integrally fixed.
  • the protruding portion 319 protruding from the lid 317 and the leading end portions 319b and 329a of the connecting portion 329 are the surface 309a of the resin mold portion 309 facing the same direction as the circuit board 303a and the side surface adjacent to the surface 309a. Each is exposed outward from 309b. That is, the resin mold part 309 is configured to cover the semiconductor chip 305 through the hollow space part 325 formed by the lid 317.
  • the resin mold portion 309 is illustrated as being divided by the protrusion 319 and the connecting portion 329. Actually, the protrusion 319 and the connecting portion 329 are combined into one unit. Wrapped with a resin mold part 309, the resin mold part 309 is formed integrally.
  • one circuit board 303 in which a plurality of units each including a plurality of node electrodes 331, a wiring portion 335, and a shield member 339 for forming the semiconductor device 301 are formed is prepared.
  • the semiconductor chip 305 is bonded to the surface 303a of the circuit board 303 via each shield member 339.
  • the bonding of the semiconductor chip 305 is performed by placing the semiconductor chip 305 on the surface 303a of the circuit board 303 via a silver paste and curing the silver paste.
  • plasma cleaning is performed to remove dirt adhering to the surfaces 303a and 305c of the circuit board 303 and the semiconductor chip 305, particularly the pad electrodes 315 and 331.
  • the wire 337 is disposed by wire bonding to electrically connect the semiconductor chip 305 and the pad electrodes 315 and 331 of the circuit board 303 to each other.
  • a plurality of lid frames 307 integrally connected by the connecting portion 329 are prepared (frame preparation step).
  • frame preparation step a plurality of lid frames 307 are formed that are connected to each other by an injection molding method using a thermosetting resin having heat resistance.
  • each connecting portion 329 is set so that each lid frame 307 is arranged at a predetermined position covering each semiconductor chip 305, and therefore, positioning of each lid frame 307 with respect to a plurality of semiconductor chips 305 is easy. Can be done.
  • the mold 300E having the flat surface 300E1 is disposed on the back surface 303b side of the circuit board 303.
  • On the surface 303a side of the circuit board 303 there is a recess 300F2 that is recessed from the surface 300F1.
  • the metal mold (one mold) 300F is placed facing each other. That is, the pair of molds 30 OE and 300 F are configured to sandwich the circuit board 303 in the thickness direction.
  • a convex strip portion 300F4 having a substantially V-shaped cross section is formed so as to project, and each convex strip portion 300F4 is adjacent to the semiconductor chip 305 and the lid.
  • the body frame 307 is arranged so as to overlap with the intermediate point in the thickness direction.
  • the resin forming the resin mold part and the mold 300F are separated between the circuit board 303 and the lid frame 307 and the mold 300F.
  • a thin film sheet 300S having good moldability is placed.
  • the sheet 300S is made of, for example, fluorine resin.
  • the mold 300F is moved in a direction approaching the mold 300E, and as shown in FIG. 38, the circuit board 303 is sandwiched between the flat surface 300E1 and the surface 300F1 of the pair of molds 300E and 300F.
  • This mold 300F ⁇ 300F2 bottom surface 300F3 [This projection ⁇ is pressed against the circuit board 303 (pressing step). In this pressing step, the sheet 300S is previously vacuum-adsorbed (arrow a) to the bottom surface 300F3 of the mold 300F.
  • the back surface 303b of the circuit board 303 comes into contact with the flat surface 300E1 of the mold 300E, and the surface 303a of the circuit board 303 contacts the surface 300F1 of the mold 300F via the sheet 300S.
  • the tip 319b of the projection 319 of the lid frame 307 contacts the bottom surface 300F3 of the mold 300F via the sheet 300S.
  • the protrusion 319 extends in a direction further away from the lid 317 with respect to the circuit board 303, a gap is formed between the mold 300F and the lid 317.
  • the tip 323a of the lid 317 that contacts the circuit board 303 via the protrusion 319 is pressed against the circuit board 303, so the gap between the tip 323a of the lid 317 and the circuit board 303 Can be blocked. That is, the space 325 is sealed with respect to the outside.
  • the protrusion 319 is elastically deformed with respect to the lid 317. That is, the force for pressing the lid 317 against the circuit board 303 by the mold 300F can be absorbed by the elastic deformation of the protrusion 319. For this reason, the force that presses the lid frame 307 against the circuit board 303 by the mold 300F is prevented from being excessively transmitted to the lid 317 due to the elastic deformation of the protrusion 319, and the lid 317 is prevented from being deformed. Can be prevented.
  • thermosetting resin such as fat is injected in a molten state to form a resin mold part 309 that integrally fixes the circuit board 303 and the plurality of lid frames 307 (molding process).
  • the above-mentioned gap indicates a resin forming space for forming the resin mold part 309.
  • the resin mold part 309 is formed by a transfer molding method in which molten resin is injected sequentially from the end of one large resin forming space.
  • the resin is heated and cured to form resin-molded part 309 as shown in FIG.
  • This surface of the moon and moonlight, the surface 309a of the a 309, and the above-mentioned convex ridge 300F4 of the mold 300F, and the V-shaped groove 341 are formed.
  • dicing tape 300D is applied to the entire back surface 303b of the circuit board 303, and in this state, dicing is performed by cutting the individual semiconductor devices 301 along the V-shaped groove 341 by the blade 300B. Perform the process. At this time, the resin mold part 309, the circuit board 303, and the connecting part 329 have a cutting force. The dicing tape 300D is not cut. Finally, the dicing tape 300D force is also removed from each semiconductor device 301, and solder balls 333 are attached to the wiring portions 335 exposed on the back surface 303b of the circuit board 303, as shown in FIG. Production ends.
  • the back surface 303b of the circuit board 303 faces the front surface 345a of the mounting board 345, and the solder balls 333 are mounted on the mounting board 345. It is disposed on a land portion 347 formed on the surface 345a of the surface. Then, by pressing the semiconductor device 301 against the surface 345a of the mounting substrate 345 while heating the solder ball 333, the solder ball 333 is fixed to the land portion 347 and electrically connected.
  • the solder ball 333 is arranged at a position that does not overlap with the space portion 325 in the thickness direction, the position of the solder ball 333 relative to the mounting board 345 changes based on the stagnation of the circuit board 303. Can be suppressed. Further, since the solder ball 333 is provided so as to protrude from the back surface 303b of the circuit board 303, the circuit board 303 can be prevented from coming into contact with the surface 345a of the mounting board 345 even if the space 325 expands. Therefore, it is possible to prevent the solder ball 333 from peeling from the land portion 347 of the mounting substrate 345.
  • the semiconductor device 301 described above, a method for manufacturing the semiconductor device, and a lid frame 307 used for the semiconductor device, a pair of molds 300 mm, 300F, a circuit board 303 and a lid frame 30 7 By simply sandwiching, it is possible to prevent the molten resin from flowing into the space 325 when forming the resin mold part 309 and to prevent the lid frame 307 from moving with respect to the circuit board 303. Therefore, the process of bonding the lid 317 covering the semiconductor chip 305 to the circuit board 303 and the process of forming the recess and the support for supporting the tip 323a of the lid 317 on the circuit board 303 are not required. The production cost of 301 can be reduced and the production efficiency can be improved.
  • the shield part 327 of the conductive lid 317 and the shield member 39 of the circuit board 303 surround the semiconductor chip 305, electrical noise generated on the outer side of the semiconductor device 301 is Even if it enters the substrate 303 and the resin mold part 309, the lid 317 In addition, the shield member 339 prevents noise from entering the space 325. Therefore, it is possible to reliably prevent this noise from reaching the semiconductor chip 305, and to reliably prevent malfunction of the semiconductor chip 305 based on the noise.
  • the force that presses the lid frame 307 against the circuit board 303 by the mold 300F having the recess 300F2 is prevented from being excessively transmitted to the lid 317 due to elastic deformation of the protrusion 319.
  • variations in the space 325 based on the deformation of the lid 317 can be suppressed.
  • the semiconductor device 301 has a so-called surface mount type configuration in which the solder balls 333 are arranged only on the back surface side of the circuit board facing the mounting board 345. Therefore, the semiconductor device on the mounting board 345 is provided.
  • the mounting area of 301 is only the area of the back surface 303b of the circuit board 303. Therefore, the mounting area of the semiconductor device 301 with respect to the mounting board 345 can be reduced, and the mounting board 345 can be downsized.
  • the positional change of the electrode part relative to the mounting board 345 can be suppressed based on the sag of the circuit board 303 due to the expansion and contraction of the space part 325, the solder ball 333 is prevented from peeling from the mounting board 345.
  • the electrical connection between the semiconductor chip 305 and the mounting board 345 can be ensured.
  • a plurality of lid frames 307 are connected by connecting portions 329, whereby each of the semiconductor chips 305 arranged on the circuit board 303 is connected to each other.
  • the lid frame 307 can be easily positioned.
  • a plurality of semiconductor devices 301 can be manufactured simultaneously and easily, and the manufacturing efficiency of the semiconductor device 301 can be improved.
  • the protrusion 319 of the lid frame 307 contacts the bottom surface 300F3 of the mold 300F via the sheet S, so that the mold 300F is not damaged by the contact of the protrusion 319. it can.
  • the molding process is performed with the sheet 300S disposed on the bottom surface 300F3 of the mold 300F, it is possible to prevent the mold 300F from being contaminated by molten resin.
  • the shield member 339 is disposed on the surface 303a of the circuit board 303.
  • the shield member 339 includes at least the lid 317 and the semiconductor chip 305. What is necessary is just to be formed so that the space part 325 may be enclosed. That is, a part of the shield member 339 may be arranged inside the circuit board 303.
  • the circuit board 304 constituting the semiconductor device 351 is formed with a concave portion 353 having a substantially rectangular shape in cross section formed by being recessed from the surface 304a in the thickness direction.
  • the semiconductor chip 305 is disposed on the bottom surface 353a of the recess 353.
  • the lid frame 307 is disposed across the recess 353, that is, the front end portion 323a of the lid 317 is disposed on the periphery of the recess 353.
  • the circuit board 304 is located on the surface 304a. In this state, a hollow space 355 is defined by the recess 353 of the circuit board 304 and the upper wall 321 and the side wall 323 of the lid frame 307.
  • a plurality of pad electrodes 357 that are electrically connected by a wire 337 and a node electrode 315 of the semiconductor chip 305 are arranged. These pad electrodes 357 are electrically connected to a plurality of solder balls 333 disposed on the back surface 304b of the circuit board 304 via the wiring layer 335. As in the eighth embodiment, the solder ball 333 is disposed at a position that does not overlap the space portion 355 in the thickness direction.
  • the circuit board 304 is provided with a shield member 359 that includes the semiconductor chip 305 and surrounds the space portion 355 together with the shield portion 317 of the lid frame 307.
  • the Sino Red braid 359 is placed on the bottom surface 353a of the base plate 353, and passes through the inside of the circuit board 304 from the periphery of the bottom surface 353a to the surface 304a of the circuit board 304 positioned at the periphery of the recess 353. It is provided to extend to be exposed. Accordingly, when the lid frame 307 is arranged on the surface 304a of the circuit board 304, the shield member 359 comes into contact with the sheathed rod 327 of the lid frame 307! /.
  • the semiconductor chip 305 is connected to the circuit board via the shield member 359.
  • the front end portion 323a of the side wall 323 of the lid frame 307 is also fixed on the surface 304a of the circuit board 304 via the shield member 359.
  • the shield member 359 is formed with a hole 359a that avoids each pad electrode 357 so that the pad electrode 357 of the circuit board 304 is exposed to the space 355.
  • the shield member 359 and the pad electrode 357 Are electrically insulated.
  • a plurality of tapered through holes 361 penetrating in the thickness direction and tapered from the back surface 304b toward the front surface 304a are formed on the periphery of the circuit board 304.
  • an anchor portion 363 formed integrally with the resin mold portion 309 through the opening 361a of the through-hole 361 located on the surface 304a side of the circuit board 304.
  • the anchor portion 363 is formed by filling the through hole 361 with the same resin material as the resin mold portion 309.
  • the anchor portion 363 forms a flat surface with the back surface 304b of the circuit board 304! /.
  • the semiconductor device 351 configured as described above can be manufactured by using a pair of molds 300E and 300F similar to those in the eighth embodiment.
  • the anchor portion 363 can be formed by injecting molten resin for forming the resin mold portion 309 from the opening 361a of the through hole 361 in the molding process. Further, in the molding process, the through hole 361 opens toward the mold 300E having the flat surface 300E1, and therefore, a sheet similar to that in the eighth embodiment is also formed between the back surface 304b of the circuit board 304 and the mold 300E. It is preferable to arrange 300S.
  • this semiconductor device 351 When this semiconductor device 351 is heated by mounting the semiconductor device 351 on the mounting substrate 345 by soldering or the like, or when the semiconductor device 351 is heated by the operation of the semiconductor chip 305 or the like, the space portion 355 expands. Therefore, a force acts on the resin mold part 309 in a direction away from the circuit board 304 based on this expansion.
  • the through hole 361 filled with the anchor portion 363 is formed in a taper shape, the anchor portion 363 is not pulled out by the force of the opening portion 361a of the through hole 361 that is tapered by this force. Therefore, the resin mold part 309 can be prevented from peeling off from the circuit board 304.
  • the semiconductor chip 305 and the pad electrode 357 disposed on the bottom surface 353a of the recess 53 are connected to each other. Since the wire 337 is electrically connected by the wire 337, the wire 337 can be prevented from protruding outward from the recess 353. Therefore, when performing the frame placement step and the pressing step with the wire 337 placed, the wire 337 can be prevented from touching the lid frame 307, and the deformation of the wire 337 can be reliably prevented. Therefore, when the semiconductor device 351 is manufactured, the electrical connection between the circuit board 304 and the semiconductor chip 305 can be easily ensured.
  • the tapered through hole 361 and the resin mold part 309 integrally with the anchor part 363 through the opening part 361a of the tapered through hole 361 the expansion of the space part 355 is achieved. Based on this, it is possible to prevent the resin mold part 309 from being peeled off from the surface 304a of the circuit board 304. Note that, even if the through hole 361 and the anchor portion 363 are included in the configuration of the semiconductor device 301 of the eighth embodiment, the same effect can be obtained.
  • the protrusion 319 of the lid frame 307 is elastically deformed by swinging or pinching with respect to the lid 317.
  • the projection 319 is not limited to the force that is provided so as to be elastically deformable with respect to the lid body 317, and it is sufficient that it protrudes from at least the peripheral edge of the upper wall 321.
  • the protrusion 319 is a force that protrudes from the peripheral edge of the upper wall 321, and is not limited to this. At least the protrusion 319 extends in a direction further away from the surfaces 303a and 304a of the circuit boards 303 and 304 than the upper wall 321. It only has to be. That is, the protrusion 319 may project the central partial force of the upper wall 321 or may project from the side wall 323, for example. Even in this configuration, the protrusion 319 can be pressed by the mold 300F. Therefore, when the semiconductor devices 301 and 351 are manufactured, the molten resin flows into the spaces 325 and 355, or the lid body. The frame 307 can be prevented from moving with respect to the circuit boards 303 and 304.
  • the shield portion 327 of the lid frame 307 has a force that is formed by applying a conductive paste on the inner surfaces 321a and 323c of the upper wall 321 and the side wall 323 constituting the lid 317. What is necessary is to prevent electrical noise from entering the space portions 325 and 355 through at least the lid 317. That is, the shield part 327 may be formed, for example, by applying a conductive paste to the outer surfaces of the upper wall 321 and the side wall 323, and the conductive paste. It may be formed by soaking in.
  • the lid frame 307 may be formed of conductive grease, and an insulating grease may be applied to the inner surfaces 321a and 323c of the lid 317 facing the space portions 325 and 355. Apply the above-mentioned insulating resin and shield part 327 on the inner surfaces 321a and 323c.
  • the lid frame 307 is made of heat-cured resin having heat resistance, but it is sufficient that at least a resin material strength is also formed. However, it is preferable that the resin material has a heat resistance of a degree that does not thermally deform even when the lid frame 307 is heated during the molding process or when the semiconductor device 301 is mounted on the mounting substrate. .
  • the lid frame 307 is preferably formed from a resin material such as an engineer plastic that can withstand heat of about 170 to 180 ° C.
  • the lid frame 307 may be formed of a conductive material such as metal. In the case of this configuration, the lid frame 307 can withstand higher temperatures during the molding process and when the semiconductor device 301 is mounted on the mounting board. In addition, since the conductive material is more rigid than the resin material, the upper wall 321 and the side wall 323 of the lid frame 307 are prevented from being bent and deformed in the molding process, and the spaces 325 and 355 are secured. Can be easily performed. Further, the lid frame 307 is not limited to the above-described resin material or conductive material. For example, when the semiconductor chip 305 is particularly prevented from being charged, the resin frame material is made of a resin material kneaded with carbon. The lid frame 307 is preferably formed.
  • the force connecting portion that the plurality of lid frames 307 connected to each other by the connecting portion 329 is selfished on the surfaces 303a and 304a of the circuit boards 303 and 304. It may be possible to use a separate lid frame 307 without 329.
  • the resin mold part 309 is formed from a thermosetting resin such as epoxy resin, but in the molding process, the gas generated from the resin by heating or the like is filled in the spaces 325 and 355. There are things to do. If this gas is an odorous gas such as bromine (Br), the semiconductor chip 305 may be adversely affected. Therefore, when this type of gas is taken into account, as a resin forming the resin mold part 309, a halogen compound or the like is used. It is preferable to select those that do not contain any flame retardant compound. In particular, it is preferable to select those that do not generate gases that adversely affect the semiconductor chip 305, such as bromine.
  • this gas is an odorous gas such as bromine (Br)
  • a halogen compound or the like is used as a resin forming the resin mold part 309. It is preferable to select those that do not contain any flame retardant compound. In particular, it is preferable to select those that do not generate gases that adversely affect the semiconductor chip 305, such as bromine
  • the back surfaces 303b and 304b of the circuit boards 303 and 304 are provided with solder balls 333 that are electrically connected to the wiring part 35, but this is not limited to this.
  • the electrode portions for electrically connecting to the mounting substrate 345 are exposed on the back surfaces 303b and 304b of the 303 and 304. That is, this electrode part may be formed integrally with the wiring part 335, or the wiring part 335 may protrude from the back surfaces 303b, 304b of the circuit boards 303, 304.
  • the semiconductor chip 305 and the circuit boards 303 and 304 are electrically connected by the wire 337, but the present invention is not limited to this. At least the semiconductor chip 305 and the circuit boards 303 and 304 need only be electrically connected. . That is, for example, the semiconductor chip 305 and the circuit board 303, the nod electrodes 315, 331, 357 of the circuit boards 303, 357 force ⁇ 353a ⁇ You can leave yourself! / ⁇ .
  • the force given as an example of the acceleration sensor chip as the semiconductor chip 305 is not limited to this, and the semiconductor chip 305 has at least a moving part, such as a stagnation part 313 constituting the acceleration sensor chip. That's fine.
  • the present invention can be applied to a semiconductor device including a semiconductor chip such as a sound pressure sensor chip or a pressure sensor chip, a manufacturing method thereof, and a lid frame used for the semiconductor device, and is disposed in a space portion.
  • a semiconductor chip such as a sound pressure sensor chip or a pressure sensor chip
  • a manufacturing method thereof a lid frame used for the semiconductor device

Abstract

　本発明の半導体装置は、基体と、この基体の第1の面に固定された半導体チップと、前記基体の前記第1の面に前記半導体チップを覆うように設けられ、前記半導体チップが内包される中空の第１の空間部を形成するとともに、前記第１の空間部の外方に延び先端に開口端を有しかつ前記第１の空間部と連通する略円筒状の開口部が設けられたチップ被覆蓋体と、このチップ被覆蓋体を介して前記第１の空間部を形成しかつ前記開口端を露出するように前記基体を覆い、前記基体と前記チップ被覆蓋体とを一体的に固定する第１の樹脂モールド部とから構成される。

Description

半導体装置、半導体装置の製造方法、および蓋体フレーム 技術分野
[0001] この発明は、音圧センサチップや圧力センサチップ等の半導体チップを備える半導 体装置、その製造方法、並びにこれに使用する蓋体フレームに関する。
本願は、 2005年 3月 16曰に出願された特願 2005— 74901号、 2005年 5月 11曰 に出願された特願 2005— 138371号、 2005年 7月 6日に出願された特願 2005— 1 97440号、および 2005年 8月 29日【こ出願された特願 2005— 247498号【こ基づさ 優先権を主張し、その内容をここに援用する。
背景技術
[0002] 従来、シリコン半導体を用いて製造される、例えば圧力センサやシリコンマイクなど の半導体装置は、略矩形板状に形成され、その表面から裏面に向けて凹む凹状部 が形成された半導体センサチップを備える。この種の半導体装置において、この半 導体センサチップはプリント基板上に実装される。この半導体センサチップは、凹状 部により薄肉化された部分がダイヤフラム (可動電極)とされ、例えば音圧などの圧力 が加わるとこのダイヤフラムに変位やひずみが生じる。ダイヤフラムに形成した例えば ブリッジ抵抗回路がこの変位やひずみを電気抵抗の変化として捉え、変位やひずみ (以下、変位という）の大きさに応じた電気抵抗の変化をもとに圧力を検出する。
[0003] この種の半導体装置は、一般に、ダイヤフラムの変位が微小な範囲で使用するほ ど、またダイヤフラムに流体の付着などがな 、ほどに精度や再現性がょ 、と 、う特徴 を有している。このため、半導体装置には、ダイヤフラムの微小な変位で出力された 電気信号を増幅するオペアンプなどの増幅器が設けられる。この増幅器は半導体セ ンサチップとともにプリント基板に実装される。半導体センサチップと増幅器を同一空 間内に配するようにプリント基板の表面にカバー（蓋体)を被せてパッケージし、外部 環境からこれらを保護する (例えば、特許文献 1参照)。
[0004] このような半導体装置においては、半導体センサチップと増幅器を同一空間内に 納めるカバーに、この空間と外部とを連通させる開口部が設けられる。この開口部を 介して、外部で生じた例えば音圧等の変動する圧力は空間内に導かれ、半導体セン サチップに到達する。また、プリント基板のダイヤフラムの直下に位置する部分には、 プリント基板の表面力 裏面に向けて凹む凹部が設けられる。この凹部でダイヤフラ ム直下に空間が形成されることによって、ダイヤフラムが、到達した圧力に応じた変形 量で正しく振動 (変位)する。
[0005] また、この種の半導体装置において、回路基板及び封止榭脂パッケージに形成さ れた貫通孔を通じて、半導体チップを外部空間に連通させることが例えば、特許文 献 2に開示されている。この封止榭脂パッケージに形成される貫通孔は、例えば、回 路基板の貫通孔に連結された筒状のパイプにより構成されている。
[0006] この種の半導体装置の封止榭脂パッケージは、これを形成するためのキヤビティを 有する金型に、半導体チップやパイプを取り付けた回路基板を収容し、このキヤビテ ィに溶融した榭脂を流し込むことにより形成される。
したがって、封止榭脂パッケージを形成する溶融樹脂の流れによって回路基板に 対するパイプの位置がずれることを防ぐと共に、パイプと回路基板との隙間に溶融榭 脂が流入することを防ぐ必要がある。このため、従来では、封止榭脂パッケージを形 成する前に、予めパイプを回路基板に固定している。このパイプの固定は、例えば、 パイプを回路基板の貫通孔にかしめる、溶接する、半田付けをする、接着剤にて接 着する等の方法により行われる。
[0007] さらに、従来、半導体装置には、加速度センサチップ等、可動部を有する半導体チ ップを備えたものがある。この種の半導体装置では、半導体チップを固定した回路基 板と榭脂体 (榭脂モールド部）との間に中空の空間部空間を設け、この空間部に半 導体チップを配置している（例えば、特許文献 3参照。 )0空間部は、回路基板の表 面に半導体チップを覆う蓋体を配することにより形成される。
この種の半導体装置の榭脂体は、これを形成するためのキヤビティを有する金型に 、半導体チップ及び蓋体を取り付けた回路基板を収容し、このキヤビティに溶融した 榭脂を流し込むことにより形成される。この榭脂体の形成においては、榭脂体を形成 する溶融樹脂の流れによって、回路基板に対する蓋体の位置がずれることを防ぐと 共に、空間部に溶融樹脂が流入することを防ぐ必要がある。そこで、従来では、この 榭脂体を形成する前に、蓋体を回路基板の表面に接着する工程や、回路基板に蓋 体の端部を支持するための凹部や支持部を形成する工程を行っている。
特許文献 1 :日本国特許公表 2004— 537182号公報
特許文献 2 :日本国特許公開平 9— 119875号公報
特許文献 3：日本国特許公開平 8 - 64709号公報
発明の開示
発明が解決しょうとする課題
[0008] しかしながら、特許文献 1に記載された従来の半導体装置にお!、ては、半導体チッ プの特性に応じて回路基板に形成される凹部のサイズを変更する必要があった。そ のため、回路基板の製造が面倒となり、半導体装置の製造効率が低下すると共に、 半導体装置の製造コストが増加するという問題があった。
[0009] さらに、カバーは、半導体センサチップや増幅器が設置されたプリント基板の同一 の表面に、半導体センサチップや増幅器の上方に空間を形成しつつこれらを被覆す る。このカバーの設置時に、半導体センサチップや増幅器、またはそれぞれを電気 的に接続するワイヤーなどに接触してしまいこれらが損傷される場合があるという問 題があった。また、このカバーは、その先端部をプリント基板に例えは接着剤のみで 固着されて保持されているため、例えば衝撃などが負荷された際に外れてしまうこと もあり、半導体装置の耐久性、ひいては半導体装置の信頼性の低下を招くという問 題もあった。
[0010] さらに、榭脂パッケージを有する特許文献 2に記載された半導体装置を製造する際 には、回路基板に貫通孔を形成する工程やパイプを回路基板に固定する工程が必 要となる。そのため、半導体装置の製造コストが増加すると共に、半導体装置の製造 効率が低下すると!、う問題があった。
[0011] さらにまた、特許文献 3に記載された半導体装置を製造する際には、蓋体を回路基 板に接着する工程や、回路基板に凹部や支持部を形成する工程が必要となるため、 半導体装置の製造コストが増加するという問題があった。
[0012] この発明は、上述した事情に鑑みてなされたものであって、製造コストの削減、及び
、製造効率の向上および耐久性の向上を図ることができる半導体装置、その製造方 法、並びにこれに使用する蓋体フレームを提供することを目的としている。
課題を解決するための手段
[0013] 本発明の半導体装置は、
基体と、
前記基体の第 1の面に固定された半導体チップと、
前記基体の前記第 1の面に前記半導体チップを覆うように設けられ、前記半導体チ ップが内包される中空の第 1の空間部を形成するとともに、前記第 1の空間部の外方 に延び先端に開口端を有しかつ前記第 1の空間部と連通する略円筒状の開口部が 設けられたチップ被覆蓋体と、
前記チップ被覆蓋体を介して前記第 1の空間部を形成しかつ前記開口端を露出す るように前記基体を覆い、前記基体と前記チップ被覆蓋体とを一体的に固定する第 1 の榭脂モールド部と
を有する。
[0014] 本発明の半導体装置において、前記基体は回路基板であり、前記半導体チップは 前記回路基板に電気的に接続されてもよい。
[0015] 本発明の半導体装置において、前記基体はリードフレーム力 分離されたステージ 部であり、
前記半導体装置は前記ステージ部の周囲に配置され一端を前記第 1の榭脂モー ルド部力 露出させるように前記第 1の榭脂モールド部によって固定された電気接続 用リードを有し、前記半導体チップは前記第 1の空間部内において前記電気接続用 リードに電気的に接続されてもよい。
[0016] 本発明の半導体装置は、前記ステージ部の前記半導体チップの搭載位置に形成 され、前記第 1の面力 前記第 1の面と反対側の第 2の面まで前記ステージの厚み方 向に貫通するチップ用貫通孔と、
前記ステージ部の前記第 2の面に形成され、前記チップ用貫通孔に連通する第 2 の空間部を形成するように前記ステージ部の前記第 2の面に一体的に固定された第 2の榭脂モールド部と
を有してもよ 、。 [0017] 本発明の半導体装置において、前記第 2の空間部が、前記ステージ部の第 2の面 を覆うステージ被覆蓋体によって形成されてもょ 、。
[0018] 本発明の半導体装置において、前記半導体チップにはダイヤフラムが形成され、 前記チップ用貫通孔は前記ダイヤフラムに対向して形成され、
前記ステージ部には前記第 2の面側に変位する連結リードが連結され、前記第 2の 榭脂モールド部は、前記電気接続用リードおよび前記連結リードを内包するように前 記ステージ部の前記第 2の面に固定されてもよい。
[0019] また、本発明の半導体装置は、
第 1および第 2の面を有するステージ部と、
前記ステージ部に形成され前記第 1および第 2の面を厚さ方向に貫通するチップ用 貫通孔と、
前記ステージ部の前記第 1の面でかつ前記チップ用貫通孔が形成された位置に固 定された半導体チップと、
前記ステージ部の前記第 1の面に前記半導体チップを覆うように設けられ、前記半 導体チップが内包される中空の第 1の空間部を形成するチップ被覆蓋体と、 前記チップ被覆蓋体を介して前記第 1の空間部を形成するように前記ステージ部の 前記第 1の面を覆うとともに、前記ステージ部の前記第 2の面において前記チップ用 貫通孔に連通する第 2の空間部および前記第 2の空間部を外部に連通する開口部 を形成するように前記ステージ部の前記第 2の面を覆 、、前記ステージ部と前記チッ プ被覆蓋体とを一体的に固定する榭脂モールド部と
を有する。
[0020] この半導体装置においては、前記半導体チップにはダイヤフラムが形成され、前記 チップ用貫通孔は前記ダイヤフラムに対向して形成され、前記ステージ部には前記 ステージ部の前記第 2の面側に変位する連結リードが連結され、前記ステージ部の 周辺には電気接続用リードが配置され、
前記榭脂モールド部は、前記チップ被覆蓋体を介して前記第 1の空間部を形成す るように前記ステージ部の前記第 1の面を覆う第 1の榭脂層と、前記ステージ部の前 記第 2の面にお 、て前記第 2の空間部および前記開口部を形成し前記電気接続用 リードおよび前記連結リードを内包するように前記ステージ部の前記第 2の面を覆う 第 2の榭脂層とを有してもよい。
[0021] さらに本発明の半導体装置は、
回路基板と、前記回路基板にその厚さ方向の一面側に重ねて固定されると共に電 気接続される半導体チップと、
前記回路基板の前記一面側に重ねて配置されると共に前記半導体チップを覆う蓋 体フレームと、
前記蓋体フレームを介して前記半導体チップとの間に中空の空間部を設けて配置 されると共に、前記回路基板及び前記蓋体フレームを一体的に固定する榭脂モール ド部とを備え、
前記蓋体フレームには、前記回路基板に設けて前記空間部を形成する蓋体と、前 記蓋体から前記空間部上面から外方側に突出して前記厚さ方向に延びると共にそ の先端部が前記榭脂モールド部の外方に露出する突起部とが形成される。
発明の効果
[0022] この発明に係る半導体装置において、開口部の開口端が榭脂モールド部力も外方 に露出するのは、金型を用いて榭脂モールド部を形成する際に、開口部の開口端を 金型に当接させるためである。すなわち、この半導体装置を製造する際には、榭脂モ 一ルド部形成用の一対の金型により回路基板及び蓋体フレームを回路基板の厚さ 方向から挟み込む。ここで、略筒状に形成された蓋体フレームの開口部は、蓋体の 上端部から回路基板に対してさらに離間する方向に延びているため、一方の金型が 開口部の開口端に当接し、一方の金型と蓋体の上端部との間には隙間が形成され る。
また、一対の金型により挟み込むため、開口部が回路基板に向けて押圧される。そ して、この開口部の押圧により、回路基板に接する蓋体の下端部が回路基板に押し 付けられるため、蓋体の下端部と回路基板との隙間を塞ぐことができる。さらに、開口 部の開口端も一方の金型に当接するため、開口部の開口端を一方の金型により塞ぐ ことができる。以上のことから、空間部が外方に対して密閉される。
[0023] この一対の金型による挟み込みの後に、一方の金型、蓋体、開口部及び回路基板 により画定される榭脂形成空間に溶融榭脂を注入することで、開口部の先端部を外 方に露出させた榭脂モールド部が形成される。この際、蓋体の下端部と回路基板と の隙間、及び、一方の金型と開口部の開口端との隙間は、一方の金型による開口部 の押圧によって塞がれているため、榭脂形成空間に注入された溶融樹脂が空間部 に流入することを防止できる。
また、一対の金型で蓋体フレームを回路基板に押さえつけることにより、蓋体フレー ムと回路基板との相対的な位置を固定できる。したがって、榭脂モールド部を形成す る際に、榭脂形成空間に注入された溶融榭脂によって蓋体フレームが回路基板に対 して動くことを防止できる。
[0024] また、上述した半導体装置によれば、半導体チップが、ダイヤフラムを備える音圧セ ンサチップや圧力センサチップ等力もなる場合には、音響等の圧力変動が外方から 開口部、及びステージ部のチップ用貫通孔を介してダイヤフラムに到達した際に、こ の圧力変動に基づいて半導体チップのダイヤフラムが振動することで、前記圧力変 動を検出することができる。
チップ被覆蓋体またはチップ被覆蓋体により画定される第 1または第 2の空間部の 容積は、ステージ部の設計を変更することなぐ蓋体のみの形状や大きさに応じて容 易に変更することができる。したがって、第 1または第 2の空間部の容積を十分に確 保することができ、ダイヤフラムの振動に基づく第 1または第 2の空間部の圧力変化を 小さく抑えることができる。このため、半導体チップのダイヤフラムは、第 1または第 2 の空間部の圧力変化の影響を受けることなぐ外方力 の音響等の圧力振動に比例 した変形量で正しく振動させることができる。
[0025] また、ステージ部が連結リードによって持ち上げ状態で支持された実施態様におい ては、第 2の榭脂層の層厚を大きくとることができる。この第 2の榭脂層の形成時に金 型の突起部をステージ部の下方に延ばし、第 2の空間部を大きな容量で形成するこ とができる。したがって、ダイヤフラムの振動に伴い生じるチップ貫通孔と第 2の空間 部の圧力変化を小さく抑えることができ、ダイヤフラムの変形が阻害されることを防止 できる。これにより、ダイヤフラムを加えられた圧力に応じた変形量で正しく振動させ ることが可能となり、この半導体装置で検出した圧力を正確なものとすることができる [0026] さらに、蓋体に突起部が形成された半導体装置において、突起部の先端部が榭脂 モールド部力も外方に露出するのは、金型を用いて榭脂モールド部を形成する際に 、突起部の先端部を金型に当接させるためである。すなわち、この半導体装置を製 造する際には、榭脂モールド部形成用の一対の金型により回路基板及び蓋体フレー ムを回路基板の厚さ方向から挟み込む。蓋体フレームの突起部は、蓋体の上端部か ら回路基板に対してさらに離間する方向に延びているため、一方の金型が突起部の 先端部に当接し、一方の金型と蓋体の上端部との間には隙間が形成される。
一対の金型で挟み込むため、突起部は回路基板に向けて押圧される。この突起部 の押圧により、回路基板に接する蓋体の下端部が回路基板に押し付けられるため、 蓋体の下端部と回路基板との隙間を塞ぐことができる。すなわち、空間部が外方に対 して密閉される。
[0027] この一対の金型による挟み込みの後に、一方の金型、蓋体及び回路基板により画 定される榭脂形成空間に溶融榭脂を注入することで、突起部の先端部を外方に露出 させた榭脂モールド部が形成される。この際、蓋体の下端部と回路基板との隙間は 突起部の押圧力により塞がれているため、榭脂形成空間に注入された溶融樹脂が 空間部に流入することを防止できる。
また、一対の金型で蓋体フレームを回路基板に押さえつけることにより、蓋体フレー ムと回路基板との相対的な位置を固定できる。したがって、榭脂モールド部を形成す る際に、榭脂形成空間に注入された溶融榭脂によって蓋体フレームが回路基板に対 して動くことを防止できる。
[0028] したがって本発明によれば、半導体チップを覆う蓋体フレームを回路基板に固定す る工程や、回路基板に貫通孔を形成する工程が不要となるため、空間部に配置され た半導体チップを外方空間に連通させた半導体装置の製造コスト削減、及び、製造 効率の向上を図ることができる。
図面の簡単な説明
[0029] [図 1]図 1は、本発明の第 1の実施形態に係る半導体装置を示す側断面図である。
[図 2]図 2は、図 1に示された本発明の第 1の実施形態に係る半導体装置に用いられ る半導体チップの一例を示す断面図である。
[図 3]図 3は、図 1に示された半導体装置の製造方法を示す側断面図である。
[図 4]図 4は、図 1に示された半導体装置の製造方法を示す側断面図である。
[図 5]図 5は、図 1に示された半導体装置の製造方法を示す側断面図である。
[図 6]図 6は、本発明の第 2の実施形態に係る半導体装置を示す側断面図である。
[図 7]図 7は、本発明の実施形態に係る半導体装置を搬送する方法の一例を示す断 面図である。
圆 8]図 8は、ステージ部の一面力も見た本発明の第 3実施形態に係る半導体装置を 示す平断面図である。
圆 9]図 9は、ステージ部の他の面力も見た本発明の第 3実施形態に係る半導体装置 を示す平断面図である。
[図 10]図 10は、本発明の第 3実施形態に係る半導体装置を示す側断面図である。
[図 11]図 11は、図 10に示された本発明の第 3実施形態に係る半導体装置の製造に 使用するリードフレームを示す平面図である。
[図 12]図 12は、図 10に示された半導体装置の製造方法を示す側断面図である。
[図 13]図 13は、図 10に示された半導体装置の製造方法を示す側断面図である。
[図 14]図 14は、本発明の第 3の実施形態に係る半導体装置における貫通電極の変 形例を示す側断面図である。
[図 15]図 15は、本発明の第 3実施形態に係る半導体装置の第 1の変形例を示す側 断面図である。
[図 16]図 16は、本発明の第 3実施形態に係る半導体装置の第 2の変形例を示す側 断面図である。
[図 17]図 17は、本発明の第 3実施形態に係る半導体装置の第 3の変形例を示す側 断面図である。
圆 18]図 18は、ステージ部の一面力も見た本発明の第 4実施形態に係る半導体装 置を示す平断面図である。
圆 19]図 19は、ステージ部の他面力も見た本発明の第 4実施形態に係る半導体装 置を示す平断面図である。 [図 20]図 20は、本発明の第 4実施形態に係る半導体装置を示す側断面図である。
[図 21]図 21は、本発明の第 5実施形態に係る半導体装置を示す側断面図である。
[図 22]図 22は、本発明の第 6実施形態に係る半導体装置を示す平面図である。
[図 23]図 23は、図 23に示された本発明の第 6実施形態に係る半導体装置を示す側 断面図である。
[図 24]図 24は、図 23に示された本発明の第 6実施形態に係る半導体装置の製造に 用いられるリードフレームを示す平面図である。
[図 25]図 25は、図 24に示されたリードフレームを示す断面図である。
[図 26]図 26は、図 23に示された半導体装置の製造方法を示す側断面図である。
[図 27]図 27は、図 23に示された半導体装置の製造方法を示す側断面図である。
[図 28]図 28は、図 23に示された半導体装置の製造方法を示す側断面図である。
[図 29]図 29は、本発明の第 6実施形態に係る半導体装置の変形例を示す側断面図 である。
[図 30]図 30は、本発明の第 6実施形態に係る半導体装置の変形例の製造方法を示 す側断面図である。
[図 31]図 31は、本発明の第 7実施形態に係る半導体装置を示す側断面図である。
[図 32]図 32は、図 31に示された半導体装置の製造方法を示す側断面図である。
[図 33]図 33は、図 31に示された半導体装置の製造方法を示す側断面図である。
[図 34]図 34は、図 31に示された半導体装置の製造方法を示す側断面図である。
[図 35]図 35は、本発明の第 8の実施形態に係る半導体装置を示す側断面図である。
[図 36]図 36は、図 35に示された本発明の第 8の実施形態に係る半導体装置に用い られる半導体チップの一例を示す断面図である。
[図 37]図 37は、図 35に示された半導体装置の製造方法を示す側断面図である。
[図 38]図 38は、図 35に示された半導体装置の製造方法を示す側断面図である。
[図 39]図 39は、図 35に示された半導体装置の製造方法を示す側断面図である。
[図 40]図 40は、図 35に示された半導体装置を実装基板に搭載した状態を示す側断 面図である。
[図 41]図 41は、本発明の第 9の実施形態に係る半導体装置を示す側断面図である。 符号の説明
[0030] 1, 51, 101, 169, 174, 197, 150, 200A, 200B, 301, 351 半導体装置 3, 4 回路基板
103, 187, 201 ステージ部
5, 107, 205 半導体チップ
7, 307 蓋体フレーム
9, 117, 204, 210 榭脂モールド部
17, 209, 317 蓋体
113, 177, 193, 155 チップ被覆蓋体
115, 189, 158 ステージ被覆蓋体
19, 141, 157, 209i, 361a 開口部
25, 55, 154, 159, 208, 212 空間部
103c, 201c チップ貫通孔
E, F, 100E, 100F, 200E, 200F, 200M, 200N, 200G, 200H, 200O, 200 P, 300E, 300F 金型
発明を実施するための最良の形態
[0031] 図 1から図 5は、本発明の第 1の実施形態を示している。図 1に示すように、この半 導体装置 1は、回路基板 3と、回路基板 3の厚さ方向の一端側に重ねて配置された 半導体チップ 5、蓋体フレーム 7及び榭脂モールド部 9とを備えて 、る。
半導体チップ 5は、略板状に形成されており、その裏面 5aが回路基板 3の一端側に 位置する表面 3a上に接着固定されている。この半導体チップ 5は、例えば、音圧セン サチップからなる。
[0032] すなわち、半導体チップ 5は、図 2に示すように、シリコン基板 10の表面 10aに多層 配線板 11を積層し、これらシリコン基板 10及び多層配線板 11の厚さ方向にわたって 貫通する貫通孔 10b, l ibに配置されたコンデンサユニット 12を備えて構成されてい る。コンデンサユニット 12は、貫通孔 10b, l ibの内面力も突出する振動電極板 13 及び固定電極板 14から構成されており、固定電極板 14は、振動電極板 13に対して 微少な間隙を介して厚さ方向に重なるように配置されて ヽる。これら振動電極板 13 及び固定電極板 14は、シリコン基板 10と多層配線板 11との間に配置されている。
[0033] このコンデンサユニット 12では、多層配線板 11の表面 5b側から貫通孔 l ibに入射 した音や圧力変化に基づいて振動電極板 13が振動した際に、この振動に基づく振 動電極板 13と固定電極板 14との間隙の変化を、振動電極板 13と固定電極板 14と の間の静電容量の変化として出力するようになって 、る。
また、多層配線板 11の表面 5bには、複数のパッド電極 15が露出して形成されてい る。これらパッド電極 15は、半導体チップ 5に電力を供給する役割や、コンデンサュ ニット 12から取り出された出力信号を外部に伝達する端子としての機能を有する。
[0034] 図 1に示すように、蓋体フレーム 7は、耐熱性を有する熱硬化性榭脂から形成され ており、半導体チップ 5を覆うように回路基板 3の表面 3aに配置される蓋体 17と、蓋 体 17から一体的に突出する略筒状の開口部 19とを備えて 、る。
蓋体 17は、回路基板 3の表面 3aから厚さ方向に離間した位置に配置される略板状 の上壁上壁（上端部） 21と、上壁 21の周縁から回路基板 3の表面 3aに向けて突出す る側壁 23とを備えている。すなわち、蓋体 17は、これら上壁 21及び側壁 23により側 壁 23の先端部 23a側に開口する略凹状に形成されている。そして、側壁 23の先端 部 23aを半導体チップ 5の周縁に位置する回路基板 3の表面 3aに配した状態におい ては、回路基板 3の表面 3aと、上壁 21及び側壁 23の内面 21a, 23bとにより中空の 空間部 25が画定される。なお、この状態においては、上壁 21が、蓋体 17のうち回路 基板 3の表面 3aから最も離間して位置しており、また、上壁 21及び側壁 23の内面 21 a, 23b力 半導体チップ 5に触れないように位置している。
[0035] 略筒状の開口部 19は、上壁 21の中央部分から突出しており、上壁 21よりも回路基 板 3の表面 3aからさらに離間する方向に延びている。この開口部 19は、空間部 25を 榭脂モールド部 9の外方に開口させる役割を果たしており、この開口部 19の揷通孔 1 9aを介して半導体チップ 5の表面 5bが外方に露出している。
また、開口部 19は、回路基板 3の表面 3aや上壁 21の外面 21bに対して直立して 延びており、蓋体 17に対して弾性変形可能となっている。すなわち、開口部 19は、 蓋体 17の上壁 21との連結部分に形成された変形部 26を弾性変形させることにより、 回路基板 3の表面 3aの直交方向に弹性的に移動させることができる。 [0036] また、この蓋体フレーム 7には、空間部 25に対向する上壁 21及び側壁 23の内面 2 la, 23bに形成された薄膜状のシールド部 27が設けられている。このシールド部 27 は、銅や銀等の導電性を有する導電性ペーストを上壁 21及び側壁 23の内面 21a, 23b、並びに、開口部 19の揷通孔 19aの内面にわたって塗布若しくは吹付をしてな る。すなわち、蓋体 17及び開口部 19は、このシールド部 27によって導電性を付与さ れる。また、シールド部 27は、蓋体 17の側壁 23の先端部 23aまで延びて形成されて おり、蓋体フレーム 7を配した状態において、回路基板 3の表面 3a上に接することに なり、空間部 25はこのシールド部 27によって覆われる。
また、この蓋体フレーム 7には、上壁 21の周縁から上壁 21の長手方向に一体的に 延びる一対の連結部 29が形成されて 、る。
[0037] 回路基板 3には、略板状に形成されており、表面 3aに配置された複数のパッド電極 31と、回路基板 3の厚さ方向の他端側に位置する裏面 3bに配置された複数の半田 ボール (電極部） 33と、回路基板 3の内部に配置され、複数のパッド電極 31及び半 田ボール 33を個々に電気的に接続する配線部 35とが設けられている。この配線部 3 5は、例えば銅箔力も形成されている。
ノッド電極 31は、半導体チップ 5のパッド電極 15とワイヤー 37により電気的に接続 するものであり、半導体チップ 5の配置領域の周囲に配置されると共に空間部 25に 露出している。このパッド電極 31は、例えば、銅箔に厚さ 3〜5 μ mのニッケル（Ni) 及び厚さ 0. 5 μ mの金（Au)のめつきを施したものからなる。
半田ボール 33は、略球体状に形成されており、回路基板 3の裏面 3bから突出して いる。
[0038] また、回路基板 3の表面 3aには、導電性を有する薄膜状のシールド部材 39が設け られている。このシールド部材 39は、回路基板 3の表面 3aのうち、空間部 25と対向 する領域、半導体チップ 5の配置領域、及び蓋体 17の側壁 23の先端部 23aを配す る領域にわたって形成されている。すなわち、蓋体フレーム 7を回路基板 3の表面 3a に配した状態にぉ 、ては、シールド部材 39が蓋体フレーム 7のシールド部 27に接触 するようになつている。したがって、シールド部材 39は、蓋体フレーム 7のシールド部 27と共に半導体チップ 5を含んで空間部 25を囲むように構成される。 [0039] なお、以上のこと力も前述した半導体チップ 5は、このシールド部材 39を介して回 路基板 3の表面 3aに固定され、また、蓋体フレーム 7の側壁 23の先端部 23aも、この シールド部材 39を介して回路基板 3の表面 3aに配置される。ただし、このシールド部 材 39には、回路基板 3のパッド電極 31が空間部 25に露出するように、この各パッド 電極 31を避ける孔 39aが形成されており、シールド部材 39とパッド電極 31とは電気 的に絶縁されている。
[0040] 榭脂モールド部 9は、回路基板 3の表面 3a、及び、内面 21a, 23bと反対側に位置 する蓋体 17の外面 21b, 23cに接すると共に蓋体フレーム 7の開口部 19及び連結 部 29を包み込んでおり、回路基板 3及び蓋体フレーム 7を一体的に固定している。 なお、蓋体 17から突出する開口部 19の開口端 19b、及び、連結部 29の先端部 29a は、回路基板 3の表面 3aと同方向を向く榭脂モールド部 9の表面 9a、及び、この表面 9aに隣接する側面 9bからそれぞれ外方に露出している。
[0041] すなわち、この榭脂モールド部 9は、蓋体 17によって形成される中空の空間部 25 を介して半導体チップ 5を覆うように構成されている。なお、図 1において、榭脂モー ルド部 9は、開口部 19や連結部 29によって分割して形成されているように図示され ているが、実際には、これら開口部 19や連結部 29を 1つの榭脂モールド部 9により包 み込んでおり、榭脂モールド部 9は一体的に形成されて!、る。
[0042] 次に、以上のように構成された半導体装置 1の製造方法について説明する。
なお、この製造方法においては、予め、半導体装置 1を構成するための複数のパッ ド電極 31、配線部 35及びシールド部材 39からなるユニットを複数形成した 1枚の回 路基板 3を用意しておく。
そして、各シールド部材 39を介して回路基板 3の表面 3aに半導体チップ 5をそれぞ れ接着する。この半導体チップ 5の接着は、銀ペーストを介して半導体チップ 5を回 路基板 3の表面 3aに配し、この銀ペーストを硬化させることにより行われる。この接着 終了後には、回路基板 3や半導体チップ 5の表面 3a, 5b、特に、パッド電極 15, 31 に付着している汚れを落とすプラズマクリーニングを施す。その後、ワイヤボンディン グによりワイヤー 37を配置して半導体チップ 5及び回路基板 3のパッド電極 15, 31を 相互に電気接続する。 [0043] その後、図 3に示すように、連結部 29によって一体的に連結された複数の蓋体フレ ーム 7を用意する（フレーム準備工程)。このフレーム準備工程では、耐熱性を有する 熱硬化榭脂を用いてインジェクション成形法により相互に連結された複数の蓋体フレ ーム 7を形成する。
次いで、各蓋体 17により各半導体チップ 5を覆うように複数の蓋体フレーム 7を回路 基板 3の表面 3aに重ねて配する（フレーム配置工程)。ここで、各連結部 29は、各蓋 体フレーム 7が各半導体チップ 5を覆う所定位置に配置されるように設定されている ため、複数の半導体チップ 5に対する各蓋体フレーム 7の位置決めを容易に行うこと ができる。
[0044] そして、回路基板 3の裏面 3b側に平坦面 E1を有する金型 Eを配すると共に。回路 基板 3の表面 3a側には、表面 F1から窪んだ凹部 F2を有する金型（一方の金型) Fを 対向して配する。すなわち、これら一対の金型 E, Fは、回路基板 3をその厚さ方向か ら挟み込むように構成されて 、る。
また、これら一対の金型 E, Fを配置すると同時に、回路基板 3及び蓋体フレーム 7 と金型 Fとの間には、榭脂モールド部を形成する榭脂と金型 Fとの離型性を良好とす る薄膜状のシート Sを配置しておく（シート配設工程)。このシート Sは、弾性変形可能 となっており、例えばフッ素榭脂から形成されている。
[0045] その後、金型 Fを金型 Eに近づける方向に移動させ、図 4に示すように、これら一対 の金型 E, Fの平坦面 E1及び表面 F1により回路基板 3を挟み込むと共に、金型 Fの 凹部 F2の底面 F3により開口部 19の開口端 19bを塞ぐように開口部 19を回路基板 3 に向けて押圧する（押圧工程)。この押圧工程の際には、予めシート Sを金型 Fの底 面 F3に真空吸着 (矢印 a)させておく。
したがって、この押圧工程を行った状態においては、回路基板 3の裏面 3bが金型 E の平坦面 E1に接触すると共に、回路基板 3の表面 3aがシート Sを介して金型 Fの表 面 F1に接触する。また、蓋体フレーム 7の開口部 19の開口端 19bがシート Sを介して 金型 Fの底面 F3に当接する。この当接の際には、開口部 19の開口端 19bがシート S に押し付けられるため、シート Sが弾性変形する。さらに、開口部 19は、蓋体 17から 回路基板 3に対してさらに離間する方向に延びているため、金型 Fと蓋体 17との間に は隙間が形成される。
[0046] この押圧工程においては、開口部 19を介して回路基板 3に接する蓋体 17の先端 部 23aが回路基板 3に押し付けられるため、蓋体 17の先端部 23aと回路基板 3との 隙間を塞ぐことができる。
また、この押圧工程においては、開口部 19が蓋体 17に対して弾性変形する。すな わち、開口部 19の弾性力によって蓋体 17の先端部 23aが回路基板 3に適度な力で 押さえつけられるため、蓋体 17の先端部 23aと回路基板 3との隙間を確実に塞ぐこと ができる。
さらに、開口部 19の開口端 19bも開口部 19の弾性力によって金型 Fに適度な力で 押さえつけられ、かつ、金型 Fの底面 F3と開口部 19の開口端 19bとの間に配置され たシート Sが弾性変形するため、開口部 19の開口端 19bと金型 Fの底面 F3との隙間 も確実に塞ぐことができる。以上のことから、空間部 25が外方に対して密閉される。
[0047] また、この押圧工程においては、一対の金型 E, Fで蓋体フレーム 7を回路基板 3に 押さえつけているため、蓋体フレーム 7と回路基板 3との相対的な位置が固定される。 さらに、この押圧工程においては、開口部 19が蓋体 17に対して弾性変形する。す なわち、金型 Fにより蓋体 17を回路基板 3に押さえつける力を開口部 19の弾性変形 によって吸収できる。このため、金型 Fにより蓋体フレーム 7を回路基板 3に押さえつ ける力が、開口部 19の弾性変形により蓋体 17に余剰に伝達されることを防いで蓋体 17が変形することを防止できる。
[0048] なお、押圧工程において開口部 19の開口端 19bがシート Sに当接することを考慮 すると、開口部 19の開口端 19bの形状は丸みを帯びた形状とすることが好ましい。 すなわち、上記のように開口部 19の開口端 19bを構成することにより、開口部 19の 開口端 19bがシート Sに食い込んで、シート Sに切欠が形成されること防ぎ、この切欠 に基づくシート Sの損傷を防止することができる。丸みを帯びた形状の開口端 19bの 形成は、例えば、フレーム準備工程において行えばよい。
[0049] その後、金型 Fの底面 F3により開口部 19を押圧した状態で、金型 Fの凹部 F2、回 路基板 3、複数の蓋体 17及び開口部 19により形成される 1つの間隙に、エポキシ榭 脂等の熱硬化榭脂を溶融した状態で注入し、回路基板 3及び複数の蓋体フレーム 7 を一体的に固定する榭脂モールド部 9を形成する（モールド工程)。なお、前述の間 隙とは、榭脂モールド部 9を形成するための榭脂形成空間を示している。また、この 榭脂モールド部 9は、 1つの大きな榭脂形成空間の端部から順次溶融榭脂を注入す るトランスファー成形法により形成される。
[0050] このモールド工程においては、蓋体 17の先端部 23aと回路基板 3との隙間が開口 部 19の押圧力により塞がれ、また、金型 Fと開口部 19の開口端 19bとの隙間が開口 部 19の押圧力及びシート Sの弾性変形により塞がれているため、榭脂形成空間に注 入された溶融樹脂が空間部 25に流入することを防止できる。また、このモールド工程 においては、蓋体フレーム 7と回路基板 3との相対的な位置が既に固定されているた め、榭脂形成空間に注入される溶融榭脂によって蓋体フレーム 7が回路基板 3に対 して動くことを防止できる。
なお、このモールド工程では、溶融榭脂を榭脂形成空間に充填した後に、榭脂を 加熱して硬化させることで、図 5に示すように、榭脂モールド部 9が形成される。
[0051] このモールド工程の後には、榭脂モールド部 9の表面 9aの全体にシート状のダイシ ングテープ（目隠しシール) Dを貼付し、このダイシングテープ Dにより開口部 19の開 口端 19bを塞ぐ (シール貼付工程)。その後、ブレード Bにより個々の半導体装置 1に 切り分けるダイシング工程を行う。この際、榭脂モールド部 9、回路基板 3及び連結部 29は切断する力 ダイシングテープ Dは切断しない。このダイシングテープ Dの切断 は、ダイシング工程の終了後に行われる。
[0052] 最後に、回路基板 3の裏面 3bに露出する配線部 35に半田ボール 33 (図 1)を取り 付けることで、半導体装置 1の製造が終了する。なお、ダイシングテープ Dは、携帯電 話機やパーソナルコンピュータ等の各種電子機器の実装基板への半導体装置 1の 搭載が完了するまで貼付しておく。
半導体装置 1を実装基板に搭載する場合には、回路基板 3の裏面 3bを実装基板 の表面に対向させ、半田ボール 33を実装基板の表面に形成されたランド部に配する 。そして、半田ボール 33を加熱しながら半導体装置 1を実装基板の表面に押し付け ることにより、半田ボール 33がランド部に固定されると共に電気的に接続される。
[0053] 上記の半導体装置 1、半導体装置 1の製造方法及びこれに使用する蓋体フレーム 7によれば、一対の金型 E, Fにより回路基板 3及び蓋体フレーム 7を挟み込むだけで 、榭脂モールド部 9を形成する際に溶融樹脂が空間部 25に流入することを防止でき ると共に、蓋体フレーム 7が回路基板 3に対して動くことを防止できる。したがって、半 導体チップ 5を覆う蓋体フレーム 7を回路基板 3に固定する工程や、回路基板 3に貫 通孔を形成する工程が不要となり、空間部 25に配置された半導体チップ 5を外方空 間に連通させた半導体装置 1の製造コスト削減、及び、製造効率の向上を図ることが できる。
[0054] また、導電性を有する蓋体フレーム 7のシールド部 27及び回路基板 3のシールド部 材 39が半導体チップ 5を取り囲むため、半導体装置 1の外方側において発生した電 気的なノイズが、回路基板 3及び榭脂モールド部 9に侵入しても、蓋体フレーム 7及 びシールド部材 39においてノイズが空間部 25や揷通孔 19a内に侵入すること防ぐ。 したがって、このノイズが半導体チップ 5に到達することを確実に防止して、ノイズに 基づく半導体チップ 5の誤作動を確実に防止することができる。
[0055] さらに、押圧工程において凹部 F2を有する金型 Fにより蓋体フレーム 7を回路基板 3に押さえつける力力 開口部 19の弾性変形により蓋体 17に余剰に伝達されること を防いで蓋体 17が変形することを防止するため、蓋体 17の変形に基づく空間部 25 のばらつきを抑えることができる。
また、この開口部 19の弾性力によって蓋体 17の先端部 23aが回路基板 3に適度な 力で押さえつけられるため、蓋体 17の先端部 23aと回路基板 3との隙間を確実に塞 ぐことができる。さらに、開口部 19の開口端 19bも開口部 19の弾性力によって金型 F に適度な力で押さえつけられ、かつ、金型 Fの底面 F3と開口部 19の開口端 19bとの 間に配置されたシート Sが弾性変形するため、開口部 19の開口端 19bと金型 Fの底 面 F3との隙間も確実に塞ぐことができる。
[0056] さらに、半導体装置 1は、実装基板に対向する回路基板 3の裏面 3b側のみに半田 ボール 33を配した所謂表面実装型の構成となっているため、実装基板における半導 体装置 1の実装領域は回路基板 3の裏面 3bの面積のみとなる。したがって、実装基 板に対する半導体装置 1の搭載領域を小さくすることができ、実装基板の小型化を 図ることができる。 また、複数の半導体装置 1を製造する際には、複数の蓋体フレーム 7を連結部 29 により連結しておくことにより、回路基板 3に配置された各半導体チップ 5に対する各 蓋体フレーム 7の位置決めを容易に行うことができる。また、複数の半導体装置 1を同 時かつ容易に製造することができ、半導体装置 1の製造効率の向上を図ることができ る。
[0057] さらに、押圧工程において、蓋体フレーム 7の開口部 19は、シート Sを介して金型 F の底面 F3に当接するため、開口部 19の当接によって金型 Fに傷がつくことを防止で きる。また、金型 Fの底面 F3にシート Sを配した状態でモールド工程を行うため、溶融 榭脂によって金型 Fが汚れることも防止できる。
また、モールド工程の終了後から各種電子機器に半導体装置 1が搭載されるまで の間は、開口部 19の開口端 19bがダイシングテープ Dにより塞がれるため、ダイシン グ工程時や半導体装置 1の搬送時や取付時に、開口端 19bから空間部 25内に塵埃 や水分が侵入することを防止して、これら塵埃や水分に基づく半導体チップ 5の誤動 作を予防することができる。
[0058] なお、上記の実施の形態において、シールド部材 39は、回路基板 3の表面 3aに配 置されているが、これに限ることはなぐ少なくとも蓋体 17と共に半導体チップ 5を含 んで空間部 25を囲むように形成されていればよい。すなわち、シールド部材 39は、 その一部が回路基板 3の内部に配置されても構わない。
[0059] 次に、本発明による第 2の実施形態について図 6を参照して説明する。なお、ここで は、第 1の実施形態との相違点のみについて説明し、半導体装置 1の構成要素と同 一の部分については同一符号を付し、その説明を省略する。
図 6に示すように、この実施形態に係る半導体装置 51を構成する回路基板 4には、 その表面 4aから厚さ方向に窪んで形成された断面視略矩形状の凹部 53が形成され ており、この凹部 53の底面 53aに半導体チップ 5が配置されている。
また、蓋体フレーム 7は、この凹部 53を跨いで配置されている、すなわち、蓋体 17 の先端部 23aが凹部 53の周縁に位置する回路基板 4の表面 4aに配置されている。 この状態においては、回路基板 4の凹部 53と、蓋体フレーム 7の上壁 21及び側壁 23 とにより中空の空間部 55が画定される。 [0060] 凹部 53の底面 53aには、ワイヤー 37により半導体チップ 5のパッド電極 15と電気的 に接続する複数のパッド電極 57が配置されている。これらパッド電極 57は、配線部 3 5を介して回路基板 4の裏面 4bに配置された複数の半田ボール 33と、電気的に接続 されている。
また、この回路基板 4には、蓋体フレーム 7のシールド部 27と共に半導体チップ 5を 含んで空間部 55を囲むシールド部材 59が設けられている。すなわち、シールド部材 59は、凹部 53の底面 53aに配置されると共に、この底面 53aの周縁から回路基板 4 の内部を通って、凹部 53の周縁に位置する回路基板 4の表面 4aまで延びて露出す るように設けられている。したがって、蓋体フレーム 7を回路基板 4の表面 4aに配した 状態においては、シールド部材 59が蓋体フレーム 7のシールド部 27に接触するよう になっている。
[0061] なお、以上のことから半導体チップ 5は、このシールド部材 59を介して回路基板 4の 表面 4aに固定され、また、蓋体フレーム 7の側壁 23の先端部 23aも、このシールド部 材 59を介して回路基板 4の表面 4aに配置される。また、このシールド部材 59には、 回路基板 4のパッド電極 57が空間部 55に露出するように、この各パッド電極 57を避 ける孔 59aが形成されており、シールド部材 59とパッド電極 57とは電気的に絶縁され ている。
以上のように構成された半導体装置 51は、第 1の実施形態と同様の一対の金型 E , Fを利用して製造することができる。
[0062] 上記の半導体装置 51によれば、第 1の実施形態と同様の効果を奏する。
また、半導体チップ 5と凹部 53の底面 53aに配置されたパッド電極 57とがワイヤー 37により電気接続されるため、ワイヤー 37が凹部 53の外方に突出することを抑制で きる。したがって、このワイヤー 37を配した状態でフレーム配置工程や押圧工程を行 う際に、ワイヤー 37が蓋体フレーム 7に触れることを防いでワイヤー 37の変形を確実 に防止することができる。したがって、半導体装置 51を製造する際に、回路基板 4と 半導体チップ 5との電気的な接続を容易に確保することができる。
[0063] なお、上述した第 1,第 2の実施形態において、開口部 19は、上壁 21の中央部分 力も突出するとしたが、これに限ることはなぐ少なくとも上壁 21よりも回路基板 3, 4の 表面 3a, 4aからさらに離間する方向に延び、空間部 25, 55を榭脂モールド部 9の表 面 9aから外方に開口させるように構成されていればよい。すなわち、開口部 19は、 蓋体 17の側壁 23から突出させてもよい。この構成であっても、開口部 19を金型 Fで 押圧することができるため、半導体装置 1, 51を製造する際に、溶融した榭脂が空間 部 25, 55に流入したり、蓋体フレーム 7が回路基板 3, 4に対して動くことを防止でき る。
[0064] また、蓋体フレーム 7のシールド部 27は、蓋体 17を構成する上壁 21及び側壁 23の 内面 21a, 23b、並びに、開口部 19の揷通孔 19aの内面にわたって導電性ペースト を塗布して形成した力 これに限ることはなぐ少なくとも蓋体 17を介して空間部 25, 55内に電気的なノイズが侵入することを防止すればよい。すなわち、シールド部 27 は、例えば、上壁 21及び側壁 23の外面、並びに、開口部 19の外周面に導電性べ 一ストを塗布して形成されてもょ ヽし、導電性ペーストに漬け込んで形成されても構 わない。
[0065] さらに、例えば、導電性を有する榭脂により蓋体フレーム 7を形成し、空間部 25, 5 5に面する蓋体 17の内面 21a, 23b、及び、開口部 19の揷通孔 19aの内面に絶縁 性の榭脂を塗布しても構わないし、また、これら内面 21a, 23bに前述の絶縁性榭脂 及びシールド部 27を重ねて塗布してもよ 、。
また、蓋体 17及び開口部 19が導電性を有するようにした力 これに限ることはなぐ 少なくとも空間部 25, 55を構成する蓋体 17が導電性を有していればよい。
[0066] さらに、蓋体フレーム 7は、耐熱性を有する熱硬化榭脂からなるとしたが、少なくとも 榭脂材料力も形成されていればよい。ただし、モールド工程や半導体装置 1, 51の 実装基板への実装時にぉ 、て、蓋体フレーム 7が加熱されても熱変形しな 、程度の 耐熱性を有している榭脂材料であることが好ましい。具体的には、 170〜180°C程度 の熱に耐えられるエンジニアプラスチック等の榭脂材料から蓋体フレーム 7を形成す ることが好ましい。
[0067] また、空間部 25, 55内への電気的なノイズの侵入防止を考慮する場合には、蓋体 フレーム 7を金属等の導電性材料力も形成しても構わない。この構成の場合には、モ 一ルド工程や半導体装置 1の実装基板への実装時において、蓋体フレーム 7はより 高温に耐えることができる。また、導電性材料は榭脂材料と比較して剛性が高いため
、モールド工程において蓋体フレーム 7の上壁 21や側壁 23が橈んで変形することを 防止し、空間部 25, 55の確保を容易に行うことができる。
さらに、上述した榭脂材料や導電性材料から蓋体フレーム 7を形成することに限ら ず、例えば、半導体チップ 5の帯電を特に防止する場合には、カーボンを練り込んだ 榭脂材料から蓋体フレーム 7を形成することが好ましい。
[0068] また、半導体装置 1, 51を製造する際には、連結部 29によって連結された複数の 蓋体フレーム 7を回路基板 3, 4の表面 3a, 4aに配するとした力 連結部 29を有さな
V、個別の蓋体フレーム 7を用いるとしても構わな 、。
さら〖こ、回路基板 3, 4の裏面 3b, 4bには、配線部 35と電気的に接続された半田ボ ール 33が設けられるとした力 これに限ることはなぐ少なくとも回路基板 3, 4の裏面
3b, 4bに実装基板 45と電気的に接続するための電極部が露出していればよい。 すなわち、この電極部は、配線部 35と一体的に形成されても構わないし、配線部 35 が回路基板 3, 4の裏面 3b, 4bから突出させてもよい。
[0069] また、複数の半導体装置 1, 51にわたつて 1枚のダイシングテープ Dを貼付するとし たが、これに限ることはなぐ例えば、別個の目隠しシールを個々の半導体装置 1, 5
1の榭脂モールド部 9の表面 9aに貼付して、開口部 19の開口端 19bを塞ぐとしても 構わない。
さらに、開口部 19の開口端 19bを塞ぐように、ダイシングテープ D等の目隠しシー ルを榭脂モールド部 9の表面 9aに貼付するとしたが、目隠しシールを貼付しなくても 良い。すなわち、例えば、図 7に示すように、製造を完了した半導体装置 1, 51を搬 送する際に、半導体装置 1, 51を載置して搬送するための搬送トレィ (載置台） 61の 表面 61aに、榭脂モールド部 9の表面 9aを対向配置させるとしてもよい。この構成の 場合でも、半導体装置 1, 51の搬送時に、開口端 19bから空間部 25, 55内に塵埃 や水分が侵入することを防止して、これら塵埃や水分に基づく半導体チップ 5の誤動 作を予防することができる。
[0070] また、半導体チップ 5と回路基板 3, 4とは、ワイヤー 37により電気接続したが、これ に限ることはなぐ少なくとも半導体チップ 5と回路基板 3, 4とが電気接続されていれ ばよい。すなわち、例えば、半導体チップ 5及び回路基板 3, 4のパッド電極 15, 31, 57が相互に対向するように、半導体チップ 5を回路基板 3, 4の表面 3aや凹部 53の 底面 53aに配置しても構わな 、。
さらに、半導体チップ 5として音圧センサチップを一例に挙げたが、これに限ること はなく、半導体チップ 5は、例えば、半導体装置 1の外部空間の圧力や圧力変化を 計測する圧力センサチップであっても構わな!/、。
[0071] 図 8から図 13は、本発明の第 3の実施形態を示している。図 8〜： LOに示すように、 半導体装置 101は、略板状に形成された金属製のステージ部 103と、ステージ部 10 3の周囲に配置された複数の金属製の電気接続用リード 105,および連結リード 106 と、ステージ部 103の裏面（一の表面） 103aに配置された半導体チップ 107、 IC109 及び貫通電極 111と、ステージ部 103の裏面 103aに配置されたチップ被覆蓋体 11 3と、ステージ部 103の表面 (他方の表面） 103bに配置されたステージ被覆蓋体 115 と、ステージ部 103、リード 105, 106、チップ被覆蓋体 113及びステージ被覆蓋体 1 15を一体的に固定する榭脂モールド部 117とを備えて 、る。
[0072] ステージ部 103は、平面視略矩形状に形成されており、ステージ部 103の厚さ方向 に貫通して形成された複数のチップ用貫通孔 103c及び配線用貫通孔 103dを備え ている。
複数のリード 105, 106は、ステージ部 103の表面 103b及び裏面 103aに沿う方向 に並べて配置されており、その先端部は榭脂モールド部 117の側部から突出して ヽ る。なお、特に図示はしていないが、各リード 105, 106の先端部をステージ部 103 の厚さ方向に延ばすように形成し、半導体装置 101が所謂 QFP (Quad Flat Package )として構成されるようにしてもよい。また、連結リード 106は、ステージ部 103に連結 されており、他の電気接続用リード 105は、ステージ部 103との間に隙間を介して配 置されている。そして、これら電気接続用リード 105の一部は、貫通電極 111及び IC 109を介して後述する半導体チップ 107に電気的に接続されている。
[0073] 半導体チップ 107は、ステージ部 103のチップ用貫通孔 103cを覆うように、電気的 な絶縁性を有する絶縁性接着剤 118aを介してステージ部 103の裏面 103aに接着 固定されている。すなわち、半導体チップ 107はステージ部 103に対して電気的に 絶縁されている。この半導体チップ 107は、音響を電気信号に変換する所謂音圧セ ンサチップであり、半導体チップ 107に到達する音響に応じて振動するダイヤフラム 1 07aを備えている。このダイヤフラム 107aは、チップ用貫通孔 103cに対向するように ステージ部 103の裏面 103aに沿って配置されている。
[0074] 貫通電極 111は、導電性材料から形成された複数の挿通端子部 119、及び、電気 的な絶縁材料から形成され、各揷通端子部 119を周囲から支持する絶縁支持ブロッ ク 121を備えている。この貫通電極 111は、配線用貫通孔 103dを塞ぐように、半導 体チップ 107と同様に、絶縁性接着剤 118bを介してステージ部 103の裏面 103aに 接着固定されている。複数の挿通端子部 119は、ステージ部 103の裏面 103a側だ けでなぐ配線用貫通孔 103dを介してステージ部 103の表面 103b側にも露出して おり、配線用貫通孔 103dを介してワイヤー（第 2のワイヤー） 123により複数のリード 105と電気的に接続されている。
[0075] IC109は、半導体チップ 107を駆動制御するためのものであり、半導体チップ 107 と貫通電極 111との間に位置するように、半導体チップ 107と同様に、絶縁性接着剤 118cを介してステージ部 103の裏面 103aに接着固定されている。この IC109は、 複数のワイヤー（第 1のワイヤー） 125により半導体チップ 107及び貫通電極 111の 各揷通端子部 119と電気的に接続されて!、る。
これら IC109、貫通電極 111及びワイヤー 123, 125により、半導体チップ 107とリ ード 105とを電気接続する電気配線手段 127が構成されている。
[0076] チップ被覆蓋体 113は、半導体チップ 107、 IC109及び貫通電極 111を覆うように 、ステージ部 103の裏面 103aに配置されている。このチップ被覆蓋体 113は、ステ ージ部 103の裏面 103aから厚さ方向に離間した位置に配置される略板状の上壁 12 9と、上壁 129の周縁からステージ部 103の裏面 103aに向けて突出する側壁 131と を備えている。すなわち、チップ被覆蓋体 113は、これら上壁 129及び側壁 131によ り側壁 131の先端部側に開口する略凹状に形成されている。
したがって、側壁 131の先端部をステージ部 103の裏面 103aに配した状態におい ては、ステージ部 103の裏面 103aと、上壁 129及び側壁 131の内面とにより中空の 第 1の空間部 133が画定される。なお、この状態において、上壁 129及び側壁 131 の内面は、第 1の空間部 133に配置された半導体チップ 107やワイヤー 125等に触 れないように位置している。
[0077] このチップ被覆蓋体 113は、導電性材料から形成されると共に、第 1の空間部 133 に面する上壁 129及び側壁 131の内面に電気的な絶縁材料力もなる絶縁性ペース ト（チップ絶縁部） 135を塗布して構成されている。また、チップ被覆蓋体 113は、ステ ージ部 103と電気的に接続されている。したがって、半導体チップ 7及び IC109は、 導電性を有するチップ被覆蓋体 113及びステージ部 103によって電気的にも囲まれ る。また、絶縁性ペースト 135により第 1の空間部 133に配置された半導体チップ 10 7、 IC109、貫通電極 111及びワイヤー 125がチップ被覆蓋体 113と電気的に導通 することを防止することができる。
[0078] ステージ被覆蓋体 115は、チップ用貫通孔 103cを覆うようにステージ部 103の表 面 103bに配置されている。このステージ被覆蓋体 115は、ステージ部 103の表面 10 3bから厚さ方向に離間した位置に配置される略板状の上壁 137と、上壁 137の周縁 からステージ部 103の表面 103bに向けて突出する側壁 139と、上壁 137からステー ジ部 103の表面 103bから離間する方向に突出する略筒状の開口部 141とを備えて いる。すなわち、このステージ被覆蓋体 115は、これら上壁 137及び側壁 139により 側壁 139の先端部側に開口する略凹状に形成されている。
したがって、側壁 139の先端部をステージ部 103の表面 103bに配した状態におい ては、ステージ部 103の表面 103bと、上壁 137及び側壁 139の内面とにより中空の 第 2の空間部 143が画定される。
[0079] 略筒状の開口部 141は、第 2の空間部 143を榭脂モールド部 117の外方に露出さ せる役割を果たしており、半導体チップ 107が、チップ用貫通孔 103c、第 2の空間部 143及び開口部 141を介して外方に連通する位置に配置される。すなわち、チップ 用貫通孔 103cや半導体チップ 107は、ステージ被覆蓋体 115の開口部 141から直 接外方に露出しな 、ように、開口部 141とステージ部 103の厚さ方向に重ならな 、よ うにズラして配置されて！、る。
また、ステージ被覆蓋体 115は、チップ被覆蓋体 113と同様に、導電性材料から形 成されると共に、ステージ部 103と電気的に接続されている。したがって、第 2の空間 部 143は、導電性を有するステージ被覆蓋体 115及びステージ部 103によって電気 的にも囲まれる。
[0080] 次に、以上のように構成された半導体装置 101の製造方法について説明する。
はじめに、薄板状の金属板にプレス加工もしくはエッチング力卩ェ、あるいはこの両 方の加工を施すことにより、図 11に示すように、ステージ部 103及び複数のリード 10 5, 106がー体的につなぎ合わされたリードフレーム 151を形成する（フレーム準備ェ 程)。すなわち、複数のリード 105, 106は、ステージ部 103を囲繞して形成された矩 形枠部 153によってつなぎ合わされており、電気接続用のリード 105及びステージ部 103は、この矩形枠部 153及び連結用のリード 106を介して相互につながつている。 また、このフレーム準備工程においては、ステージ部 103の厚さ方向に貫通するチ ップ用貫通孔 103c及び配線用貫通孔 103dが、前述のプレス力卩ェゃエッチングカロ ェによってステージ部 103やリード 105, 106、矩形枠部 153と同時に形成される。
[0081] 次いで、図 12に示すように、半導体チップ 107がチップ用貫通孔 103cとステージ 部 103の厚さ方向に重なるように、絶縁性接着剤 118aを介して半導体チップ 107を ステージ部 103の裏面 103aに接着固定する (チップ接着工程)。
また、半導体チップ 107と同様に、絶縁性接着剤 118bを介して貫通電極 111をス テージ部 103の裏面 103aに接着固定する（端子部取付工程)。この際、貫通電極 1 11は、その挿通端子部 119がステージ部 103の配線用貫通孔 103dを介してステー ジ部 103の両面 103a, 103bから露出している。また、配線用貫通孔 103dは貫通電 極 111により完全に塞がれている。この端子部取付工程は、チップ接着工程の前後 に行ってもよいし、同時に行っても構わない。
さらに、上述の半導体チップ 7や貫通電極 111と同様に、 IC109も絶縁性接着剤 1 18cを介してステージ部 103の裏面 103aに接着する。この IC109の接着は、チップ 接着工程や端子部取付工程の前後に行ってもよ!ヽし、同時に行っても構わな!/ヽ。
[0082] 次に、半導体チップ 107と IC109との間、及び、 IC109と貫通電極 111との間にそ れぞれワイヤー 125を配置して、 IC109を介して半導体チップ 107と貫通電極 111 の揷通端子部 119とを電気的に接続する（第 1の配線工程)。さらに、半導体チップ 1 07、 IC109及び貫通電極 111を覆うように、チップ被覆蓋体 113をステージ部 103 の裏面 103aにチップ被覆蓋体 113を配し、チップ被覆蓋体 113及びステージ部 10 3により半導体チップ 107を内包した中空の第 1の空間部 133を形成する（チップ蓋 体配置工程)。
これらチップ接着工程、端子部取付工程、第 1の配線工程及びチップ蓋体配置ェ 程は、ステージ部 103の裏面 103aを上に向けた状態で行われる。
[0083] その後、図 13に示すように、ステージ部 103の表面 103bを上に向けた状態で、ヮ ィャボンディングにより配線用貫通孔 103dを介して複数のリード 105と揷通端子部 1 19との間にワイヤー 123を配置して、リード 105と貫通電極 111とを電気的に接続す る（第 2の配線工程)。
また、チップ用貫通孔 103cを含んでステージ部 103の表面 103bを覆うように、ステ ージ部 103の表面 103bにステージ被覆蓋体 115を配し、ステージ被覆蓋体 115及 びステージ部 103により中空の第 2の空間部 143を形成する (ステージ蓋体配置ェ 程)。このステージ蓋体配置工程は、第 2の配線工程の前に行ってもよいし、第 2の配 線工程の後に行っても構わな!/、。
[0084] その後、ステージ部 103の表面 103b側及び裏面 103a側に榭脂モールド部形成 用の一対の金型 100E, 100Fを配し、これら一対の金型 100E、 100Fの表面 100E 1, 100F1によりリード 105, 106の先端部及び矩形枠部 153を挟み込む。ステージ 部 103の裏面 103a側に配置される一方の金型 100Eは、表面 100E1から窪んだ凹 部 100E2を有しており、ステージ部 103の表面 103b側に配置される他方の金型 10 OFは、表面 100F1から窪んだ凹部 100F2を有している。
この一対の金型 100E, 100Fによる挟み込み状態においては、チップ被覆蓋体 11 3がー方の金型 100Eの凹部 100E2に収容されると共に、その上壁 129の一部が凹 部 100E2の底面 100E3から突出して形成された突起部 100E4に当接する。この際 、チップ被覆蓋体 113は一方の金型 100Eの突起部 100E4によりステージ部 103の 裏面 103aに押し付けられる。
[0085] また、この状態においては、ステージ被覆蓋体 115が他方の金型 100Fの凹部 100 F2に収容されると共に、その開口部 141の先端が凹部 100F2の底面 100F3に当 接して、この凹部 100F2の底面 100F3により開口部 141が塞がれる。この際には、 ステージ被覆蓋体 115が他方の金型 100Fによってステージ部 103の表面 103bに 押し付けられる。
なお、これら一対の金型 100E, 100F〖こよりリード 105, 106及び矩形枠部 153を 挟み込む際には、チップ被覆蓋体 113と一方の金型 100Eとの隙間、及び、ステージ 被覆蓋体 115と他方の金型 100Fとの隙間に、榭脂モールド部を形成する榭脂と各 金型 100E, 100Fとの離型性を良好とする薄膜状の榭脂製シート (不図示)を配置し ておくことが好ましい。この榭脂製シートは、例えばフッ素榭脂から形成される。
[0086] その後、一対の金型 100E, 100Fにより形成される榭脂形成空間に、エポキシ榭 脂等の熱硬化榭脂を溶融した状態で注入し、ステージ部 103、チップ被覆蓋体 113 、ステージ被覆蓋体 115及びリード 105, 106を一体的に固定する榭脂モールド部 1 17を形成する（モールド工程)。
このモールド工程においては、一方の金型 100Eの突起部 100E4がチップ被覆蓋 体 113をステージ部 103の裏面 103aに押し付けるため、チップ被覆蓋体 113とステ ージ部 103の裏面 103aとの隙間を確実に塞ぐことができる。また、他方の金型 100F の底面 100F3がステージ被覆蓋体 115の開口部 141をステージ部 103の表面 103 bに押し付けるため、ステージ被覆蓋体 115とステージ部 103の表面 103bとの隙間、 及び、ステージ被覆蓋体 115の開口部 141と他方の金型 100Fの底面 100F3との隙 間を確実に塞ぐことができる。
[0087] 以上のことから、榭脂形成空間に注入された溶融樹脂が第 1の空間部 133及び第 2の空間部 143に流入することを防止できる。また、配線用貫通孔 103dも貫通電極 1 11により完全に塞がれているため、溶融樹脂が配線用貫通孔 103dを介して第 1の 空間部 133に流れ込むこともない。
なお、このモールド工程では、溶融榭脂を榭脂形成空間に充填した後に、榭脂を 加熱して硬化させることで、図 8〜： L0に示すように、榭脂モールド部 117が形成され る。最後に、矩形枠部 153を切り落として榭脂モールド部 117の外方に突出するリー ド 105, 106を個々に切り分けることで、半導体装置 101の製造が終了する。
[0088] 以上のように製造された半導体装置 101を携帯電話機等の各種電子機器に搭載 する場合には、例えば、榭脂モールド部 117から外方に突出するリード 105, 106と 電子機器の他の電子部品や電気部品とを相互に電気接続する。
この半導体装置 101において、音響等の圧力変動が開口部 141、第 2の空間部 14 3及びステージ部 103のチップ用貫通孔 103cを介して半導体チップ 107のダイヤフ ラム 107aに到達した際には、この圧力変動に基づいてダイヤフラム 107aが振動する ことで、前記圧力変動を検出することができる。
[0089] 上記の半導体装置 101及びその製造方法によれば、第 1の空間部 133の容積は、 ステージ部 103の形状や大きさを変更させることなぐチップ蓋体配置工程において 載置するチップ被覆蓋体 113のみの形状や大きさに応じて容易に変更することがで きる。したがって、この第 1の空間部 133の容積を十分に確保することができ、半導体 チップ 107のダイヤフラム 107aの振動に基づく第 1の空間部 133の圧力変化を小さ く抑えることができる。このため、半導体チップ 107のダイヤフラム 107aは、第 1の空 間部 133の圧力変化の影響を受けることなぐ外方力 の音響等の圧力振動に対し て正しく振動することができる。
また、半導体チップ 107の特性に応じた半導体装置 101の設計変更も容易に行う ことができるため、半導体装置 101の製造効率の向上及び半導体装置 101の製造コ スト削減を容易に図ることができる。
[0090] また、上記の半導体装置 101によれば、開口部 141を備えるステージ被覆蓋体 11 5により第 2の空間部 143を形成することにより、チップ用貫通孔 103cや半導体チッ プ 107に対する開口部 141の位置を容易に変えることができる。すなわち、半導体装 置 101の製造コストを増加させることなぐチップ用貫通孔 103c及び開口部 141をス テージ部 103の厚さ方向に重ねないように相互にズラして配することができる。したが つて、外方力も塵埃や水滴が開口部 141を介して第 2の空間部 143に侵入しても、こ れら塵埃や水滴が直接半導体チップ 7に到達することを容易に防止できる。
[0091] さらに、導電性を有するステージ部 103及びチップ被覆蓋体 113が、半導体チップ 107を取り囲むため、半導体装置 101の外方側において発生した電気的なノイズが 、榭脂モールド部 117に侵入しても、ステージ部 103及びチップ被覆蓋体 113にお いてノイズが第 1の空間部 133内に侵入することを防いで、半導体チップ 107に到達 することを確実に防止できる。 また、導電性を有するステージ部 103及びステージ被覆蓋体 115が、ステージ部 1 03の厚さ方向に重ねて配置されるため、半導体装置 101の外方側において発生し た電気的なノイズ力 ステージ部 103の表面 103b側力も榭脂モールド部 117に侵入 しても、ステージ部 103及びステージ被覆蓋体 115にお 、てノイズが第 1の空間部 1 33内に侵入することを防いで、半導体チップ 107に到達することを確実に防止できる 以上のことから、このノイズに基づく半導体チップ 107の誤作動を確実に防止するこ とができる
[0092] さらに、チップ被覆蓋体 113の内面に絶縁性ペースト 135を塗布することにより、導 電性を有するチップ被覆蓋体 113が、半導体チップ 107や半導体チップ 107から延 びるワイヤー 125等の電気配線と電気的に導通することを防ぐことができるため、半 導体装置 101の電気回路がショートすることを防止できる。
また、配線用貫通孔 103d及び貫通電極 111を介して、半導体チップ 107及びリー ド 105から各々延びるワイヤー 125, 123を相互に電気的に接続することにより、リー ド 105が半導体チップ 107を配した第 1の空間部 133の外方側に配置されていても、 半導体チップ 107とリード 105とを相互に電気的に接続することができる。
[0093] さらに、半導体装置 101の製造方法によれば、半導体チップ 107を配置するステー ジ部 103やリード 105、チップ用貫通孔 103c、配線用貫通孔 103dは、フレーム準備 工程にお 、て、金属製薄板にプレス加工やエッチング加工を施すだけで形成するこ とができるため、従来のように回路基板を使用する場合と比較して、半導体装置 101 を安価に製造することができる。
また、チップ接着工程力もチップ蓋体配置工程までは、ステージ部 103の裏面 103 aを上に向けた状態で実施し、その後、ステージ部 103の表面 103bを上に向けた状 態で第 2の配線工程を実施すればよいため、半導体装置 101を簡便に製造すること ができる。
[0094] なお、上記の実施の形態において、貫通電極 111は、絶縁性接着剤 118bを介し てステージ部 103の裏面 103aに接着固定した力 これに限ることはなぐ少なくとも 配線用貫通孔 103dを塞ぐように、ステージ部 103に対して電気的に絶縁された状態 で固定されていればよい。すなわち、例えば、貫通電極 111はステージ部 103の表 面 103bに接着されても構わない。
[0095] また、例えば、図 14に示すように、貫通電極 161は配線用貫通孔 103dに隙間無く 挿通して固定されても構わない。なお、この構成の場合でも、各揷通端子部 162は周 囲から絶縁支持ブロック 163により支持されて 、るため、ステージ部 103に接触する ことがない、すなわち、ステージ部 103に対して電気的に絶縁される。この構成の場 合には、配線用貫通孔 3dを容易かつ確実に塞ぐことができると共に、ステージ部 3に 対する貫通電極 161の位置決めを容易に行うことができる。
[0096] また、図 14に示すように、各ワイヤー 123, 125の端部をボンディングする各揷通端 子部 162の接続面 162a, 162bがステージ部 103の表面 103bや裏面 103aから突 出した位置に配置されている場合には、揷通端子部 162の接続面 162a, 162bから これと同一平面をなす絶縁支持ブロック 163の端面 163a, 163bに渡って導電性メッ キ 165を施してもよい。この場合には、導電性メツキ 165により各ワイヤー 123, 125 の接着面積を拡大させることができる。したがって、ワイヤー 123, 125を接着するた めのワイヤーボンダ一の位置決めを高精度に行うことなぐ各ワイヤー 123, 125を容 易に接着することができる。
[0097] さらに、複数のリード 105, 106は、榭脂モールド部 117の側部力も外方に突出させ た力 これに限ることはない。例えば、図 15に示すように、複数のリード 167は、榭脂 モールド部 117の下面 117aから直接露出して構成されても構わない、すなわち、半 導体装置 169を所謂 QFN (Quad Flat Non- lead)として構成してもよい。
[0098] また、ステージ部 103の表面 103bにはステージ被覆蓋体 115を配置した力 これ に限ることはなぐ少なくともチップ用貫通孔 103cがステージ部 103の表面 103bから 榭脂モールド部 117の外方に連通するように、第 2の空間部が形成されて 、ればよ い。すなわち、例えば、図 16に示すように、チップ用貫通孔 103cを外方に露出させ る孔 171を榭脂モールド部 117に形成し、この孔 171により第 2の空間部 173が構成 されても構わない。
[0099] ここで、第 2の空間部 173は、例えば、ステージ部 103の表面 103bに当接する突 起を榭脂モールド部形成用の金型に設けておくことにより、形成することができる。こ の構成の場合には、上記実施形態のように、ステージ被覆蓋体 115やステージ蓋体 配置工程が不要となるため、半導体装置 174の製造効率向上を図ることができる。 なお、この第 2の空間部 173を構成する孔 171の内面に導電性材料を形成する場 合には、外方にぉ 、て発生したノイズが榭脂モールド部 117を介して半導体チップ 1 07に到達することを防止できる。
[0100] さらに、チップ被覆蓋体 113は、ステージ部 103の裏面 103a側に開口する略凹状 に形成されているとした力 例えばこれに加えて、図 17に示すように、上壁 129よりも ステージ部 103の裏面 103aからさらに離間する方向に延びる突起部 175を一体的 に形成して、チップ被覆蓋体 177を構成してもよい。なお、この突起部 175の先端部 は、ステージ部 103の裏面 103aと同方向を向く榭脂モールド部 117の下面 117aか ら外方に露出する。
[0101] この構成の場合には、上記実施形態と同様にモールド工程において、一対の金型 100E、 100Fによりステージ部 103の厚さ方向から挟み込む際に、突起部 175を一 方の金型 100Eの底面 100E3に当接させることができる（図 13参照）。このため、一 方の金型 100Eによりチップ被覆蓋体 177をステージ部 103の裏面 103aに押さえつ けることができる。すなわち、上記実施形態のように、一方の金型 Eに上壁 129を押さ えるための突起部 100E4を形成する必要が無くなり、一方の金型 100Eを安価に製 造することができる。
[0102] また、この状態においては、突起部 175により上壁 129と一方の金型 100Eの底面
100E3との間に隙間が形成されるため、上壁 129全体を榭脂モールド部 117の内 咅〖こ埋設することがでさる。
さらに、上記構成において、各突起部 175をチップ被覆蓋体 177の上壁 129に対 して弾性変形可能としておくことにより、一方の金型 100Eによるチップ被覆蓋体 177 の押さえつけ力を適度な大きさに制御することができる。
[0103] また、電気配線手段 127は、 IC109、貫通電極 111及びワイヤー 123, 125と力ら 構成したが、これに限ることはなぐ少なくとも半導体チップ 107とリード 105とを電気 接続する構成であればよい。すなわち、例えば、図 18〜20に示すように、リード 181 が第 1の空間部 183に露出するように配置されても構わない。 ただし、上記構成の場合には、各リード 181とステージ部 187との隙間、及び、相互 に隣り合うリード 181, 181間の隙間から、第 1の空間部 183に榭脂が入り込まないよ うにする必要がある。具体的には、例えば、ステージ被覆蓋体 189に各リード 181とス テージ部 187との隙間を覆う被覆部 191を一体的に形成すると共に、被覆部 191及 びチップ被覆蓋体 193の側壁 195の先端部を相互に当接させて相互に隣り合うリー ド 181, 181間の隙間を埋めればよい。
[0104] 特に、ポリイミドテープを介して被覆部 191及びチップ被覆蓋体 193の側壁 195の 先端部を相互に当接させる場合には、ポリイミドテープを変形させることによって各リ ード 181間の隙間を確実に埋めることができ、第 1の空間部 183への樹脂の流入を 確実に防ぐことができる。また、ポリイミドテープは絶縁性を有するため、チップ被覆 蓋体 193及びステージ被覆蓋体 189とリード 181とを電気的に絶縁することも可能と なる。
[0105] そして、この構成の場合には、上記第 3の実施形態のように貫通電極 111を使用す ることなぐ IC109とリード 181とをワイヤー 185により直接電気接続することができる また、この構成の場合には、前述のワイヤー 185が第 1の空間部 183に配置される ため、ワイヤー 185が榭脂モールド部 117に触れることがない。このため、モールドエ 程において溶融榭脂により榭脂モールド部 117を形成する際に、ワイヤー 185が溶 融榭脂の流れに押されて変形することを確実に防止できる。したがって、半導体チッ プ 107とリード 181との電気的な接続を容易に確保することができる。
[0106] さらに、第 1の配線工程において、半導体チップ 107と IC109とをワイヤー 125によ り電気接続すると共に、 IC109とリード 181とをワイヤー 185により直接電気接続する ことができる。このため、上記実施形態のように、第 2の配線工程を行う必要が無くなり 、半導体装置 197の製造効率の向上を図ることができる。
なお、この構成の半導体装置 197を製造する際には、上記実施形態の製造方法の チップ蓋体載置工程において、リード 181が第 1の空間部 183に露出するようにチッ プ被覆蓋体 193を配すると共に、ステージ蓋体配置工程において、リード 181が被 覆部 191に覆われるようにステージ被覆蓋体 189を配すればょ 、。 [0107] なお、図 18〜20に示された第 4の実施形態の構成においては、ステージ被覆蓋体 189に被覆部 191を形成した力 これに限ることはなぐ少なくとも第 1の空間部 183 に溶融樹脂が入り込まな 、ように半導体装置 197が構成されて 、ればよ 、。すなわ ち、例えば、リード 181及びステージ部 187の表面（他方の表面） 187bに各リード 18 1とステージ部 187との隙間を塞ぐ絶縁性の目隠しシールを貼り付けるとしても構わな い。この構成の場合には、図 16に示す半導体装置の構成に適用することで、ステー ジ被覆蓋体 189やステージ蓋体配置工程を不要とすることもできる。
[0108] また、上記実施形態においては、半導体チップ 107を内包する第 1の空間部 133を 外方に対して密閉した力 例えば、図 21に示すように、第 1の空間部 154を外方に露 出させても構わない。
すなわち、ステージ部 103の裏面 103aに配するチップ被覆蓋体 155は、その上壁 156からステージ部 103の裏面 103aから離間する方向に突出する略筒状の開口部 157を備えてもよい。この開口部 157は、第 1の空間部 154を榭脂モールド部 117の 外方に露出させる役割を果たしている。また、この開口部 157は、半導体チップ 107 が直接外方に露出しな 、ように、半導体チップ 107とステージ部 103の厚さ方向に重 ならな ヽ位置に形成されて 、る。
[0109] この構成においては、音響等の圧力変動が開口部 157及び第 1の空間部 154を介 して半導体チップ 107のダイヤフラム 107aに到達した際に、この圧力変動に基づい てダイヤフラム 107aが振動することで、前記圧力変動を検出することができる。した がって、ステージ部 103の表面 103bに配置されるステージ被覆蓋体 158は、第 2の 空間部 159を外方に対して密閉させるように構成しても構わない。すなわち、このス テージ被覆蓋体 158に上記実施形態と同様の開口部を形成する必要が無くなる。 なお、この半導体装置 150を製造する際には、モールド工程において開口部 157 力も第 1の空間部 154に溶融樹脂が流入しないように、榭脂モールド部形成用の金 型により開口部 157を塞げばよい。
[0110] この構成の場合でも、上記実施形態の場合と同様に、ステージ被覆蓋体 158のみ の形状や大きさに応じて、密閉された第 2の空間部 159の大きさを容易に変更するこ とができるため、半導体装置 150の製造効率の向上や半導体装置 150の製造コスト 削減を容易に図ることができる。
また、開口部 157を備えるチップ被覆蓋体 155によって第 1の空間部 154を形成す ることにより、半導体装置 150の製造コストを増加させることなぐ半導体チップ 107が 開口部 157を介して外方に直接露出しないように、半導体チップ 7及び開口部 157 をステージ部 103の厚さ方向に重ねないように相互にズラして配することができる。し たがって、外方力 塵埃や水滴が開口部 157を介して第 1の空間部 154に侵入して も、これら塵埃や水滴が直接半導体チップ 107に到達することを容易に防止できる。
[0111] なお、この半導体装置 150の場合でも、図 20に示す半導体装置と同様に、リード 1 05を第 1の空間部 154に露出させたり、ステージ被覆蓋体 158に被覆部を形成する ことで、配線用貫通孔 103dを形成したり貫通電極 111を使用することなぐ半導体チ ップ 107とリード 105とを電気的に接続することができる。また、この場合には、上記 実施形態のように第 2の配線工程を行う必要も無くなるため、半導体装置 150の製造 効率の向上を図ることもできる。
[0112] さらに、上記実施形態において、チップ被覆蓋体 113やステージ被覆蓋体 115は、 導電性材料から形成され、その内面に絶縁性ペースト 135を塗布した力 これに限る ことはなぐ少なくともステージ部 103と電気的に接続されるように導電性を有してい ればよい。
したがって、チップ被覆蓋体 113やステージ被覆蓋体 115は、例えば、導電性材料 から形成されると共に、その外面に絶縁性ペーストを塗布して構成されてもよい。また 、チップ被覆蓋体 113やステージ被覆蓋体 115は、例えば、電気的な絶縁材料から 形成されると共に、その外面若しくは内面に導電性を有するペーストを塗布したり、そ の内面側や外面側に絶縁性を有する別体の蓋体 (チップ絶縁部）を配置して構成さ れても構わない。
なお、半導体チップ 107や IC109、貫通電極 111、ワイヤー 125とチップ被覆蓋体 113との電気的な絶縁性を確保する場合には、少なくともチップ被覆蓋体 113の内 面側が絶縁性を有して 、ることが望ま 、。
[0113] また、上記実施形態において、ステージ部 103やリード 105, 106、リードフレーム 1 51は金属製であるとした力 これに限ることはなぐ少なくとも導電性を有していれば よい。また、第 1の空間部 133へのノイズの侵入防止を考慮しない場合には、ステー ジ部 103は電気的な絶縁材料力も形成されても構わない。そして、ステージ部 3が絶 縁材料カゝらなる場合には、半導体チップ 107や IC109、貫通電極 111をステージ部 103に接着する際に導電性を有する接着剤を使用してもよい。
[0114] さらに、半導体チップ 107は、ダイヤフラム 107aを備えた音圧センサチップ力もなる としたが、これに限ることはなぐ少なくとも半導体チップ 107を構成するダイヤフラム 107aのような可動部分を有していればよい。したがって、半導体チップは、例えば、 半導体装置 101の外部空間の圧力や圧力変化を計測する圧力センサチップであつ てもよ 、し、加速度を検知する加速度センサチップであっても構わな 、。
[0115] 以下、図 22から図 28を参照し、本発明の第 6の実施形態に係る半導体装置及び その製造方法について説明する。本実施形態は、外部に発生した音響などの音圧を 検出する半導体装置に関し、リードフレームを用いて製造される半導体装置に関す る。
[0116] 本実施形態の半導体装置 200Aは、図 22から図 23に示すように、平面視略矩形 状を呈する略板状のステージ部 201と、ステージ部 201に一端 202aが接続されこれ を持ち上げた状態に支持する複数の連結リード 202と、ステージ部 201の近傍に一 端 203aを配置するように半導体装置 200Aの側端側力もステージ部 201に向けて 延出する複数の電気接続用リード 203と、ステージ部 201と連結リード 202とリード 20 3とを封止する第 1封止榭脂層 204と、ステージ部 201の上面 201aに固着された平 面視矩形状を呈する半導体センサチップ (音圧センサチップ) 205と、同じくステージ 部 201の上面 201aに固着され半導体センサチップ 205が出力した電気信号を増幅 する増幅器 206と、半導体センサチップ 205と増幅器 206とリード 203を電気的に接 続するワイヤー 207と、第 1封止榭脂層 204に載置され半導体センサチップ 205及び 増幅器 206の上方に空間（第 1の空間） 212を形成しつつこれらを被覆する断面略 凹状の蓋体 209と、蓋体 209の外面 209dを覆って第 1封止榭脂層 204に固着され た第 2封止榭脂層 210とが主な構成要素とされている。
[0117] ステージ部 201には、上面 201aから下面 201bに貫通する貫通孔 201cが形成さ れている。また、ステージ部 201には、その上面 201aの各側端力もそれぞれ外方に 延出しつつ第 1封止榭脂層 204の下面 204a側に垂下した垂下部 201dが設けられ ており、この各垂下部 201dの先端側の下面 201eは、第 1封止榭脂層 204の下面 20 4aと面一とされ、且つ第 1封止榭脂層 204の下面（半導体装置 200Aの下面） 204a 力も露出されている。ステージ部 201の上面 201aは、第 1封止榭脂層 204の上面 20 4bと面一とされつつ露出されて!、る。
[0118] 連結リード 202は、それぞれ略板状で略帯状に形成され、平面視略矩形状のステ ージ部 201の角部付近に一端 202aが接続されステージ部 201の外側に向けて延設 されている。また、連結リード 202の延設方向略中央には、屈曲部 202bが設けられ ている。この屈曲部 202bは、屈曲部 202bを挟んで延設方向前方と後方に位置する それぞれの上面 202cと平行する一面 202dを備えており、この一面 202dは、屈曲部 202bを挟む前記各上面 202cよりも上方で、ステージ部 201の上面 201aよりも上方 に配置されている。ここで、この連結リード 202においては、一端 202aから屈曲部 20 2bまでの上面 202cがステージ部 201の上面 201aと略同一水平面上に配置され、 屈曲咅 202b力ら他端 202fまでの上面 202dま、一端 202a力ら屈曲咅 202bまでの 上面 202cよりも下方で、且つステージ部 201の下面 201bよりも下方に配置されて、 この他端 202f側の下面 202eは、第 1封止榭脂層 204の下面 204aと略同一水平面 上に配置されつつ露出されて 、る。
[0119] リード 203は、隣り合う連結リード 202の間に複数設けられており、対向するステー ジ部 201の側端に直交しつつ外部からステージ部 201に向けて延設されている。ここ で、それぞれのリード 203は、その先端 (一端) 203aが隣り合う連結リード 202の屈曲 部 202bよりもステージ部 201側に配置されるように延設されている。さらに、各リード 203には、延設方向の途中に折曲部 203bが設けられており、他端 203cから折曲部 203bまでの下面 203dが第 1封止榭脂層 204の下面 204aと略同一水平面上に配 置されつつ露出されている。この一方で、折曲部 203bから先端 203aまでの上面 20 3eがステージ部 201及び第 1封止榭脂層 204の各上面 201a、 204bと略同一水平 面上に配置されつつ露出されて 、る。
[0120] このように構成されたステージ部 201と連結リード 202とリード 203を封止する第 1封 止榭脂層 204は、平行する上面 204bと下面 204aを備えるとともに、連結リード 202 の屈曲部 202bを封止した部分が上方に突出した形で形成されている。他方、この第 1封止榭脂層 204には、ステージ部 201の下面 201bと垂下部 201dで囲まれた部分 に、一端が第 1封止榭脂層 204の下面 204aよりも上方に位置し、他端力ステージ部 201の貫通孔 201cに繋がる凹部 204cが設けられており、連通するこの凹部 204cと 貫通孔 201cとを合わせて第 2の空間 208が構成されている。
本実施形態において、この第 2の空間 208は、断面視でその幅が貫通孔 201cの幅 と略同一とされているとともに、半導体センサチップ 205がステージ部 201の上面 20 laに設置されることにより、密閉状態とされている。
[0121] 半導体センサチップ 205は、略平板状に形成され、下面 205a側からの平面視で略 中央に、下面 205aから上面 205bに向けて凹む凹状部 205cが形成されている。こ の半導体センサチップ 205は、凹状部 205cにより薄肉化された部分がダイヤフラム（ 可動電極） 205dとされ、このダイヤフラム 205dが、これに加えられる例えば音響など の音圧の大きさに応じた変形量で変形 (振動）可能とされている。また、ダイヤフラム 2 05dの上面 205b側には、図示せぬブリッジ抵抗回路が形成されており、ダイヤフラム 205dの変形を電気抵抗の変化として捉え、これを圧力に変換することで音圧を検出 し、この音圧の大きさに応じた電気信号を出力することが可能とされている。このよう に構成される半導体センサチップ 205は、ステージ部 201の上面 201aに、下面 205 aを対向させつつ、ステージ部 201と半導体センサチップ 205とを電気的に絶縁する 絶縁部材 211を介して固着されている。また、このとき半導体センサチップ 205は、ダ ィャフラム 205dの直下にステージ部 201の貫通孔 201cが配置されてダイヤフラム 2 05dと貫通孔 201cとが対向するように固着されて 、る。
[0122] また、本実施形態においては、ステージ部 201の上面 201aに、 IC (Integrated Circ uit)化された例えばオペアンプなどの増幅器 206が、絶縁部材 211を介して固着さ れており、この増幅器 206は、半導体センサチップ 205と並設されている。
[0123] このように設置された半導体センサチップ 205と増幅器 206には、複数のボンディ ングパッドがそれぞれに設けられており、これらボンディングパッドを介して、半導体 センサチップ 205と増幅器 206とを、また増幅器 206とリード 203の第 1封止榭脂層 2 04の上面 204bに露出して第 1の空間 212に配置された上面 203eとを、それぞれヮ ィヤー 207で接続し、半導体センサチップ 205と増幅器 206とリード 203とが電気的 に接続されている。
[0124] 蓋体 209は、開口側を下方に向けた断面略凹状に形成され、平板状の上壁 209a と、上壁 209aと繋がり下方に延びる側壁 209bと、この側壁 209bに繋がり水平方向 外側に延出された先端部 209cとから構成されている。また、蓋体 209の上壁 209a には、外部と第 1の空間 212とを連通させる開口部 209iが設けられており、この開口 部 209iは、蓋体 209の内面 209fを上壁 209aの直交方向上側に向けて延出させる ように形成されている。さらに、側壁 209bに位置する蓋体 209の外面 209dには、支 持部材 209eが設けられており、この支持部材 209eは側壁 209bの外面 209dに一 端が接続され、外側に延出つつその先端 (他端)が第 2封止榭脂層 210の上面 (半 導体装置 200Aの上面） 210a〖こ達するように延設されて!/、る。
また、蓋体 209の内面 209f及びこの内面 209fに繋がる先端部 209cの下面 209gに は、導電性ペースト 209hが例えば塗布するなど適宜手段によって固着され、導電性 層 209hが形成されている。ここで、本実施形態では、先端部 209cの下面 209gも蓋 体 209の内面 209fの一部を構成する。
[0125] このように構成される蓋体 209は、導電性ペースト 209hが固着された先端部 209c のー咅の下面 209gを、連結リード 202の屈曲咅 202bの一面 202dに密着させ、他 の部分の下面 209gを第 1封止榭脂層 204の上面 204bに密着させて、第 1封止榭脂 層 204の上面 204bに載置した形で設置されている。これにより、蓋体 209と第 1封止 榭脂層 204とで囲まれた部分に、第 1の空間 212が画成され、この第 1の空間 212に 半導体センサチップ 205と増幅器 206とワイヤー 207とが納められている。このとき、 蓋体 209は、その内面 209fに設けられた導電性ペースト 209hが半導体センサチッ プ 205と増幅器 206とワイヤー 207と非接触状態に保持されるよう十分な離間をもつ て設置され、また、第 1封止榭脂層 204の上面 204bから露出した屈曲部 202bの一 面 202dが導電性ペースト 209hと電気的に接続されている。これにより、第 1の空間 2 12内の半導体センサチップ 205と増幅器 206とワイヤー 207は、電気的に連続とさ れた導電性ペース 209hと連結リード 202とステージ部 201からなる電磁シールドで 囲繞されている。 [0126] 第 2封止榭脂層 210は、第 1封止榭脂層 204の上面 204bから上壁 209aに設けら れた開口部 209iの上端までの範囲で設けられており、蓋体 209の外面 209dを覆い つつ第 1封止榭脂層 204の上面 204bに固着されてこれらを封止するように形成され ている。また、第 2封止榭脂層 210の上面（半導体装置 200Aの上面） 210aは、第 1 封止榭脂層 204の下面（半導体装置 200Aの下面） 204aと平行するように形成され 、この第 2封止榭脂層 210の上面 210aには、蓋体 209の支持部材 209eの先端が同 一平面上に配置されて!、る。
[0127] っ 、で、上記の構成力もなる半導体装置 200Aの製造方法にっ 、て説明する。
[0128] この半導体装置 200Aは、リードフレーム 220を用いて製造されるものであり、はじ めに、図 24から図 25に示すように、外周矩形枠を形成する矩形枠部 221と、この矩 形枠部 221の各外周辺側から内方に向けて突出する前述の複数のリード 203と、矩 形枠部 221の角部側から内方に向けて延出する前述の連結リード 202と、この連結リ ード 202と連結されて支持される前述のステージ部 201とを備えたリードフレーム 220 を用意する。このリードフレーム 220においては、矩形枠部 221とリード 203と連結リ ード 202とを合わせてフレーム部 222とされて!/、る。
[0129] このように構成されるリードフレーム 220は、金属製薄板を、プレスカ卩工もしくはエツ チンダカ卩ェ、あるいはこの両方の加工を施すことによって形成される。本実施形態に お ヽては、ステージ咅 の垂下咅 201dや!;一 203の折曲咅 203b、連結ジ一 2 02の屈曲部 202bもこの段階で形成され、これに加えてステージ部 201の貫通孔 20 lcもこの段階で形成されている。なお、垂下部 201d、折曲部 203b、屈曲部 202bや 貫通孔 201cは、必ずしも同時に形成されなくてもよぐまた、特に貫通孔 201cにお Vヽてはプレス力卩ェゃエッチングカ卩ェ以外の方法でカ卩ェされてもょ 、。
[0130] 上記のリードフレーム 220を用意した段階で、図 24及び図 26に示すように、フレー ム部 222のうち、矩形枠部 221及びリード 203と連結リード 202の一部を除いた部分 を一対の第 1金型 200E、 200Fに挟み込んで型締めを行なう。ここで、この一対の第 1金型 200E、 200Fのうち、リードフレーム 220の上面側に配置される一方の金型 20 0E:は、その内面 200E1力 ステージ咅 の上面 201a及びジ一 203の折曲咅 3bよりも先端 203a側の上面 203eに当接する平面と、連結リード 202の屈曲部 202b に係合する凹状の面と、連結リード 202の屈曲部 202bよりも外側の上面 202c及びリ ード 203の折曲部 203bよりも外側の上面 203eにそれぞれ当接する平面とを有する ものとされている。また、この一方の金型 200Eには、型締めを行った際にステージ部 201の貫通孔 201cと係合しつつこれに揷通し、且つその先端が他の金型 200Fの 内面 200F1よりも若干上方に配置される突起部 200E2が形成されている。一方、リ ードフレーム 220の下面側に配置される他方の金型 200Fは、その内面 200F1が平 面とされ、型締めを行なった状態で、ステージ部 201の垂下部 201dの下面 201eと、 リード 203の折曲部 203bよりも外側に位置する部分の下面 203dと、連結リード 202 の屈曲部 202bよりも外側に位置する部分の下面 202eに当接される。
[0131] このように一対の第 1金型 200E、 200Fを用いて型締めを行なった段階で、第 1金 型 200E、 200Fのキヤビティ内に溶融した例えばエポキシ榭脂などの第 1榭脂を射 出し、ステージ部 201とリード 203と連結リード 202とを第 1榭脂の内部に埋め、第 1 封止榭脂層 204を形成する。ちなみに、ステージ部 201が連結リード 202と接続され て持ち上げた状態で支持され、且つ垂下部 201dの下面 201eが他方の金型 200F の内面 200F1に当接されて強固に保持されているため、第 1榭脂の射出に伴ってス テージ部 201が変移することがな 、ものとされて 、る。
ついで、第 1榭脂が硬化して第 1封止榭脂層 204が形成された段階で、第 1金型 2 00E、 200Fを取り外す。この段階で、ステージ部 201の下方には、貫通孔 201cと連 通し第 1封止榭脂層 204の下面 204aよりも若干上方に配置された凹部 204cが画成 され、第 2の空間 208が形成される。
[0132] 本実施形態においては、この段階で、第 1封止榭脂層 204を形成したリードフレー ム 220を、例えば銀や金、パラジウムなどのメツキ液に浸漬する。このとき、直流電源 の陰極をリードフレーム 220の第 1封止榭脂層 204の外側に位置する例えば矩形枠 部 221に、陽極をメツキ液にそれぞれ接続してリードフレーム 220に直流電流を通電 することで、図 23に示すように、第 1封止榭脂層 204から露出したリード 203の一端 2 03a側の上面 203cや他端 203c側の下面 203dなどの部分にメツキ層 223が形成さ れる。ちなみに、このメツキ層 223は、例えば携帯電話機などの装置が備える回路基 板に半導体装置 200Aを実装する際に、リード 203と回路基板のパターンとの接続（ 接合)や、半導体センサチップ 205と増幅器 206とリード 203とを電気的に接続する ワイヤー 207の接続 (接合）に際し、半田付けのぬれ性を向上させるためのものであ る。
[0133] ついで、図 27に示すように、半導体センサチップ 205と増幅器 206を、それぞれ絶 縁部材 211を介しつつステージ部 201の上面 201aに並設させつつ固着する。このと き、半導体センサチップ 205においては、下面 205aとステージ部 201の上面 201aと を対向させ、且つダイヤフラム 205dがステージ部 201の貫通孔 201cの直上に配置 されて対向するように設置する。さら〖こ、半導体センサチップ 205及び増幅器 206の ボンディングパッドとリード 203とのそれぞれにワイヤー 207を接合して、半導体セン サチップ 205と増幅器 206とリード 203とを電気的に接続する。
[0134] そして、蓋体 209の先端部 209cの下面 209g側を連結リード 202の屈曲部 202bの 一面 202dに接触させて導電性ペースト 209hと連結リード 202とを電気的に接続し つつ蓋体 209を第 1封止榭脂層 204の上面 204bに載置し、蓋体 209で半導体セン サチップ 205と増幅器 206とワイヤー 207とを覆ってこれらの上方に第 1の空間 212 を形成する。このとき、屈曲部 202bの一面 202dがステージ部 201の上面 201aよりも 上方に突出状態で配置されていることにより、蓋体 209を設置する際に、半導体セン サチップ 205や増幅器 206、ワイヤー 207に蓋体 209が接触して損傷を生じさせるこ とがない。
[0135] ついで、図 28に示すように、それぞれの内面 200G1、 200H1が平面とされた一対 の第 2金型 200G、 200Hで型締めを行なう。このとき、上方に配置される一方の金型 200Gは、その内面 200G1が蓋体 209の開口部 209iの上端及び支持部材 209eの 先端に当接されるように設置され、下方に配置される他方の金型 200Hは、その内面 200H1が第 1封止榭脂層 204の下面 204aと面接触するように設置される。そして、 一対の第 2金型 200G、 200Hで型締めを行なった段階で、キヤビティ内に、溶融し た例えばエポキシ榭脂などの第 2榭脂を射出し、蓋体 209の外面 209dを覆い第 1封 止榭脂層 204に固着してこれらを封止する第 2封止榭脂層 210を形成する。ここで、 蓋体 209は、開口部 209iの上端及び支持部材 209eの先端が一方の金型 200Gの 内面 200G1に当接されて確実に保持されているため、第 2榭脂の射出に伴う付勢力 でずれることのな!/、ものとされて!/、る。
[0136] 第 2榭脂が硬化し一対の第 2金型 200G、 200Hを取り外した段階で、最後に、リー ドフレーム 220の矩形枠部 221や半導体装置 200Aの外側部分の不要なリード 203 、連結リード 202を切り離して半導体装置 200Aの製造が完了する。
[0137] 上記のように製造された半導体装置 200Aにおいては、外部に発生した音響等の 音圧が、蓋体 209の開口部 209iを通じて第 1の空間 212に導かれ、半導体センサチ ップ 205のダイヤフラム 205dに到達し、これに伴!、ダイヤフラム 205dが音圧の大き さに応じた変形量をもって振動することとなる。そして、ダイヤフラム 205dの変形によ りブリッジ抵抗回路がこの変形量を電気抵抗の変化として捉え、圧力に変換すること で音圧が検出される。また、このときダイヤフラム 205dから出力された電気信号は、 増幅器 206に送られて増幅されることで、より正確に音圧を検出することが可能とされ る。また、本実施形態の半導体装置 200Aでは、ステージ部 201が持ち上げた状態 とされて第 1封止榭脂層 204の層厚が大きくされることで凹部 204cを形成することが でき、ダイヤフラム 205dの下面 205a側の第 2の空間 208を大きな容量で形成するこ とができる。このため、第 2の空間 208が密閉空間とされても、ダイヤフラム 205dの振 動に伴い生じるこの空間 208内の圧力変化によってダイヤフラム 205dの変形が阻害 され、検出する音圧に狂いを生じさせることがないものとされている。よって、ダイヤフ ラム 205dは到達した音圧に応じた変形量もって正しく振動されることとなる。
[0138] 一方、半導体装置には、検出対象の音圧以外に外部で発生した電磁気的なノイズ も作用する。この種のノイズは、本実施形態の半導体装置 200Aに具備された第 1封 止榭脂層 204や第 2封止榭脂層 210を透過し、半導体センサチップ 205に到達して ダイヤフラム 205dの誤振動を生じさせる恐れがある。このようにノイズがダイヤフラム 205dに到達した場合には、半導体装置で検出した音圧に狂いが生じて半導体装置 の信頼性を損なう結果を招くこととなる。これに対して、本実施形態の半導体装置 20 OAにおいては、蓋体 209に導電性ペースト 209hが設けられ、この導電性ペースト 2 09hと連結リード 202とステージ部 201とからなり第 1の空間 212内の半導体センサ チップ 205などを囲繞する電磁シールドが具備されている。このため、第 1封止榭脂 層 204や第 2封止榭脂層 210を透過したノイズを電磁シールドで遮断することができ 、ノイズが第 1の空間 212内の半導体センサチップ 205に達することがないものとされ ている。これにより、本実施形態の半導体装置 200Aにおいては、ノイズの影響によ るダイヤフラム 205dの誤振動が生じな 、。
[0139] したがって、上記の半導体装置 200A及び半導体装置 200Aの製造方法において は、蓋体 209の開口部 209iを介し第 1の空間 212を通じて半導体センサチップ 205 のダイヤフラム 205dに音響などの音圧を到達させることができ、貫通孔 201cと凹部 204cとで形成された第 2の空間 208によって、ダイヤフラム 205dを振動させることが できる。このとき、密閉状態とされた第 2の空間 208が、第 1金型 200Eの突起部 200 E2の大きさを変えることでその容量を容易に大きく形成することが可能で、これにより 、到達した音圧に応じてダイヤフラム 205dが振動する際に、この振動に伴い生じる 第 2の空間 208の圧力変化を小さく抑えることも可能とされる。よって、この圧力変化 の影響を受けることなく正しくダイヤフラム 205dを振動させることが可能となり、音圧 を正確に、且つ精度よく検出することが可能とされる。
[0140] また、本実施形態の半導体装置 200Aは、リードフレーム 220を用いて製造される ものであり、金属製薄板にプレス加工やエッチング加工を施す、比較的容易な製造 方法で半導体センサチップ 205を実装する基板を形成することができるため、従来の ようにプリント基板を用いるものと比較して、量産性に優れたものとすることができ、半 導体装置 200Aの製造コストひいては半導体装置 200Aのコストを低減することが可 能とされる。また、リードフレーム 220を用いて製造することで、榭脂封止技術を適用 することが可能となり、第 1封止榭脂層 204と第 2封止榭脂層 210とで封止されること によって、半導体装置 200Aを耐久性に優れた信頼性の高いものにすることが可能 となる。
[0141] また、一対の第 1金型 200E、 200Fの型締めを行い、第 1榭脂をキヤビティ内に射 出するときに、ステージ部 201に垂下部 201dが設けられていることによってステージ 部 201を強固に保持することが可能とされ、第 1榭脂の射出に伴う付勢力でステージ 部 201がずれることを防止できる。さらに、蓋体 209に支持部材 209eが設けられてい ること〖こよって、一対の第 2金型 200G、 200Hの型締めを行い、第 2榭脂をキヤビテ ィ内に射出することによる蓋体 209のずれを確実に防止できる。 [0142] また、連結リード 202に屈曲部 202bを設け、この屈曲部 202bがー面 202dをステ ージ部 201の上面 201aよりも上方に配するように形成されることにより、蓋体 209を 設置する際に、半導体センサチップ 205や増幅器 206、ワイヤー 207などに蓋体 20 9が接触して損傷が生じることを防止できる。
[0143] さらに、蓋体 209に導電性ペースト 209hが設けられることで、半導体装置 200Aに 電磁シールドを具備させることができ、ノイズによりダイヤフラム 205dに誤振動が生じ ることを防止できる。これにより、正確な音圧を検出可能な半導体装置 200Aとするこ とがでさる。
[0144] なお、本発明は、上記の実施形態に限定されるものではなぐその趣旨を逸脱しな い範囲で適宜変更可能である。例えば、本実施形態では、ステージ部 201に垂下部 201dが設けられ、この垂下部 201dによって第 1榭脂の射出に伴うステージ部 201の ずれを防止することが可能であるとして説明を行なっている力 ステージ部 201は連 結リード 202によって支持されているとともに、第 1榭脂の射出時に、貫通孔 201cに 金型 200Eの突起部 200E2が挿通されて支持されるため、図 29に示すように垂下部 20 Idを設けずに形成されてもよい。また、本実施形態では、蓋体 209に導電性べ一 スト 209hが設けられているものとした力 例えば蓋体 209を金属などの導電性材で 形成するなどした場合には、蓋体 209そのものに電磁シールド効果を付与することも 可能であるため、導電性ペースト 209hは、必ずしも具備されていなくてもよい。さらに 、この種の導電性材は、ペースト材に限定される必要はない。
[0145] さらに、本実施形態では、連結リード 202に屈曲部 202bを設け、一面 202dに当接 させて蓋体 209を設置するものとし、これにより設置時の蓋体 209が半導体センサチ ップ 205やワイヤー 207などに接触することを防止できるものとした力 予め蓋体 209 を、設置時に半導体センサチップ 205やワイヤー 207などと接触しないように大きく形 成した場合には、連結リード 202に屈曲部 202bを設けなくてもよい。
[0146] また、第 1封止榭脂層 204を形成する際に、図 30に示すように、屈曲部 202bよりも 外側に、さらに第 1封止榭脂層 204を設けるようにしてもよぐこのようにした場合には 、蓋体 209を設置する際に、屈曲部 202bの一面 202dから蓋体 209の先端部 209c がずり落ちる恐れがない。さらに、図 30に示すように、屈曲部 202bよりも外側の第 1 封止榭脂層 204の高さを一面 202dより高くしておけば、さらに蓋体 209を安定して 設置することが可能である。
[0147] また、本実施形態では、第 1封止榭脂層 204を形成した段階で、リードフレーム 22 0をメツキ液に浸漬してメツキ層 223を形成するものとした力 リードフレーム 220の加 ェを完了し第 1封止榭脂層 204を形成する前段でリードフレーム 220をメツキ液に浸 漬して、リードフレーム 220全面にメツキ層 223を形成してもよい。このようにリードフレ ーム 220の全面にメツキ層 223を形成する場合には、例えばパラジュームメツキとして もよぐまた、本実施形態のように、第 1封止榭脂層 204から露出したリード 203の上 面 203eや下面 203dなどにスポット的にメツキ層 223を形成する場合には、金メッキ ゃ銀メツキ以外に、ビスマスメツキなどを施してもょ ヽ。
[0148] また、本実施形態では、半導体装置 200Aに半導体センサチップ 205と増幅器 20 6が具備され、共にステージ部 201に設置されているものとした力 例えば半導体セ ンサチップ 205のみで音圧を検出してもよぐさらに、半導体装置 200Aとは別に設け た増幅器 206で半導体センサチップ 205から出力された電気信号を増幅するように してちよい。
[0149] さらに、半導体センサチップ 205は、ステージ部 201の上面 201aに、下面 205aを 対向させつつ固着されているものとした力 半導体センサチップ 205の上面 205bを ステージ部 201の上面 201aに対向させて設置してもよい。
[0150] また、本実施形態では、半導体センサチップ 205のダイヤフラム 205dの直上に蓋 体 209の開口部 209iが形成されているように図示した力 この開口部 209iは、第 1 の空間 212と外部とを連通させるように形成されれば、その設置位置は限定を必要と するものではない。例えば、ダイヤフラム 205dの上方力も横方向にずらして開口部 2 09iを形成した場合には、圧力の検出精度が低下しないばかりか、逆に開口部 209i を通じて第 1の空間 212内に水分などが浸入したとき、この水分などがダイヤフラム 2 05dに直接接触することを防止できるため、圧力の検出精度を維持または高めること も可能となる。
[0151] さらに、本実施形態では、蓋体 209に支持部材 209eが設けられ、この支持部材 20 9eの先端が一方の金型 200Gの内面 200G1に当接されることによって、第 2榭脂の 射出に伴う付勢力で蓋体 209にずれが生じないとして説明を行なったが、蓋体 209 は、第 2榭脂の射出時に開口部 209iの上端にも金型 200Gの内面 200G1が当接さ れて保持されるため、必ずしも支持部材 209eが形成される必要はな 、。
[0152] ついで、図 31から図 34を参照し、本発明の第 7実施形態に係る半導体装置及びそ の製造方法について説明する。本実施形態の説明においては、第 6実施形態に共 通する構成に対して同一符号を付し、その詳細についての説明を省略する。
[0153] 本実施形態の半導体装置 200Bは、第 6実施形態で示した半導体装置 200Aに対 し、図 31に示すように、蓋体 209の上壁 209aに外部と第 1の空間 212とを連通させ る開口部 209iが形成されず、第 1の空間 212が密閉状態とされている。
[0154] この一方で、第 1封止榭脂層 204には、ステージ部 201の貫通孔 201cと連通し、 第 1封止榭脂層 204の下面 204aに開口する孔部 204dが設けられている。ここで、 本実施形態の孔部 204dは、断面視でその幅が貫通孔 201cの幅よりも大きく形成さ れており、貫通孔 201cとこの孔部 204dとを合わせて第 2の空間 208が形成されてい る。
[0155] ついで、上記構成力もなる半導体装置 200Bの製造方法について説明する。
[0156] この半導体装置 200Bは、第 6実施形態と同様のリードフレーム 220を用いて製造 されるものであり、リードフレーム 220を用意した段階で、図 24及び図 32に示すよう に、フレーム部 222のうち、矩形枠部 221およびリード 203と連結リード 202の一部を 除いた部分を一対の第 1金型 200M、 200Nに挟み込んで型締めが行なわれる。こ こで、本実施形態では、この一対の第 1金型 200M、 200Nのうち、リードフレーム 22 0の下面側に配置される他方の金型 200Nには、その内面 200N1側に突起部 200 N2が設けられており、この突起部 200N2は、型締め時にステージ部 201の貫通孔 2 01cにその先端部分の凸部 200N3が係合されて貫通孔 201cが閉塞される。一方、 リードフレーム 220の上面側に配置される一方の金型 200Mは、その内面 200M1が 、ステージ部 201の上面 201a及びリード 203の折曲部 203bよりも先端側の上面 20 3cに当接する平面と、連結リード 202の屈曲部 202bに係合する凹状の面と、連結リ ード 202の屈曲部 202bよりも外側の上面 202c及びリード 203の折曲部 203bよりも 外側の上面 203eにそれぞれ当接する平面とを有するものとされている。 [0157] このように一対の第 1金型 200M、 200Nの型締めを行なった段階で、第 1金型 20 0M、 200Nのキヤビティ内に溶融した第 1榭脂を射出し、第 1封止榭脂層 204を形成 する。そして、第 1榭脂が硬化して第 1金型 200M、 200Nを取り外した段階で、ステ ージ部 201の下方には、貫通孔 201cと連通し第 1封止榭脂層 204の下面 204aに開 口する孔部 204dが形成されて、本実施形態の外部と繋がる第 2の空間 208が形成 される。
[0158] ついで、図 33に示すように、第 6実施形態と同様に、半導体センサチップ 205と増 幅器 206とをステージ部 201の上面 201aに固着しワイヤー 207を接続した段階で、 屈曲部 202bの一面 202dに先端部 209cを当接させつつ蓋体 209を設置して密閉 状態の第 1の空間 212を形成する。そして、図 34に示すように、一対の第 2金型 200 0、 200Pの型締めを行い、第 2封止榭脂層 210を形成し、第 1封止榭脂層 204と蓋 体 209とを封止する。このとき、一方の金型 200Oの内面 200O1を支持部材 209eの 先端に当接させて蓋体 209を強固に保持し、他方の金型 200Pの内面 200P1を第 1 封止榭脂層 204の下面 204aに当接させて型締めを行なうことによって、第 2榭脂の 射出に伴う付勢力で蓋体 209にずれが生じることが防止される。第 2封止榭脂層 210 が形成された段階で、最後に、リードフレーム 220の第 1封止榭脂層 204及び第 2封 止榭脂層 210から外方に位置する部分を切り離して半導体装置 200Bの製造が完 了することとなる。
[0159] このように構成される本実施形態の半導体装置 200Bにお ヽては、外部から第 2の 空間 208を介して圧力を半導体センサチップ 205のダイヤフラム 205dに到達させる ことが可能とされる。そして、このダイヤフラム 205dは、密閉状態の第 1の空間 212が 形成されていることによって振動することが可能とされ、このとき、第 1の空間 212の容 量力 蓋体 209の大きさや形状を変えることで容易に変更できるため、ダイヤフラム 2 05dの振動に伴う圧力変化を小さく抑えることも容易とされ、ダイヤフラム 205dを正し く振動させることが可能とされる。
[0160] なお、本発明は、上記の第 7実施形態に限定されるものではなぐその趣旨を逸脱 しない範囲で適宜変更可能である。例えば、本実施形態において、孔部 204dは断 面視で幅が貫通孔 201cの幅よりも大きく形成されているものとしたが、貫通孔 201c の幅と略同一の幅をもって形成されてもよい。この場合には、例えば、第 6実施形態 で示した一対の第 1金型 200E、 200Fのうち一方の金型 200Eに形成された突起部 200E2を、型締めを行った際に他方の金型 200Fの内面 200F1と当接する長さで 形成することによって、第 1封止榭脂層 204の下面 204aに開口し貫通孔 lcと略同一 の幅を有する孔部 204dを形成してもよ 、。
[0161] 図 35から図 40は、本発明の第 8の実施形態を示している。図 35に示すように、この 半導体装置 301は、回路基板 303と、回路基板 303の厚さ方向の一端側に重ねて 配置された半導体チップ 305、蓋体フレーム 307及び榭脂モールド部 309とを備え ている。
半導体チップ 305は、略板状に形成されており、その厚さ方向の一端面 305aが回 路基板 303の一端側に位置する表面 303a上に接着固定されている。この半導体チ ップ 305は、例えば、加速度を検知する機能を有した加速度センサチップ力もなる。
[0162] すなわち、図 36に示すように、半導体チップ 305には、その厚さ方向に貫通する貫 通孔 305bが形成されている。この貫通孔 305b内には重り 311が配置されており、重 り 311の一端は、橈み部 313によって貫通孔 305bの内面に一体的に固定されてい る。橈み部 313は、半導体チップ 305の厚さ寸法よりも薄く形成されており、重り 311 に加速度が印加された際に、橈むことができるようになつている。この橈み部 313に は、橈み部 313の橈みに基づいて加速度を電気信号に変換するピエゾ素子 314が 貼付されている。
また、半導体チップ 305の厚さ方向の他端面 305cには、複数のパッド電極 315が 露出して形成されている。これらパッド電極 315は、半導体チップ 305に電力を供給 する役割や、ピエゾ素子 314から取り出された電気信号を外部に伝達する端子として の機能を有する。
[0163] 図 35に示すように、蓋体フレーム 307は、耐熱性を有する熱硬化性榭脂から形成 されており、半導体チップ 305を覆うように回路基板 303の表面 303aに配置される蓋 体 317と、蓋体 317から一体的に突出する突起部 319とを備えて 、る。
蓋体 317は、回路基板 303の表面 303aから厚さ方向に離間した位置に配置される 略板状の上壁（上端部） 321と、上壁 321の周縁から回路基板 303の表面 303aに向 けて突出する側壁 323とを備えている。すなわち、蓋体 317は、これら上壁 321及び 側壁 323により側壁 323の先端部 323a側に開口する略凹状に形成されている。そし て、側壁 323の先端部 323aを半導体チップ 305の周縁に位置する回路基板 303の 表面 303aに配した状態においては、回路基板 303の表面 303aと、上壁 321及び側 壁 323の内面 321a, 323cとにより中空の空間部 325が画定される。なお、この状態 においては、上壁 321が、蓋体 317のうち回路基板 303の表面 303aから最も離間し て位置しており、また、上壁 321及び側壁 323の内面 321a, 323c力 半導体チップ 305に触れな!/、ように位置して!/、る。
[0164] また、この蓋体フレーム 307には、空間部 325に対向する上壁 321及び側壁 323 の内面 321a, 323cに形成された薄膜状のシールド部 327が設けられている。このシ 一ルド部 327は、銅や銀等の導電性を有する導電性ペーストを上壁 321及び側壁 3 23の内面 321a, 323cに塗布若しくは吹付をしてなる。すなわち、蓋体 317は、この シールド部 327によって導電性を付与される。また、シールド部 327は、側壁 323の 先端部 323aまで延びて形成されており、蓋体フレーム 307を配した状態において、 回路基板 303の表面 303a上に接することになり、空間部 325はこのシールド部 327 によって覆われる。
[0165] 突起部 319は、上壁 321の周縁から一対突出しており、上壁 321よりも回路基板 30 3の表面 303aからさらに離間する方向に延びている。また、各突起部 319は、上壁 3 21の長手方向に対して傾斜するように延びており、蓋体 317に対して弾性変形可能 となっている。すなわち、各突起部 319は、その基端部 319aを軸として蓋体 317に 対して揺動したり、橈むことにより弾性変形するようになっている。
また、この蓋体フレーム 307には、上壁 321の周縁から上壁 321の長手方向に一 体的に延びる一対の連結部 329が形成されている。
[0166] 回路基板 303は、略板状に形成されており、表面 303aに配置された複数のパッド 電極 331と、回路基板 303の厚さ方向の他端側に位置する裏面 303bに配置された 複数の半田ボール (電極部） 333と、回路基板 303の内部に配置され、複数のパッド 電極 331及び半田ボール 333を個々に電気的に接続する配線部 335とを備えてい る。この配線部 335は、例えば銅箔力も形成されている。 [0167] パッド電極 331は、半導体チップ 305のパッド電極 315とワイヤー 337により電気的 に接続するものであり、半導体チップ 305の配置領域の周囲に配置されると共に空 間部 325に露出している。このパッド電極 331は、例えば、銅箔に厚さ 3〜5 /ζ πιの- ッケル（Ni)及び厚さ 0. 5 μ mの金（Au)のめつきを施したもの力 なる。
半田ボール 333は、略球体状に形成されており、回路基板 303の裏面 303bから突 出すると共に空間部 325とは回路基板 303の厚さ方向に重ならない位置に配置され ている。
[0168] また、回路基板 303の表面 303aには、導電性を有する薄膜状のシールド部材 339 が設けられている。このシールド部材 339は、回路基板 303の表面のうち、空間部 32 5と対向する領域、半導体チップ 305の配置領域、及び蓋体 317の側壁 323の先端 部 323aを配する領域にわたって形成されている。すなわち、蓋体フレーム 307を回 路基板 303の表面 303aに配した状態においては、シールド部材 339が蓋体フレー ム 307のシールド部 327に接触するようになっている。したがって、シールド部材 339 は、蓋体フレーム 307のシールド部 327と共に半導体チップ 305を含んで空間部 32 5を囲む。
[0169] なお、以上のこと力も前述した半導体チップ 305は、このシールド部材 339を介して 回路基板 303の表面 303aに固定され、また、蓋体フレーム 307の側壁 323の先端 部 323aも、このシールド部材 339を介して回路基板 303の表面 303aに配置される。 ただし、このシールド部材 339には、回路基板 303のパッド電極 331が空間部 325に 露出するように、この各パッド電極 331を避ける孔 339aが形成されており、シールド 部材 339とパッド電極 331とは電気的に絶縁されている。
[0170] 榭脂モールド部 309は、回路基板 303の表面 303a、及び、内面 321a, 323cと反 対側に位置する蓋体 317の外面 321b, 323bに接すると共に蓋体フレーム 307の突 起部 319及び連結部 329を包み込んでおり、回路基板 303及び蓋体フレーム 307を 一体的に固定している。
なお、蓋体 317から突出する突起部 319及び連結部 329の先端部 319b, 329aは、 回路基板 303aと同方向を向く榭脂モールド部 309の表面 309a、及び、この表面 30 9aに隣接する側面 309bからそれぞれ外方に露出している。 [0171] すなわち、この榭脂モールド部 309は、蓋体 317によって形成される中空の空間部 325を介して半導体チップ 305を覆うように構成されている。なお、図 35において、 榭脂モールド部 309は、突起部 319や連結部 329によって分割して形成されている ように図示されている力 実際には、これら突起部 319や連結部 329を 1つの榭脂モ 一ルド部 309により包み込んでおり、榭脂モールド部 309は一体的に形成されている
[0172] 次に、以上のように構成された半導体装置 301の製造方法について説明する。
なお、この製造方法においては、予め、半導体装置 301を構成するための複数の ノッド電極 331、配線部 335及びシールド部材 339からなるユニットを複数形成した 1枚の回路基板 303を用意しておく。
そして、各シールド部材 339を介して回路基板 303の表面 303aに半導体チップ 30 5をそれぞれ接着する。この半導体チップ 305の接着は、銀ペーストを介して半導体 チップ 305を回路基板 303の表面 303aに配し、この銀ペーストを硬化させることによ り行われる。この接着終了後には、回路基板 303や半導体チップ 305の表面 303a, 305c,特に、パッド電極 315, 331に付着している汚れを落とすプラズマクリーニング を施す。その後、ワイヤボンディングによりワイヤー 337を配置して半導体チップ 305 及び回路基板 303のパッド電極 315, 331を相互に電気接続する。
[0173] その後、図 37に示すように、連結部 329によって一体的に連結された複数の蓋体 フレーム 307を用意する（フレーム準備工程)。このフレーム準備工程では、耐熱性を 有する熱硬化榭脂を用いてインジェクション成形法により相互に連結された複数の蓋 体フレーム 307を形成する。
次いで、各蓋体 317により各半導体チップ 305を覆うように複数の蓋体フレーム 30 7を回路基板 303の表面 303aに重ねて配する（フレーム配置工程)。ここで、各連結 部 329は、各蓋体フレーム 307が各半導体チップ 305を覆う所定位置に配置される ように設定されているため、複数の半導体チップ 305に対する各蓋体フレーム 307の 位置決めを容易に行うことができる。
[0174] そして、回路基板 303の裏面 303b側に平坦面 300E1を有する金型 300Eを配す ると共に。回路基板 303の表面 303a側には、表面 300F1から窪んだ凹部 300F2を 有する金型（一方の金型） 300Fを対向して配する。すなわち、これら一対の金型 30 OE, 300Fは、回路基板 303をその厚さ方向力も挟み込むように構成されている。ま た、金型 300Fの凹部 300F2の底面 300F3には、断面視略 V字状の凸条部 300F4 が突出して形成されており、各凸条部 300F4は相互に隣接する半導体チップ 305及 び蓋体フレーム 307の中間地点と厚さ方向に重なるように配置される。
また、これら一対の金型 300E, 300Fを配置すると同時に、回路基板 303及び蓋 体フレーム 307と金型 300Fとの間には、榭脂モールド部を形成する榭脂と金型 300 Fとの離型性を良好とする薄膜状のシート 300Sを配置しておく。このシート 300Sは、 例えばフッ素榭脂から形成されて 、る。
[0175] その後、金型 300Fを金型 300Eに近づける方向に移動させ、図 38に示すように、 これら一対の金型 300E, 300Fの平坦面 300E1及び表面 300F1により回路基板 3 03を挟み込むと共【こ、金型 300Fの 咅 300F2の底面 300F3【こより突起咅 を 回路基板 303に向けて押圧する（押圧工程)。この押圧工程の際には、予めシート 3 00Sを金型 300Fの底面 300F3に真空吸着（矢印 a)させておく。
したがって、この押圧工程を行った状態においては、回路基板 303の裏面 303bが 金型 300Eの平坦面 300E1に接触すると共に、回路基板 303の表面 303aがシート 300Sを介して金型 300Fの表面 300F1に接触する。また、蓋体フレーム 307の突起 部 319の先端部 319bがシート 300Sを介して金型 300Fの底面 300F3に当接する。 さらに、突起部 319は、蓋体 317から回路基板 303に対してさらに離間する方向に延 びているため、金型 300Fと蓋体 317との間には隙間が形成される。
[0176] この押圧工程においては、突起部 319を介して回路基板 303に接する蓋体 317の 先端部 323aが回路基板 303に押し付けられるため、蓋体 317の先端部 323aと回路 基板 303との隙間を塞ぐことができる。すなわち、空間部 325が外方に対して密閉さ れる。
また、この押圧工程においては、一対の金型 300E, 300Fで蓋体フレーム 307を回 路基板 303に押さえつけているため、蓋体フレーム 307と回路基板 303との相対的 な位置が固定される。
[0177] さらに、この押圧工程においては、突起部 319が蓋体 317に対して弾性変形する。 すなわち、金型 300Fにより蓋体 317を回路基板 303に押さえつける力を突起部 319 の弾性変形によって吸収できる。このため、金型 300Fにより蓋体フレーム 307を回 路基板 303に押さえつける力が、突起部 319の弾性変形により蓋体 317に余剰に伝 達されることを防いで蓋体 317が変形することを防止できる。
また、この突起部 319の弾性力によって蓋体 317の先端部 323aが回路基板 303 に適度な力で押さえつけられるため、蓋体 317の先端部 323aと回路基板 303との隙 間を確実に塞ぐことができる。
[0178] その後、金型 300Fの平坦面 300F1により突起部 319を押圧した状態で、金型 30 OFの凹部 300F2、回路基板 303及び複数の蓋体 317により形成される 1つの間隙 に、エポキシ榭脂等の熱硬化榭脂を溶融した状態で注入し、回路基板 303及び複 数の蓋体フレーム 307を一体的に固定する榭脂モールド部 309を形成する（モール ドエ程)。なお、前述の間隙とは、榭脂モールド部 309を形成するための榭脂形成空 間を示している。また、この榭脂モールド部 309は、 1つの大きな榭脂形成空間の端 部から順次溶融榭脂を注入するトランスファー成形法により形成される。
[0179] このモールド工程においては、蓋体 317の先端部 323aと回路基板 303との隙間が 突起部 319の押圧力により塞がれて ヽるため、榭脂形成空間に注入された溶融榭脂 が空間部 325に流入することを防止できる。また、このモールド工程においては、蓋 体フレーム 307と回路基板 303との相対的な位置が既に固定されているため、榭脂 形成空間に注入される溶融榭脂によって蓋体フレーム 307が回路基板 303に対して 動くことを防止できる。
なお、このモールド工程では、溶融榭脂を榭脂形成空間に充填した後に、榭脂を 加熱して硬化させることで、図 39に示すように、榭脂モールド部 309が形成される。こ の樹月旨モーノレド、咅 309の表面 309a【こ ίま、前述した金型 300Fの凸条咅 300F4【こよ つて V字状の溝 341が形成されている。
[0180] このモールド工程の後には、回路基板 303の裏面 303bの全体にダイシングテープ 300Dを貼付し、この状態でブレード 300Bにより V字状の溝 341に沿って個々の半 導体装置 301に切り分けるダイシング工程を行う。この際、榭脂モールド部 309、回 路基板 303及び連結部 329は切断する力 ダイシングテープ 300Dは切断しない。 最後に、個々の半導体装置 301をダイシングテープ 300D力も取り外し、図 35に示 すように、回路基板 303の裏面 303bに露出する配線部 335に半田ボール 333を取 り付けることで、半導体装置 301の製造が終了する。
[0181] この半導体装置 301を実装基板に搭載する場合には、図 40に示すように、回路基 板 303の裏面 303bを実装基板 345の表面 345aに対向させ、半田ボール 333を実 装基板 345の表面 345aに形成されたランド部 347に配する。そして、半田ボール 33 3を加熱しながら半導体装置 301を実装基板 345の表面 345aに押しつけることによ り、半田ボール 333がランド部 347に固定されると共に電気的に接続される。
[0182] この状態において、半導体装置 301が加熱 ·冷却された場合には、空間部 325が 膨張，収縮するため、回路基板 303のうち、空間部 325と厚さ方向に重なる部分が橈 む。
ここで、半田ボール 333は空間部 325と厚さ方向に重ならない位置に配置されてい るため、この回路基板 303の橈みに基づいて、実装基板 345に対する半田ボール 3 33の位置が変化することを抑制できる。また、半田ボール 333は、回路基板 303の 裏面 303bから突出して設けられているため、空間部 325が膨張しても回路基板 303 が実装基板 345の表面 345aに当接することも防止できる。したがって、半田ボール 3 33が実装基板 345のランド部 347から剥離することを防止できる。
[0183] 上記の半導体装置 301、半導体装置の製造方法及びこれに使用する蓋体フレー ム 307【こよれ ίま、、一対の金型 300Ε, 300F【こより回路基板 303及び蓋体フレーム 30 7を挟み込むだけで、榭脂モールド部 309を形成する際に溶融樹脂が空間部 325に 流入することを防止できると共に、蓋体フレーム 307が回路基板 303に対して動くこと を防止できる。したがって、半導体チップ 305を覆う蓋体 317を回路基板 303に接着 する工程や、回路基板 303に蓋体 317の先端部 323aを支持するための凹部や支持 部を形成する工程が不要となり、半導体装置 301の製造コスト削減、及び、製造効率 の向上を図ることができる。
[0184] また、導電性を有する蓋体 317のシールド部 327と回路基板 303のシールド部材 3 9が半導体チップ 305を取り囲むため、半導体装置 301の外方側において発生した 電気的なノイズが、回路基板 303及び榭脂モールド部 309に侵入しても、蓋体 317 及びシールド部材 339においてノイズが空間部 325内に侵入すること防ぐ。したがつ て、このノイズが半導体チップ 305に到達することを確実に防止して、ノイズに基づく 半導体チップ 305の誤作動を確実に防止することができる。
[0185] さらに、押圧工程において凹部 300F2を有する金型 300Fにより蓋体フレーム 307 を回路基板 303に押さえつける力が、突起部 319の弾性変形により蓋体 317に余剰 に伝達されることを防いで蓋体 317が変形することを防止するため、蓋体 317の変形 に基づく空間部 325のばらつきを抑えることができる。
また、この突起部 319の弾性力によって蓋体 317の先端部 323aが回路基板 303 に適度な力で押さえつけられるため、蓋体 317の先端部 323aと回路基板 303との隙 間を確実に塞ぐことができる。
[0186] さらに、半導体装置 301は、実装基板 345に対向する回路基板の裏面側のみに半 田ボール 333を配した所謂表面実装型の構成となっているため、実装基板 345にお ける半導体装置 301の実装領域は回路基板 303の裏面 303bの面積のみとなる。し たがって、実装基板 345に対する半導体装置 301の搭載領域を小さくすることができ 、実装基板 345の小型化を図ることができる。
また、空間部 325の膨張収縮による回路基板 303の橈みに基づいて、実装基板 34 5に対する電極部の位置変化を抑制できるため、半田ボール 333が実装基板 345か ら剥離することを防止して、半導体チップ 305と実装基板 345との電気的な接続を確 保することができる。
[0187] さらに、複数の半導体装置 301を製造する際には、複数の蓋体フレーム 307を連 結部 329により連結しておくことにより、回路基板 303に配置された各半導体チップ 3 05に対する各蓋体フレーム 307の位置決めを容易に行うことができる。また、複数の 半導体装置 301を同時かつ容易に製造することができ、半導体装置 301の製造効 率の向上を図ることができる。
また、押圧工程において、蓋体フレーム 307の突起部 319は、シート Sを介して金 型 300Fの底面 300F3に当接するため、突起部 319の当接によって金型 300Fに傷 がっくことを防止できる。また、金型 300Fの底面 300F3にシート 300Sを配した状態 でモールド工程を行うため、溶融榭脂によって金型 300Fが汚れることも防止できる。 [0188] なお、上記の実施の形態において、シールド部材 339は、回路基板 303の表面 30 3aに配置されるとしたが、これに限ることはなぐ少なくとも蓋体 317と共に半導体チッ プ 305を含んで空間部 325を囲むように形成されていればよい。すなわち、シールド 部材 339は、その一部が回路基板 303の内部に配置されても構わない。
[0189] 次に、本発明による第 9の実施形態について図 41を参照して説明する。なお、ここ では、第 8の実施形態との相違点のみについて説明し、半導体装置 301の構成要素 と同一の部分については同一符号を付し、その説明を省略する。
図 41に示すように、この実施形態に係る半導体装置 351を構成する回路基板 304 には、その表面 304aから厚さ方向に窪んで形成された断面視略矩形状の凹部 353 が形成されており、この凹部 353の底面 353aに半導体チップ 305が配置されている また、蓋体フレーム 307は、この凹部 353を跨いで配置されている、すなわち、蓋体 317の先端部 323aが凹部 353の周縁に位置する回路基板 304の表面 304aに配置 されている。この状態においては、回路基板 304の凹部 353と、蓋体フレーム 307の 上壁 321及び側壁 323とにより中空の空間部 355が画定される。
[0190] 四咅 353の底面 353aには、半導体チップ 305のノ ッド電極 315とワイヤー 337に より電気的に接続する複数のパッド電極 357が配置されている。これらパッド電極 35 7は、配線層 335を介して回路基板 304の裏面 304bに配置された複数の半田ボー ル 333と、電気的に接続されている。なお、半田ボール 333は、第 8の実施形態と同 様に、空間部 355とは厚さ方向に重ならな 、位置に配置されて 、る。
[0191] また、この回路基板 304には、蓋体フレーム 307のシールド部 317と共に半導体チ ップ 305を含んで空間部 355を囲むシールド部材 359が設けられている。すなわち、 シーノレド咅材 359は、四咅 353の底面 353aに酉己置されると共に、この底面 353aの 周縁から回路基板 304の内部を通って、凹部 353の周縁に位置する回路基板 304 の表面 304aまで延びて露出するように設けられている。したがって、蓋体フレーム 30 7を回路基板 304の表面 304aに配した状態においては、シールド部材 359が蓋体 フレーム 307のシーノレド咅 327に接虫するようになって!/、る。
[0192] なお、以上のことから半導体チップ 305は、このシールド部材 359を介して回路基 板 304の表面 304aに固定され、また、蓋体フレーム 307の側壁 323の先端部 323a も、このシールド部材 359を介して回路基板 304の表面 304aに配置される。また、こ のシールド部材 359には、回路基板 304のパッド電極 357が空間部 355に露出する ように、この各パッド電極 357を避ける孔 359aが形成されており、シールド部材 359 とパッド電極 357とは電気的に絶縁されている。
[0193] この回路基板 304の周縁には、その厚さ方向に貫通すると共に、その裏面 304bか ら表面 304aに向けて先細りに形成されたテーパ状の貫通孔 361が複数形成されて いる。各貫通孔 361の内部には、回路基板 304の表面 304a側に位置する貫通孔 3 61の開口部 361aを介して榭脂モールド部 309と一体的に形成されたアンカー部 36 3が設けられている。すなわち、アンカー部 363は、榭脂モールド部 309と同一の榭 脂材料を貫通孔 361に充填して形成されている。なお、アンカー部 363は、回路基 板 304の裏面 304bと同一平面を形成するようになって!/、る。
[0194] 以上のように構成された半導体装置 351は、第 8の実施形態と同様の一対の金型 3 00E, 300Fを利用して製造することができる。
なお、アンカー部 363は、モールド工程において貫通孔 361の開口部 361aから榭 脂モールド部 309を形成するための溶融榭脂を流入させることで、形成することがで きる。また、モールド工程において、貫通孔 361は平坦面 300E1を有する金型 300 Eに向けて開口するため、回路基板 304の裏面 304bと金型 300Eとの間にも第 8の 実施形態と同様のシート 300Sを配置しておくことが好ましい。
[0195] この半導体装置 351が、半田付け等による半導体装置 351の実装基板 345への実 装時や、半導体チップ 305の動作等によって加熱された際には空間部 355が膨張 する。このため、榭脂モールド部 309には、この膨張に基づいて回路基板 304から離 間する方向に力が作用する。ここで、アンカー部 363を充填した貫通孔 361はテー パ状に形成されているため、この力によって先細りとなる貫通孔 361の開口部 361a 力もアンカー部 363が引き抜かれることはない。したがって、榭脂モールド部 309が 回路基板 304から剥がれることを防止できる。
[0196] 上記の半導体装置 351によれば、第 8の実施形態と同様の効果を奏する。
また、半導体チップ 305と凹部 53の底面 353aに配置されたパッド電極 357とがワイ ヤー 337により電気接続されるため、ワイヤー 337が凹部 353の外方に突出すること を抑制できる。したがって、このワイヤー 337を配置した状態でフレーム配置工程や 押圧工程を行う際に、ワイヤー 337が蓋体フレーム 307に触れることを防いでワイヤ 一 337の変形を確実に防止することができる。したがって、半導体装置 351を製造す る際に、回路基板 304と半導体チップ 305との電気的な接続を容易に確保すること ができる。
さらに、テーパ状の貫通孔 361を形成すると共に榭脂モールド部 309を先細りとな る貫通孔 361の開口部 361aを介してアンカー部 363と一体的に形成することにより 、空間部 355の膨張に基づいて榭脂モールド部 309が回路基板 304の表面 304aか ら剥がれることを防止できる。なお、貫通孔 361及びアンカー部 363は、第 8の実施 形態の半導体装置 301の構成に含めたとしても、同様の効果を奏することができる。
[0197] なお、上述した第 7および第 8の実施形態において、蓋体フレーム 307の突起部 31 9は、蓋体 317に対して揺動したり橈むことにより弾性変形するとしたが、これに限るこ とはなく、少なくとも蓋体 317に対して弾性変形可能となって 、ればよ 、。
また、突起部 319は、蓋体 317に対して弾性変形可能に設けられるとした力 これ に限ることはなぐ少なくとも上壁 321の周縁から突出していればよい。
[0198] さらに、突起部 319は、上壁 321の周縁から突出するとした力 これに限ることはな ぐ少なくとも上壁 321よりも回路基板 303, 304の表面 303a, 304aからさらに離間 する方向に延びていればよい。すなわち、突起部 319は、例えば、上壁 321の中央 部分力も突出させてもよいし、側壁 323から突出させても構わない。この構成であつ ても、突起部 319を金型 300Fで押圧することができるため、半導体装置 301, 351 を製造する際に、溶融した榭脂が空間部 325, 355に流入したり、蓋体フレーム 307 が回路基板 303, 304に対して動くことを防止できる。
[0199] また、蓋体フレーム 307のシールド部 327は、蓋体 317を構成する上壁 321及び側 壁 323の内面 321a, 323cに導電性ペーストを塗布して形成されるとした力 これに 限ることはなぐ少なくとも蓋体 317を介して空間部 325, 355内に電気的なノイズが 侵入することを防止すればよい。すなわち、シールド部 327は、例えば、上壁 321及 び側壁 323の外面に導電性ペーストを塗布して形成されてもょ 、し、導電性ペースト に漬け込んで形成されても構わな 、。
さらに、例えば、導電性を有する榭脂により蓋体フレーム 307を形成し、空間部 325 , 355に面する蓋体 317の内面 321a, 323cに絶縁性の榭脂を塗布しても構わない し、また、同内面 321a, 323cに前述の絶縁性榭脂及びシールド部 327を重ねて塗 布してちょい。
[0200] さらに、蓋体フレーム 307は、耐熱性を有する熱硬化榭脂からなるとしたが、少なく とも榭脂材料力も形成されていればよい。ただし、モールド工程や半導体装置 301の 実装基板への実装時にぉ ヽて、蓋体フレーム 307が加熱されても熱変形しな ヽ程度 の耐熱性を有している榭脂材料であることが好ましい。具体的には、 170〜180°C程 度の熱に耐えられるエンジニアプラスチック等の榭脂材料から蓋体フレーム 307を形 成することが好ましい。
[0201] また、空間部 325, 355内への電気的なノイズの侵入防止を考慮する場合には、蓋 体フレーム 307を金属等の導電性材料力も形成しても構わな 、。この構成の場合に は、モールド工程や半導体装置 301の実装基板への実装時において、蓋体フレー ム 307はより高温に耐えることができる。また、導電性材料は榭脂材料と比較して剛 性が高いため、モールド工程において蓋体フレーム 307の上壁 321や側壁 323が撓 んで変形することを防止し、空間部 325, 355の確保を容易に行うことができる。 さらに、上述した榭脂材料や導電性材料から蓋体フレーム 307を形成することに限 らず、例えば、半導体チップ 305の帯電を特に防止する場合には、カーボンを練り込 んだ榭脂材料から蓋体フレーム 307を形成することが好ましい。
[0202] また、半導体装置 301 , 351を製造する際には、連結部 329によって連結された複 数の蓋体フレーム 307を回路基板 303, 304の表面 303a, 304aに酉己するとした力 連結部 329を有さな 、個別の蓋体フレーム 307を用いるとしても構わな 、。
さらに、榭脂モールド部 309は、エポキシ榭脂等の熱硬化榭脂から形成されるとし たが、モールド工程においては、加熱等によって榭脂から発生するガスが空間部 32 5, 355内に充満することがある。このガスが、臭素（Br)等の臭気系のガスである場 合には、半導体チップ 305に悪影響を及ぼすことがある。したがって、この種のガスを 考慮する場合には、榭脂モールド部 309を形成する榭脂として、ハロゲンィ匕合物等 の難燃性の化合物を含まないものを選定することが好ましぐ特に、臭素等、半導体 チップ 305に悪影響を及ぼすガスを発生しな ヽものを選択することが好ま ヽ。
[0203] また、回路基板 303, 304の裏面 303b, 304b〖こは、配線部 35と電気的に接続さ れた半田ボール 333が設けられるとしたが、これに限ることはなぐ少なくとも回路基 板 303, 304の裏面 303b, 304bに実装基板 345と電気的に接続するための電極部 が露出していればよい。すなわち、この電極部は、配線部 335と一体的に形成されて も構わないし、配線部 335が回路基板 303, 304の裏面 303b, 304bから突出され てもよい。
[0204] さらに、半導体チップ 305と回路基板 303, 304とは、ワイヤー 337により電気接続 したが、これに限ることはなぐ少なくとも半導体チップ 305と回路基板 303, 304とが 電気接続されていればよい。すなわち、例えば、半導体チップ 305及び回路基板 30 3, 304のノッド電極 315, 331, 357力 ^ネ目互に対向するように、半導体チップ 305を 回路基板 303, 304の表面 303aや四咅 の底面 353a【こ酉己置させても構わな!/ヽ。 また、半導体チップ 305として加速度センサチップを一例に挙げた力 これに限るこ とはなく、半導体チップ 305は、加速度センサチップを構成する橈み部 313のように、 少なくとも動く部分を備えるものであればよい。
[0205] 以上、本発明の実施形態について図面を参照して詳述した力 具体的な構成はこ の実施形態に限られるものではなぐ本発明の要旨を逸脱しない範囲の設計変更等 も本発明に含まれる。
産業上の利用可能性
[0206] 本発明は、音圧センサチップや圧力センサチップ等の半導体チップを備える半導 体装置、その製造方法、並びにこれに使用する蓋体フレームに適用することができ、 空間部に配置された半導体チップを外方空間に連通させた半導体装置の製造コスト 削減、及び、製造効率の向上を図ることができる。

Claims

請求の範囲
[1] 基体と、
前記基体の第 1の面に固定された半導体チップと、
前記基体の前記第 1の面に前記半導体チップを覆うように設けられ、前記半導体チ ップが内包される中空の第 1の空間部を形成するとともに、前記第 1の空間部の外方 に延び先端に開口端を有しかつ前記第 1の空間部と連通する略円筒状の開口部が 設けられたチップ被覆蓋体と、
前記チップ被覆蓋体を介して前記第 1の空間部を形成しかつ前記開口端を露出す るように前記基体を覆い、前記基体と前記チップ被覆蓋体とを一体的に固定する第 1 の榭脂モールド部と
を有する半導体装置。
[2] 前記基体は回路基板であり、前記半導体チップは前記回路基板に電気的に接続 される請求項 1に記載の半導体装置。
[3] 前記回路基板は前記第 1の面に前記回路基板の厚さ方向に窪んで形成された凹 部を有し、
前記半導体チップは前記凹部の底面に固定され、
前記チップ被覆蓋体は前記凹部の周辺において前記回路基板に固定される 請求項 2に記載の半導体装置。
[4] 前記チップ被覆蓋体に導電性を付与し、
前記第 1の空間部に位置する前記回路基板の前記第 1の面に導電性を有するシー ルド部材が形成され、
前記シールド部材が前記チップ被覆蓋体と電気的に接続された請求項 2に記載の 半導体装置。
[5] 前記回路基板は、
前記第 1の空間部内に配置され前記半導体チップと電気接続されるパッド電極と、 前記回路基板の前記第 1の面とは反対側の第 2の面に配置される電極部と、 前記回路基板を貫通し、前記パッド電極と前記電極部とを電気的に接続する配線 部とを備える請求項 2に記載の半導体装置。 [6] 前記基体はリードフレーム力 分離されたステージ部であり、
前記半導体装置は前記ステージ部の周囲に配置され一端を前記第 1の榭脂モー ルド部力 露出させるように前記第 1の榭脂モールド部によって固定された電気接続 用リードを有し、前記半導体チップは前記第 1の空間部内において前記電気接続用 リードに電気的に接続された請求項 1に記載の半導体装置。
[7] 前記ステージ部の前記半導体チップの搭載位置に形成され、前記第 1の面から前 記第 1の面と反対側の第 2の面まで前記ステージの厚み方向に貫通するチップ用貫 通孔と、
前記ステージ部の前記第 2の面に形成され、前記チップ用貫通孔に連通する第 2 の空間部を形成するように前記ステージ部の前記第 2の面に一体的に固定された第 2の榭脂モールド部と
を有する請求項 6に記載の半導体装置。
[8] 前記第 2の空間部が、前記ステージ部の第 2の面を覆うステージ被覆蓋体によって 形成される請求項 7に記載の半導体装置。
[9] 前記ステージ部及び前記チップ被覆蓋体が導電性を有し、
前記半導体チップが、前記ステージ部と電気的に絶縁された状態で前記ステージ 部の一方の表面に固定され、
前記チップ被覆蓋体が、前記ステージ部と電気的に接続されている請求項 6項に 記載の半導体装置。
[10] 前記半導体チップに対向する前記チップ被覆蓋体の内面に、電気的な絶縁材料 力 なるチップ絶縁部が設けられている請求項 9に記載の半導体装置。
[11] 前記ステージ部及び前記ステージ被覆蓋体が導電性を有し、
前記半導体チップが前記ステージ部と電気的に絶縁された状態で、前記ステージ 部の一方の表面に固定され、
前記ステージ被覆蓋体が、前記ステージ部と電気的に接続されて ヽる請求項 8〖こ 記載の半導体装置。
[12] 前記半導体チップと前記電気接続リードとの電気接続が、前記半導体チップから、 前記厚さ方向に前記ステージ部を貫通し、前記電気接続リードまで到達する電気配 線により行われる請求項 6に記載の半導体装置。
[13] 前記ステージ部に、その厚さ方向に貫通する配線用貫通孔が形成され、
前記電気配線が、前記ステージ部に対して電気的に絶縁した状態で前記配線用 貫通孔を介して前記ステージ部の一方の表面及び他方の表面に露出するように、前 記ステージ部に固定された挿通端子部と、前記半導体チップ及び前記挿通端子部 を相互に電気接続する第 1のワイヤーと、前記電気接続リード及び前記挿通端子部 を相互に電気接続する第 2のワイヤーとを備える請求項 12に記載の半導体装置。
[14] 前記半導体チップにはダイヤフラムが形成され、前記チップ用貫通孔は前記ダイヤ フラムに対向して形成され、
前記ステージ部には前記第 2の面側に変位する連結リードが連結され、前記第 2の 榭脂モールド部は、前記電気接続用リードおよび前記連結リードを内包するように前 記ステージ部の前記第 2の面に固定される
請求項 7に記載の半導体装置。
[15] 前記連結リードには、その中間部において前記ステージ部の前記第 1の面側に変 位する屈曲部が形成された請求項 14に記載の半導体装置。
[16] 前記ステージ部には、側端から前記第 2の榭脂モールド部の外面まで延びる垂下 部が設けられた請求項 14に記載の半導体装置。
[17] 前記チップ被覆蓋体の内面に導電性層が形成された請求項 14に記載の半導体装 置。
[18] 前記電気接続用リードには、その中間部において折曲部が設けられ、前記電機接 続用リードの一端力 前記折曲部までが前記第 1の空間内に形成されている請求項 14に記載の半導体装置。
[19] 第 1および第 2の面を有するステージ部と、
前記ステージ部に形成され前記第 1および第 2の面を厚さ方向に貫通するチップ用 貫通孔と、
前記ステージ部の前記第 1の面でかつ前記チップ用貫通孔が形成された位置に固 定された半導体チップと、
前記ステージ部の前記第 1の面に前記半導体チップを覆うように設けられ、前記半 導体チップが内包される中空の第 1の空間部を形成するチップ被覆蓋体と、 前記チップ被覆蓋体を介して前記第 1の空間部を形成するように前記ステージ部の 前記第 1の面を覆うとともに、前記ステージ部の前記第 2の面において前記チップ用 貫通孔に連通する第 2の空間部および前記第 2の空間部を外部に連通する開口部 を形成するように前記ステージ部の前記第 2の面を覆 、、前記ステージ部と前記チッ プ被覆蓋体とを一体的に固定する榭脂モールド部と
を有する半導体装置。
[20] 前記第 2の空間部が、前記ステージ部の前記第 2の面を覆うステージ被覆蓋体によ り形成され、
前記ステージ被覆蓋体が、前記開口部を備える請求項 19に記載の半導体装置。
[21] 前記ステージ部及び前記チップ被覆蓋体が導電性を有し、
前記半導体チップが、前記ステージ部と電気的に絶縁された状態で前記ステージ 部の一方の表面に固定され、
前記チップ被覆蓋体が、前記ステージ部と電気的に接続されている請求項 19項に 記載の半導体装置。
[22] 前記半導体チップに対向する前記チップ被覆蓋体の内面に、電気的な絶縁材料 力 なるチップ絶縁部が設けられて 、る請求項 21に記載の半導体装置。
[23] 前記ステージ部及び前記ステージ被覆蓋体が導電性を有し、
前記半導体チップが前記ステージ部と電気的に絶縁された状態で、前記ステージ 部の一方の表面に固定され、
前記ステージ被覆蓋体が、前記ステージ部と電気的に接続されて ヽる請求項 20に 記載の半導体装置。
[24] 前記半導体チップと前記電気接続リードとの電気接続が、前記半導体チップから、 前記厚さ方向に前記ステージ部を貫通し、前記電気接続リードまで到達する電気配 線により行われる請求項 19に記載の半導体装置。
[25] 前記ステージ部に、その厚さ方向に貫通する配線用貫通孔が形成され、
前記電気配線が、前記ステージ部に対して電気的に絶縁した状態で前記配線用 貫通孔を介して前記ステージ部の一方の表面及び他方の表面に露出するように、前 記ステージ部に固定された挿通端子部と、前記半導体チップ及び前記挿通端子部 を相互に電気接続する第 1のワイヤーと、前記電気接続リード及び前記挿通端子部 を相互に電気接続する第 2のワイヤーとを備える請求項 24に記載の半導体装置。
[26] 前記半導体チップにはダイヤフラムが形成され、前記チップ用貫通孔は前記ダイヤ フラムに対向して形成され、前記ステージ部には前記ステージ部の前記第 2の面側 に変位する連結リードが連結され、前記ステージ部の周辺には電気接続用リードが 配置され、
前記榭脂モールド部は、前記チップ被覆蓋体を介して前記第 1の空間部を形成す るように前記ステージ部の前記第 1の面を覆う第 1の榭脂層と、前記ステージ部の前 記第 2の面にお 、て前記第 2の空間部および前記開口部を形成し前記電気接続用 リードおよび前記連結リードを内包するように前記ステージ部の前記第 2の面を覆う 第 2の榭脂層とを有する請求項 19に記載の半導体装置。
[27] 回路基板の第 1の面に重ねて固定されると共に電気的に接続された半導体チップ を、中空の空間部を介して榭脂により覆う構成の半導体装置に使用する蓋体フレー ムであって、
前記半導体チップを覆うように前記回路基板の前記第 1の面側に設けられて前記 空間部を形成する蓋体と、前記蓋体から前記空間部の外方側に突出し前記空間部 を外方に開口させる略筒状の開口部とを備える蓋体フレーム。
[28] 前記蓋体が導電性を有する請求項 27に記載の蓋体フレーム。
[29] 前記開口部が、前記蓋体に対して弾性変形可能に形成されている請求項 27に記 載の蓋体フレーム。
[30] 回路基板と、前記回路基板にその厚さ方向の一面側に重ねて固定されると共に電 気接続される半導体チップと、
前記回路基板の前記一面側に重ねて配置されると共に前記半導体チップを覆う蓋 体フレームと、
前記蓋体フレームを介して前記半導体チップとの間に中空の空間部を設けて配置 されると共に、前記回路基板及び前記蓋体フレームを一体的に固定する榭脂モール ド部とを備え、 前記蓋体フレームには、前記回路基板に設けて前記空間部を形成する蓋体と、前 記蓋体から前記空間部上面から外方側に突出して前記厚さ方向に延びると共にそ の先端部が前記榭脂モールド部の外方に露出する突起部とが形成される
半導体装置。
[31] 前記半導体チップが、前記回路基板の一面側力 前記厚さ方向に窪んで形成され た凹部の底面に配置されると共に、
前記蓋体フレームが、前記凹部を跨 、で配置される請求項 30に記載の半導体装 置。
[32] 前記蓋体が導電性を有し、
前記回路基板に、導電性を有し、前記蓋体と共に前記半導体チップを含んで前記 空間部を囲むシールド部材が設けられ、
前記シールド部材が前記蓋体と電気的に接続される請求項 30に記載の半導体装 置。
[33] 前記回路基板に、前記厚さ方向に貫通すると共に前記回路基板の一端側に向け て先細りとなるテーパ状の貫通孔が形成され、
前記貫通孔の内部に、前記貫通孔のうち先細りとなる側の開口部を介して前記榭 脂モールド部と一体的に形成されるアンカー部が設けられる請求項 30に記載の半 導体装置。
[34] 前記回路基板が、前記回路基板の一面側のうち、前記空間部に露出して配置され ると共に前記半導体チップと電気接続するためのパッド電極と、
前記回路基板の厚さ方向の他面側に露出して配置される電極部と、
前記回路基板の内部に配置され、前記パッド電極と前記電極部とを相互に電気的 に接続する配線部と備える請求項 30に記載の半導体装置。
[35] 前記電極部が、前記空間部と前記厚さ方向に重ならな!/、位置に配置される請求項
34に記載の半導体装置。
[36] 回路基板にその厚さ方向の一面側に重ねて固定されると共に電気的に接続された 半導体チップを、中空の空間部を介して榭脂により覆う構成の半導体装置に使用す る蓋体フレームであって、 前記半導体チップを覆うように前記回路基板の一面側に設けて前記空間部を形成 する蓋体と、前記蓋体から前記空間部の外方側に突出して形成され前記蓋体の上 端部からさらに前記厚さ方向に延びる突起部とを備える蓋体フレーム。
[37] 前記蓋体が導電性を有する請求項 36に記載の蓋体フレーム。
[38] 前記突起部が、前記蓋体に対して弾性変形可能に形成されている請求項 36に記 載の蓋体フレーム。
[39] 回路基板の第 1の面に重ねて固定されると共に電気的に接続された半導体チップ を、中空の空間部を介して榭脂により覆う構成の半導体装置を製造する半導体装置 の製造方法であって、
前記回路基板と共に前記空間部を形成する蓋体と、前記蓋体の上端部からさらに 前記厚さ方向に延びるように突出すると共に前記空間部を外方に開口させる略筒状 の開口部とを有する蓋体フレームを用意するフレーム準備工程と、
前記蓋体が前記半導体チップを覆うように前記蓋体フレームを前記回路基板の一 端側に重ねて設けるフレーム配置工程と、
上下一対の金型により前記回路基板及び蓋体フレームを前記厚さ方向に挟み込 み、一方の金型により前記開口部の開口端を塞ぐと共に前記開口部を前記回路基 板に向けて押圧する押圧工程と、
前記一方の金型、前記蓋体、前記開口部及び回路基板により形成される間隙に榭 脂を充填して、榭脂モールド部を形成するモールド工程と
を備える半導体装置の製造方法。
[40] 前記押圧工程の前に、前記一方の金型と前記開口部の開口端との間に弾性変形 可能な薄膜状のシートを配するシート配設工程を備える請求項 39に記載の半導体 装置の製造方法。
[41] 前記モールド工程の後に、前記開口部の開口端に、前記開口端を塞ぐシート状の 目隠しシールを貼り付けるシール貼付工程を備える請求項 40に記載の半導体装置 の製造方法。
[42] 一方の表面に半導体チップを載置する略板状のステージ部と、その周囲に配置さ れるリードとを一体的につなぎ合わせた金属製薄板力 なり、前記ステージ部にその 厚さ方向に貫通するチップ用貫通孔を形成したリードフレームを用意するフレーム準 備工程と、
前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステ ージ部の一方の表面に接着するチップ接着工程と、
前記半導体チップと前記リードを相互に電気接続する配線工程と、
前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を 配し、前記チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した 中空の第 iの空間部を形成するチップ蓋体配置工程と、
前記リードを外方に露出させると共に前記チップ用貫通孔を前記他方の表面から 外方に連通させるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一 体的に固定する榭脂モールド部を形成するモールド工程とを備える半導体装置の製 造方法。
一方の表面に半導体チップを載置する略板状のステージ部と、その周囲に配置さ れるリードとを一体的につなぎ合わせた金属製薄板力 なり、前記ステージ部にその 厚さ方向に貫通するチップ用貫通孔を形成したリードフレームを用意するフレーム準 備工程と、
前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステ ージ部の一方の表面に接着するチップ接着工程と、
前記半導体チップと前記リードを相互に電気接続する配線工程と、
前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を 配し、前記チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した 中空の第 iの空間部を形成するチップ蓋体配置工程と、
前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、前記他 方の表面にステージ被覆蓋体を配し、前記ステージ被覆蓋体及び前記ステージ部 により中空の第 2の空間部を形成するステージ蓋体配置工程と、
前記リードを外方に露出させると共に前記チップ被覆蓋体に形成された開口部を 介して前記第 1の空間部を外方に露出させるように、前記ステージ部、前記リード、前 記チップ被覆蓋体及び前記ステージ被覆蓋体を一体的に固定する榭脂モールド部 を形成するモールド工程とを備える半導体装置の製造方法。
[44] 一方の表面に半導体チップを載置する略板状のステージ部と、その周囲に配置さ れるリードとを一体的につなぎ合わせた金属製薄板力 なり、前記ステージ部にその 厚さ方向に貫通するチップ用貫通孔及び配線用貫通孔を形成したリードフレームを 用意するフレーム準備工程と、
前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステ ージ部の一方の表面に接着するチップ接着工程と、
前記配線用貫通孔を介して前記ステージ部の両面力 露出するように、導電性を 有する挿通端子部を前記ステージ部に取り付ける端子部取付工程と、
前記半導体チップ及び前記挿通端子部を相互に電気接続する第 1の配線工程と、 前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を 配し、前記チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した 中空の第 iの空間部を形成するチップ蓋体配置工程と、
前記リード及び前記挿通端子部を相互に電気接続する第 2の配線工程と、 前記リードを外方に露出させると共に前記チップ用貫通孔を前記他方の表面から 外方に連通させるように、前記ステージ部、前記リード及び前記チップ被覆蓋体を一 体的に固定する榭脂モールド部を形成するモールド工程とを備える半導体装置の製 造方法。
[45] 一方の表面に半導体チップを載置する略板状のステージ部と、その周囲に配置さ れるリードとを一体的につなぎ合わせた金属製薄板力 なり、前記ステージ部にその 厚さ方向に貫通するチップ用貫通孔及び配線用貫通孔を形成したリードフレームを 用意するフレーム準備工程と、
前記チップ用貫通孔と前記厚さ方向に重なるように、前記半導体チップを前記ステ ージ部の一方の表面に接着するチップ接着工程と、
前記配線用貫通孔を介して前記ステージ部の両面力 露出するように、導電性を 有する挿通端子部を前記ステージ部に取り付ける端子部取付工程と、
前記半導体チップ及び前記挿通端子部を相互に電気接続する第 1の配線工程と、 前記半導体チップを覆うように、前記ステージ部の一方の表面にチップ被覆蓋体を 配し、前記チップ被覆蓋体及び前記ステージ部により前記半導体チップを内包した 中空の第 iの空間部を形成するチップ蓋体配置工程と、
前記リード及び前記挿通端子部を相互に電気接続する第 2の配線工程と、 前記チップ用貫通孔を含んで前記ステージ部の他方の表面を覆うように、前記他 方の表面にステージ被覆蓋体を配し、前記ステージ被覆蓋体及び前記ステージ部 により中空の第 2の空間部を形成するステージ蓋体配置工程と、
前記リードを外方に露出させると共に前記チップ被覆蓋体に形成された開口部を 介して前記第 1の空間部を外方に露出させるように、前記ステージ部、前記リード、前 記チップ被覆蓋体及びステージ被覆蓋体を一体的に固定する榭脂モールド部を形 成するモールド工程とを備える半導体装置の製造方法。
加えられた圧力により変形し前記変形量に応じた前記圧力を検出するダイヤフラム が形成された半導体センサチップを備える半導体装置の製造方法であって、 貫通孔を備える略板状のステージ部と、前記ステージ部に一端が接続されて前記 ステージ部を持ち上げ状態に支持する連結リードと、前記ステージ部の近傍に一端 を酉 S置したリードとを備えるリードフレームを用意し、
一方の金型に突起部が設けられた一対の第 1金型を用いて前記突起部を前記貫 通孔に揷通させつつ前記リードフレームの型締めを行い、
前記一対の第 1金型のキヤビティ内に第 1榭脂を充填し、
前記突起部により前記貫通孔と連通して凹む凹部を画成するとともに前記ステージ 部と前記連結リードと前記リードを封止する第 1封止榭脂層を形成した段階で、前記 貫通孔に前記ダイヤフラムを対向させつつ前記ステージ部に前記半導体センサチッ プを固着し、
前記半導体センサチップと前記第 1封止榭脂層の上面に露出した前記リードとを電 気的に接続し、
前記半導体センサチップの上方に空間を形成しつっこれを被覆し前記空間を外部 と連通させる開口部を備えた蓋体を前記第 1封止榭脂層に載置した段階で、一対の 第 2金型を用い前記第 1封止榭脂層と前記蓋体を一体的に保持して型締めを行い、 前記一対の第 2金型のキヤビティ内に第 2榭脂を充填することで前記空間と外部の 連通状態を維持しつつ前記蓋体の外面を覆い前記第 1封止榭脂層に固着する第 2 封止榭脂層を形成する
半導体装置の製造方法。
加えられた圧力により変形し前記変形量に応じた前記圧力を検出するダイヤフラム が形成された半導体センサチップを備える半導体装置の製造方法であって、 貫通孔を備える略板状のステージ部と、前記ステージ部に一端が接続されて前記 ステージ部を持ち上げ状態に支持する連結リードと、前記ステージ部の近傍に一端 を酉 S置したリードとを備えるリードフレームを用意し、
一方の金型に突起部が設けられた一対の第 1金型を用いて前記突起部を前記貫 通孔に揷通させつつ前記リードフレームの型締めを行い、
前記一対の第 1金型のキヤビティ内に第 1榭脂を充填し、
前記突起部により前記貫通孔と連通して外部に開口する孔部を画成するとともに前 記ステージ部と前記連結リードと前記リードを封止する第 1封止榭脂層を形成した段 階で、前記貫通孔に前記ダイヤフラムを対向させつつ前記ステージ部に前記半導体 センサチップを固着し、
前記半導体センサチップと前記第 1封止榭脂層の上面に露出した前記リードとを電 気的に接続し、
前記半導体センサチップの上方に密閉状態の空間を形成しつっこれを被覆する蓋 体を前記第 1封止榭脂層に載置した段階で、一対の第 2金型を用い前記第 1封止榭 脂層と前記蓋体を一体的に保持して型締めを行い、
前記一対の第 2金型のキヤビティ内に第 2榭脂を充填することで前記蓋体の外面を 覆い前記第 1封止榭脂層に固着する第 2封止榭脂層を形成する
半導体装置の製造方法。
PCT/JP2006/305060 2005-03-16 2006-03-14 半導体装置、半導体装置の製造方法、および蓋体フレーム WO2006098339A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/908,590 US20090230487A1 (en) 2005-03-16 2006-03-14 Semiconductor device, semiconductor device manufacturing method and lid frame
EP06729094A EP1860694A1 (en) 2005-03-16 2006-03-14 Semiconductor device, semiconductor device manufacturing method and cover frame

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2005074901A JP4049160B2 (ja) 2005-03-16 2005-03-16 蓋体フレーム、半導体装置、及びその製造方法
JP2005-074901 2005-03-16
JP2005138371A JP4049167B2 (ja) 2005-05-11 2005-05-11 蓋体フレーム、半導体装置、及びその製造方法
JP2005-138371 2005-05-11
JP2005197440A JP4742706B2 (ja) 2005-07-06 2005-07-06 半導体装置及びその製造方法
JP2005-197440 2005-07-06
JP2005-247498 2005-08-29
JP2005247498A JP4049176B2 (ja) 2005-08-29 2005-08-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
WO2006098339A1 true WO2006098339A1 (ja) 2006-09-21

Family

ID=36991682

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/305060 WO2006098339A1 (ja) 2005-03-16 2006-03-14 半導体装置、半導体装置の製造方法、および蓋体フレーム

Country Status (5)

Country Link
US (1) US20090230487A1 (ja)
EP (1) EP1860694A1 (ja)
KR (1) KR20070116097A (ja)
TW (1) TWI303094B (ja)
WO (1) WO2006098339A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2191500A1 (en) * 2007-09-19 2010-06-02 Akustica Inc. A mems package
CN102762489A (zh) * 2009-11-20 2012-10-31 欣兴电子股份有限公司 盖、其制造方法和由此制成的mems封装体
DE102008025705B4 (de) * 2007-08-31 2013-09-05 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
JP2015052571A (ja) * 2013-09-09 2015-03-19 株式会社東芝 歪検知装置及びその製造方法

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101349605B1 (ko) * 2007-09-27 2014-01-09 삼성전자주식회사 발광소자 패키지의 제조방법
EP2051298B1 (en) * 2007-10-18 2012-09-19 Sencio B.V. Integrated Circuit Package
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
JP2009194267A (ja) * 2008-02-18 2009-08-27 Panasonic Corp 半導体装置、その製造方法、およびそれを用いた電子機器
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
CN101692441B (zh) * 2009-04-16 2012-04-11 旭丽电子(广州)有限公司 一种印刷电路板封装结构
US8247888B2 (en) * 2009-04-28 2012-08-21 Dai Nippon Printing Co., Ltd. Semiconductor device and method for manufacturing metallic shielding plate
US8358003B2 (en) * 2009-06-01 2013-01-22 Electro Ceramic Industries Surface mount electronic device packaging assembly
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8531012B2 (en) * 2009-10-23 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die disposed in a cavity of an interconnect structure and grounded through the die TSV
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
TWI398401B (zh) * 2009-11-20 2013-06-11 Unimicron Technology Corp 微機電裝置之覆蓋構件及其製法、及由其所製成的微機電裝置封裝件
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
JP5377351B2 (ja) * 2010-02-05 2013-12-25 エスアイアイ・クリスタルテクノロジー株式会社 圧電振動子及びこれを用いた発振器
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8654538B2 (en) * 2010-03-30 2014-02-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
FI126981B (fi) 2010-04-30 2017-09-15 Stora Enso Oyj Menetelmät pakkausmateriaalin kuumasaumautuvuuden parantamiseksi sekä kuumasaumatun astian tai pakkauksen valmistamiseksi
ITTO20100449A1 (it) * 2010-05-28 2011-11-29 St Microelectronics Srl Dispositivo dotato di incapsulamento e relativo procedimento di fabbricazione
JP5563918B2 (ja) * 2010-07-22 2014-07-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置の製造方法
US8338229B1 (en) * 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
TWI416686B (zh) * 2010-08-06 2013-11-21 Unimicron Technology Corp 微機電之承載件及其製法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
JP2012069764A (ja) * 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
WO2012049742A1 (ja) * 2010-10-13 2012-04-19 日立オートモティブシステムズ株式会社 流量センサおよびその製造方法並びに流量センサモジュールおよびその製造方法
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
WO2012124282A1 (ja) 2011-03-11 2012-09-20 パナソニック株式会社 センサ
JP5732286B2 (ja) 2011-03-16 2015-06-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101992596B1 (ko) * 2011-08-16 2019-06-25 삼성전자 주식회사 반도체 장치
US8644530B2 (en) * 2011-09-29 2014-02-04 Nokia Corporation Dust protection of sound transducer
KR101250677B1 (ko) * 2011-09-30 2013-04-03 삼성전기주식회사 반도체 패키지 및 그의 제조 방법
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
JP5964858B2 (ja) 2011-11-30 2016-08-03 京セラ株式会社 撮像素子収納用パッケージおよび撮像装置
JP5977518B2 (ja) * 2011-12-28 2016-08-24 オリンパス株式会社 制御回路装置及び内視鏡装置
JP5710538B2 (ja) * 2012-04-06 2015-04-30 日立オートモティブシステムズ株式会社 流量センサ
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
ITTO20120976A1 (it) 2012-11-09 2014-05-10 St Microelectronics Srl Procedimento per la fabbricazione di un cappuccio per una struttura di incapsulamento di dispositivi elettronici e cappuccio per una struttura di incapsulamento di dispositivi elettronici
CN103094132B (zh) * 2012-12-15 2017-12-26 华天科技（西安）有限公司 一种采用加宽模具假型腔优化二次塑封封装件的制作工艺
US8809973B2 (en) * 2013-01-23 2014-08-19 Infineon Technologies Ag Chip package comprising a microphone structure and a method of manufacturing the same
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
NL2010379C2 (nl) 2013-03-01 2014-09-03 Besi Netherlands B V Mal, drager met te omhullen elektronische componenten, drager met omhulde elektronische componenten, gesepareerd omhulde elektronisch component en werkwijze voor het omhullen van elektronische componenten.
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
JP2015005597A (ja) * 2013-06-20 2015-01-08 日立オートモティブシステムズ株式会社 樹脂封止型センサ装置
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
ITTO20130651A1 (it) 2013-07-31 2015-02-01 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo incapsulato, in particolare un sensore micro-elettro-meccanico incapsulato, dotato di una struttura accessibile, quale un microfono mems e dispositivo incapsulato cosi' ottenuto
CN105594225B (zh) 2013-09-30 2019-01-04 苹果公司 防水扬声器模块
JP6211968B2 (ja) * 2014-03-20 2017-10-11 株式会社東芝 圧力センサ、マイクロフォン及び音響処理システム
JP6297392B2 (ja) * 2014-04-08 2018-03-20 アルプス電気株式会社 圧力検出装置
US9226076B2 (en) 2014-04-30 2015-12-29 Apple Inc. Evacuation of liquid from acoustic space
JP2015231027A (ja) * 2014-06-06 2015-12-21 住友電気工業株式会社 半導体装置
US9363589B2 (en) * 2014-07-31 2016-06-07 Apple Inc. Liquid resistant acoustic device
US9681210B1 (en) 2014-09-02 2017-06-13 Apple Inc. Liquid-tolerant acoustic device configurations
CN104867882B (zh) * 2015-05-28 2017-09-01 吴中区木渎蒯斌模具加工厂 Led组装机的封装铝板上料装置
JP6555942B2 (ja) * 2015-06-15 2019-08-07 キヤノン株式会社 電子モジュールの製造方法
US9811121B2 (en) 2015-06-23 2017-11-07 Apple Inc. Liquid-resistant acoustic device gasket and membrane assemblies
JP6213527B2 (ja) * 2015-06-30 2017-10-18 株式会社デンソー 圧力センサ
US10315914B2 (en) * 2016-06-27 2019-06-11 The Charles Stark Draper Laboratory, Inc. Reconstructed wafer based devices with embedded environmental sensors and process for making same
US9761535B1 (en) * 2016-06-27 2017-09-12 Nanya Technology Corporation Interposer, semiconductor package with the same and method for preparing a semiconductor package with the same
JP6750394B2 (ja) * 2016-08-18 2020-09-02 富士電機株式会社 半導体装置及び半導体装置製造方法
US10209123B2 (en) 2016-08-24 2019-02-19 Apple Inc. Liquid detection for an acoustic module
TWI604385B (zh) * 2016-09-14 2017-11-01 Primax Electronics Ltd 組裝指紋辨識模組之方法及指紋辨識感應元件之切削方法
TWI592879B (zh) * 2016-10-07 2017-07-21 致伸科技股份有限公司 組裝指紋辨識模組之方法
JP6612723B2 (ja) * 2016-12-07 2019-11-27 株式会社東芝 基板装置
EP3396329A1 (en) * 2017-04-28 2018-10-31 Sensirion AG Sensor package
US10178764B2 (en) * 2017-06-05 2019-01-08 Waymo Llc PCB optical isolation by nonuniform catch pad stack
DE102018106560A1 (de) 2017-10-17 2019-04-18 Infineon Technologies Ag Drucksensorbauelemente und Verfahren zum Herstellen von Drucksensorbauelementen
US10741466B2 (en) 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
CN110010559A (zh) * 2017-12-08 2019-07-12 英飞凌科技股份有限公司 具有空气腔体的半导体封装件
EP3629597B1 (en) * 2018-09-26 2021-07-07 ams AG Mems microphone assembly and method for fabricating a mems microphone assembly
KR102556518B1 (ko) * 2018-10-18 2023-07-18 에스케이하이닉스 주식회사 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지
JP7163409B2 (ja) * 2018-11-28 2022-10-31 京セラ株式会社 電子素子実装用基板、および電子装置
JP7362280B2 (ja) * 2019-03-22 2023-10-17 キヤノン株式会社 パッケージユニットの製造方法、パッケージユニット、電子モジュール、および機器
US11133281B2 (en) 2019-04-04 2021-09-28 Infineon Technologies Ag Chip to chip interconnect in encapsulant of molded semiconductor package
JP7211267B2 (ja) * 2019-05-29 2023-01-24 株式会社デンソー 半導体パッケージの製造方法
CN112018052A (zh) 2019-05-31 2020-12-01 英飞凌科技奥地利有限公司 具有可激光活化模制化合物的半导体封装
US11587800B2 (en) 2020-05-22 2023-02-21 Infineon Technologies Ag Semiconductor package with lead tip inspection feature
US11804416B2 (en) 2020-09-08 2023-10-31 UTAC Headquarters Pte. Ltd. Semiconductor device and method of forming protective layer around cavity of semiconductor die
CN112936727A (zh) * 2020-12-01 2021-06-11 东莞市仲康电子科技有限公司 一种pcba板软性材料模内注塑成型工艺
US11760627B2 (en) * 2021-06-10 2023-09-19 Invensense, Inc. MEMS stress reduction structure embedded into package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304211A (ja) * 1996-05-15 1997-11-28 Omron Corp 静電容量型圧力センサのパッケージング構造およびパッケージング方法
JP2002031349A (ja) * 2001-05-29 2002-01-31 Matsushita Electric Ind Co Ltd ヒーター付高周波加熱装置
JP2002077346A (ja) * 2000-09-01 2002-03-15 Taiyo Yuden Co Ltd 携帯通信端末器
JP2003125495A (ja) * 2001-10-09 2003-04-25 Citizen Electronics Co Ltd エレクトレットコンデンサマイクロフォン

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823605A (en) * 1987-03-18 1989-04-25 Siemens Aktiengesellschaft Semiconductor pressure sensor with casing and method for its manufacture
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
AT410727B (de) * 2000-03-14 2003-07-25 Austria Mikrosysteme Int Verfahren zum unterbringen von sensoren in einem gehäuse
US6528869B1 (en) * 2001-04-06 2003-03-04 Amkor Technology, Inc. Semiconductor package with molded substrate and recessed input/output terminals
WO2004093505A2 (en) * 2003-04-15 2004-10-28 Wavezero, Inc. Emi shielding for electronic component packaging

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09304211A (ja) * 1996-05-15 1997-11-28 Omron Corp 静電容量型圧力センサのパッケージング構造およびパッケージング方法
JP2002077346A (ja) * 2000-09-01 2002-03-15 Taiyo Yuden Co Ltd 携帯通信端末器
JP2002031349A (ja) * 2001-05-29 2002-01-31 Matsushita Electric Ind Co Ltd ヒーター付高周波加熱装置
JP2003125495A (ja) * 2001-10-09 2003-04-25 Citizen Electronics Co Ltd エレクトレットコンデンサマイクロフォン

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008025705B4 (de) * 2007-08-31 2013-09-05 Mitsubishi Electric Corp. Leistungshalbleitervorrichtung
EP2191500A1 (en) * 2007-09-19 2010-06-02 Akustica Inc. A mems package
EP2191500A4 (en) * 2007-09-19 2012-08-22 Akustica Inc ELECTROMECHANICAL MICROSYSTEM HOUSING
CN102762489A (zh) * 2009-11-20 2012-10-31 欣兴电子股份有限公司 盖、其制造方法和由此制成的mems封装体
JP2015052571A (ja) * 2013-09-09 2015-03-19 株式会社東芝 歪検知装置及びその製造方法

Also Published As

Publication number Publication date
TW200711063A (en) 2007-03-16
EP1860694A1 (en) 2007-11-28
US20090230487A1 (en) 2009-09-17
TWI303094B (en) 2008-11-11
KR20070116097A (ko) 2007-12-06

Similar Documents

Publication Publication Date Title
WO2006098339A1 (ja) 半導体装置、半導体装置の製造方法、および蓋体フレーム
CN100517659C (zh) 半导体装置、半导体装置的制造方法及壳体框架
US8902604B2 (en) Component support and assembly having a MEMS component on such a component support
US7560811B2 (en) Semiconductor device
US8625832B2 (en) Packages and methods for packaging microphone devices
WO2001041497A1 (en) A flexible substrate transducer assembly
JP2007082233A (ja) シリコンコンデンサーマイクロフォン及びそのパッケージ方法
WO2007052476A1 (ja) 電子回路装置およびその製造方法
JP2009038053A (ja) 半導体センサ装置
WO2010001505A1 (ja) 電子部品
JP4742706B2 (ja) 半導体装置及びその製造方法
JP4049167B2 (ja) 蓋体フレーム、半導体装置、及びその製造方法
JP2018506171A (ja) 簡易に製造可能な電気部品及び電気部品の製造方法
TW201626816A (zh) 具有模塑間隔物的麥克風封裝
CN109495831B (zh) 一种mems麦克风的封装结构及其制造方法
JP4049176B2 (ja) 半導体装置及びその製造方法
CN107431850A (zh) Mems器件中的嵌入式电路
JP4609477B2 (ja) 半導体装置
KR101366418B1 (ko) 반도체 디바이스
JP2011124748A (ja) マイクロホンユニット
JP3567740B2 (ja) 半導体センサ及び実装構造
JP4609478B2 (ja) 蓋体フレーム及びその製造方法
JP4609476B2 (ja) 半導体装置の封止樹脂層及び半導体装置の封止樹脂層の形成方法
JP2007158217A (ja) 半導体装置
JP2007263677A (ja) 半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680008182.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11908590

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 3463/KOLNP/2007

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 2006729094

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020077023360

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: RU

WWP Wipo information: published in national office

Ref document number: 2006729094

Country of ref document: EP