CN110010559A - 具有空气腔体的半导体封装件 - Google Patents

具有空气腔体的半导体封装件 Download PDF

Info

Publication number
CN110010559A
CN110010559A CN201811497305.2A CN201811497305A CN110010559A CN 110010559 A CN110010559 A CN 110010559A CN 201811497305 A CN201811497305 A CN 201811497305A CN 110010559 A CN110010559 A CN 110010559A
Authority
CN
China
Prior art keywords
chip
carrier
via hole
packaging piece
encapsulation agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811497305.2A
Other languages
English (en)
Inventor
张超发
J·阿卜杜尔瓦希德
R·S·B·巴卡
陈冠豪
钟福兴
蔡国耀
郭雪婷
吕志鸿
刘顺利
N·奥斯曼
卜佩銮
W·莱斯
S·施玛兹尔
A·C·图赞·伯纳德斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN110010559A publication Critical patent/CN110010559A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0292—Sensors not provided for in B81B2201/0207 - B81B2201/0285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/032—Gluing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections

Abstract

本公开涉及具有空气腔体的半导体封装件，提供了芯片封装及其对应制造方法的实施例。在芯片封装件的实施例中，该芯片封装件包括：具有第一侧和与第一侧相对的第二侧的载体；耦合至载体的第一侧的第一芯片；耦合至载体的第二侧的第二芯片；包封剂，具有至少部分地包围位于载体的第一侧上的第一芯片的第一部分，以及至少部分地包围位于载体的第二侧上的第二芯片的第二部分；延伸穿过包封剂的第一部分、载体和包封剂的第二部分的过孔；以及导电材料，至少部分地覆盖在包封剂的第一部分或第二部分中过孔的侧壁，以在任一侧处电接触载体。

Description

具有空气腔体的半导体封装件
技术领域
本公开总体上涉及半导体领域，更具体地，涉及具有空气腔体的半导体封装件。
背景技术
两个或更多个半导体芯片(管芯)通常集成在相同封装中，例如在功率晶体管管芯和驱动器管芯、传感器管芯和控制器管芯等的情形中。一些传统的多芯片封装方案使用多个PCB(印刷电路板)以堆叠芯片，这增大了整体封装成本。芯片堆叠还具有提高的制造复杂性。例如，可以需要昂贵的高精度引线接合技术。此外，由于复杂制造工艺引起芯片损伤的可能性增大。其他传统的方案使用芯片嵌入。芯片嵌入也是复杂的，并且涉及串行制造工艺。一旦芯片被固定在合适位置，芯片嵌入就无法提供芯片变化的灵活性。芯片嵌入会遭受人工高产量损失，因为如果无法再加工故障封装将丢失良好芯片。
一些封装方案要求一种腔体，例如在MEMS(微电机系统)传感器方案的情形中。MEMS传感器的隔膜不应由用于封装的密封材料接触。金属盖板可以用于覆盖并保护MEMS传感器，但是增大了封装高度。可以替代地由硅树脂将Si盖板附接以覆盖并保护MEMS传感器，但是这样提高了封装成本。可以替代地使用硅树脂胶以覆盖并保护MEMS传感器，但是可能会发生泄漏，这是难以控制的。
因此，需要改进的芯片封装。
发明内容
根据芯片封装的实施例，芯片封装件包括：载体，具有第一侧和与第一侧相对的第二侧；第一芯片，耦合至载体的第一侧；第二芯片，耦合至载体的第二侧；包封剂，具有至少部分地包围载体的第一侧上的第一芯片的第一部分，以及至少部分地包围载体的第二侧上的第二芯片的第二部分；过孔，延伸穿过包封剂的第一部分、载体和包封剂的第二部分；以及导电材料，至少部分地覆盖包封剂的第一部分或第二部分中的过孔的侧壁，以在第一侧或第二侧处电接触载体。
过孔的上半部或下半部可以由导电材料电镀，并且过孔的另一半可以没有导电材料。
分立地或组合地，过孔的上半部和下半部的每一个均可以由导电材料电镀，过孔的被电镀的半边可以在载体的一侧处电接触载体，以及过孔的被电镀的另一半边可以向载体的另一侧提供导热路径。
分立地或组合地，第一芯片和第二芯片可以被竖直对准。
分立地或组合地，芯片封装可以进一步包括位于包封剂的第一部分或第二部分上的金属化层，金属化层包括金属焊盘以及在过孔的第一端处将金属焊盘连接至导电材料的金属迹线，以及其中导电材料在过孔的与第一端相对的第二端处电接触载体。
分立地或组合地，过孔的深度与过孔的宽度的比率可以大于1:1。
分立地或组合地，导电材料可以在包封剂的第一部分或第二部分中填充过孔。
分立地或组合地，芯片封装件可以进一步包括在过孔的第一端处电接触导电材料的焊料凸块，其中导电材料在过孔的与第一端相对的第二端处电接触载体。
分立地或组合地，芯片封装件可以进一步包括腔体，位于第一芯片和载体之间，或者位于第二芯片和载体之间。
分立地或组合地，芯片封装件可以进一步包括在凹陷的外周周围密封腔体的材料，该凹陷形成在包封剂中并且其中布置有第一芯片或第二芯片。
分立地或组合地，材料可以是聚合物粘土、绝缘刚性泡沫或凝胶。
分立地或组合地，第一芯片或第二芯片可以是MEMS芯片，且腔体可以邻接MEMS芯片。
分立地或组合地，芯片封装件可以进一步包括密封腔体的基于胶体的密封结构。
分立地或组合地，基于胶体的密封结构可以包括横向围绕第一芯片或第二芯片的第一胶体，以及覆盖由第一胶体横向围绕的芯片的第二胶体。
分立地或组合地，基于胶体的密封结构可以包括横向围绕第一芯片或第二芯片的第一胶体，以及填充在第一胶体与由第一胶体横向围绕的芯片之间的间隙的第二胶体。
分立地或组合地，芯片封装件可以进一步包括至少部分地填充一个或多个通风孔以封闭通道的材料。
分立地或组合地，至少部分地填充一个或多个通风孔的材料可以包括焊料、Cu柱、SnAg凸块、胶体和/或环氧树脂。
根据芯片封装的实施例，芯片封装件包括：载体，具有第一侧和与第一侧相对的第二侧；第一芯片，耦合至载体的第一侧；包封剂，至少部分地包围在载体的第一侧上的第一芯片；腔体，在第一芯片和载体之间；胶体，横向围绕第一芯片并部分地限定腔体；以及一个或多个通风孔，形成在载体中并提供至腔体的通道。芯片封装可以进一步包括至少部分地填充一个或多个通风孔以封闭通道的材料。分立地或组合地，至少部分地填充一个或多个通风孔的材料可以包括焊料、Cu柱、SnAg凸块、胶体和/或环氧树脂。
根据芯片封装的实施例，芯片封装件包括：载体，具有第一侧；第一芯片，由耦合结构耦合至载体的第一侧，其中耦合结构在第一芯片和载体之间提供一距离；以及密封件，位于载体的第一侧上，其中包封剂至少部分地与第一芯片横向间隔开，以便在第一芯片和密封件之间形成间隙，其中间隙延伸至载体的第一侧。间隙可以包括空气间隙。分立地或组合地，芯片封装可以进一步包括在第一芯片和包封剂之间的间隙中的材料，其中由间隙中的材料、载体和芯片形成腔体。
本领域技术人员一旦阅读了以下详细说明书以及一旦查看了附图将认识到额外的特征和优点。
附图说明
附图的元件无需按照相对于相互的比例绘制。相同的参考数字标注对应的类似部件。各个所示实施例的特征可以组合，除非它们相互排斥。在附图中描绘并且在以下说明书中详述实施例。
图1示出了具有堆叠芯片布置的芯片封装的实施例的侧面透视图。
图2A和图2B示出了在制造的不同阶段处的芯片封装100。
图3示出了图1的芯片封装的剖视图，具有提供在芯片和密封件之间的横向间隙中的材料。
图4示出了根据另一实施例的图1的芯片封装的剖视图，具有提供在芯片和包封剂之间的横向间隙中的材料。
图5A至图5G示出了具有堆叠芯片布置的芯片封装的另一实施例的不同视图。
图6A和图6B示出了密封了芯片封装的腔体的实施例。
图6C示出了具有由图6A和图6B中所示方法所形成的密封腔体的真实示例性封装的图像。
图7A和图7B示出了密封了芯片封装的腔体的另一实施例。
图8示出了具有一个或多个通风孔的芯片封装载体的实施例的剖视图。
图9A至图9C示出了在芯片封装载体中形成通风孔的实施例。
图10A示出了在芯片封装载体中不具有通风孔的基于PCB的载体的自顶向下平视图，以及图10B示出了在载体中具有通风孔的基于 PCB载体的自顶向下平视图。
图11A至图11D示出了具有堆叠芯片布置的芯片封装的另一实施例的不同视图。
图12示出了具有堆叠芯片布置的芯片封装的另一实施例的侧面透视图。
具体实施方式
本文所述的实施例提供了芯片封装以及对应的制造方法。在一些实施例中，芯片封装具有延伸穿过封装的整个厚度的一个或多个过孔。过孔的一半可以用于电连接至包括在封装中的芯片。过孔的另一半可以在封装的相对侧处提供导热路径。该过孔的一半可以提供也可以不提供例如至封装中所包括的相同或不同芯片的电连接。在一些实施例中，芯片封装可以具有腔体，例如在MEMS传感器或SAW(表面声波)滤波器应用的情形中。腔体可以部分地由已固化固体材料、已固化胶体等限定。在胶体用于部分地限定腔体的情形中，可以在用于MEMS传感器的载体中形成一个或多个通风孔以减轻在胶体固化期间在腔体中构建的压力。在一些实施例中，包括在芯片封装中的芯片载体可以替代于PCB(印刷电路板)而是引线框架，并且封装的包封剂可以至少部分地与芯片横向间隔开，以便在芯片和包封剂之间形成间隙。描述了另外其他实施例。应该理解，本文所述的各个实施例的特征可以相互组合，除非另外特殊注释。在本部分的结尾处提供各个示例，作为本文所述实施例的示意性组合。
图1示出了芯片封装100的实施例的侧面透视图。图2A和图2B 示出了在不同制造阶段处的芯片封装100。
芯片封装100包括具有第一侧104的载体102。在一个实施例中，载体102是引线框架。第一芯片106由耦合结构108耦合至载体102 的第一侧104。耦合结构108可以包括Cu柱、填充过孔、焊料等。耦合结构108在第一芯片106和载体102之间提供一距离(d1)。芯片封装100可以包括第二芯片110，由可以包括Cu柱、填充过孔、焊料等的耦合结构114耦合至载体102的相对第二侧112，并且在第二芯片110和载体102之间提供一距离(d2)。在一个示例中，芯片封装100形成RF模块，第一芯片106是基于MEMS的可调谐滤波器且第二芯片110是RF芯片。
包封剂116诸如模塑化合物提供在载体102的第一侧104和第二侧112上。包封剂116至少部分地与第一芯片106横向间隔开，以便在第一芯片106和包封剂116之间形成横向间隙118，例如空气间隙。横向间隙118可以延伸至载体102的第一侧104。横向间隙118通过防止包封剂116撞击在第一芯片106的敏感区域120上而在基于 MEMS可调谐滤波器、MEMS传感器等的情形中允许敏感区域120 诸如隔膜或类似结构的正确操作。
图2A示出了在第二芯片110耦合至载体102的第二侧112且形成了包封剂116之后的芯片封装100。第二芯片110嵌入在包封剂116 中并由耦合结构114耦合至载体102的第二侧112。在包封剂的与第二芯片110相对的侧面处，例如通过激光钻孔形成以暴露载体102的接触区域124的过孔122，例如在基于引线框架的载体情形中的引线或者在基于PCB载体情形中的金属焊盘。过孔122可以电镀或填充以形成至耦合结构114的电连接。腔体126形成在包封剂116的与第二芯片110相对的侧面中。例如，在模塑化合物作为包封剂116的情形中，腔体126可以在标准模塑工艺诸如薄膜辅助模塑、转移模塑、注射模塑等期间模塑至包封剂116中，以形成包括第二芯片110的预模塑框架。在模塑之前例如经由第二耦合结构114在第二芯片110和载体102之间形成电连接。
图2B示出了在腔体126中定位了第一芯片106且由对应的耦合结构108耦合至载体102之后的芯片封装。腔体126大于第一芯片106 以便包封剂116至少部分地与第一芯片106横向间隔开，由此在第一芯片106和包封剂116之间形成横向间隙118，诸如空气间隙。在耦合至第一芯片106之前在腔体126中暴露载体102的接合焊盘128，第一芯片106将要耦合至该接合焊盘128。在一个实施例中，第一芯片106具有倒装芯片配置，且耦合结构108具有Cu柱或焊料凸块，其将第一芯片106耦合至载体102的已暴露接合焊盘128。可以使用激光直接成像以暴露接合焊盘128并在包封剂116的外周中形成过孔 122。可以使用典型的管芯接合工艺以将第一芯片106放入预模塑的框架中。
图3示出了在第一芯片106和包封剂116之间的横向间隙118中提供了材料200之后的图1的芯片封装100。材料200填充了横向间隙118的外周，由此形成了由间隙118中材料200、载体102和第一芯片106所限定的腔体202。取决于填充了横向间隙118外周的材料 200的连续性和多孔性，可以密封腔体202。在一个实施例中，半固体材料诸如聚合物粘土、高密度绝缘刚性泡沫(PE泡沫)、凝胶等沿着横向间隙118的外周分配以填充在第一芯片106和包封剂116之间空的横向空间，但是并未覆盖第一芯片106的敏感区域120。半固体材料可以在提高温度下固化之后凝固。例如，聚合物粘土基本上是 PVC(聚氯乙烯)，其是塑料，但是直到固化才是非常有延展性的塑料。聚合物粘土可以许多次定形和重复定形而并未劣化。一旦被固化，聚合物粘土是硬质且耐久的。
图4示出了在第一芯片106和包封剂116之间的横向间隙118中提供了材料300之后的图1的芯片封装100的另一实施例。如上文结合图3所述，半固体材料诸如聚合物粘土、高密度绝缘刚性泡沫(PE 泡沫)、凝胶等可以沿着横向间隙118的外周分配，以填充空间但是并未覆盖第一芯片106的敏感区域120，并且随后通过在提高温度下固化而凝固。
材料200/300后固化的形状可以取决于所使用的材料类型、分配并定形材料200/300的方式等而不同，如图3和图4中所示。例如，图3中材料200的顶表面具有外凸形状，图4中材料300的顶表面具有内凹形状，或者材料200/300可以具有另外其他形状(例如平坦的、波状的等等)。图3中材料200横向延伸至用于第一芯片106的耦合结构108的最外侧部分。图4中材料300在到达耦合结构108的最外侧部分之前横向终止，以便在材料300与耦合结构108的最外侧部分之间存在横向间隙302。
图5A至图5G示出了具有堆叠芯片布置的芯片封装400的另一实施例。图5A示出了芯片封装400的顶侧透视图，图5B示出了与图5A相同的视图但是在视图中具有封装400的某些内部细节，以及图5C示出了芯片封装400的底侧透视图。图5D示出了芯片封装400 沿着图5B中标为A-A’的线条的剖视图，以及图5E示出了图5D中所示剖面的芯片封装500的对应侧面透视图。图5F示出了沿着图5B 中标记B-B’线条获取的芯片封装500的剖视透视图，以及图5G示出了沿着图5F中所示剖面的芯片封装500的对应侧视图。
根据图5A至图5G中所示的实施例，芯片封装400包括载体402 诸如PCB，具有第一侧404以及与第一侧404相对的第二侧406。第一芯片408由耦合结构410耦合至载体402的第一侧404。耦合结构 410可以包括Cu柱、填充过孔、焊料等。耦合结构410在第一芯片 408和载体402之间提供一距离(d1)。第二芯片412由可以包括Cu 柱、填充过孔、焊料等的耦合结构414耦合至载体402的第二侧406，并在第二芯片412和载体402之间提供一距离(d2)。芯片408、412 可以垂直对准，减小了封装400的寄生电感和电阻，并在具有表面I/O 的侧面上产生了无引线封装且具有小的占地面积。例如，芯片408、 412之间的距离可以缩短50％，和/或封装400的占地面积可以减小 40％。
芯片封装400也包括具有第一部分416a和第二部分416b的包封剂416。包封剂416的第一部分416a至少部分地包围了在载体402 的第一侧404处的第一芯片408，且包封剂416的第二部分416b至少部分地包围了在载体402的第二侧406处的第二芯片412。一个或多个过孔418延伸穿过包封剂416的第一部分416a、载体402以及包封剂416的第二部分416b。导电材料420至少部分地覆盖了在包封剂 416的第一部分416a或第二部分416b中的一些或全部过孔420的侧壁，以电接触在第一侧404或第二侧406处载板402的金属接触区域 403。
在一个实施例中，导电材料420通过电镀过孔418的上半部或下半部而形成。过孔418的另一半可以没有导电材料420。例如，可以预涂覆过孔418的上半部或下半部以便电镀溶液并未粘附/电镀过孔 418的该部分。模塑化合物与金属粉末和绝缘材料混合以使能电镀过孔418的另一半。可以使用激光以移除/烧化将金属粉末绝缘的绝缘材料以暴露金属，允许电镀材料将金属电镀。在侧壁的另一部分上剩余的涂层确保电镀溶液有效地穿过过孔418。
在另一实施例中，过孔418的上半部和下半部均由导电材料420 电镀。一个或多个过孔418的电镀的上半部或下半部在载体402的侧边404、406的一个处电接触载体402的金属接触区域403，并且电镀的另一半提供至载体402的另一侧406、404的导热路径。图5D至图5G仅示出了由导电材料420电镀的过孔418的上半部，然而，下半部可以替代地电镀，或者可以涂覆两个半边，例如省略了上述预涂覆步骤。
不考虑过孔418的一半或两个半边是否采用导电材料420电镀，可以使用定标激光以形成相对较小的过孔418。过孔418的深度/高度 (H)与过孔418的宽度(W)的比率可以大于1:1，例如大于10:1。例如，过孔高度(H)可以是1mm且宽度(W)可以是0.1mm。可以形成其他过孔422，其穿过包封剂的第一部分416a或第二部分416b 延伸至载体402，但是并未穿过部分416a、416b。这些过孔422可以采用相同或不同导电材料420涂覆，并且可以电接触在一侧404/406 处载体402的金属接触区域403。
金属化层424可以位于包封剂416的第一部分416a或第二部分 416b上。每个金属化层424可以包括金属焊盘426和相应的金属迹线 428。金属焊盘426为封装400提供I/O互联点。金属迹线428将对应的金属焊盘426连接至在过孔418/422的第一端处的导电材料420，且导电材料420在过孔418/422与第一端相对的第二端处电接触载体 402的金属接触区域403。
芯片封装400可以进一步包括在第一芯片408和载体402之间、或在第二芯片412和载体402之间的腔体430。在一个实施例中，芯片封装400是形成RF模块的QFP(四方扁平封装)，第一芯片408 是基于MEMS的可调谐滤波器，以及第二芯片412是RF芯片。根据该实施例，腔体430提供在基于MEMS的可调谐滤波器与载体402 之间。腔体430可以由布置在腔体430中且围绕了第一芯片408外周的材料432密封。
图6A和图6B示出了密封芯片封装的腔体的实施例。图6A和图 6B每个均示出了在腔体密封方法的不同阶段期间的自顶向下平视图和对应的剖视图。根据图6A和图6B中所示的实施例，在施加芯片封装包封剂之前密封腔体。图6A示出了由耦合结构506耦合至载体504的第一侧502的第一芯片500。在一个实施例中，第一芯片500 是SAW滤波器芯片，且得到的封装形成RF模块。SAW滤波器芯片 500可以具有倒装芯片配置且由2部分胶黏工艺密封在第一芯片500 和载体504之间的腔体508。
图6A示出了胶黏工艺的第一部分，其中胶体环510分配在第一芯片500外周周围的载体504上。在一个实施例中，胶体环510具有范围在3.5和4.0之间的触变性(thixotropy)。
图6B示出了胶黏工艺的第二部分，其中胶体液滴512被分配在由胶体环510所限定的外周内在第一芯片500上。该工艺通常称作滴顶(glob-top)。在一个实施例中，胶体液滴512具有范围在3.5和 4.0之间的触变性。例如，胶体环510可以具有大约3.5的触变性且胶体液滴512可以具有大约4.0的触变性。胶体环510与胶体液滴512 一起形成基于胶体的密封结构，其密封了空气腔体508，防止模塑化合物在后续模塑工艺诸如薄膜辅助模塑、转移模塑、注射模塑等期间在第一芯片500之下渗透。在一个实施例中，用于密封腔体508的胶体510、512均包括硅树脂材料，诸如由Shin-Etsu MicroSi售卖的硅树脂管芯附接材料KJR9602系列。得到的胶体上胶体(glue-on-glue) 腔体密封结构允许减小封装尺寸，并且与Si和金属盖板相比使用基于环氧树脂的胶体提供了更好的粘附性。载体504可以具有各种金属焊盘514和导电过孔516，以促进电连接至封装和第一芯片500。
图6C示出了具有由图6A和图6B中所示方法形成的密封腔体 508的真实示例性封装600的图案。胶体510、512一起形成了基于胶体的密封结构，其密封了空气腔体508，防止模塑化合物602在后续模塑工艺诸如薄膜辅助模塑、转移模塑、注射模塑等期间在第一芯片500下渗出。由胶体510、512形成的基于胶体的密封结构横向围绕了第一芯片500，并与芯片500和载体504一起在载体504和芯片500 之间限定了腔体508。
图7A和图7B示出了密封芯片封装的腔体的另一实施例。图7A 和图7B均示出了在腔体密封方法的不同阶段期间自顶向下平视图和对应的剖视图。图7A和图7B中所示的实施例类似于图6A和图6B 中所示的实施例。然而，不同的，替代于滴顶工艺而使用胶体编写/印刷工艺。类似于图6A，图7A示出了分配在第一芯片500外周周围的载体504上的胶体环510。图7B示出了胶黏工艺的第二部分，其中第二胶体环700被分配在第一芯片500与第一胶体环510之间的间隙702中。不同于图6B中所示的实施例，第二胶体环700替代于滴顶工艺而由标准的编写/印刷工艺分配。例如，第二胶体环700可以由筛网或丝网印刷。
本文所述的基于胶体的腔体密封结构可以经历在胶体固化工艺期间构建的压力。如果并未减缓，压力可以引起基于胶体的密封结构隆起并可能破裂，为密封材料随后进入提供路径。如果基于胶体的腔体密封结构破裂，可以采用密封材料部分或完全填充腔体，使得与被填充腔体相邻的芯片对于其有意设计用途无效。例如，如果模塑化合物完全进入腔体并固化而抵接芯片的敏感区域，基于MEMS的压力传感器或SAW滤波器将不良地工作。
图8示出了载体800的实施例的剖视图，其具有一个或多个通风孔802，用于将通道提供至形成在载体800与由耦合结构810电耦合至载体800的导电区域808之间的腔体804。基于胶体的腔体密封结构812，例如本文结合图6A-图6B或图7A-图7B之前所述的类型，密封了在载体800和芯片806之间的腔体804。通风孔802在胶体固化工艺期间保持未堵塞，以便在胶体固化期间在腔体804中构建的压力可以通过通风孔802溢出。溢出的气体在图8中示出为向下的虚线箭头。
可以在完成了胶体固化之后在出口侧密封由通风孔802形成的通道，例如用以防止密封材料随后通过通风孔802进入腔体804。例如，材料(未示出)可以至少部分地填充通风孔802以封闭通道。至少部分地填充了通风孔802的材料可以包括焊料、Cu柱、SnAg凸块、胶体和/或环氧树脂等。可以设计由通风孔802形成的通道以抵抗朝向空气路径密封材料，例如，部分或完全涂覆的涂层，并且不限于具有焊料沉积以覆盖的铜涂层、用于芯片密封的金涂层、胶体材料等。
图9A至图9C示出了在载体中形成通风孔的实施例。图9A示出了在载体900中形成了通风孔902之后且在由耦合结构906将芯片 904耦合至载体900之前载体900的顶部平视图。载体900可以包括用于在载体900的两侧之间提供电连接的电镀穿过孔908。载体900 也可以包括由金属迹线912连接至电镀穿过孔908的金属焊盘910。载体900进一步包括通风孔902。通风孔902可以以与穿过孔908相同的方式形成，例如由激光钻孔，使用钻头的机械钻孔等。通风孔902 可以电镀或不电镀。图9B’示出了在由耦合结构906将芯片904耦合至载体900之后的载体900。耦合结构906可以包括Cu柱、填充过孔、焊料等，并且在第一芯片904和载体900之间提供一距离(d1)，如在此之前所述。耦合结构906连接至载体900的金属焊盘910。图 9C是沿着图9B中标记C-C’线的剖视图。如图9C中所示，在例如使用本文结合图6A-图6B或图7A-图7B之前所述类型的基于胶体的腔体密封结构916密封了载体900和芯片904之间的腔体914之后，通风孔902保持未堵塞。基于胶体的密封结构916至少横向围绕芯片904，并与芯片904和载体900一起，在载体900和芯片904之间限定了腔体914。在胶体固化工艺期间在腔体914中构建的压力通过通风孔902溢出。在胶体固化完成之后可以填充/密封通风孔902，例如，如本文之前所述。
图10A示出了耦合至基于PCB的载体1002的多个芯片1000的自顶向下平视图。为每个芯片1000提供基于胶体的密封结构1004，以密封在载体1002和相应芯片1000之间的腔体。图10A中所示的载体1002并未包括用于在胶体固化工艺期间释放压力的通风孔。在图10A中清楚明显可见在基于胶体的密封结构1004中的隆起1006。在该示例中在150C下执行胶体固化工艺2小时，并且隆起开始在35C 下出现并且甚至在移除了固化条件之后继续。
图10B示出了与图10A中所示相同的基于PCB载体1002的自顶向下平视图，但是在图10B中芯片1000下方看不到的通风孔如在此之前所述形成在载体1002中。通风孔提供了至在芯片1000之下相应腔体的通道，允许在胶体固化工艺期间构建的压力溢出。图10B中基于胶体的密封结构1004经历与图10A相同固化条件期间的隆起。在胶体固化工艺之后可以填充/密封通风孔，如在此之前所述。
图11A至图11D示出了具有堆叠芯片408、412布置的芯片封装 1100的另一实施例。图11A至图11D中所示的实施例类似于图5A 至图5G中所示的实施例。然而，不同的，导电材料420在包封剂116 的上部分116a的外围中填充了过孔418，以形成类似引线的导体 1102。可以在密封材料416的外侧中形成槽口或凹陷1104，引线状导体1102在此终止。焊料凸块1106可以形成在每个槽口/凹陷1104中用于在过孔418的第一端处电接触引线状导体1102。引线状导体1102 在过孔418与第一端相对的第二端处接触载体402。图11A示出了在包封剂416中形成了槽口/凹陷1104之后、但是在过孔电镀之前且在焊料凸块形成之前的芯片封装1100。图11B示出了沿着图11A中标注为D-D’的线的对应剖视图，但是在过孔电镀之后。图11C示出了在包封剂416中槽口/凹陷1104中形成了焊料凸块1106之后的芯片封装1100，以及图11D示出了沿着图11C中标注为D-D’的线的对应剖视图。
图12示出了具有堆叠芯片布置的芯片封装1200的另一实施例的侧面透视图。图12中所示的实施例类似于图11A至图11D中所示的实施例。然而不同的，与密封腔体相邻的芯片408具有暴露的表面 1202，其可以在密封工艺期间容易地实现。图12示出了在封装1200的下部分中可见的封装1200的某些内部细节。
已经示出并描述了各个芯片封装实施例。以下也提供示例。
示例1：一种芯片封装，包括：载体，具有第一侧和与第一侧相对的第二侧；第一芯片，耦合至载体的第一侧；第二芯片，耦合至载体的第二侧；包封剂，具有至少部分地包围载体的第一侧上第一芯片的第一部分、以及至少部分地包围载体的第二侧上的第二芯片的第二部分；至少一个过孔，其中过孔延伸穿过包封剂的第一部分、载体和包封剂的第二部分；以及导电材料，至少部分地填充至少一个过孔以电接触载体。形成芯片封装的对应方法包括：提供具有第一侧和与第一侧相对的第二侧的载体；将第一芯片耦合至载体的第一侧；将第二芯片耦合至载体的第二侧；采用包封剂的第一部分至少部分地密封载体的第一侧上的第一芯片，并采用包封剂的第二部分至少部分地密封载体的第二侧上的第二芯片；形成至少一个过孔，其中过孔延伸穿过包封剂的第一部分、载体和包封剂的第二部分；以及至少部分地将导电材料填充进入至少一个过孔中以电接触载体。
示例2：示例1的芯片封装/方法，其中载体包括至少一个金属化层，且第一芯片和第二芯片电耦合至金属化层。
示例3：示例1或2的芯片封装/方法，其中载体包括至少第一金属化层和第二金属化层，其中第一芯片电耦合至第一金属化层且第二芯片电耦合至第二金属化层，其中任选地载体包括将第一金属化层的至少一部分电耦合至第二金属化层的至少一部分的过孔。
示例4：示例3的芯片封装/方法，其中第一金属化层位于载体的第一侧上且第二金属化层位于载体的第二侧上。
示例5：示例1至4任一项的芯片封装/方法，其中载体包括至少一个非导电层。
示例6：示例1至5任一项的芯片封装/方法，其中载体是印刷电路板。
示例7：示例1至6任一项的芯片封装/方法，其中第一芯片是以下群组的两个或更多个之一或组合，群组由控制器芯片、逻辑芯片、 MEMS芯片、传感器芯片、功率芯片、包括具有可调谐滤波器的电路的芯片、包括具有SAW滤波器和/或BAW滤波器的电路的芯片构成，以及其中第二芯片是以下群组的两个或更多个之一或组合，群组由控制器芯片、逻辑芯片、MEMS芯片、传感器芯片、功率芯片、包括具有可调谐滤波器的电路的芯片、包括具有SAW滤波器和/或BAW滤波器的电路的芯片构成。
示例8：示例1至7任一项的芯片封装/方法，其中第一芯片具有与第二芯片不同的配置。
示例9：示例1至8任一项的芯片封装/方法，其中第一芯片电耦合至第二芯片。
示例10：示例1至9任一项的芯片封装/方法，其中第一芯片或第二芯片的至少一个由耦合结构电耦合至载体，其中任选地耦合结构在第一芯片和载体之间和/或在第二芯片和载体之间提供一距离。
示例11：示例10的芯片封装/方法，其中芯片封装包括在第一芯片与载体的至少一个之间的腔体，或者芯片封装包括在第二芯片与载体之间的腔体。
示例12：示例11的芯片封装/方法，其中腔体包括空气腔体。
示例13：示例10至12任一项的芯片封装/方法，其中将第一芯片耦合至载体的耦合结构包括焊料球。
示例14：示例1至13任一项的芯片封装/方法，其中将第二芯片耦合至载体的耦合结构包括焊料球。
示例15：示例1至14任一项的芯片封装/方法，其中包封剂的第一部分和包封剂的第二部分物理接触并任选地包围载体。
示例16：示例1至15任一项的芯片封装/方法，其中包封剂的第一部分与包封剂的第二部分间隔开。
示例17：示例1至16任一项的芯片封装/方法，其中包封剂的第一部分、载体和第一芯片限定了在第一芯片和载体之间的腔体。
示例18：示例1至17任一项的芯片封装/方法，其中包封剂的第二部分、载体和第二芯片限定了在第二芯片和载体之间的腔体。
示例19：示例1至18任一项的芯片封装/方法，其中包封剂的第一部分或包封剂的第二部分的至少一个包括模塑化合物。
示例20：示例19的芯片封装/方法，其中包封剂的第一部分的材料不同于包封剂的第二部分的材料。
示例21：示例1至20任一项的芯片封装/方法，其中第一芯片包括耦合至将第一芯片电耦合至载体的耦合结构的第一侧，且第一芯片包括与第一侧相对的第二侧，其中第一芯片部分的第二侧至少部分地不具有包封剂的第一部分。
示例22：示例1至21任一项的芯片封装/方法，其中第二芯片包括耦合至将第二芯片电耦合至载体的耦合结构的第一侧，且第二芯片包括与第一侧相对的第二侧，其中第二芯片的第二侧至少部分地不具有包封剂的第二部分。
示例23：示例1至22任一项的芯片封装/方法，其中载体包括一个或多个金属化层，且过孔中的导电材料电耦合至一个或多个金属化层。
示例24：示例1中23任一项的芯片封装/方法，其中过孔中的导电材料电耦合至第一芯片和/或第二芯片。
示例25：示例1至24任一项的芯片封装/方法，其中芯片封装包括多个过孔，采用导电材料部分地填充每个过孔，以及其中至少一个附加过孔电耦合至第二芯片。
示例26：示例25的芯片封装/方法，其中至少一个过孔不具有到第二芯片的电耦合，以及其中至少一个附加过孔不具有到第一芯片的电耦合。
示例27：示例1至26任一项的芯片封装/方法，其中至少一个过孔中的导电材料延伸穿过包封剂的第一部分。
示例28：示例27的芯片封装/方法，其中延伸穿过包封剂的第二部分的、至少一个过孔的一部分没有导电材料。
示例29：示例1至28任一项的芯片封装/方法，其中至少一个过孔中的导电材料延伸穿过包封剂的第二部分。
示例30：示例29的芯片封装/方法，其中延伸穿过包封剂的第一部分的至少一个过孔没有导电材料。
示例31：示例1至30任一项的芯片封装/方法，其中至少一个过孔包括延伸穿过包封剂的第一部分、载体和包封剂的第二部分的腔体。
示例32：示例31的芯片封装/方法，其中导电材料至少部分地形成腔体的侧壁。
示例33：示例1至32任一项的芯片封装/方法，其中芯片封装包括耦合至该至少一个过孔的接口。
示例34：示例33的芯片封装/方法，其中配置接口以通过至少一个过孔的腔体引入气体或液体的至少一个。
示例35：示例1至34任一项的芯片封装/方法，其中通过在至少一个过孔内电镀导电材料来限定至少一个过孔的导电材料的结构。
示例36：示例35的芯片封装/方法，其中电镀工艺包括无电电镀工艺。
示例37：示例1至36任一项的芯片封装/方法，其中金属化层位于包封剂的第一部分上。
示例38：示例1至37任一项的芯片封装/方法，其中金属化层位于包封剂的第二部分上。
示例39：示例1至38任一项的芯片封装/方法，其中在至少一个过孔内的导电材料电耦合至位于包封剂的第一部分上的金属化层以及位于包封剂的第二部分上的金属化层的至少一个。
示例40：示例37至39任一项的芯片封装/方法，其中金属化层包括多个金属化层。
示例41：示例37至40任一项的芯片封装/方法，其中金属化层形成再布线层。
示例42：示例37至41任一项的芯片封装/方法，其中金属化层包括至少一个接触焊盘。
示例43：示例37至42任一项的芯片封装/方法，其中金属化层电耦合至第一芯片。
示例44：示例37至43任一项的芯片封装/方法，其中金属化层电耦合至第二芯片。
示例45：一种芯片封装，包括，具有第一侧的载体，由耦合结构耦合至载体的第一侧的第一芯片，其中耦合结构在第一芯片和载体之间提供一距离，以及在载体的第一侧上提供包封剂，其中包封剂至少部分地与第一芯片横向间隔开以便在第一芯片和包封剂之间形成间隙，其中间隙延伸至载体的第一侧。
示例46：示例45的芯片封装，其中间隙包括空气间隙。
示例47：示例45或46任一项的芯片封装，进一步包括在第一芯片和包封剂之间间隙中的材料，其中由间隙中材料、载体和芯片形成腔体。
示例48：示例47的芯片封装，其中由填充在间隙中的硬化液体材料作为具有粘性的液体材料、表面张力和后续硬化以将液体材料转换为固体材料而限定材料的几何形式，以及其中液体材料由其粘性和其表面张力而至少部分地填充了在第一芯片和包封剂之间的间隙但是最多部分地填充腔体。
示例49：示例45至48任一项的芯片封装，其中在第一芯片和包封剂之间间隙中的材料的表面紧密贴合了包封剂的表面和/或紧密贴合了第一芯片的表面。
示例50：示例45至49任一项的芯片封装，其中材料至少部分地覆盖第一芯片。
示例51：示例50的芯片封装，其中在芯片之上的材料的表面紧密贴合包封剂的表面。
示例52：示例45至51任一项的芯片封装，其中在第一芯片和包封剂之间间隙中的材料是以下群组的至少一个，群组由聚合物粘土、泡沫、PE泡沫、凝胶、聚氯乙烯构成。
示例53：示例45至52任一项的芯片封装，其中在第一芯片和包封剂之间的间隙中的材料是电绝缘的。
示例54：示例45至53任一项的芯片封装，进一步包括耦合至载体的第二侧的第二芯片，至少部分地包围载体的第二侧上第二芯片的包封剂的第二部分，以及至少一个过孔，其中过孔延伸穿过包封剂的第一部分、载体和包封剂的第二部分。
示例55：示例45至54任一项的芯片封装，其中载体包括至少一个金属化层，其第一芯片和/或第二芯片电耦合至金属化层。
示例56：示例45至55任一项的芯片封装，其中载体包括至少第一和第二金属化层，其中第一芯片电耦合至第一金属化层和/或第二芯片电耦合至第二金属化层。
示例57：示例56的芯片封装，其中载体包括将第一金属化层的至少一部分电耦合至第二金属化层的至少一部分的过孔。
示例58：示例56或57的芯片封装，其中第一金属化层位于载体的第一侧上且第二金属化层位于载体的第二侧上。
示例59：示例45至58任一项的芯片封装，其中载体包括至少一个非导电层。
示例60：示例45至59任一项的芯片封装，其中载体是印刷电路板。
示例61：示例45至60任一项的芯片封装，其中第一芯片是以下群组的两个或更多个之一或组合，群组由控制芯片、逻辑芯片、MEMS 芯片、传感器芯片、功率芯片、包括具有可调谐滤波器电路的芯片、包括具有SAW滤波器和/或BAW滤波器电路的芯片构成。
示例62：示例54至61任一项的芯片封装，其中第二芯片是以下群组的两个或更多个之一或组合，群组由控制芯片、逻辑芯片、MEMS 芯片、传感器芯片、功率芯片、包括具有可调谐滤波器电路的芯片、包括具有SAW滤波器和/或BAW滤波器电路的芯片构成。
示例63：一种冷却芯片封装的方法，其中芯片封装是根据之前示例任一项的芯片封装，其中将气体和/或液体引入在至少一个过孔中的腔体中。
术语诸如“第一”、“第二”等等用于描述各个元件、区域、区段等，并且也并未有意设计为限定性。遍及说明书相同的术语涉及相同的元件。
如在此所使用，术语“具有”、“包含”、“含有”、“包括”等是开放性术语，指示了所述元件或特征的存在，但是并未排除额外的元件或特征。冠词“一”、“某”和“该”意在包括复数以及单数形式，除非上下文明确给出相反指示。
尽管在此已经图示并描述了具体实施例，本领域技术人员应该知晓，可以对于所示和所述具体实施例替换为各种备选和/或等价实施方式而并未脱离本发明的范围。本申请意在覆盖在此所讨论的具体实施例的任何修改例或变形例。因此，本发明意在仅由权利要求及其等价形式而限定。

Claims (24)

1.一种芯片封装件，包括：
载体，具有第一侧以及与所述第一侧相对的第二侧；
第一芯片，耦合至所述载体的第一侧；
第二芯片，耦合至所述载体的第二侧；
包封剂，具有至少部分地包围所述载体的第一侧上的所述第一芯片的第一部分，以及至少部分地包围所述载体的第二侧上的所述第二芯片的第二部分；
过孔，延伸穿过所述包封剂的第一部分、所述载体以及所述包封剂的第二部分；以及
导电材料，至少部分地覆盖所述包封剂的第一部分或第二部分中的过孔的侧壁，以在所述第一侧或所述第二侧处电接触所述载体。
2.根据权利要求1所述的芯片封装件，其中由所述导电材料电镀所述过孔的上半部或下半部，以及其中所述过孔的另一半没有所述导电材料。
3.根据权利要求1所述的芯片封装件，其中由所述导电材料电镀所述过孔的上半部和下半部的每一个，其中所述过孔的经电镀的上半部和下半部中的一个在所述载体的一侧处电接触所述载体，以及其中所述过孔的经电镀的上半部和下半部中的另一个向所述载体的另一侧提供导热路径。
4.根据权利要求1所述的芯片封装件，其中所述第一芯片和所述第二芯片被竖直对准。
5.根据权利要求1所述的芯片封装件，进一步包括，位于所述包封剂的所述第一部分或所述第二部分上的金属化层，其中所述金属化层包括金属焊盘以及在所述过孔的第一端处将所述金属焊盘连接至所述导电材料的金属迹线，以及其中所述导电材料在所述过孔的与所述第一端相对的第二端处电接触所述载体。
6.根据权利要求1所述的芯片封装件，其中所述过孔的深度与所述过孔的宽度的比率大于1:1。
7.根据权利要求1所述的芯片封装件，其中所述导电材料在所述包封剂的第一部分或第二部分中填充所述过孔。
8.根据权利要求7所述的芯片封装件，进一步包括，在所述过孔的第一端处电接触所述导电材料的焊料凸块，其中所述导电材料在所述过孔的与所述第一端相对的第二端处电接触所述载体。
9.根据权利要求1所述的芯片封装件，进一步包括腔体，位于所述第一芯片与所述载体之间，或者位于所述第二芯片与所述载体之间。
10.根据权利要求9所述的芯片封装件，进一步包括，在凹陷的外周周围密封所述腔体的材料，所述凹陷形成在所述包封剂中并且其中布置有所述第一芯片或所述第二芯片。
11.根据权利要求10所述的芯片封装件，其中所述材料是聚合物粘土、绝缘硬质泡沫或凝胶。
12.根据权利要求9所述的芯片封装件，其中所述第一芯片或所述第二芯片是MEMS芯片，以及其中所述腔体邻接所述MEMS芯片。
13.根据权利要求9所述的芯片封装件，进一步包括：
基于胶体的密封结构，用于密封所述腔体。
14.根据权利要求13所述的芯片封装件，其中所述基于胶体的密封结构包括横向围绕所述第一芯片或所述第二芯片的第一胶体，以及覆盖由所述第一胶体横向围绕的芯片的第二胶体。
15.根据权利要求13所述的芯片封装件，其中所述基于胶体的密封结构包括横向围绕所述第一芯片或所述第二芯片的第一胶体，以及填充在所述第一胶体与由所述第一胶体横向围绕的芯片之间的间隙的第二胶体。
16.根据权利要求9所述的芯片封装件，进一步包括：
一个或多个通风孔，形成在所述载体中并向所述腔体提供通道。
17.根据权利要求16所述的芯片封装件，进一步包括，至少部分地填充所述一个或多个通风孔以封闭所述通道的材料。
18.根据权利要求17所述的芯片封装件，其中至少部分地填充所述一个或多个通风孔的所述材料包括焊料、Cu柱、SnAg凸块、胶体和/或环氧树脂。
19.一种芯片封装件，包括：
载体，具有第一侧以及与所述第一侧相对的第二侧；
第一芯片，耦合至所述载体的第一侧；
包封剂，至少部分地包围在所述载体的第一侧上的所述第一芯片；
腔体，位于所述第一芯片和所述载体之间；
基于胶体的密封结构，横向地围绕所述第一芯片并且部分地限定所述腔体；以及
一个或多个通风孔，形成在所述载体中并向所述腔体提供通道。
20.根据权利要求19所述的芯片封装件，进一步包括，至少部分地填充所述一个或多个通风孔以封闭所述通道的材料。
21.根据权利要求20所述的芯片封装件，其中至少部分地填充所述一个或多个通风孔的所述材料包括焊料、Cu柱、SnAg凸块、胶体和/或环氧树脂。
22.一种芯片封装件，包括：
载体，具有第一侧；
第一芯片，由耦合结构耦合至所述载体的第一侧，其中所述耦合结构在所述第一芯片和所述载体之间提供一距离；以及
包封剂，位于所述载体的第一侧上，其中所述包封剂至少部分地与所述第一芯片横向地间隔开，以便在所述第一芯片和所述包封剂之间形成间隙，其中所述间隙延伸至所述载体的第一侧。
23.根据权利要求22所述的芯片封装件，其中所述间隙包括空气间隙。
24.根据权利要求22所述的芯片封装件，进一步包括，在所述第一芯片和所述包封剂之间的间隙中的材料，其中由所述间隙中的材料、所述载体和所述芯片形成腔体。
CN201811497305.2A 2017-12-08 2018-12-07 具有空气腔体的半导体封装件 Pending CN110010559A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201762596177P 2017-12-08 2017-12-08
US62/596,177 2017-12-08

Publications (1)

Publication Number Publication Date
CN110010559A true CN110010559A (zh) 2019-07-12

Family

ID=64664061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811497305.2A Pending CN110010559A (zh) 2017-12-08 2018-12-07 具有空气腔体的半导体封装件

Country Status (4)

Country Link
US (1) US10777536B2 (zh)
EP (1) EP3495318A3 (zh)
KR (1) KR102605122B1 (zh)
CN (1) CN110010559A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113794461A (zh) * 2021-09-13 2021-12-14 江苏卓胜微电子股份有限公司 一种模组芯片封装结构及电路板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220122936A1 (en) * 2020-10-20 2022-04-21 Texas Instruments Incorporated Enhanced mold compound thermal conductivity

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2931936B2 (ja) 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
US5729433A (en) 1996-01-30 1998-03-17 Micromodule Systems, Inc. Multiple chip module assembly for top of mother board
TW434756B (en) 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
US6534876B1 (en) 2000-06-30 2003-03-18 Amkor Technology, Inc. Flip-chip micromachine package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US6873039B2 (en) 2002-06-27 2005-03-29 Tessera, Inc. Methods of making microelectronic packages including electrically and/or thermally conductive element
US8169062B2 (en) 2002-07-02 2012-05-01 Alpha And Omega Semiconductor Incorporated Integrated circuit package for semiconductior devices with improved electric resistance and inductance
US20040061213A1 (en) 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
TWI303094B (en) * 2005-03-16 2008-11-11 Yamaha Corp Semiconductor device, method for manufacturing semiconductor device, and cover frame
KR20080023313A (ko) 2005-06-30 2008-03-13 코닌클리케 필립스 일렉트로닉스 엔.브이. Ｍｅｍｓ 구성요소 제조 방법
US7378300B2 (en) 2005-09-22 2008-05-27 Stats Chippac Ltd. Integrated circuit package system
US7629675B2 (en) 2006-05-03 2009-12-08 Marvell International Technology Ltd. System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices
US7944034B2 (en) 2007-06-22 2011-05-17 Texas Instruments Incorporated Array molded package-on-package having redistribution lines
US7868442B2 (en) 2008-06-30 2011-01-11 Headway Technologies, Inc. Layered chip package and method of manufacturing same
SG163445A1 (en) * 2009-01-12 2010-08-30 Kolan Ravi Kanth Method for manufacturing a low cost three dimensional stack package and resulting structures using through silicon vias and assemblies
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US9087850B2 (en) 2009-07-06 2015-07-21 Renesas Electronics Corporation Method for manufacturing semiconductor device
US9230883B1 (en) 2010-01-20 2016-01-05 Amkor Technology, Inc. Trace stacking structure and method
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
KR20120056624A (ko) 2010-11-25 2012-06-04 하나 마이크론(주) 반도체 패키지
US20130050227A1 (en) * 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices
US20130154106A1 (en) 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US8759956B2 (en) 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
US9224688B2 (en) 2013-01-04 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing architecture for integrated circuits
US9576932B2 (en) 2013-03-09 2017-02-21 Adventive Ipbank Universal surface-mount semiconductor package
JP2016516279A (ja) 2013-03-15 2016-06-02 セルガード エルエルシー リチウム・イオン二次電池用の多層ハイブリッド電池セパレータおよびその製造方法
JP2014220439A (ja) 2013-05-10 2014-11-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US9559064B2 (en) 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
US20150187608A1 (en) 2013-12-26 2015-07-02 Sanka Ganesan Die package architecture with embedded die and simplified redistribution layer
US9589900B2 (en) 2014-02-27 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad for laser marking
US9330994B2 (en) 2014-03-28 2016-05-03 Stats Chippac, Ltd. Semiconductor device and method of forming RDL and vertical interconnect by laser direct structuring
US20160005675A1 (en) 2014-07-07 2016-01-07 Infineon Technologies Ag Double sided cooling chip package and method of manufacturing the same
US9564409B2 (en) 2015-01-27 2017-02-07 Semiconductor Components Industries, Llc Methods of forming semiconductor packages with an intermetallic layer comprising tin and at least one of silver, copper or nickel
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
DE102016103790B8 (de) 2016-03-03 2021-06-02 Infineon Technologies Ag Herstellung einer Packung unter Verwendung eines platebaren Verkapselungsmaterials
US10056319B2 (en) 2016-04-29 2018-08-21 Delta Electronics, Inc. Power module package having patterned insulation metal substrate
CN108022899B (zh) 2016-10-28 2020-02-11 台达电子工业股份有限公司 具有引线部件的电源模块及其制造方法
US10217728B2 (en) * 2016-11-22 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process
US10607977B2 (en) 2017-01-20 2020-03-31 Google Llc Integrated DRAM with low-voltage swing I/O
US10998261B2 (en) 2017-06-08 2021-05-04 Intel Corporation Over-molded IC package with in-mold capacitor
US10818578B2 (en) 2017-10-12 2020-10-27 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
US10741466B2 (en) 2017-11-17 2020-08-11 Infineon Technologies Ag Formation of conductive connection tracks in package mold body using electroless plating
IT201800002903A1 (it) 2018-02-21 2019-08-21 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113794461A (zh) * 2021-09-13 2021-12-14 江苏卓胜微电子股份有限公司 一种模组芯片封装结构及电路板
CN113794461B (zh) * 2021-09-13 2022-06-17 江苏卓胜微电子股份有限公司 一种模组芯片封装结构及电路板

Also Published As

Publication number Publication date
US10777536B2 (en) 2020-09-15
EP3495318A2 (en) 2019-06-12
KR20190068468A (ko) 2019-06-18
KR102605122B1 (ko) 2023-11-24
US20190181120A1 (en) 2019-06-13
EP3495318A3 (en) 2019-08-21

Similar Documents

Publication Publication Date Title
US6210992B1 (en) Controlling packaging encapsulant leakage
US9252113B2 (en) No-exposed-pad ball grid array (BGA) packaging structures and method for manufacturing the same
US5652463A (en) Transfer modlded electronic package having a passage means
US6114192A (en) Method of manufacturing a semiconductor device having a ball grid array package structure using a supporting frame
JP5633210B2 (ja) 半導体装置
US7714455B2 (en) Semiconductor packages and methods of fabricating the same
CN102341899B (zh) 具有多种ic封装构造的无引线阵列塑料封装
CN110611027A (zh) 具有连续绝缘的电流传感器封装
CN101266962B (zh) 半导体器件及其制造方法
CN103295922B (zh) 半导体器件的制造方法和半导体器件
JP4614584B2 (ja) 混成集積回路装置およびその製造方法
CN107619020B (zh) 底部封装体暴露的裸片mems压力传感器集成电路封装体设计
JP2011243801A (ja) 半導体パッケージの製造装置及び製造方法
CN110010559A (zh) 具有空气腔体的半导体封装件
US9362194B2 (en) Semiconductor chip covered with sealing resin having a filler material
KR100829613B1 (ko) 반도체 칩 패키지 및 그 제조 방법
TWI438878B (zh) 半導體裝置及製造具有改良的散熱能力的半導體裝置之方法
JP4732138B2 (ja) 半導体装置及びその製造方法
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
TWI570855B (zh) 微電子封裝以及製造其之方法
JP4688647B2 (ja) 半導体装置とその製造方法
JP5758823B2 (ja) 電子部品の樹脂封止成形品の製造方法、圧縮成形用下金型及び樹脂封止装置
CN107579054A (zh) 用于半导体封装的连接芯片焊盘的引线框架
US20060270118A1 (en) Surface mount type semiconductor device and method of manufacturing the same
CN116940807A (zh) 用于芯片传感器的开放空腔式封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination