CN116940807A - 用于芯片传感器的开放空腔式封装件 - Google Patents

用于芯片传感器的开放空腔式封装件 Download PDF

Info

Publication number
CN116940807A
CN116940807A CN202280014797.3A CN202280014797A CN116940807A CN 116940807 A CN116940807 A CN 116940807A CN 202280014797 A CN202280014797 A CN 202280014797A CN 116940807 A CN116940807 A CN 116940807A
Authority
CN
China
Prior art keywords
interconnect substrate
die
interconnect
metal
aperture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280014797.3A
Other languages
English (en)
Inventor
恩斯特·格罗格·米尔纳
M·吕德斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN116940807A publication Critical patent/CN116940807A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting

Abstract

在所描述的示例中，器件(300)包括互连基板(308)，该互连基板具有穿过互连基板的孔口(310)。具有片上元件(322)的集成电路(IC)管芯(320)安装在互连基板上，其中片上元件与孔口对准并且面向孔口。IC管芯仅在互连基板的一侧上用塑封料(306)进行包覆模制，使得孔口保持没有塑封料以允许片上元件触及环境。

Description

用于芯片传感器的开放空腔式封装件
本申请涉及一种用于集成电路芯片的封装件，该封装件具有开放空腔以允许从周围环境触及芯片上的传感器。
背景技术
传感器元件位于芯片表面处或位于芯片主体内的集成电路(IC)芯片传感器(比如湿度传感器、气体传感器、pH传感器、光传感器、MEMS(微机电)传感器等)在封装件中需要开口，以允许待测量的物理/环境材料到达传感器。
例如可以在封装件中模制开放空腔的膜辅助模制(FAM)的技术需要难的且昂贵的设置以实现价格合理的解决方案。在封装件中提供有开口的陶瓷封装件对于许多应用来说价格十分高昂。
发明内容
在所描述的示例中，器件包括互连基板，该互连基板具有穿过互连基板的孔口。具有片上元件的集成电路(IC)管芯安装在互连基板上，其中片上元件与孔口对准并面向孔口。IC管芯仅在互连基板的一侧用塑封料进行包覆模制，使得孔口保持没有塑封料，以允许片上元件触及环境。
附图说明
图1是示例器件的等距视图，其中互连基板包括使片上传感器暴露于环境的孔口。
图2是示例膜辅助模制技术的截面视图。
图3是示例器件的截面视图，其中互连基板包括使片上传感器暴露出的孔口。
图4是另一示例器件的截面视图，其中互连基板包括使呈倒装芯片配置的片上传感器暴露出的孔口。
图5A至图5C是图示了示例互连基板中的孔口的制造的仰视图。
图6A至图6K图示了示例互连基板的制造。
图7是具有密封环的示例互连基板的仰视图。
图8A至图8G图示了具有使片上传感器暴露出的孔口的示例器件的组装和包封。
图9是示例互连基板的带的截面视图，图示了在分离之前的若干包封的器件。
图10是包括片上传感器的示例器件的示意图。
具体实施方式
在附图中，出于一致性，相似的元件由相似的附图标记指示。
多层可布线引线框架(RLF)互连基板(也称为“塑封互连基板”)是一种允许低成本封装件的封装技术。制造RLF互连基板不需要难的或昂贵的工具，这允许快速原型设计且容易产生封装件变体。多层功能为包封的封装件的引脚分配提供了灵活性。
RLF是一种互连基板，该互连基板使用一系列增材过程步骤来制造，以形成具有一个或多个导电层的互连基板，这一个或多个导电层被图案化为布线引线并覆盖有绝缘材料。集成电路(IC)管芯可以安装在互连基板上，然后RLF和IC管芯被包封以形成IC器件。
示例RLF互连基板被配置为产生孔口，该孔口从一个表面穿透互连基板到达相反表面。该孔口是在将包括传感器元件的IC管芯附接到互连基板之前形成的。在将IC管芯附接为使得传感器元件在孔口中暴露出之后，仅对芯片的背侧进行包覆模制。以这种方式，传感器元件暴露于环境，同时避免了比如直接在传感器元件表面上蚀刻等过程步骤。
图1是示例传感器器件100的等距视图，该传感器器件具有使片上传感器122暴露出的孔口110。在将IC管芯120附接到互连基板108之前，穿过互连基板108形成孔口110。孔口110从表面109穿透互连基板108到达安装有IC管芯120的相反表面(在该图中不可见)。在该示例中，引线框架耦合到互连基板108以提供一组封装件触点，如以104指示。用塑封料106仅对IC 120的背侧和互连基板108的背侧进行包覆模制，以形成传感器器件100。互连基板108的表面109保持没有塑封料。
在该示例中，传感器器件100安装在作为较大系统的一部分的印刷电路板(PCB)102上。PCB 102使用已知的或较新开发的PCB技术来制造。使用已知的或较新的技术(比如焊料回流)将传感器器件100耦合到键合焊盘并由此耦合到PCB102内的电路迹线。在另一示例中，可以使用另一种类型的系统基板来代替PCB 102，比如陶瓷基板、柔性膜基板等。
在该示例中，孔口110位于器件100的顶侧，以允许在器件100安装在PCB或其他类型的系统基板上之后，传感器元件122暴露于环境。
图2是示例膜辅助模制技术的截面视图。在该示例中，具有片上传感器元件204的IC管芯202被安装在引线框架管芯附接焊盘(DAP)206上并且通过键合线208耦合到引线207。然后使用下模具210和上模具212对IC管芯202和DAP 206进行包覆模制，通过端口216将塑封料注入下模具和上模具中以填充围绕IC管芯202和DAP 206的空间200，从而形成封装的传感器器件。在该示例中，不粘乙烯四氟乙烯(ETFE)薄膜214用作脱模剂。
上模具212的部分218被配置为几乎接触传感器元件204。ETFE薄膜214密封上模具218与片上传感器204之间的剩余空间。以这种方式，形成允许片上传感器204暴露于环境的孔口。
然而，使用FAM工艺制造传感器器件需要难的且昂贵的设置来产生所需的上模具和下模具。
图3是示例器件300的截面视图，其中互连基板308包括使位于IC管芯320上的片上传感器322暴露于环境的孔口310。示例器件300类似于示例器件100(图1)。
互连基板308包括若干层导电材料和绝缘材料，其中导电层被图案化以形成互连引线。在该示例中，层311和层313是被图案化为引线和接触焊盘的导电层。例如，引线315代表引线层311中的各个引线。接触焊盘316代表引线层311中的各个接触焊盘。在过孔层312中形成过孔，以连接在层311中的引线与层313中的引线之间。绝缘材料314放置在引线之间以使它们彼此绝缘。在该示例中，绝缘材料是味之素(AjinomotoTM)堆积膜(ABF)。下面将更详细地描述用于制造互连基板308的过程。
在互连基板308中制造孔口310，该孔口从互连基板308的顶表面延伸到互连基板308的相反底表面。孔口310的位置被选择为当IC管芯320耦合到互连基板308时孔口的位置与传感器元件322的位置对准。
在该示例中，IC管芯320具有形成在IC管芯320的每个键合焊盘上的铜柱。柱324代表这些铜柱。使用用于在硅管芯上形成柱的已知的或较新开发的技术来制造铜柱。通过将铜柱焊接到相应的引线，IC管芯320被耦合到互连基板；例如，使用已知的或较新开发的管芯附接技术将铜柱324焊接至互连引线315。
在该示例中，围绕传感器322的连续铜环325与比如铜柱324等铜柱一起制造在IC320上。铜环325被定位成与制造在互连基板308的层311中的铜环316对准。在使用已知的或较新开发的管芯附接技术将铜柱焊接到引线的同时，铜环325被焊接到铜环316。以这种方式，在传感器元件322周围的周边区域中在IC管芯与互连基板308的底表面之间形成密封件。这种密封件防止在用塑封料306对IC管芯320进行包覆模制时塑封料进入孔口310。
在该示例中，引线框架具有由引线框架触点304、305表示的一组引线框架触点。引线框架触点以与铜柱324类似的方式使用焊料耦合到互连基板308。在用塑封料306对器件300进行包覆模制之后，引线框架的支撑构件被修剪掉以留下引线框架触点304、305。这些引线框架触点允许器件300安装在PCB上，比如PCB 102(图1)，其中孔口310背离PCB。
IC管芯320仅在一侧被包覆模制以形成器件300的底部外表面307。互连基板308的顶表面309保持没有塑封料并且成为器件300的相反顶部外表面。以这种方式，孔口310保持没有塑封料。
图4是另一示例器件400的截面视图，其中互连基板408包括使位于IC管芯420中的片上传感器422暴露于环境的孔口410。在该示例中，IC管芯420以倒装芯片配置安装。互连基板408类似于互连基板308(图3)而具有导电材料和绝缘材料的层411-414，其中导电层被图案化以形成互连引线，比如互连引线415。
在互连基板408中制造孔口410，该孔口从互连基板408的顶表面延伸到互连基板408的相反底表面。孔口410的位置被选择为当IC管芯420耦合到互连基板408时孔口的位置与传感器元件422的位置对准。
在该示例中，IC管芯420具有形成在IC管芯420的每个键合焊盘上的铜柱。柱424代表这些铜柱。使用用于在硅管芯上形成柱的已知的或较新开发的技术来制造铜柱。通过将铜柱焊接至相应引线，IC管芯420被耦合到互连基板；例如，铜柱424被焊接到互连引线415。
在该示例中，在传感器元件422周围的周边区域中在IC管芯420与互连基板408的顶表面之间形成连续密封件430。在该示例中，密封件430是被安装为填充IC管芯420与互连基板408之间的间隙的低粘度环氧树脂底部填充物。例如，可以使用注射器来安装低粘度环氧树脂。低粘度环氧树脂将通过毛细管作用被吸入IC管芯420与互连基板408之间的间隙中。在固化后，这种密封件防止在用塑封料406对IC管芯420进行包覆模制时塑封料进入孔口410。
IC管芯420仅在一侧被包覆模制以形成器件400的顶部外表面407。互连基板408的底表面409保持没有塑封料并且成为器件400的相反底部外表面。以这种方式，孔口410保持没有塑封料。
在该示例中，一组触点(比如触点404、405)形成在层414中。引线层413中的和过孔层412中的过孔将触点404、405耦合到引线层411中的相应引线。触点404、405允许器件400安装在PCB上，比如PCB 102(图1)，其中孔口410面向PCB。在这种情况下，PCB中可能需要与允许传感器元件422暴露于环境的孔口410对准的孔。
图5A至图5C是图示了示例互连基板500中的孔口510的制造的仰视图。示例互连基板500类似于互连基板108(图1)、互连基板308(图3)、以及互连基板408(图4)。
图5A图示了一组铜接触焊盘，总体上以504、505指示，这些铜接触焊盘暴露在互连基板500的底表面上，可以用来将互连基板耦合到另一基板，比如PCB 102(如图1所图示的)。在该示例中，互连基板的绝缘层是用ABF制造的。
铜圆筒524被制造为互连基板500的每层上的铜环堆叠，如将参考图6A至图6K更详细地描述。虽然在该示例中被图示为圆环，但在其他示例中，闭合结构524可以具有其他形状，比如：椭圆形、方形、矩形等。残留元件526被铜圆筒524围绕。
图5B图示了在使用蚀刻工艺去除铜圆筒524以形成围绕残留元件526的空的圆筒形空间525之后的互连基板500。
图5C图示了在去除残留元件526以形成孔口510之后的互连基板500。
图6A至图6K图示了示例互连基板500(图5C)的制造，该示例互连基板类似于互连基板108(图1)、互连基板308(图3)、以及互连基板408(图4)。用于制造可布线引线互连基板的已知的或较新开发的技术可以用于制造互连基板。例如，参见“Molded InterconnectSubstate(MIS)Technology for Semiconductor Packages[用于半导体封装件的塑封互连基板(MIS)技术]”，Michael M.Liu，2020年。下面描述了制造互连基板的技术的简要描述。
图6A图示了其上制造有互连基板的金属载体602的截面视图。在该示例中，图示了用于单个器件的互连基板。可以制造一组互连基板并同时将其布置为基板带或基板片。在制造完整的器件之后，然后将基板分开。
图6B图示了金属层604，比如铜，该金属层被镀覆到金属载体602上，然后使用光刻工艺图案化并蚀刻以形成各种配置的一组水平互连引线，从而提供互连部和键合焊盘，以用于耦合到例如IC上的键合焊盘。在该示例中，设置闭合环524-1以开始孔口的轮廓。
图6C图示了第二金属层606，比如铜，该第二金属层被镀覆、图案化和蚀刻，以形成用于制造竖直互连部的一组竖直过孔。对于单层互连部，过孔可以用于外部接触。对于多层互连部，过孔可以将第一互连层上的互连引线连接到第二互连层上的相应互连引线。在该示例中，第二闭合环524-2被制造在第一环524-1的顶部。
图6D图示了形成在第一互连层604和过孔层606上的绝缘层608。在该示例中，绝缘层608是ABF。在另一示例中，绝缘层608可以是例如环氧树脂塑封料。
图6E图示了通过研磨绝缘层608产生的平坦化顶表面610。以这种方式，过孔的顶部和环524-2的顶部暴露出。
图6F图示了第二互连层614，比如铜，该第二互连层被镀覆到平坦化表面610上，然后使用光刻工艺图案化并蚀刻以形成各种配置的第二组水平互连引线。互连层614中的互连引线可以连接至过孔层606中的过孔的顶部。在该示例中，第三闭合环524-3被制造在第二环524-2的顶部。
图6G图示了第二金属层606，比如铜，该第二金属层被镀覆、图案化和蚀刻，以形成用于制造竖直互连部的一组竖直过孔。这些过孔可以用于外部接触。在该示例中，第四闭合环524-4被制造在第三环524-3的顶部。
图6H图示了形成在第二互连层614和过孔层616上的第二绝缘层618。在该示例中，绝缘层618是ABF。在另一示例中，绝缘层可以是例如环氧树脂塑封料。
图6I图示了通过研磨绝缘层618产生的平坦化顶表面620。以这种方式，过孔的顶部暴露出。同样，圆筒524的顶部暴露出。圆筒524包括环524-1、524-2、524-3、524-4并且环绕残留元件526。
图6J图示了在使用蚀刻工艺去除铜圆筒524之后围绕残留元件526的空的圆筒形空间525。在表面620上产生蚀刻掩模，然后进行图案化以刚好暴露出金属圆筒524的顶部。然后通过完整的金属蚀刻工艺去除金属圆筒524。
图6K图示了与平坦化顶表面620相反的平坦化底表面622。底表面622通过以下方式形成：将此时在模制/堆积的互连基板下方的载体602的主体蚀刻或研磨掉，以暴露出水平互连部和管芯附接焊盘。暴露出的管芯附接焊盘可以提供有表面抛光，比如NiPdAu、Cu+OSP、和/或预镀引线框架(PPF)配置。一旦载体602被移除，残留元件526就自由了并被移除，以显露延伸穿过上表面620和底表面622的孔口510。
以这种方式，制造了具有两个相反平面表面的两层互连基板。使用相同的过程步骤，在互连基板中制造孔口510。在其他示例中，可以以类似的方式制造附加互连层。在另一示例中，可以以类似的方式制造单层互连基板。
图7是示例互连基板308(图3)的仰视图，其更详细地图示了连续密封环316(见图3)。密封环316被图案化并蚀刻在互连基板308的第一互连层311中。如图3所描述，密封环316被配置为与制造在IC上的匹配铜环(比如IC 320(图3)上的铜环325(图3))对准。在该示例中，铜环316和铜环325(图3)为圆形形状。在另一示例中，可以制造不同的形状，比如椭圆形、方形、矩形等。
图8A至图8G图示了示例器件800的组装和包封，该示例器件具有使片上传感器822暴露出的孔口810。在该示例中，互连基板808类似于互连基板408(图4)。互连基板包括在每个周边侧上的区域840，该区域被蚀刻以产生凹部，然后用导电材料(比如金)镀覆该凹部，以为每个接触焊盘产生焊料可润湿的侧面区域。
图8A是包括如图6A至图6K所图示制造的孔口810的示例互连基板808的截面视图，并且图8B是该示例互连基板的等距视图。
图8C是具有片上传感器822的示例IC管芯820的截面视图。IC管芯820包括凸起铜柱824，这些凸起铜柱顶部具有焊膏以有助于将IC 820焊接到互连基板808。
图8D是示例IC 820在使用已知的或较新开发的技术焊接到示例互连基板808之后的截面视图，并且图8E是示例IC的等距视图。
在该示例中，密封料的连续密封件830安装在IC 820的传感器元件822周围的周边区域中、在IC 820的底表面与互连808的顶表面之间。在该示例中，密封件830是被安装为填充IC管芯820与互连基板808之间的间隙的低粘度环氧树脂底部填充物。该密封件防止在用塑封料806对IC管芯820进行包覆模制时塑封料进入孔口810。
图8F是完成的示例传感器器件800的截面视图，并且图8G是该示例传感器器件的等距视图。塑封料806仅包覆模制在IC管芯820的顶侧以及互连基板808的顶表面的多个部分上。塑封料806形成传感器器件800的顶表面，而互连基板808的底表面形成传感器器件800的相反底表面。围绕IC管芯820的传感器元件822周围的周边区域的连续密封件830防止塑封料806在包覆模制过程期间进入孔口810。以这种方式，在执行包覆模制之后，孔口810穿透器件800的外表面。
以这种方式，传感器器件被制造为四方扁平无引线(QFN)封装件，其中IC管芯以倒装芯片配置安装，该配置具有用于传感器元件的面向下的孔口。在该示例中，如果传感器器件安装在PCB上，则将在PCB中提供孔，以为片上传感器提供到传感器器件周围环境的通路。
在另一示例中，可以使用类似的工艺来用辅助引线框架(比如具有触点304、305的引线框架(图3))将具有面向上的配置的片上传感器元件的IC管芯进行封装。
图9是示例互连基板的带908的截面视图，其图示了分离之前的若干包封的器件9001、9002、9003。在该示例中，使用已知的或较新开发的管芯附接技术将单独的IC管芯820安装到互连基板带908。
在该示例中，密封料的连续密封件830被安装在每个IC 820的传感器元件822周围的周边区域中、在IC 820的底表面与互连带908的顶表面之间。在该示例中，密封件是被安装为填充每个IC管芯820与互连基板908之间的间隙的低粘度环氧树脂底部填充物。该密封件防止在用塑封料806对IC管芯820进行包覆模制时塑封料进入孔口810。
然后用塑封料906对整个带进行包覆模制。由于每个IC管芯820的周边区域中的密封件，孔口区域810保持没有塑封料。
在包覆模制之后，然后通过锯切或通过其他已知的或较新开发的分离技术来将带进行分离。
图10是包括片上传感器的示例传感器器件1000的示意图。在该示例中，传感器器件1000包括片上相对湿度(RH)传感器1022和片上温度传感器。相对湿度传感器1022需要通过传感器器件封装件中的孔口而暴露于环境。经由互连基板(比如示例互连基板308(图3)或互连基板408(图4))来提供孔口。在该示例中，模数转换器(ADC)1051将来自RH传感器1022和温度传感器1023的模拟信号样本转换为数字数据样本，然后逻辑1052将这些数字数据样本存储在本地寄存器中。在该示例中，内部集成电路(I2C)接口被配置为允许耦合到器件1000的接触焊盘的外部器件访问传感器数据样本。
其他实施例
在所描述的示例中，传感器器件具有IC管芯，通过使用环氧树脂底部填充物填充IC管芯与互连基板之间的间隙，该IC管芯被密封到互连基板。在另一描述的示例中，形成在IC管芯上的环被用于密封IC管芯与互连基板之间的间隙。在各自情况下，IC管芯以倒装芯片配置安装，其中传感器元件面向下。任一密封配置可以与辅助引线框架一起使用，使得传感器元件可以在包封的封装件中面向上。
在所描述的示例中，传感器器件设置有允许片上传感器触及周围环境的圆孔口。在其他示例中，孔口可以是不同的形状，比如椭圆形、方形、矩形等。
在所描述的示例中，孔口由闭合金属形状件(closed metallic shape)限定，该闭合金属形状件具有填充有电介质的中心芯。在蚀刻掉闭合金属形状件之后，电介质芯被去除。在另一示例中，闭合金属形状件可以是固体金属，使得在金属形状件被蚀刻掉之后，孔口显露出。
在所描述的示例中，描述了具有片上传感器元件的IC管芯。在其他示例中，IC管芯具有必须与芯片封装件外部的环境交互的片上致动器元件或其他类型的片上元件。例如，这样的片上元件可以是超声换能器、激光发射器、微机电(MEMS)致动器、变形镜等。
在所描述的示例中，互连基板是RLF(也称为模制互连基板)，其使用一系列增材处理步骤来制造以形成具有一个或多个导电层的互连基板，这一个或多个导电层被图案化为布线引线并覆盖有绝缘材料。在另一示例中，可以使用其他已知的或较新开发的技术来制造互连基板，比如多层陶瓷互连基板、硅基互连基板等。
在所描述的示例中，使用镀铜材料和ABF绝缘材料来制造互连基板。在其他示例中，可以使用导电材料和绝缘材料的不同组合。例如，可以使用环氧树脂绝缘材料。
在所描述的示例中，使用与形成互连引线相同的过程步骤在示例互连基板中形成孔口。在另一示例中，在示例基板完成之后，可以通过机加工(比如通过钻孔、激光切割、冲压等)出孔在示例基板中形成孔口。
在所描述的示例中，互连基板的表面被磨平以形成平面表面。在另一示例中，只要表面足够平坦而允许围绕孔口的周边形成连续的密封件来防止塑封料在包覆模制过程期间进入孔口，就可以不需要研磨。
在所描述的示例中，形成四方扁平无引线封装件。在其他示例中，可以形成各种类型的封装件，其中用于片上传感器元件的孔口穿透形成封装件外表面的互连基板，比如四方扁平封装件、双扁平封装件、双扁平无引线封装件、双列直插封装件等。
在本说明书中，术语“耦合”及其派生词意指间接、直接、光学、和/或无线电连接。因此，如果第一器件耦合到第二器件，则该连接可以是通过直接电连接、通过经由其他器件和连接的间接电连接、通过光信号连接等。
在权利要求的范围内，对所描述的实施例进行修改是可能的，并且其他实施例也是可能的。

Claims (20)

1.一种器件，包括：
互连基板，所述互连基板具有第一表面和相反的第二表面，所述互连基板具有延伸穿过所述第一表面和所述第二表面的孔口；
集成电路(IC)管芯，所述集成电路(IC)管芯具有第一侧和相反的第二侧，所述IC在所述IC的第一侧上具有被周边区域围绕的片上元件，所述IC管芯的第一侧耦合到所述互连基板的第二表面，所述片上元件在所述孔口中暴露出；
包封材料，所述包封材料覆盖所述IC管芯的第二侧、以及所述互连基板的第二表面的一部分，所述包封材料具有暴露表面；并且
所述器件具有第一表面和相反的第二表面，所述器件的第一表面是所述互连基板的第一表面，并且所述器件的第二表面是所述包封材料的暴露表面的一部分，使得所述孔口穿透所述器件的第一表面。
2.如权利要求1所述的器件，进一步包括密封材料，所述密封材料在所述片上元件周围的周边区域中、在所述IC管芯的第一表面与所述互连基板的第二表面之间。
3.如权利要求2所述的器件，其中，所述密封材料为金属环。
4.如权利要求2所述的器件，其中，所述密封材料为固化的环氧树脂。
5.如权利要求1所述的器件，进一步包括引线框架触点，每个引线框架触点具有第一表面和相反的第二表面，所述引线框架触点的第一表面耦合到所述互连基板的第二表面，其中，所述引线框架触点的第二表面是所述器件的第二表面的一部分。
6.如权利要求5所述的器件，进一步包括密封材料，所述密封材料在所述片上元件的周边区域中、在所述IC管芯的第一表面与所述互连基板的第二表面之间。
7.如权利要求1所述的器件，其中，所述片上元件是片上传感器元件。
8.如权利要求1所述的器件，其中，所述片上元件是片上致动器元件。
9.如权利要求6所述的器件，其中，所述器件是四方扁平无引线(QFN)封装件，并且其中，所述孔口穿透所述QFN封装件的顶表面。
10.如权利要求1所述的器件，其中，所述互连基板的第一表面和所述互连基板的第二表面为平面表面。
11.一种制造器件的方法，所述方法包括：
制造具有第一表面和相反的第二表面的互连基板，所述互连基板在所述第二表面上具有接触焊盘；
在所述互连基板中形成延伸穿过所述第一表面和所述第二表面的孔口；
将集成电路(IC)管芯安装在所述互连基板的第二表面上，使得所述IC管芯上的片上元件在所述孔口中暴露出，并且所述IC管芯上的键合焊盘耦合到所述互连基板的第二表面上的接触焊盘的一部分；
将所述IC管芯的片上元件周围的周边区域密封到所述互连基板的第二表面；以及
用塑封料对所述IC管芯、以及所述互连基板的第二表面的一部分进行包覆模制，同时保持所述互连基板的第一表面和所述孔口没有所述塑封料。
12.如权利要求11所述的方法，其中，制造互连基板包括：
在支撑基板上蚀刻第一层金属，以形成具有接触焊盘的引线、以及第一闭合结构；
蚀刻覆盖所述第一层金属的第二层金属，以形成过孔和第二闭合结构，其中，所述第二闭合结构与所述第一闭合结构对准以形成金属闭合结构；
用绝缘材料覆盖所述第一层金属和所述第二层金属；
通过去除所述绝缘材料的一部分而产生所述互连基板的第一表面；以及
通过去除所述支撑基板以暴露出所述接触焊盘的表面以及所述绝缘材料的一部分的与所述互连基板的第一表面相反的表面而产生所述互连基板的第二表面。
13.如权利要求12所述的方法，其中，形成孔口包括：
在所述互连基板的第一表面上产生暴露出所述金属闭合结构的一部分的蚀刻掩模；
将所述金属闭合结构完全蚀刻掉以产生围绕残留元件的闭合空间；以及
去除所述残留元件。
14.如权利要求11所述的方法，其中，形成孔口包括穿过所述互连基板机加工出孔。
15.如权利要求11所述的方法，其中，将所述IC管芯的周边区域密封到所述第二表面包括在所述IC管芯的周边区域与所述互连基板的第二表面之间插入底部填充材料。
16.如权利要求11所述的方法，其中，将所述IC管芯的周边区域密封到所述第二表面包括将所述IC管芯上的闭合金属环焊接到所述互连基板。
17.如权利要求11所述的方法，进一步包括：
在用所述塑封料对所述IC管芯进行包覆模制之前，将引线框架上的引线框架触点耦合到所述互连基板上的接触焊盘的另一部分；以及
在对所述IC管芯、所述引线框架、以及所述互连基板的第一表面的一部分进行包覆模制之后将所述引线框架触点的表面暴露出。
18.如权利要求11所述的方法，其中，并行地制造和包覆模制多个互连基板以形成多个器件，所述方法进一步包括在对所述多个器件进行包覆模制之后将所述多个器件分开。
19.一种制造器件的方法，所述方法包括：
在支撑基板上蚀刻第一层金属，以形成具有接触焊盘的引线、以及第一闭合结构；
蚀刻覆盖所述第一层金属的第二层金属，以形成过孔和第二闭合结构，其中，所述第二闭合结构与所述第一闭合结构对准以形成金属闭合结构；
用绝缘材料覆盖所述第一层金属和所述第二层金属；
通过去除所述绝缘材料的一部分而产生互连基板的第一表面；
在所述互连基板的第一表面上产生暴露出所述金属闭合结构的一部分的蚀刻掩模；
将所述金属闭合结构完全蚀刻掉以产生围绕残留元件的闭合空间；
通过去除所述支撑基板以暴露出所述接触焊盘的表面以及所述绝缘材料的一部分的与所述互连基板的第一表面相反的表面而产生所述互连基板的第二表面；以及
去除所述残留元件以形成孔口，所述孔口从所述第一表面穿过所述互连基板延伸到所述相反的第二表面。
20.如权利要求19所述的方法，进一步包括：
将集成电路(IC)管芯安装在所述互连基板的第二表面上，使得所述IC管芯上的片上元件在所述孔口中暴露出，并且所述IC管芯上的键合焊盘耦合到所述互连基板的第二表面上的接触焊盘的一部分；
将所述IC管芯的片上元件周围的周边区域密封到所述互连基板的第二表面；以及
用塑封料对所述IC管芯、以及所述互连基板的第二表面的一部分进行包覆模制，同时保持所述互连基板的第一表面和所述孔口没有所述塑封料。
CN202280014797.3A 2021-02-23 2022-02-18 用于芯片传感器的开放空腔式封装件 Pending CN116940807A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202163152375P 2021-02-23 2021-02-23
US63/152,375 2021-02-23
US17/363,200 2021-06-30
US17/363,200 US20220270960A1 (en) 2021-02-23 2021-06-30 Open-Cavity Package for Chip Sensor
PCT/US2022/016891 WO2022182575A1 (en) 2021-02-23 2022-02-18 Open-cavity package for chip sensor

Publications (1)

Publication Number Publication Date
CN116940807A true CN116940807A (zh) 2023-10-24

Family

ID=82899862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280014797.3A Pending CN116940807A (zh) 2021-02-23 2022-02-18 用于芯片传感器的开放空腔式封装件

Country Status (5)

Country Link
US (1) US20220270960A1 (zh)
EP (1) EP4298404A1 (zh)
JP (1) JP2024507541A (zh)
CN (1) CN116940807A (zh)
WO (1) WO2022182575A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191333A1 (en) * 2007-02-08 2008-08-14 Advanced Chip Engineering Technology Inc. Image sensor package with die receiving opening and method of the same
WO2018006738A1 (zh) * 2016-07-04 2018-01-11 苏州晶方半导体科技股份有限公司 封装结构以及封装方法
EP3396329A1 (en) * 2017-04-28 2018-10-31 Sensirion AG Sensor package

Also Published As

Publication number Publication date
JP2024507541A (ja) 2024-02-20
WO2022182575A1 (en) 2022-09-01
EP4298404A1 (en) 2024-01-03
US20220270960A1 (en) 2022-08-25

Similar Documents

Publication Publication Date Title
US5962810A (en) Integrated circuit package employing a transparent encapsulant
US6696752B2 (en) Encapsulated semiconductor device with flash-proof structure
CN101546718B (zh) 半导体装置封装和制造半导体装置封装的方法
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
KR19980042617A (ko) 웨이퍼 레벨 패키징
KR20030051222A (ko) 반도체 장치 및 그 제조 방법
JP4919103B2 (ja) ランドグリッドアレイ半導体装置パッケージ、同パッケージを含む組み立て体、および製造方法
US11355423B2 (en) Bottom package exposed die MEMS pressure sensor integrated circuit package design
US9129975B2 (en) Method of forming a thin substrate chip scale package device and structure
US11139233B2 (en) Cavity wall structure for semiconductor packaging
TW201703161A (zh) 製造具有多層囊封的傳導基板的半導體封裝的方法及結構
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
KR20190068468A (ko) 공기 캐비티를 갖는 반도체 패키지
US8415793B2 (en) Wafer and substructure for use in manufacturing electronic component packages
US20220270960A1 (en) Open-Cavity Package for Chip Sensor
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
TW202226464A (zh) 具有堆疊被動組件的多層半導體封裝
CN112670252A (zh) 具有分离的衬底区段的封装体
CN111003682A (zh) 电子封装件及其制法
CN215731589U (zh) 无带引线框封装件和集成电路封装件
CN215680676U (zh) 半导体器件封装及电子设备
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법
KR100337456B1 (ko) 반도체패키지용 프레임 및 이를 이용한 반도체패키지의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination