TWI416686B - 微機電之承載件及其製法 - Google Patents

微機電之承載件及其製法 Download PDF

Info

Publication number
TWI416686B
TWI416686B TW099126229A TW99126229A TWI416686B TW I416686 B TWI416686 B TW I416686B TW 099126229 A TW099126229 A TW 099126229A TW 99126229 A TW99126229 A TW 99126229A TW I416686 B TWI416686 B TW I416686B
Authority
TW
Taiwan
Prior art keywords
layer
carrier
metal layer
hole
microelectromechanical
Prior art date
Application number
TW099126229A
Other languages
English (en)
Other versions
TW201208026A (en
Inventor
Kun Chen Tsai
Original Assignee
Unimicron Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unimicron Technology Corp filed Critical Unimicron Technology Corp
Priority to TW099126229A priority Critical patent/TWI416686B/zh
Priority to US13/198,029 priority patent/US20120032282A1/en
Publication of TW201208026A publication Critical patent/TW201208026A/zh
Application granted granted Critical
Publication of TWI416686B publication Critical patent/TWI416686B/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0064—Packages or encapsulation for protecting against electromagnetic or electrostatic interferences
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Description

微機電之承載件及其製法
　　本發明係有關於一種承載件及其製法，尤指一種微機電之承載件及其製法。
　　目前微機電裝置例如擴音器(microphone)廣泛地應用於行動通訊設備、音訊裝置等，且為保護該微機電裝置，而必須以覆蓋構件罩設在該微機電裝置上，以防止該微機電裝置外露而受損。
　　請參閱第1A至1E圖，係為習知覆蓋構件1罩設在微機電裝置上之製法的剖視示意圖。
　　如第1A圖所示，首先，提供一具有至少一貫穿之穿孔100之核心板10，且該核心板10之一表面形成有黏著層12。
　　如第1B圖所示，藉由該黏著層12以結合一承載層13，並藉由該承載層13封住該穿孔100之一端。
　　如第1C圖所示，於該核心板10、穿孔100之孔壁、穿孔100中之承載層13上形成導電層14以電鍍形成屏蔽金屬層15。
　　如第1D圖所示，形成貫穿該承載層13、導電層14及屏蔽金屬層15之音孔130，且於該屏蔽金屬層15上形成表面處理層16，以完成覆蓋構件1。
　　如第1E圖所示，提供一具有打線墊110之電路板11，於該電路板11上接置微機電元件(MEMS)31及專用積體電路晶片(ASIC)32，且該微機電元件31藉由導線33電性連接該專用積體電路晶片32及打線墊110；再將該覆蓋構件1設於該電路板11上以罩設該微機電元件31及該專用積體電路晶片32。
　　惟，習知覆蓋構件1上僅具有該屏蔽金屬層15，而未具有其他功能性之金屬層，故僅能用作罩設微機電元件31及專用積體電路晶片32之用，以致於該微機電元件31及專用積體電路晶片32均需設於該電路板11再藉由該覆蓋構件1進行罩設，導致整體結構之高度增加，不利於電子產品之薄化。
　　再者，由於該微機電元件31需設於該電路板11，導致該覆蓋構件1之音孔130與該微機電元件31之間形成一空間S，以致於該微機電元件31接收訊號之路徑較長，因而降低訊號之穩定度及傳輸速度。
　　因此，如何避免且克服習知技術中之問題，實已成目前亟欲解決的課題。
　　鑑於上述習知技術之種種缺失，本發明之主要目的係在提供一種微機電之承載件及其製法，能利於電子產品之薄化。
　　為達上述及其他目的，本發明揭露一種微機電之承載件，係包括：核心板，係具有相對應之第一表面及第二表面，於該第一表面具有線路層，且該線路層具有電性接觸墊，並且該核心板具有至少一貫穿該第一及第二表面之穿孔；承載層，係設於該核心板之第二表面，並封住該穿孔之一端，且該承載層位於該穿孔中之表面上設有圖案化金屬層；防焊層，係設於該核心板之第一表面及該線路層上，且該防焊層中形成複數開孔，以令該電性接觸墊露出於該些開孔；以及屏蔽金屬層，係設於該穿孔之孔壁、穿孔中之承載層及圖案化金屬層上。
　　本發明復提供一種微機電之承載件之製法，係包括：提供一核心板，該核心板具有相對應之第一表面及第二表面，且於該第一表面具有線路層；於該核心板中形成至少一貫穿該第一及第二表面之穿孔；於該核心板之第二表面上結合一承載層，以藉該承載層封住該穿孔之一端，且該承載層位於該穿孔中之表面上設有圖案化金屬層；於該核心板之第一表面及該線路層上形成防焊層，且該防焊層中形成複數開孔，以令該線路層之部分表面露出於該些開孔，俾供作為電性接觸墊；以及於該穿孔之孔壁、穿孔中之承載層及圖案化金屬層上形成屏蔽金屬層。
　　前述之製法中，形成該屏蔽金屬層之製法，係包括；於該防焊層、電性接觸墊、穿孔之壁、穿孔中之承載層及圖案化金屬層上形成導電層；於該導電層上形成阻層，且於該阻層中形成開口區，以令該穿孔之孔壁、穿孔中之承載層及圖案化金屬層上之導電層露出於該開口區；於該露出之導電層上形成該屏蔽金屬層；以及移除該阻層及其所覆蓋之導電層。
　　前述之承載件及其製法中，該電性接觸墊係分為打線墊及植球墊。
　　前述之承載件及其製法，復包括於該核心板之第二表面上形成黏著層，以結合該承載層。
　　前述之承載件及其製法，該承載層復具有結合金屬層，係結合至該核心板之第二表面上。該結合金屬層復可延伸至該穿孔中之承載層表面上。
　　前述之承載件及其製法，復包括於該電性接觸墊及屏蔽金屬層上形成表面處理層，且形成該表面處理層之材料係選自由化學鍍鎳/金、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)及有機保焊劑(OSP)所組成之群組中之其中一者。
　　由上可知，本發明微機電之承載件及其製法，藉由於該承載層上形成圖案化金屬層，以將微機電元件及專用積體電路晶片設於該圖案化金屬層及承載層上，相較於習知技術，本發明無需再使用電路板，有效降低整體結構之高度，以利於電子產品之薄化。
　　再者，由於該微機電元件設於該圖案化金屬層上，使該音孔位於該微機電元件之下方，可縮短該微機電元件接收訊號之路徑，以有效提升訊號之穩定度及傳輸速度。
　　以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
　　請參閱第2A至2I圖，係為本發明所揭露之一種微機電之承載件之製法。
　　如第2A圖所示，首先，提供一核心板20，該核心板20具有相對應之第一表面20a及第二表面20b，且於該第一表面20a具有線路層21。
　　如第2B圖所示，於該核心板20之第二表面20b上形成黏著層22。
　　如第2C圖所示，於該核心板20及黏著層22中形成至少一貫穿該黏著層22、第一表面20a及第二表面20b之穿孔200。
　　如第2D圖所示，於該核心板20之第二表面20b上藉由該黏著層22結合一承載層23，以令該承載層23封住該穿孔200之一端，且該承載層23位於該穿孔200中之表面上設有圖案化金屬層231。
　　如第2D’圖所示，於該承載層23上製作該圖案化金屬層231之同時，ㄧ併形成結合金屬層232，以令該核心板20之第二表面20b上藉由該黏著層22結合至該承載層23之結合金屬層232。
　　如第2D”圖所示，於另ㄧ實施例中，製作該結合金屬層232’可延伸至該穿孔200中之承載層23表面上，且形成有不同之圖案化金屬層231”。
　　如第2E及2E’圖所示，於該核心板20之第一表面20a及該線路層21上形成防焊層24，且該防焊層24中形成複數開孔240，以令該線路層21之部分表面露出於該些開孔240，俾供作為電性接觸墊210；其中，該些電性接觸墊210係分為打線墊210a及植球墊210b。
　　再者，如第2E”圖所示，該承載層23上亦可設有環形之圖案化金屬層231’。然，有關圖案化金屬層之樣式並無特別限制，可依需求作設計。
　　如第2F圖所示，於該防焊層24、電性接觸墊210、穿孔200之孔壁、穿孔200中之承載層23及圖案化金屬層231上形成導電層25。
　　如第2G圖所示，於該導電層25上形成阻層26，且於該阻層26中形成開口區260，以令該穿孔200之孔壁、穿孔200中之承載層23及圖案化金屬層231上之導電層25露出於該開口區260；再於該露出之導電層25上形成屏蔽金屬層27。
　　如第2H圖所示，移除該阻層26及其所覆蓋之導電層25，以露出該防焊層24及該些電性接觸墊210。
　　如第2I圖所示，於該電性接觸墊210及屏蔽金屬層27上形成表面處理層28，其中，形成該表面處理層28之材料係選自由化學鍍鎳/金、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)及有機保焊劑 (OSP)所組成之群組中之其中一者。
　　再者，如第2I’圖所示，係以第2D’圖之結構接續製程所形成之結構。又如第2I”圖所示，係以第2D”圖之結構接續製程所形成之結構。
　　另外，可於該承載層23上形成貫穿之音孔230，以利於該承載件作多功能之運用。
　　請參閱第3圖，係應用如第2I圖之承載件，可於該植球墊210b上接置焊球30，且於該穿孔200中之圖案化金屬層231上方接置微機電元件(MEMS)31，該微機電元件31藉由導線33電性連接該打線墊210a。又可於該穿孔200中之承載層23上方接置例如為專用積體電路晶片(ASIC)32之半導體元件，且該專用積體電路晶片(ASIC)32藉由導線33電性連接該微機電元件31及打線墊210a，俾形成一承載結構。
　　請參閱第3’圖，亦可應用第2E”圖之圖案化金屬層231’作後續製程以形成承載件，再應用該承載件，以於該穿孔200中之圖案化金屬層231’上方接置音控式之微機電元件31’，俾形成一承載結構。
　　請參閱第3”圖，或應用如第2I”圖之承載件，以於該穿孔200中之圖案化金屬層231”上方接置音控式之微機電元件31”，俾形成一承載結構。
　　本發明承載件上不僅具有該屏蔽金屬層27，且具有該圖案化金屬層231,231’,231”，故能將該微機電元件31及專用積體電路晶片32設於該圖案化金屬層231,231’,231”及承載層23上，因而無需如習知技術使用電路板，有效降低整體結構之高度，以利於電子產品之薄化。
　　再者，由於該微機電元件31設於該圖案化金屬層231,231’,231”上，使該音孔230位於該微機電元件31之下方，可縮短該微機電元件31接收訊號之路徑，以有效提升訊號之穩定度及傳輸速度。
　　本發明復提供一種微機電之承載件，係包括：核心板20，係具有相對應之第一表面20a及第二表面20b，於該第一表面20a具有線路層21，且該線路層21具有電性接觸墊210，並且該核心板20具有至少一貫穿該第一表面20a及第二表面20b之穿孔200； 承載層23，係設於該核心板20之第二表面20b，並封住該穿孔200之一端，且該承載層23位於該穿孔200中之表面上設有圖案化金屬層231；防焊層24，係設於該核心板20之第一表面20a及該線路層21上，且該防焊層24中形成複數開孔240，以令各該電性接觸墊210露出於各該開孔240；以及屏蔽金屬層27，係設於該穿孔200之孔壁、穿孔200中之承載層23及圖案化金屬層231上。
　　所述之電性接觸墊210係分為打線墊210a及植球墊210b。
　　所述之承載件復包括黏著層22，係設於該核心板20之第二表面20b與承載層23之間。
　　所述之承載層23復具有結合金屬層232，係結合至該核心板20之第二表面20b上。
　　依上述之承載件復包括表面處理層28，係設於該電性接觸墊210及屏蔽金屬層27上，其中，形成該表面處理層28之材料係選自由化學鍍鎳/金、化鎳浸金(ENIG)、化鎳鈀浸金(ENEPIG)、化學鍍錫(Immersion Tin)及有機保焊劑 (OSP)所組成之群組中之其中一者。
　　綜上所述，本發明微機電之承載件及其製法，藉由於該承載層上形成圖案化金屬層，以將微機電元件及專用積體電路晶片設於該圖案化金屬層及承載層上，而無需使用電路板，有效降低整體結構之高度，以利於電子產品之薄化。
　　再者，由於該微機電元件設於該圖案化金屬層上，使該音孔位於該微機電元件之下方，可縮短該微機電元件接收訊號之路徑，以有效提升訊號之穩定度及傳輸速度。
　　上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
1‧‧‧覆蓋構件
10,20‧‧‧核心板
100,200‧‧‧穿孔
11‧‧‧電路板
110‧‧‧打線墊
12,22‧‧‧黏著層
13,23‧‧‧承載層
130,230‧‧‧音孔
14,25‧‧‧導電層
15,27‧‧‧屏蔽金屬層
16,28‧‧‧表面處理層
20a‧‧‧第一表面
20b‧‧‧第二表面
21‧‧‧線路層
210‧‧‧電性接觸墊
210a‧‧‧打線墊
210b‧‧‧植球墊
231,231’,231”‧‧‧圖案化金屬層
232,232’‧‧‧結合金屬層
24‧‧‧防焊層
240‧‧‧開孔
26‧‧‧阻層
260‧‧‧開口區
30‧‧‧焊球
31,31’,31”‧‧‧微機電元件晶片
32‧‧‧專用積體電路
33‧‧‧導線
S‧‧‧空間
第1A至1E圖係為習知覆蓋構件罩設在微機電裝置上之製法之剖視示意圖；第2A至2I圖係為本發明微機電之承載件及其製法之剖視示意圖；第2D’及2D”圖係分別為第2D圖之不同實施例；第2E’圖係為第2E圖之上視圖，第2E”圖係為第2E’圖之另一實施例；第2I’及2I”圖係分別為第2I圖之不同實施例；以及第3、3’及3”圖係為本發明微機電之承載件接置微機電元件及半導體元件之不同應用例之剖視示意圖。
20‧‧‧核心板
20a‧‧‧第一表面
20b‧‧‧第二表面
200‧‧‧穿孔
21‧‧‧線路層
210‧‧‧電性接觸墊
210a‧‧‧打線墊
210b‧‧‧植球墊
22‧‧‧黏著層
23‧‧‧承載層
231‧‧‧圖案化金屬層
24‧‧‧防焊層
240‧‧‧開孔
25‧‧‧導電層
27‧‧‧屏蔽金屬層

Claims (13)

  1. 一種微機電之承載件，係包括：核心板，係具有相對應之第一表面及第二表面，於該第一表面具有線路層，且該線路層具有電性接觸墊，並且該核心板具有至少一貫穿該第一及第二表面之穿孔，且該穿孔係用以收納微機電元件(MEMS)或半導體元件；承載層，係設於該核心板之第二表面，並封住該穿孔之一端，且該承載層位於該穿孔中之表面上設有圖案化金屬層；防焊層，係設於該核心板之第一表面及該線路層上，且該防焊層中形成複數開孔，以令該電性接觸墊露出於該些開孔；以及屏蔽金屬層，係設於該穿孔之孔壁、穿孔中之承載層及圖案化金屬層上。
  2. 如申請專利範圍第1項所述之微機電之承載件，其中，該電性接觸墊係分為打線墊及植球墊。
  3. 如申請專利範圍第1項所述之微機電之承載件，復包括黏著層，係設於該核心板之第二表面與承載層之間。
  4. 如申請專利範圍第1項所述之微機電之承載件，其中，該承載層復具有結合金屬層，係結合至該核心板之第二表面上。
  5. 如申請專利範圍第4項所述之微機電之承載件，其中，該結合金屬層延伸至該穿孔中之承載層表面上。
  6. 如申請專利範圍第1項所述之微機電之承載件，復包括表面處理層，係設於該電性接觸墊及屏蔽金屬層上。
  7. 一種微機電之承載件之製法，係包括： 提供一核心板，該核心板具有相對應之第一表面及第二表面，且於該第一表面具有線路層；於該核心板中形成至少一貫穿該第一及第二表面之穿孔，且該穿孔係用以收納微機電元件(MEMS)或半導體元件；於該核心板之第二表面上結合一承載層，以藉該承載層封住該穿孔之一端，且該承載層位於該穿孔中之表面上設有圖案化金屬層；於該核心板之第一表面及該線路層上形成防焊層，且該防焊層中形成複數開孔，以令該線路層之部分表面露出於該些開孔，俾供作為電性接觸墊；以及於該穿孔之孔壁、穿孔中之承載層及圖案化金屬層上形成屏蔽金屬層。
  8. 如申請專利範圍第7項所述之微機電之承載件之製法，其中，該電性接觸墊係分為打線墊及植球墊。
  9. 如申請專利範圍第7項所述之微機電之承載件之製法，復包括於該核心板之第二表面上形成黏著層，以結合該承載層。
  10. 如申請專利範圍第7項所述之微機電之承載件之製法，其中，該承載層復具有結合金屬層，係結合至該核心板之第二表面上。
  11. 如申請專利範圍第10項所述之微機電之承載件之製法，其中，該結合金屬層延伸至該穿孔中之承載層表面上。
  12. 如申請專利範圍第7項所述之微機電之承載件之製法，其中，形成該屏蔽金屬層之製法，係包括；於該防焊層、電性接觸墊、穿孔之孔壁、穿孔中之承 載層及圖案化金屬層上形成導電層；於該導電層上形成阻層，且於該阻層中形成開口區，以令該穿孔之孔壁、穿孔中之承載層及圖案化金屬層上之導電層露出於該開口區；於該露出之導電層上形成該屏蔽金屬層；以及移除該阻層及其所覆蓋之導電層。
  13. 如申請專利範圍第7項所述之微機電之承載件之製法，復包括於該電性接觸墊及屏蔽金屬層上形成表面處理層。
TW099126229A 2010-08-06 2010-08-06 微機電之承載件及其製法 TWI416686B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099126229A TWI416686B (zh) 2010-08-06 2010-08-06 微機電之承載件及其製法
US13/198,029 US20120032282A1 (en) 2010-08-06 2011-08-04 Microelectromechanical system (mems) carrier and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099126229A TWI416686B (zh) 2010-08-06 2010-08-06 微機電之承載件及其製法

Publications (2)

Publication Number Publication Date
TW201208026A TW201208026A (en) 2012-02-16
TWI416686B true TWI416686B (zh) 2013-11-21

Family

ID=45555515

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099126229A TWI416686B (zh) 2010-08-06 2010-08-06 微機電之承載件及其製法

Country Status (2)

Country Link
US (1) US20120032282A1 (zh)
TW (1) TWI416686B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108242426B (zh) * 2016-12-23 2020-04-07 上海新微技术研发中心有限公司 一种半导体器件及其制造方法
CN111003682A (zh) * 2018-10-08 2020-04-14 凤凰先驱股份有限公司 电子封装件及其制法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090218668A1 (en) * 2008-02-28 2009-09-03 Silicon Matrix Pte. Ltd. Double-side mountable MEMS package
US20090230487A1 (en) * 2005-03-16 2009-09-17 Yamaha Corporation Semiconductor device, semiconductor device manufacturing method and lid frame

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
TWI278081B (en) * 2005-12-22 2007-04-01 Siliconware Precision Industries Co Ltd Electronic carrier board and package structure thereof
CN102762489A (zh) * 2009-11-20 2012-10-31 欣兴电子股份有限公司 盖、其制造方法和由此制成的mems封装体
US8717775B1 (en) * 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090230487A1 (en) * 2005-03-16 2009-09-17 Yamaha Corporation Semiconductor device, semiconductor device manufacturing method and lid frame
US20090218668A1 (en) * 2008-02-28 2009-09-03 Silicon Matrix Pte. Ltd. Double-side mountable MEMS package

Also Published As

Publication number Publication date
TW201208026A (en) 2012-02-16
US20120032282A1 (en) 2012-02-09

Similar Documents

Publication Publication Date Title
TWI425896B (zh) 具有內埋式導電線路之電路板及其製造方法
JP4058642B2 (ja) 半導体装置
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
TWI474450B (zh) 封裝載板及其製作方法
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
JP2009302227A5 (zh)
TW200839992A (en) Varied solder mask opening diameters within a ball grid array substrate
TWI413210B (zh) 電子裝置封裝及製造方法
TWI474449B (zh) 封裝載板及其製作方法
TW201709753A (zh) 微機電系統晶片封裝及其製造方法
TWI485815B (zh) 半導體封裝件及其製法
JP2009267163A (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
JP4366666B1 (ja) 半導体装置
TWI416686B (zh) 微機電之承載件及其製法
TWI419278B (zh) 封裝基板及其製法
TWI394250B (zh) 封裝結構及其製法
TWI416682B (zh) 封裝結構
JP5810206B1 (ja) 基板構造およびその製造方法
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構
TWI393667B (zh) 微機電裝置之覆蓋構件之製法
TWI416685B (zh) 封裝基板及其製法
TWI389841B (zh) 微機電裝置之覆蓋構件之製法
TWI607676B (zh) 封裝基板及其電子封裝件與製法
KR20030075824A (ko) 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법