JP4366666B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4366666B1
JP4366666B1 JP2008235736A JP2008235736A JP4366666B1 JP 4366666 B1 JP4366666 B1 JP 4366666B1 JP 2008235736 A JP2008235736 A JP 2008235736A JP 2008235736 A JP2008235736 A JP 2008235736A JP 4366666 B1 JP4366666 B1 JP 4366666B1
Authority
JP
Japan
Prior art keywords
die bond
semiconductor device
semiconductor element
cavity
bond resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008235736A
Other languages
English (en)
Other versions
JP2010067934A (ja
Inventor
和幸 大野
智史 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2008235736A priority Critical patent/JP4366666B1/ja
Priority to EP09812805.1A priority patent/EP2325875B1/en
Priority to US13/059,987 priority patent/US9363617B2/en
Priority to PCT/JP2009/000728 priority patent/WO2010029655A1/ja
Priority to KR1020117001383A priority patent/KR101166654B1/ko
Priority to CN200980132056XA priority patent/CN102124549B/zh
Application granted granted Critical
Publication of JP4366666B1 publication Critical patent/JP4366666B1/ja
Publication of JP2010067934A publication Critical patent/JP2010067934A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R31/00—Apparatus or processes specially adapted for the manufacture of transducers or diaphragms therefor
    • H04R31/006—Interconnection of transducer parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0369—Static structures characterized by their profile
    • B81B2203/0392—Static structures characterized by their profile profiles not provided for in B81B2203/0376 - B81B2203/0384
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/005—Electrostatic transducers using semiconductor materials
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R19/00—Electrostatic transducers
    • H04R19/04—Microphones

Abstract

【課題】導体素子に設けられた空洞の谷部を伝ってダイボンド樹脂が空洞を這い上がる現象を防止する。
【解決手段】
半導体素子５３は、角錐台状をした空洞７３が上下に貫通したベース７１の上面にダイアフラム７２を設けたものである。プリント配線基板のような基板５２の上面にはダイボンド用パッド６５が設けられており、半導体素子５３はダイボンド樹脂７４によって下面をダイボンド用パッド６５の上に接着される。ダイボンド用パッド６５は、半導体素子５３の空洞７３の内周面に生じている谷部７５の下端に対向する領域を除去して開口部７６を形成されており、ダイボンド用パッド６５が谷部７５の下端に接触しないようになっている。
【選択図】図４

Description

本発明は半導体装置に関する。具体的には、ダイアフラムを有するセンサチップ等の半導体素子を基板上に実装した半導体装置に関するものである。
図１は、従来の半導体装置の構造を示す概略断面図である。この半導体装置１１は、プリント配線基板等の基板１２に設けられたダイボンド用パッド１３に、半導体素子１５の下面をダイボンド樹脂１６（シリコーン樹脂）を用いて接着したものである。半導体素子１５は、ベース１７の上面にダイアフラム１４を張ったものであって、ダイアフラム１４は四隅をベース１７の上面に固定されており、ダイアフラム１４の変位ないし振動を妨げないよう、ベース１７には上下に貫通した空洞１８を設けてある。空洞１８は、図示例では上半分が角錐台状となり、下半分が逆角錐台状となっているが、空洞１８の全体が角錐台状や逆角錐台状となっている場合もある。なお、プリント基板等の基板の上に半導体素子をダイボンドされた半導体装置としては、例えば特許文献１に開示されたマイクロフォンがある。
このような半導体装置１１の組立て工程においては、ダイボンド用パッド１３に溶融状態のダイボンド樹脂１６を塗布し、ダイボンド用パッド１３の上に半導体素子１５を重ねて置いた後、ダイボンド樹脂１６を硬化させることによって基板１２に半導体素子１５を固定している。
しかし、こうして半導体素子１５を基板１２にダイボンドするとき、溶融状態のダイボンド樹脂１６がベース１７の上面まで吸い上げられることがあった。ダイボンド樹脂１６が吸い上げられると、ダイアフラム１４とベース１７の上面との隙間に浸入して硬化し、ダイボンド樹脂１６がダイアフラム１４をベース１７に固着させたり、ダイアフラム１４とベース１７との隙間に入って異物になったりしていた。ダイアフラム１４がベース１７に固着した場合には、ダイアフラム１４が規定量振動できなくなって半導体素子１５が所定の感度を得られなくなる。また、ダイボンド樹脂１６が異物としてダイアフラム１４とベース１７の間に挟まった場合には、半導体素子１５の振動特性が変化する。そのため、半導体装置１１に不良が発生し、半導体装置１１の歩留まりが低下する問題があった。
本発明の発明者らは、ダイボンド樹脂１６が吸い上げられる現象を調べたところ、以下のような原因によるものであることが分かった。図２及び図３は、この原因を説明するための図である。図２（ａ）は半導体装置１１の概略平面図である。図２（ｂ）は、図２（ａ）のＸ−Ｘ線に沿った拡大断面図であって、半導体装置１１を対角方向から見た断面を表している。図２（ｃ）は、図２（ａ）のＹ−Ｙ線に沿った拡大断面図であって、半導体装置１１の対角方向に沿った断面を表している。図３はダイボンド樹脂１６が空洞１８の壁面を這い上がる様子を表している。
ダイボンド樹脂１６（シリコーン樹脂）はＳｉ等の半導体材料からなるベース１７に対して濡れ性が良好であるため、図３に示すように、ダイボンド樹脂１６には空洞１８の壁面１９を伝って這い上がろうとする力Ｆ１が働く。特に、壁面１９と壁面１９とが交わる谷部２０においては、ダイボンド樹脂１６を這い上がらせようとする力が谷部２０の両側の各壁面１９から働くとともに、谷部２０では細い隙間が形成されることで毛細管現象によってもダイボンド樹脂１６を押し上げる力が働く。この結果、壁面１９に較べて谷部２０ではダイボンド樹脂１６を這い上がらせようとする大きな力Ｆ２が働き、谷部２０ではより高い位置までダイボンド樹脂１６が這い上がる。なお、ダイボンド樹脂１６が壁面を這い上がる高さ（距離）は、(1)ダイボンド樹脂に働く表面張力、(2)壁面の濡れやすさ、(3)ダイボンド樹脂の密度によって決まる。
このような原因により、図２（ｂ）において破線矢印で示すように、溶融状態のダイボンド樹脂１６が谷部２０に沿って這い上がり、図２（ｃ）に示すように谷部２０からダイアフラム１４とベース１７との隙間に浸入し、さらにはダイアフラム１４とベース１７との隙間に沿って広がっていた。その結果、ダイボンド樹脂１６によりダイアフラム１４がベース１７に固着したり、ダイボンド樹脂１６が異物となってダイアフラム１４とベース１７との隙間に挟まったりして問題を生じさせていた。
ダイボンド樹脂１６が谷部２０を這い上がる高さや量は、塗布後経過時間やダイボンド樹脂１６の塗布量によって変わるので、上記のような問題が起こりにくくするためには、ダイボンド樹脂１６の塗布量を減らしたり、ダイボンド樹脂１６を塗布してから硬化させるまでの時間を短くすることが考えられる。しかし、ダイボンド樹脂１６の塗布量を減らす方法では、ダイボンド用パッド１３と半導体素子１５の間に挟まれたダイボンド樹脂１６の厚みが薄くなるので、半導体素子１５に加わる外部からの衝撃をダイボンド樹脂１６で緩和させる働きを十分に得られなくなったり、半導体素子１５の実装強度が低下したりする不具合がある。また、ダイボンド樹脂１６を硬化させるまでの時間を短くする方法では、多数の半導体装置１１をまとめて処理することができず、半導体装置１１を少数ずつ加熱炉に移してダイボンド樹脂１６を硬化させなければならないので、製造コストが高くつく不具合があった。そのため、これらの方法は現実的ではなかった。
米国特許第７,１６６,９１０号明細書（第２８図）
本発明は、このような技術的課題に鑑みてなされたものであって、その目的とするところは半導体素子に設けられた空洞の谷部を伝ってダイボンド樹脂が空洞を這い上がるのを防止することのできる半導体装置を提供することにある。
本発明にかかる半導体装置は、水平断面が多角形状をした空洞がベースを上下に貫通し、前記空洞を覆うようにして前記ベースの上にダイアフラムが配設された半導体素子と、表面が導体パターンによって覆われ、かつ、ダイボンド用パッドを形成されたプリント基板とを備え、ダイボンド樹脂によって前記半導体素子の下面を前記ダイボンド用パッドの上に接着することにより、前記空洞の下方開口部分を前記プリント基板で覆った構造の半導体装置であって、前記半導体素子の空洞内周面において壁面と壁面が交わって形成されている谷部の下端に対向する領域で、前記導体パターンが除去されていることを特徴としている。
本発明の半導体装置にあっては、谷部の下端に対向する領域で導体パターンを除去しているので、ダイボンド用パッドに溶融状態のダイボンド樹脂を塗布して半導体素子の下面をその上に重ねたとき、ダイボンド樹脂がダイボンド用パッドの上面に広がっても谷部の下端部に触れる恐れがない。従って、ダイボンド樹脂が谷部の下端から入り、谷部を伝って空洞を這い上がり、ダイアフラムを固着させたり、ダイアフラムの下の隙間に入って異物になったりする不具合を防ぐことができる。
本発明にかかる半導体装置のある実施態様は、前記谷部の下端に対向する領域（以下、谷部対向領域という。）と前記空洞の下方開口部に対向する領域で、前記導体パターンが除去されていることを特徴としている。プリント基板の導体パターンを谷部対向領域と空洞の下方開口に対向する領域で除去することによって導体パターンに開口部を形成することができるので、谷部に沿ってダイボンド樹脂が這い上がるのを防ぐことができる。
本発明にかかる半導体装置の別な実施態様は、前記導体パターンのうち、前記導体パターン除去領域の外周部分の表面の少なくとも一部をＣｕ又はＡｕによって形成したことを特徴としている。ＣｕやＡｕはダイボンド樹脂と濡れ性がよくないので、導体パターン除去領域の外周部分の表面の少なくとも一部をＣｕ又はＡｕによって形成しておけば、谷部対向領域に向けて流れてきたダイボンド樹脂を無機材料で形成された部分で止めることができ、ダイボンド樹脂が導体パターン除去領域に流れ込んで谷部の下端に触れるのを防ぐことができる。
本発明にかかる半導体装置のさらに別な実施態様は、前記ダイボンド用パッドの外周縁が、前記半導体素子の下面外周縁よりも外側に位置していることを特徴としている。かかる実施態様によれば、ダイボンド用パッドが半導体素子よりも外側へ広がっているので、ダイボンド用パッドと半導体素子の下面との間のダイボンド樹脂は半導体素子の外側へ流れやすくなる。その分、半導体素子の内側へ流れるダイボンド樹脂が少なくなり、ダイボンド樹脂が空洞の壁面に触れにくくなる。
本発明にかかる半導体装置のさらに別な実施態様は、前記半導体素子の下面が、前記谷部の下端とその周囲の領域を除いて全面を前記ダイボンド用パッドに接着されている。かかる実施形態によれば、谷部の下端とその周囲の領域を除く全面で半導体素子の下面を接着しているので、半導体素子の接着面積を大きくすることができ、半導体素子の接着強度を高めると共にダイボンド樹脂による緩衝効果を高めることができる。
なお、本発明における前記課題を解決するための手段は、以上説明した構成要素を適宜組み合せた特徴を有するものであり、本発明はかかる構成要素の組合せによる多くのバリエーションを可能とするものである。
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
（第１の実施形態）
図４は、本発明の実施形態１による半導体装置５１の構造を示す断面図であって、基板５２の対角方向における断面を表す。図５は半導体装置５１に用いられている基板５２の平面図であって、併せてその一部を拡大して表す。ここに示す半導体装置５１は、基板５２の上面に半導体素子５３を実装し、基板５２と導電性キャップ５４からなるパッケージ（ファラデーケージ）内に半導体素子５３を納めたものである。
基板５２はプリント基板によって構成されており、図４に示すように、基板コア材５５（プリプレグ）の上面のほぼ全面に銅箔等の導体パターン５６（金属箔）が積層されている。基板コア材５５の下面のほぼ全面にもＣｕ等の導体パターン６９（金属箔）が積層されており、導体パターン６９をパターニングすることにより、引き出し電極６７と裏面側接地パターン６８が形成されている。上面の導体パターン５６は、スルーホール７０を介して下面の裏面側接地パターン６８に電気的に接続されている。引き出し電極６７や裏面側接地パターン６８は、半導体装置５１を実装するための基板（例えば携帯電話用のマザーボード）にハンダ実装するためのパターンである。
図５に示すように、基板５２の中央部には、導体パターン５６の表面をソルダレジスト５７で覆った矩形状の第１ソルダレジスト領域５９が形成されている。第１ソルダレジスト領域５９の外側には、導体パターン５６の表面にＣｕやＡｕ等の無機材料をメッキした無機材料層５８を施した内周側メッキ領域６０が環状に形成されている。内周側メッキ領域６０の外側には、導体パターン５６の表面をソルダレジスト５７で覆った環状の第２ソルダレジスト領域６１が形成されている。第２ソルダレジスト領域６１の外側には、導体パターン５６の表面にＣｕやＡｕ等の無機材料による無機材料層５８を施した外周側メッキ領域６２が環状に形成されている。さらに、外周側メッキ領域６２の外側には、導体パターン５６の表面をソルダレジスト５７で覆った環状の第３ソルダレジスト領域６３が形成されている。そして、第３ソルダレジスト領域６３の外側の領域は、導体パターン５６が露出した接地電極部６４となっている。
なお、導体パターン５６を保護するためのソルダレジスト５７は、溶融状態のソルダレジストをスクリーン印刷することによって基板５２の表面に均一な厚みに塗布した後、加熱することによって硬化させたものである。この実施形態においては被覆部材としてソルダレジストを用いているが、これ以外にもシルクパターンなどを用いてもよい。また、基板５２の導体パターン５６は一般に銅箔が用いられているので、内周側メッキ領域６０、外周側メッキ領域６２の無機材料層５８としてはＡｕを用いるのが望ましい。
第３ソルダレジスト領域６３内の一部には、導体パターン５６を露出させて電極パッド６６ａ、６６ｂを設けている。電極パッド６６ａ、６６ｂは、第３ソルダレジスト領域６３の導体パターン５６と切り離して電気的に分離されており、スルーホール（図示せず）を介して基板５２の裏面の引き出し電極６７に電気的に接続されている。
半導体素子５３は、ダイアフラムを有する各種センシング用のセンサチップ（例えば、音響センサ、圧力センサなど）などであるが、この実施形態では音響振動を検知する音響センサ（あるいは、音響振動を電気エネルギーに変換するトランスデューサ）としている。この半導体素子５３は、Ｓｉ基板などを加工して作製されたベース７１の上面に音響振動を感知するダイアフラム７２を張ってあり、音響振動によるダイアフラム７２の変位を静電方式などで検出するものである。ダイアフラム７２の下方ではベース７１に四角錐台状をした空洞７３が形成されており、空洞７３はベース７１を上下に貫通している。なお、空洞７３は、水平断面が多角形状をして上下に貫通したものであればよく、四角錐台形状に限らず、三角錐台状、五角錐台状などの多角形錐台状をしたものであってもよい。あるいは、空洞７３の上部が多角錐台状で下部が逆多角錐台状となっていてもよい。ダイアフラム７２は四隅をベース７１の上面に固定してあり、四隅を除く外周４辺ではダイアフラム７２の下面とベース７１の上面との間に隙間（ベントホール）が形成されている。
半導体素子５３の下面は空洞７３を囲んで角環状となっており、ダイボンド樹脂７４によって基板５２のダイボンド用パッド６５の上に接着固定される。ダイボンド樹脂７４としては柔軟性を有するシリコーン樹脂等の接着樹脂が用いられており、転写ピン（スタンパ）に塗布されたダイボンド樹脂７４をダイボンド用パッド６５の上に転写させた後、その上に半導体素子５３を載せて均等な力で押圧し、ダイボンド樹脂７４を加熱硬化させて半導体素子５３を固定する。ダイボンド樹脂７４は、半導体素子５３を固定するほか、外部環境からの余分な力を遮断して緩衝する働きもしている。半導体素子５３の端子と電極パッド６６ａ、６６ｂとはボンディングワイヤ（図示せず）によって結線されており、よって半導体素子５３の端子は下面の引き出し電極６７に導通している。
図４及び図５に示すように、ダイボンド用パッド６５は内周側メッキ領域６０、第２ソルダレジスト領域６１及び外周側メッキ領域６２によって形成されている。また、図５においては、基板５２の上面に実装された半導体素子５３の下面の内周端と外周端の位置をそれぞれ破線で表している。半導体素子５３の下面内周端は、ダイボンド用パッド６５の内周端（内周側メッキ領域６０の内周端）とほぼ一致しており、ダイボンド用パッド６５の外周端（外周側メッキ領域６２の外周端）は半導体素子５３の下面外周端よりも外側に位置している。
空洞７３の四隅に生じている谷部７５の下端に対応する位置においては、エッチングによりダイボンド用パッド６５（導体パターン５６）を除いて開口部７６が形成されており、開口部７６では基板コア材５５が露出している。開口部７６は、図５では矩形状となっているが、開口部７６の形状は矩形状に限るものでなく、円形や矩形状以外の多角形などでもよい。開口部７６の大きさは、一辺の長さが０.２０ｍｍ程度でよい。半導体素子５３を基板５２に塔載するときの塔載精度は±０.０５ｍｍであるので、開口部７６の寸法を一辺０.２０ｍｍとしてあれば、谷部７５の下端と開口部７６の縁との間に最悪でも０.０５ｍｍの隙間を確保できるからである。
導電性キャップ５４は、比抵抗の小さな金属材料によってキャップ状に形成されており、下面には半導体素子５３等を収容するための空間が形成されている。導電性キャップ５４の下端部全周には略水平に延びたフランジ７７が形成されている。
導電性キャップ５４は半導体素子５３等を覆うようにして基板５２の上に載置され、フランジ７７下面が導電性接合部材７８によって接地電極部６４に接合固定されると共に、導電性接合部材７８の導電性によって接地電極部６４に電気的に接続される。よって、導電性キャップ５４は、下面の裏面側接地パターン６８と同電位（グランド電位）となる。導電性接合部材７８としては、導電性エポキシ樹脂（例えば、銀フィラーを含有したエポキシ樹脂）やはんだ等の材料を用いる。
なお、実装される半導体素子５３が音響センサである場合には、導電性キャップ５４の頂部などに音響振動を通過させるための孔（図示せず）があいていてもよい。また、導電性キャップ５４と基板５２からなるパッケージは、収容する半導体素子５３の種類に応じて密閉構造となっていてもよい。例えば、外部からのゴミ、光などを遮断すればよい場合には、パッケージで半導体素子５３等を覆ってあればよく、必ずしも気密性まで要求されないが、耐湿性、耐薬品性を必要とする場合には、パッケージは気密性を持たせることが望ましい。
上記のように構成された半導体装置５１によれば、図５に示したように、ダイボンド用パッド６５において、内周側メッキ領域６０と外周側メッキ領域６２の間の第２ソルダレジスト領域６１においては導体パターン５６の表面をソルダレジスト５７で覆っている。シリコーン樹脂等のダイボンド樹脂７４は、ＣｕやＡｕ等の無機材料に対するよりも、ソルダレジスト５７に対する接着強度の方が高いので、ダイボンド用パッド６５の一部にソルダレジスト５７を形成しておくことにより、ダイボンド樹脂７４による半導体素子５３の接着強度を高くすることができる。
また、この半導体装置５１においては、ダイボンド用パッド６５の内周部及び外周部には、ダイボンド樹脂に対して濡れ性の悪い無機材料層５８で覆われた内周側メッキ領域６０と外周側メッキ領域６２を形成しているので、ダイボンド樹脂７４がダイボンド用パッド６５の内周側や外周側へ流れ出すのを防ぐことができる。この理由は次のとおりである。
ダイボンド樹脂７４としては外部からの衝撃等の特性変動要因を緩和させるためシリコーン樹脂等の柔軟な樹脂が用いられており、これは流動しやすい性質がある。このシリコーン樹脂等の樹脂は、同じ有機材料であるソルダレジストに対しては濡れ性が良く、接触角が小さくなる。しかも、導体パターン５６上に形成されたソルダレジストは端面が直角になりにくく丸味を帯びやすい。そのため、ダイボンド用パッド６５の全面をソルダレジスト５７で覆っている場合には、ダイボンド樹脂７４を塗布したときの接触角θが小さくなり、その結果塗布されたダイボンド樹脂７４がダイボンド用パッド６５の端から流れ出しやすくなり、いったんダイボンド樹脂７４が流れ出ると時間とともに流出量が増加する。
これに対し、シリコーン樹脂等の樹脂は、無機材料に対しては濡れ性が悪く、接触角が大きくなる。しかも、無機材料はソルダレジストに比較すれば端面が直角になりやすい。そのため、ダイボンド用パッド６５の内周部及び外周部の表面が無機材料で構成されている場合には、ダイボンド樹脂７４を塗布したときの接触角θが大きくなり、ダイボンド用パッド６５の縁でダイボンド樹脂７４が球面状になるので、塗布されたダイボンド樹脂７４がダイボンド用パッド６５の端から外周側あるいは内周側へ流れ出しにくくなるのである。
こうしてダイボンド樹脂７４がダイボンド用パッド６５から流れ出るのを阻止すると、流れ出したダイボンド樹脂７４が接地電極部６４の一部を覆って導電性キャップ５４の接地電極部６４への接合を妨げ、高周波ノイズの遮蔽性を低下させる現象を防止することができる。
また、ダイボンド用パッド６５からダイボンド樹脂７４が流れ出ると、流出量の増加に伴って半導体素子５３とダイボンド用パッド６５の間のダイボンド樹脂７４の厚みが薄くなるが、本実施形態によればダイボンド樹脂７４の流出を防止することができるので、ダイボンド樹脂７４の塗布量を管理することでダイボンド樹脂７４の厚みのばらつきを小さくすることができる。その結果、半導体素子５３の接合強度を均一化でき、空洞７３の容積が均一となり、またダイボンド樹脂７４の弾性が均一になり、半導体装置５１の品質が安定する。
さらに、ダイボンド樹脂７４の流出を防止できるので、半導体素子５３の下面におけるダイボンド樹脂７４の厚みを大きくすることができ、ダイボンド樹脂７４で余分な外力を遮断する効果がさらに増強される。
次には、本実施形態の半導体装置５１においては、谷部７５の下端に対向する領域（谷部対向領域）でダイボンド用パッド６５（導体パターン５６）を除去して開口部７６を設けているので、ダイボンド用パッド６５に塗布されたダイボンド樹脂７４が谷部７５の下端に触れる恐れが小さい。そのため、ダイボンド樹脂７４が谷部７５の下端から谷部７５に浸入し、谷部７５を這い上がってベース７１の上面に達するのを防ぐことができる。
さらに、開口部７６の周囲には、ダイボンド樹脂７４と濡れ性が悪く、かつ、端面が直角になりやすいＡｕ等の無機材料からなる無機材料層５８を形成しているので、開口部７６に向けて流れようとするダイボンド樹脂７４は無機材料層５８によって止められる。一方、ベース７１はＳｉで形成されており、シリコーン樹脂等のダイボンド樹脂７４とは濡れ性が良いため、内周側メッキ領域６０の先端で溜まったダイボンド樹脂７４はベース７１の外周側面に沿って上方へ這い上がって大きな樹脂フィレットを形成する。この結果、ダイボンド用パッド６５の内周側へ流れたダイボンド樹脂７４は、開口部７６内にはみ出したり、流れ込んだりするのを阻止される。よって、開口部７６内にはみ出したり、流れ込んだりしたダイボンド樹脂７４が谷部７５の下端に触れて谷部７５を這い上がるのを防ぐことができる。なお、開口部７６の全周が無機材料層５８で囲まれていることが望ましいが、この実施形態では図５に示すように、ダイボンド樹脂７４が流れてくる方向でのみ開口部７６の周囲に無機材料層５８を形成してあってもよい。
さらに、ダイボンド用パッド６５の外周端は半導体素子５３の下面外周端よりも外側に位置しており、半導体素子５３の下面外周端は第２ソルダレジスト領域６１の上にあるので、ダイボンド樹脂７４は内周側よりも外周側へ引かれて外周側へはみ出しやすくなっている。そのため、開口部７６の設けられている内周側へ流れるダイボンド樹脂７４の量を減らすことができ、ダイボンド樹脂７４が開口部７６内にはみ出したり、流れ込んだりしにくくなり、ダイボンド樹脂７４が谷部７５の下端に触れて谷部７５を這い上がるのを防ぐことができる。
こうして溶融状態のダイボンド樹脂７４が谷部７５の下端に触れて谷部７５を這い上がることがなくなり、ダイボンド樹脂７４によってダイアフラム７２がベース７１に固着したり、ダイアフラム７２とベース７１との隙間に異物として挟まったりして振動や変位を阻害される不具合を防ぐことができる。
また、この半導体装置５１では、グランドに接続される導電性キャップ５４とグランドに接続される裏面側接地パターン６８や導体パターン５６を有する基板５２によってファラデーケージが構成されるので、半導体素子５３を外部の高周波ノイズから遮断することができ、半導体素子５３の外部ノイズによる影響を低減することができる。
さらに、基板５２の表裏面のいずれもほぼ全面を導電パターンによって覆われているので、温度変化等による基板５２の反りを防ぐことができる。
（第２の実施形態）
図６は本発明の実施形態２による半導体装置８１の構造を示す断面図であって、導電性キャップ５４を取り付ける前の状態を表す。図７は、半導体装置８１に用いられている基板５２の平面図であって、併せてその一部を拡大して表す。この実施態様においては、実施形態１における第３ソルダレジスト領域６３を除去して溝部８２を設け、溝部８２内に基板コア材５５を露出させている。このような溝部８２を形成すると、ダイボンド用パッド６５（あるいは、外周側メッキ領域６２）の外周端でダイボンド樹脂７４を止める効果が高くなり、ダイボンド樹脂７４がダイボンド用パッド６５の外側へ流れて接地電極部６４に付着しにくくなる。
また、この実施形態では、図７に示すように、内周側メッキ領域６０の内周端を半導体素子５３の下面の内周端（空洞７３の縁）よりも内側に位置させ、開口部７６の全周を内周側メッキ領域６０で囲むようにしている。内周側メッキ領域６０の表面はダイボンド樹脂７４に対して濡れ性が悪く、端面が直角になりやすい無機材料層５８で形成されているので、ダイボンド樹脂７４は開口部７６の全周で止められてより一層開口部７６内に流れ込みにくくなり、ダイボンド樹脂７４が谷部７５の下端に触れる恐れがより少なくなる。
（第２の実施形態の変形例）
図８は実施形態２の変形例の構造を示す断面図であって、導電性キャップ５４を取り付ける前の状態を表す。この変形例では、開口部７６の底面で基板コア材５５を削除して堀込部８３を設けている。開口部７６内に堀込部８３を設けているので、開口部７６の深さが深くなり、万一開口部７６内にダイボンド樹脂７４が流れ込んでもダイボンド樹脂７４が谷部７５の下端に触れにくく、ダイボンド樹脂７４が谷部７５を伝って這い上がる恐れが小さくなる。
なお、開口部７６を深くする点については、実施形態２以外の実施形態にも適用することができる。
（第３の実施形態）
図９は本発明の実施形態３による半導体装置９１の構造を示す断面図であって、導電性キャップ５４を取り付ける前の状態を表す。図１０は、半導体装置９１に用いられている基板５２の平面図であって、併せてその一部を拡大して表す。この実施形態においては、実施形態２における外周側メッキ領域６２を除去して溝部８２を拡大し、さらに第２ソルダレジスト領域６１の外周端を半導体素子５３の下面の外周端にほぼ一致させている。かかる実施形態によれば、溝部８２を広くすることができるので、外側へ流れ出たダイボンド樹脂７４が接地電極部６４に流れにくくなる。
（第４の実施形態）
図１１は本発明の実施形態４による半導体装置１０１の構造を示す断面図であって、導電性キャップ５４を取り付ける前の状態を表す。図１２は、半導体装置１０１に用いられている基板５２の平面図であって、併せてその一部を拡大して表す。この実施態様においては、実施形態２における第１ソルダレジスト領域５９を除去して基板コア材５５を露出させている。そして、内周側メッキ領域６０の内周端を半導体素子５３の下面の内周端（空洞７３の縁）よりも外周側に位置させることにより、谷部対向領域を含めて内周側メッキ領域６０よりも内側の全体に開口部７６を形成している。この実施形態では、ダイボンド用パッド６５の内側全体を開口部７６としており、また第１ソルダレジスト領域５９を除去することでダイボンド用パッド６５（あるいは、内周側メッキ領域６０）の内周端でダイボンド樹脂７４を止める効果を高めているので、ダイボンド樹脂７４が谷部７５を這い上がるのを防止する効果がより高くなっている。
図１は、従来の半導体装置の概略断面図である。 図２（ａ）は、同上の半導体装置の概略平面図である。図２（ｂ）は、図２（ａ）のＸ−Ｘ線に沿った拡大断面図、図２（ｃ）は、図２（ａ）のＹ−Ｙ線に沿った拡大断面図である。 図３は、谷線に沿ってダイボンド樹脂が這い上がる理由を説明する図である。 図４は、本発明の実施形態１による半導体装置の断面図である。 図５は、実施形態１の半導体装置に用いられるプリント配線基板の平面図である。 図６は、本発明の実施形態２による半導体装置の一部省略した断面図である。 図７は、実施形態２の半導体装置に用いられるプリント配線基板の平面図である。 図８は、実施形態２の変形例による半導体装置の一部省略した断面図である。 図９は、本発明の実施形態３による半導体装置の一部省略した断面図である。 図１０は、実施形態３の半導体装置に用いられるプリント配線基板の平面図である。 図１１は、本発明の実施形態４による半導体装置の一部省略した断面図である。 図１２は、実施形態４の半導体装置に用いられるプリント配線基板の平面図である。
符号の説明
５１、８１、９１、１０１ 半導体装置
５２ 基板
５３ 半導体素子
５５ 基板コア材
５６ 導体パターン
５７ ソルダレジスト
５８ 無機材料層
５９ 第１ソルダレジスト領域
６０ 内周側メッキ領域
６１ 第２ソルダレジスト領域
６２ 外周側メッキ領域
６３ 第３ソルダレジスト領域
６４ 接地電極部
６５ ダイボンド用パッド
７１ ベース
７２ ダイアフラム
７３ 空洞
７４ ダイボンド樹脂
７５ 谷部
７６ 開口部

Claims (5)

  1. 水平断面が多角形状をした空洞がベースを上下に貫通し、前記空洞を覆うようにして前記ベースの上にダイアフラムが配設された半導体素子と、表面が導体パターンによって覆われ、かつ、ダイボンド用パッドを形成されたプリント基板とを備え、ダイボンド樹脂によって前記半導体素子の下面を前記ダイボンド用パッドの上に接着することにより、前記空洞の下方開口部分を前記プリント基板で覆った構造の半導体装置であって、
    前記半導体素子の空洞内周面において壁面と壁面が交わって形成されている谷部の下端に対向する領域で、前記導体パターンが除去されていることを特徴とする半導体装置。
  2. 前記谷部の下端に対向する領域と前記空洞の下方開口部に対向する領域で、前記導体パターンが除去されていることを特徴とする、請求項１に記載の半導体装置。
  3. 前記導体パターンのうち、前記導体パターン除去領域の外周部分の表面の少なくとも一部をＣｕ又はＡｕによって形成したことを特徴とする、請求項２に記載の半導体装置。
  4. 前記ダイボンド用パッドの外周縁は、前記半導体素子の下面外周縁よりも外側に位置していることを特徴とする、請求項１に記載の半導体装置。
  5. 前記半導体素子の下面は、前記谷部の下端とその周囲の領域を除いて全面を前記ダイボンド用パッドに接着されていることを特徴とする、請求項１に記載の半導体装置。
JP2008235736A 2008-09-12 2008-09-12 半導体装置 Active JP4366666B1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008235736A JP4366666B1 (ja) 2008-09-12 2008-09-12 半導体装置
EP09812805.1A EP2325875B1 (en) 2008-09-12 2009-02-20 Semiconductor device
US13/059,987 US9363617B2 (en) 2008-09-12 2009-02-20 Semiconductor device having a base, a cavity, a diaphragm, and a substrate
PCT/JP2009/000728 WO2010029655A1 (ja) 2008-09-12 2009-02-20 半導体装置
KR1020117001383A KR101166654B1 (ko) 2008-09-12 2009-02-20 반도체 장치
CN200980132056XA CN102124549B (zh) 2008-09-12 2009-02-20 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008235736A JP4366666B1 (ja) 2008-09-12 2008-09-12 半導体装置

Publications (2)

Publication Number Publication Date
JP4366666B1 true JP4366666B1 (ja) 2009-11-18
JP2010067934A JP2010067934A (ja) 2010-03-25

Family

ID=41443774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008235736A Active JP4366666B1 (ja) 2008-09-12 2008-09-12 半導体装置

Country Status (6)

Country Link
US (1) US9363617B2 (ja)
EP (1) EP2325875B1 (ja)
JP (1) JP4366666B1 (ja)
KR (1) KR101166654B1 (ja)
CN (1) CN102124549B (ja)
WO (1) WO2010029655A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011045990A1 (ja) * 2009-10-14 2011-04-21 シャープ株式会社 表示装置
CN102925347B (zh) * 2012-08-29 2016-01-20 张楚凡 半导体芯片、半导体酶芯片及筛选目标酶的方法
JP6146466B2 (ja) * 2013-03-13 2017-06-14 トヨタ自動車株式会社 半導体装置
US10322481B2 (en) * 2014-03-06 2019-06-18 Infineon Technologies Ag Support structure and method of forming a support structure
US10879211B2 (en) 2016-06-30 2020-12-29 R.S.M. Electron Power, Inc. Method of joining a surface-mount component to a substrate with solder that has been temporarily secured
CN112404786B (zh) * 2020-09-28 2022-09-20 中国电子科技集团公司第二十九研究所 一种提升气密性软钎焊效果的结构及其焊接工艺

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08193897A (ja) * 1995-01-19 1996-07-30 Mitsubishi Electric Corp 半導体圧力センサ
JPH09222372A (ja) * 1996-02-19 1997-08-26 Mitsubishi Electric Corp 半導体式センサ
JPH1123613A (ja) * 1997-07-04 1999-01-29 Tokai Rika Co Ltd ダイアフラム式センサチップを利用したセンサ
US6255728B1 (en) * 1999-01-15 2001-07-03 Maxim Integrated Products, Inc. Rigid encapsulation package for semiconductor devices
US7166910B2 (en) 2000-11-28 2007-01-23 Knowles Electronics Llc Miniature silicon condenser microphone
US6859542B2 (en) * 2001-05-31 2005-02-22 Sonion Lyngby A/S Method of providing a hydrophobic layer and a condenser microphone having such a layer
JP2004039988A (ja) 2002-07-05 2004-02-05 Shinko Electric Ind Co Ltd 素子搭載用回路基板及び電子装置
JP2004251742A (ja) 2003-02-20 2004-09-09 Denso Corp センサ装置
JP2004301740A (ja) * 2003-03-31 2004-10-28 Denso Corp 半導体センサ
JP4539450B2 (ja) * 2004-11-04 2010-09-08 オムロン株式会社 容量型振動センサ及びその製造方法
JP2006302943A (ja) 2005-04-15 2006-11-02 Tokyo Electron Ltd マイクロ構造体
JP4784289B2 (ja) * 2005-12-06 2011-10-05 ヤマハ株式会社 半導体装置の製造方法
EP1795496A2 (en) * 2005-12-08 2007-06-13 Yamaha Corporation Semiconductor device for detecting pressure variations
US7436054B2 (en) * 2006-03-03 2008-10-14 Silicon Matrix, Pte. Ltd. MEMS microphone with a stacked PCB package and method of producing the same
US20070284681A1 (en) * 2006-06-12 2007-12-13 Intermec Ip Corp. Apparatus and method for protective covering of microelectromechanical system (mems) devices
US7579678B2 (en) * 2006-09-04 2009-08-25 Yamaha Corporation Semiconductor microphone unit
TWI315295B (en) 2006-12-29 2009-10-01 Advanced Semiconductor Eng Mems microphone module and method thereof
CN101018429A (zh) * 2007-03-05 2007-08-15 胡维 电容式微型硅麦克风及制备方法
US7745281B2 (en) * 2007-03-07 2010-06-29 Kemet Electronics Corporation Thin solid electrolytic capacitor embeddable in a substrate
CN101022685A (zh) * 2007-03-23 2007-08-22 胡维 电容式微型硅麦克风及其制备方法

Also Published As

Publication number Publication date
JP2010067934A (ja) 2010-03-25
KR101166654B1 (ko) 2012-07-18
EP2325875A4 (en) 2014-08-06
KR20110022685A (ko) 2011-03-07
US20110204457A1 (en) 2011-08-25
EP2325875A1 (en) 2011-05-25
CN102124549B (zh) 2013-10-23
WO2010029655A1 (ja) 2010-03-18
CN102124549A (zh) 2011-07-13
EP2325875B1 (en) 2018-06-06
US9363617B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
JP5277755B2 (ja) 電子部品
JP3638771B2 (ja) 半導体装置
JP4366666B1 (ja) 半導体装置
JP4534927B2 (ja) 半導体装置
JP4636090B2 (ja) 半導体装置およびその製造方法
JP5458517B2 (ja) 電子部品
JP2005101125A (ja) 半導体装置の製造方法及び半導体装置、回路基板並びに電子機器
JP5320863B2 (ja) 電子部品
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
JP2006156574A (ja) 回路装置およびその製造方法
TWI416686B (zh) 微機電之承載件及其製法
JP4071121B2 (ja) 半導体装置
JP2024028415A (ja) 回路装置の製造方法
JP2006339233A (ja) 回路装置およびその製造方法
JP2011009773A (ja) 半導体装置
JP2005235834A (ja) 電子デバイス及びその製造方法
JP2011114066A (ja) 半導体装置
JP2011171466A (ja) 半導体装置の製造方法
JP2006128501A (ja) 回路装置およびその製造方法
KR20000027523A (ko) 마이크로 볼 그리드 어레이 패키지
JP2006303268A (ja) 半導体装置、および半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090812

R150 Certificate of patent or registration of utility model

Ref document number: 4366666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120904

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130904

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350