JP5320863B2 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
JP5320863B2
JP5320863B2 JP2008173126A JP2008173126A JP5320863B2 JP 5320863 B2 JP5320863 B2 JP 5320863B2 JP 2008173126 A JP2008173126 A JP 2008173126A JP 2008173126 A JP2008173126 A JP 2008173126A JP 5320863 B2 JP5320863 B2 JP 5320863B2
Authority
JP
Japan
Prior art keywords
die
die bond
resin
bonding pad
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008173126A
Other languages
English (en)
Other versions
JP2010016077A (ja
Inventor
和幸 大野
祥雄 田中
清 中島
直人 鞍谷
智史 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2008173126A priority Critical patent/JP5320863B2/ja
Priority to KR1020107002767A priority patent/KR101135858B1/ko
Priority to EP09773082.4A priority patent/EP2187436B1/en
Priority to PCT/JP2009/000637 priority patent/WO2010001504A1/ja
Priority to CN200980100229XA priority patent/CN101785099B/zh
Priority to US12/674,701 priority patent/US8338950B2/en
Publication of JP2010016077A publication Critical patent/JP2010016077A/ja
Application granted granted Critical
Publication of JP5320863B2 publication Critical patent/JP5320863B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/032—Gluing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は電子部品に関する。具体的には、センサチップや電子回路等の半導体素子を基板上に実装した電子部品に関するものである。
半導体素子をプリント基板上に実装してキャップで覆った電子部品（マイクロフォンパッケージ）としては、例えば特許文献１に開示されたものがある。特許文献１に開示された電子部品では、図１〜図３の各形態に示すように、ＭＥＭＳ技術を用いて作製されたマイクロフォン１１は下面中央部に空洞１２を有しており、エポキシ樹脂１３を用いてマイクロフォン１１の下面をプリント基板１４の上面にダイボンドされている。このようにしてマイクロフォン１１をプリント基板１４にダイボンドするとき、マイクロフォン１１で押さえ付けられたエポキシ樹脂１３が空洞内１２内に流れ込むと、流れ込んだ樹脂によって空洞１２内の容積がばらついたり、エポキシ樹脂１３が流れ出ることでマイクロフォン１１とプリント基板１４との間のエポキシ樹脂１３の膜厚がばらついたりして、マイクロフォン１１の特性が悪影響を受ける恐れがある。そのため、特許文献１では、空洞１２内においてプリント基板１４の上面に保持リング１５を設けることにより、ダイボンド用のエポキシ樹脂１３が空洞１２内に流れ込むことを防止し、マイクロフォン１１への悪影響を抑制している。
具体的には、図１に示すような形態では、マイクロフォン１１の下面内周部を保持リング１５の上に重ね、マイクロフォン１１の下面外周部とプリント基板１４との間をエポキシ樹脂１３によって接着している。よって、マイクロフォン１１をエポキシ樹脂１３によってダイボンドする際、エポキシ樹脂１３は保持リング１５により空洞１２の内部へ流れ込むのを阻止される。
しかしながら、この形態では、マイクロフォン１１の外側へ流れ出るエポキシ樹脂１３については何ら考慮されていないので、外側へ流れ出るエポキシ樹脂１３を抑制することができない。そのため、エポキシ樹脂１３を加熱硬化させるまでの間にエポキシ樹脂１３が外側へ流れ出し、流れ出したエポキシ樹脂１３が金属キャップ１６をグランド電位に接続するための接地パターン１７にまで達することがある。金属キャップ１６は、プリント基板１４とともにファラデーケージを構成して外部の高周波ノイズを遮蔽させるために、導電性接着樹脂で接地パターン１７に接着されるが、金属キャップ１６を接着する前に、流れ出したエポキシ樹脂１３が接地パターン１７の表面に非導電性の被膜を形成すると、その箇所では金属キャップ１６と接地パターン１７の導通不良を引き起こし、高周波ノイズの遮蔽性を低下させる問題があった。
このような不具合を回避するため、従来においては、マイクロフォン１１をダイボンドする領域と接地パターン１７との間に十分な距離を持たせるようにしている。しかし、この距離を大きくすると、結局電子部品の設置面積（footprint）が大きくなり、電子部品のサイズが大きくなって電子部品の小型化が妨げられる。
また、図２に示す形態では、マイクロフォン１１の下面全面をエポキシ樹脂１３によってプリント基板１４に接着させ、空洞１２内に保持リング１５を設けて流れ込んできたエポキシ樹脂１３を保持リング１５で堰き止めるようにしている。
さらに、図３に示す形態では、保持リング１５によるエポキシ樹脂１３の堰き止め効果を高くするために、図２の形態において保持リング１５の厚みを大きくしている。
しかし、図２及び図３の形態では、エポキシ樹脂１３の塗布量を正確に管理したり、マイクロフォン１１の押圧力が一定となるように管理したとしても、塗布されたエポキシ樹脂１３を硬化させるまでの時間や外部環境の温度などによってマイクロフォン１１の下面から流れ出るエポキシ樹脂１３の量が変動するので、マイクロフォン１１の下面とプリント基板１４との間の硬化後の樹脂厚のばらつきが大きくなる。その結果、空洞１２の容積が変動したり、エポキシ樹脂１３の厚みがばらついてその弾性が変化したりしてマイクロフォン１１の特性が影響を受けるという問題があった。
このような不具合を抑制するため、従来においては組立て工程で外部環境の管理を厳しくし、またエポキシ樹脂１３を塗布してから樹脂ベーク（温度を加えてエポキシ樹脂１３を硬化させる工程）するまでの時間を短くするなどの工程上の管理を厳しく実施している。しかし、組立て工程における外部環境の管理を厳しくするためには、高価な環境設備が必要となってコスト上望ましくない。また、エポキシ樹脂１３を塗布してから樹脂ベークを行うまでの時間を短くすると、電子部品を小まめにベーク炉に投入しなければならないので、人件費が増加すると共にベーク炉の温度管理が難しくなり、この点でもコスト上望ましくない。
さらに、図２の形態では、プリント基板１４の導体パターンで保持リング１５を形成するので、マイクロフォン１１はプリント基板１４の導体パターンを除去された領域にエポキシ樹脂１３で固定される。プリント基板１４の導体パターンは、金属キャップと合わせて外部からの高周波ノイズを遮蔽する働きをするので、図２のような形態ではマイクロフォン１１の直下における高周波ノイズの遮蔽性が悪化することになる。また同時に、プリント基板１４の導体パターンは電子部品全体の剛性にも大きく寄与する部材であるため、当該領域で導体パターンを除去することによって電子部品の剛性が劣化し、それによって電子部品の機能にも悪影響が生じる可能性がある。
一方、図３の形態では、厚みの大きな保持リング１５を設けるためには、プリント基板１４の導体パターンとは別な部材を追加して保持リング１５を形成しなければならず、コスト高になる不都合がある。
米国特許第７,１６６,９１０号明細書
本発明は、上記のような技術的課題に鑑みてなされたものであって、その目的とするところは、半導体素子を基板上に固定するためのダイボンド樹脂がダイボンド領域から流れ出すことを防止することができ、かつ半導体素子の特性を安定化することのできる電子部品を提供することにある。
本発明にかかる電子部品は、基板の上面に、ダイボンド用パッドを設け、当該パッドの上にダイボンド樹脂によって半導体素子を接着した電子部品であって、前記基板は基板コア材の上面に無機材料を貼ったものであり、前記無機材料をパターニングすることによって前記ダイボンド用パッドの主部と導電パターンが同一材料で形成されており、前記ダイボンド用パッドは、前記ダイボンド用パッドの主部の表面の少なくとも外周部にＡｕ又はＣｕのうち少なくとも一方を形成され、かつ当該外周部のＡｕ又はＣｕが露出したものであり、前記ダイボンド用パッドに隣接する導電パターンと前記ダイボンド用パッドとの間を空隙によって分離し、前記導電パターンを覆う被覆部材が前記ダイボンド用パッドに接触しないようにしたことを特徴としている。
本発明の電子部品においては、基板の上面に、ダイボンド用パッドの主部の表面の少なくとも外周部にＡｕ又はＣｕのうち少なくとも一方を形成され、かつ当該外周部のＡｕ又はＣｕが露出したダイボンド用パッドを設け、当該パッドの上にダイボンド樹脂によって半導体素子を接着しているので、ダイボンド樹脂がダイボンド用パッドの端においてＡｕ又はＣｕに対して大きな接触角を保つことにより、ダイボンド用パッドの外へ流れ出しにくくなる。また、ダイボンド用パッドに隣接する導電パターンとダイボンド用パッドとの間を空隙によって分離し、前記導電パターンを覆う被覆部材がダイボンド用パッドに接触しないようにしているので、ダイボンド樹脂と濡れ性のよい被覆部材が隣接する導電パターンに塗布されている場合でも、ダイボンド樹脂が被覆部材に触れることがなく、ダイボンド樹脂がダイボンド用パッドの外へ流れ出しにくくなる。
よって、導電性キャップを接合させるための接地電極がダイボンド樹脂に覆われることがないため、導電性キャップの接地電極への接合が不十分になることがなく、高周波ノイズの遮蔽性が低下しにくくなる。また、ダイボンド樹脂が外に流れ出しにくくなるので、半導体素子とダイボンド用パッドとの間のダイボンド樹脂の厚みをダイボンド樹脂の塗布量で制御することができ、半導体素子とダイボンド用パッドとの間のダイボンド樹脂の厚みがばらつきにくくなる。さらに、半導体素子の下にダイボンド用パッドがあるので、従来例のように基板ないし電子部品の強度が低下する恐れがない。
また、前記基板が基板コア材の上面に無機材料を貼ったもので、前記無機材料をパターニングすることによってダイボンド用パッドの主部と導電パターンが同一材料で形成されているので、基板コア材の上面に無機材料を貼った基板、たとえばプリント基板の導電パターンを利用してダイボンド用パッドを作製することができ、電子部品のコストを抑えることができる。
本発明にかかる電子部品のある実施態様は、前記ダイボンド用パッドの主部がＣｕによって形成されていて、その表面の少なくとも外周部がＡｕによって形成されていることを特徴としている。かかる実施態様では、ダイボンド用パッドの主部がＣｕによって形成されているので、プリント基板の導電パターンを利用してダイボンド用パッドを作製することができ、電子部品のコストを抑えることができる。また、ダイボンド用パッドの表面外周部をＡｕで形成しているので、ダイボンド樹脂の濡れ性を悪くすることでダイボンド樹脂の流れ出しを阻止する効果を高めることができる。
本発明にかかる電子部品の別な実施態様は、前記ダイボンド用パッドの表面において、その外周部を除く領域に被覆部材が塗布されていることを特徴としている。ダイボンド樹脂は無機材料よりも被覆部材に対して接着強度が高くなるので、ダイボンド用パッドの外周部を除く領域に被覆部材を塗布することにより、半導体素子の接着強度を高くできる。
なお、本発明における前記課題を解決するための手段は、以上説明した構成要素を適宜組み合せた特徴を有するものであり、本発明はかかる構成要素の組合せによる多くのバリエーションを可能とするものである。
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
（第１の実施形態）
図４は本発明の実施形態１による電子部品の構造を示す断面図、図５は図４のＸ部拡大図である。また、図６は基板の上面図である。ここに示す電子部品５１は、基板５２の上面に半導体素子５３を実装し、基板５２と導電性キャップ５４からなるパッケージ（ファラデーケージ）内に半導体素子５３を納めたものである。
基板５２はプリント基板によって構成されており、図６に示すように、基板５２の上面には、基板コア材５２ａの上面に貼られたＣｕ等の金属薄膜をパターニングした導電パターンにより、ダイボンド用パッド５５、ワイヤボンディング用のパッド５６、接地電極５７などが形成されている。接地電極５７は、基板５２の外周部において、ダイボンド用パッド５５やパッド５６を囲むように形成されており、パッド５６はダイボンド用パッド５５の近傍に配置されている。
また、半導体素子５３としては、後述のように下面中央部に空洞を有していて下面が角環状となったものを想定しているので、ダイボンド用パッド５５もそれに合わせて角環状に形成されている。接地電極５７よりも内側の領域のうち、ダイボンド用パッド５５やパッド５６の無い領域には、導電パターンによって表面側接地パターン５８、５９が形成されている。特に、ダイボンド用パッド５５の内側には、四角形の表面側接地パターン５８を設けている。
ダイボンド用パッド５５、パッド５６、接地電極５７、表面側接地パターン５８、５９は、溝６０（空隙）によって互いに分離されている。ここで、溝６０とは、導電パターンどうしが分離していて底面に基板コア材５２ａが露出した領域をいう。溝６０は金属薄膜をエッチングすることによって形成されており、その幅は０.１０ｍｍ程度となっている。ただし、表面側接地パターン５９は、接地電極５７につながっていたり、一体になっていても差し支えない。
さらに、ダイボンド用パッド５５の上面の外周部及び内周部を除く領域は、導体パターンの表面を保護するためのソルダーレジスト６７によって覆われている。表面側接地パターン５８、５９の上面全体もソルダーレジスト６７によって覆われている。このソルダーレジスト６７は、溶融状態のソルダーレジストをスクリーン印刷することによって基板５２の表面に均一な厚みに塗布した後、加熱することによって硬化させてある。なお、この実施形態においては被覆部材としてソルダーレジストを用いているが、これ以外にもシルクパターンなどを用いてもよい。
また、図４に示すように、導電パターンのうちソルダーレジスト６７から露出している領域、すなわち接地電極５７、パッド５６、ダイボンド用パッド５５の内周部及び外周部には、ダイボンド樹脂に対して濡れ性の悪い無機材料６１ｂ（例えば、Ａｕメッキ等）による被覆が施されている。
よって、ダイボンド用パッド５５は、導電パターンで形成された導電パターン部６１ａの表面外周部及び内周部にＡｕメッキ等の無機材料６１ｂを成膜して形成されている。すなわち、ダイボンド用パッド５５は導電パターン部６１ａと無機材料６１ｂとからなり、導電パターン部６１ａ（導電パターンの一部）がダイボンド用パッド５５の主部となっている。そして、ダイボンド用パッド５５の表面の外周部及び内周部を除く領域には、ソルダーレジスト６７が塗布されている。また、ダイボンド用パッド５５の内周及び外周は溝６０によって囲まれており、近接する導電パターン、すなわち表面側接地パターン５８、５９、５６と構造的に分離されている。隣接する導電パターンに塗布されているソルダーレジスト６７、すなわち表面側接地パターン５８、５９に塗布されたソルダーレジスト６７はダイボンド用パッド５５に接触しないようになっており、好ましくは溝６０内にソルダーレジスト６７が入り込まないようにしている。
基板５２の下面には、基板コア材５２ａの下面に貼られたＣｕ等の金属薄膜をパターニングした導電パターンにより、引き出し電極６２と裏面側接地パターン６３とが形成されている。裏面側接地パターン６３は引き出し電極６２の無い領域のほぼ全体を覆っており、引き出し電極６２と裏面側接地パターン６３は溝６４によって互いに分離されている。引き出し電極６２や裏面側接地パターン６３は、電子部品５１を実装するための基板（例えば携帯電話用のマザーボード）にハンダ実装するためのパターンである。
基板コア材５２ａには表裏に貫通するようにスルーホールが設けられており、パッド５６はスルーホール６５によって引き出し電極６２に電気的に接続されており、ダイボンド用パッド５５や表面側接地パターン５８、接地電極５７はスルーホール６６によって裏面側接地パターン６３に接続されている。
半導体素子５３は、各種センシング用のセンサチップ（例えば、音響センサ、加速度センサ、圧力センサなど）、ＬＳＩ、ＡＳＩＣなどの素子であるが、この実施形態では音響振動を検知する音響センサ（あるいは、音響振動を電気エネルギーに変換するトランスデューサ）としている。この半導体素子５３である音響センサは、音響振動を感知する薄膜（ダイアフラム）が中央部に形成され、薄膜の下面側に空洞５３ａが形成されており、音響振動による薄膜の変位を静電方式などで検出するものである。
半導体素子５３の下面は空洞５３ａを囲んで角環状となっており、ダイボンド樹脂６８によってダイボンド用パッド５５の上に接着固定されている。ダイボンド樹脂６８としては柔軟性を有するシリコーン等の接着樹脂が用いられており、転写ピン（スタンパ）に塗布されたダイボンド樹脂６８をダイボンド用パッド５５の上に転写させた後、その上に半導体素子５３を載せて均等な力で押圧し、ダイボンド樹脂６８を加熱硬化させて半導体素子５３を固定する。ダイボンド樹脂６８は、半導体素子５３を固定するほか、外部環境からの余分な力を遮断する働きもしている。半導体素子５３の端子とパッド５６とはボンディングワイヤ６９によって結線されており、よって半導体素子５３の端子は下面の引き出し電極６２に導通している。また、表面側接地パターン５８は空洞５３ａの下面開口部分に位置している。
なお、基板５２の上面には、複数個の半導体素子が実装されていてもよく、また他の電気電子部品も実装されていてもよい。さらに、金属薄膜のパターンは、実装される半導体素子や電気電子部品などの形態に応じて適宜自由に設計しうる。
導電性キャップ５４は、比抵抗の小さな金属材料によってキャップ状に形成されており、下面には半導体素子５３等を収容するための空間が形成されている。導電性キャップ５４の下端部全周には略水平に延びたフランジ７０が形成されている。
導電性キャップ５４は半導体素子５３等を覆うようにして基板５２の上に載置され、フランジ７０下面が導電性接合部材７１によって接地電極５７に接合固定されると共に、導電性接合部材７１の導電性によって接地電極５７に電気的に接続されている。よって、導電性キャップ５４は、下面の裏面側接地パターン６３と同電位（グランド電位）となる。導電性接合部材７１としては、導電性エポキシ樹脂（例えば、銀フィラーを含有したエポキシ樹脂）やはんだ等の材料を用いる。
なお、実装される半導体素子５３が音響センサである場合には、導電性キャップ５４の頂部などに音響振動を通過させるための孔（図示せず）があいていてもよい。また、導電性キャップ５４と基板５２からなるパッケージは、収容する半導体素子５３の種類に応じて密閉構造となっていてもよい。例えば、外部からのゴミ、光などを遮断すればよい場合には、パッケージで半導体素子５３等を覆ってあればよく、必ずしも気密性まで要求されないが、耐湿性、耐薬品性を必要とする場合には、パッケージは気密性を持たせることが望ましい。
しかして、この電子部品５１によれば、グランドに接続される導電性キャップ５４とグランドに接続される裏面側接地パターン６３や表面側接地パターン５８、５９を有する基板５２によってファラデーケージが構成されるので、半導体素子５３を外部の高周波ノイズから遮断することができ、半導体素子５３の外部ノイズによる影響を低減することができる。
また、基板５２の表裏面のいずれもほぼ全面を導電パターンによって覆われているので、温度変化等による基板５２の反りを防ぐことができる。
さらに、ダイボンド用パッド５５においては、その外周部及び内周部を除く領域にソルダーレジスト６７を塗布している。シリコーン等のダイボンド樹脂６８は、Ｃｕの導電パターン部６１ａやＡｕメッキの無機材料６１ｂに対するよりも、ソルダーレジスト６７に対する接着強度の方が高いので、ダイボンド用パッド５５の一部にソルダーレジスト６７を塗布しておくことにより、ダイボンド樹脂６８による半導体素子５３の接着強度を高くすることができる。
また、ダイボンド用パッド５５の外周部及び内周部は、Ａｕメッキ等の無機材料６１ｂによって形成しているので、ダイボンド樹脂６８がダイボンド用パッド５５の内側や外側へ流れ出すのを防ぐことができる。この理由を図７〜図１１により説明する。
ダイボンド樹脂６８としては外部からの衝撃等の特性変動要因を緩和させるため柔軟な樹脂が用いられており、特にシリコーン等が用いられており、これは流動しやすい。このシリコーン等の樹脂は、同じ有機材料であるソルダーレジストに対しては濡れ性が良く、接触角が小さくなる。しかも、ソルダーレジストは端面が直角になりにくく丸味を帯びやすい。そのため、図８に示すように、ダイボンド用パッド５５の全面をソルダーレジスト６７で覆っている場合には、ダイボンド樹脂６８を塗布したときの接触角θが小さくなり、その結果塗布されたダイボンド樹脂６８がダイボンド用パッド５５から外側あるいは内側へ流れ出しやすくなり、いったんダイボンド樹脂６８が流れ出ると時間とともに流出量が増加する。
これに対し、シリコーン等の樹脂は、ＡｕやＣｕ等の無機材料に対しては濡れ性が悪く、接触角が大きくなる。しかも、ソルダーレジストに比較すれば端面が直角になりやすい。そのため、図７に示す本実施形態のように、ダイボンド用パッド５５の縁が無機材料６１ｂとなっている場合には、ダイボンド樹脂６８を塗布したときの接触角θが大きくなり、ダイボンド用パッド５５の縁でダイボンド樹脂６８が球面状になるので、塗布されたダイボンド樹脂６８がダイボンド用パッド５５から外側あるいは内側へ流れ出しにくくなる。
ただし、ダイボンド樹脂６８の濡れ性が悪くて、ダイボンド用パッド５５の縁における接触角θが大きい場合でも、ダイボンド樹脂６８が図７のように球面状（凸曲面）とならず、図９に示すように、ダイボンド樹脂６８がダイボンド用パッド５５の縁で凹曲面となる場合もある。図９のような濡れ具合は、ダイボンド樹脂６８の半導体素子５３に対する濡れ性が、無機材料６１ｂに対する濡れ性よりも良い場合に起こりやすい。
また、図１０に示すように、隣接する導電パターン（表面側接地パターン５８、５９）に塗布されたソルダーレジスト６７がダイボンド用パッド５５の端面まで達していると、ダイボンド樹脂６８がダイボンド用パッド５５の端でソルダーレジスト６７に触れたときにダイボンド樹脂６８がダイボンド用パッド５５から流れ出しやすくなる。
これに対し、図７に示す本実施形態のように、隣接する導電パターンとダイボンド用パッド５５との間に溝６０を形成し、隣接する導電パターンに塗布されたソルダーレジスト６７がダイボンド用パッド５５に触れないようにしてあれば、上記のような理由によってダイボンド樹脂６８がダイボンド用パッド５５から外側あるいは内側へ流れ出しにくくなる。
こうしてダイボンド樹脂６８がダイボンド用パッド５５から流れ出るのを阻止すると、流れ出したダイボンド樹脂６８が接地電極５７の一部を覆って導電性キャップ５４の接地電極５７への接合を妨げ、高周波ノイズの遮蔽性を低下させる現象を防止することができる。
また、ダイボンド用パッド５５からダイボンド樹脂６８が流れ出ると、流出量の増加に伴って半導体素子５３とダイボンド用パッド５５の間のダイボンド樹脂６８の厚みが薄くなるが、本実施形態によればダイボンド樹脂６８の流出を防止することができるので、ダイボンド樹脂６８の塗布量を管理することでダイボンド樹脂６８の厚みのばらつきを小さくすることができる。その結果、半導体素子５３の接合強度を均一化でき、空洞５３ａの容積が均一となり、またダイボンド樹脂６８の弾性が均一になり、電子部品５１の品質が安定する。
さらに、本実施形態によれば、ダイボンド樹脂６８の流出を防止できるので、半導体素子５３の下面におけるダイボンド樹脂６８の厚みを大きくすることができる。図１１（ａ）〜（ｃ）は、この理由を説明する図である。図１１（ａ）は、下面にダイボンド樹脂６８を転写された半導体素子５３をダイボンド用パッド５５に押し付けた様子を示す。このとき、ダイボンド樹脂６８は、半導体素子５３に加えられた押し付け力と半導体素子５３の自重により押圧され、図１１（ｂ）に示すように、半導体素子５３とダイボンド用パッド５５の間の隙間から外へ押し出され、半導体素子５３の下面における厚みが次第に薄くなる。
しかし、本実施形態の電子部品５１では、流れ出たダイボンド樹脂６８が図１１（ｃ）のようにダイボンド用パッド５５の端に達すると、ダイボンド樹脂６８はダイボンド用パッド５５（無機材料６１ｂ）の端で止められるので、半導体素子５３の下面からの流出が止まる。その結果、半導体素子５３の下面からの流出を抑制されて行き場を失ったダイボンド樹脂６８は、半導体素子５３の下面に溜まるので、ダイボンド用パッド５５の端までソルダーレジスト６７で覆った場合と比較して半導体素子５３の下面におけるダイボンド樹脂６８の厚みが大きくなる。
ダイボンド用パッド５５の端を無機材料６１ｂで形成していると、このようにしてダイボンド樹脂６８の厚みばらつきを小さくできる効果に加え、半導体素子５３の下のダイボンド樹脂６８の厚みを大きくすることができる効果が加わる。その結果、ダイボンド樹脂６８で余分な外力を遮断する効果がさらに増強されることになる。
さらに、ソルダーレジスト６７の下面に導電パターン（導電パターン部６１ａ、表面側接地パターン５８）が残っているので、従来例のように基板５２の強度が低下したり、電子部品５１のコスト増加要因となったりすることもない。
（第１の実施形態の変形例）
図１２は本発明の実施形態１による電子部品の変形例を示す断面図であって、図５に対応する箇所の断面を表している。この変形例では、ダイボンド用パッド５５の上にソルダーレジスト６７を設けていない。すなわち、導電パターン部６１ａの上面全体をＡｕメッキ等の無機材料６１ｂで覆い、この上にダイボンド樹脂６８によって半導体素子５３の下面を接合固定したものである。このような構造であっても、ダイボンド時にダイボンド樹脂６８がダイボンド用パッド５５の内周側にも外周側にも流れ出る恐れがない。また、ダイボンド樹脂６８が流れ出る恐れがないので、半導体素子５３の下面とダイボンド用パッド５５との間のダイボンド樹脂６８の厚みのばらつきを小さくでき、電子部品の特性を安定させることができる。
また、別な変形例としては、ソルダーレジスト６７から露出しているダイボンド用パッド５５の外周部及び内周部にＡｕメッキによる無機材料６１ｂを設けず、Ｃｕの導電パターン部６１ａが露出したままになっていてもよい。Ｃｕもソルダーレジスト６７に比べれば、ダイボンド樹脂６８との濡れ性が悪く、ダイボンド樹脂６８の接触角を大きくできるからである。
さらに別な変形例としては、下面中央部に空洞部を有しない半導体素子５３を実装する場合には、ダイボンド用パッド５５もそれに合わせて矩形状とすればよい。また、導電パターン部６１ａがＣｕ以外の材料である場合には、その外周部や内周部にＡｕメッキやＣｕメッキを施してもよい。
図１は、特許文献１に開示された電子部品の一形態を示す断面図である。 図２は、特許文献１に開示された電子部品の別な形態を示す断面図である。 図３は、特許文献１に開示された電子部品のさらに別な形態を示す断面図である。 図４は、本発明の実施形態１による電子部品の構造を示す断面図である。 図５は、図４のＸ部拡大図である。 図６は、電子部品の基板を示す上面図である。 図７は、ダイボンド用パッドの縁に無機材料を形成している場合の、ダイボンド用パッドに塗布されたダイボンド樹脂の状態を示す概略断面図である。 図８は、ダイボンド用パッドの全面をソルダーレジストで覆った場合の、ダイボンド用パッドに塗布されたダイボンド樹脂の状態を示す概略断面図である。 図９は、半導体素子をダイボンド用パッドに接着するダイボンド樹脂の異なる濡れ具合を表した概略図である。 図１０は、隣接する導電パターンに塗布されているソルダーレジストがダイボンド用パッドの縁に達しているの、ダイボンド用パッドに塗布されたダイボンド樹脂の状態を示す概略断面図である。 図１１（ａ）〜（ｃ）は、半導体素子をダイボンド用パッドに接着する際に、ダイボンド樹脂がダイボンド用パッドに広がる様子を説明する説明図である。 図１２は、実施形態１の変形例を示す断面図である。
符号の説明
５１ 電子部品
５２ 基板
５２ａ 基板コア材
５３ 半導体素子
５３ａ 空洞
５５ ダイボンド用パッド
５６ パッド
５７ 接地電極
５８、５９ 表面側接地パターン
６０ 溝
６１ａ 導電パターン部
６１ｂ 無機材料
６５ スルーホール
６６ スルーホール
６７ ソルダーレジスト
６８ ダイボンド樹脂
６９ ボンディングワイヤ

Claims (3)

  1. 基板の上面に、ダイボンド用パッドを設け、当該パッドの上にダイボンド樹脂によって半導体素子を接着した電子部品であって、
    前記基板は基板コア材の上面に無機材料を貼ったものであり、前記無機材料をパターニングすることによって前記ダイボンド用パッドの主部と導電パターンが同一材料で形成されており、
    前記ダイボンド用パッドは、前記ダイボンド用パッドの主部の表面の少なくとも外周部にＡｕ又はＣｕのうち少なくとも一方を形成され、かつ当該外周部のＡｕ又はＣｕが露出したものであり、
    前記ダイボンド用パッドに隣接する導電パターンと前記ダイボンド用パッドとの間を空隙によって分離し、前記導電パターンを覆う被覆部材が前記ダイボンド用パッドに接触しないようにしたことを特徴とする電子部品。
  2. 前記ダイボンド用パッドの主部がＣｕによって形成されていて、その表面の少なくとも外周部がＡｕによって形成されていることを特徴とする、請求項１に記載の電子部品。
  3. 前記ダイボンド用パッドの表面において、その外周部を除く領域に被覆部材が塗布されていることを特徴とする、請求項１に記載の電子部品。
JP2008173126A 2008-07-02 2008-07-02 電子部品 Active JP5320863B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008173126A JP5320863B2 (ja) 2008-07-02 2008-07-02 電子部品
KR1020107002767A KR101135858B1 (ko) 2008-07-02 2009-02-17 전자 부품
EP09773082.4A EP2187436B1 (en) 2008-07-02 2009-02-17 Electronic component
PCT/JP2009/000637 WO2010001504A1 (ja) 2008-07-02 2009-02-17 電子部品
CN200980100229XA CN101785099B (zh) 2008-07-02 2009-02-17 电子零件
US12/674,701 US8338950B2 (en) 2008-07-02 2009-02-17 Electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008173126A JP5320863B2 (ja) 2008-07-02 2008-07-02 電子部品

Publications (2)

Publication Number Publication Date
JP2010016077A JP2010016077A (ja) 2010-01-21
JP5320863B2 true JP5320863B2 (ja) 2013-10-23

Family

ID=41465614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008173126A Active JP5320863B2 (ja) 2008-07-02 2008-07-02 電子部品

Country Status (6)

Country Link
US (1) US8338950B2 (ja)
EP (1) EP2187436B1 (ja)
JP (1) JP5320863B2 (ja)
KR (1) KR101135858B1 (ja)
CN (1) CN101785099B (ja)
WO (1) WO2010001504A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9162303B2 (en) * 2011-07-21 2015-10-20 Blackberry Limited Grooved circuit board accommodating mixed-size components
JP5917613B2 (ja) * 2014-07-01 2016-05-18 株式会社フジクラ 接着方法、及び構造物の製造方法
JP6559236B2 (ja) * 2015-06-10 2019-08-14 三菱電機株式会社 半導体装置およびその製造方法
US9793231B2 (en) * 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
US9870967B2 (en) * 2016-03-10 2018-01-16 Analog Devices, Inc. Plurality of seals for integrated device package

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0875580A (ja) * 1994-09-06 1996-03-22 Mitsubishi Electric Corp 半導体圧力センサ
JP3694796B2 (ja) * 1994-12-12 2005-09-14 イビデン株式会社 プリント配線板及びその製造方法
JP3432982B2 (ja) * 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
JPH09262915A (ja) 1996-03-29 1997-10-07 Mitsubishi Heavy Ind Ltd シングルフェーサ用段ロール及びその製造方法
JP3417247B2 (ja) * 1996-05-28 2003-06-16 株式会社デンソー 樹脂封止型電子装置の製造方法
KR100500919B1 (ko) * 1997-02-10 2005-07-14 마츠시타 덴끼 산교 가부시키가이샤 수지봉입형 반도체장치 및 그 제조방법
JP3443406B2 (ja) * 1997-02-10 2003-09-02 松下電器産業株式会社 樹脂封止型半導体装置
US5907189A (en) * 1997-05-29 1999-05-25 Lsi Logic Corporation Conformal diamond coating for thermal improvement of electronic packages
US7166910B2 (en) 2000-11-28 2007-01-23 Knowles Electronics Llc Miniature silicon condenser microphone
DE102005008512B4 (de) * 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
JP2008109649A (ja) * 2006-09-27 2008-05-08 Yamaha Corp マイクロフォンパッケージ
JP4343943B2 (ja) * 2006-11-24 2009-10-14 日東電工株式会社 半導体装置製造用の耐熱性粘着テープ
JP2008147266A (ja) * 2006-12-07 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8338950B2 (en) 2012-12-25
KR20100031766A (ko) 2010-03-24
WO2010001504A1 (ja) 2010-01-07
EP2187436A4 (en) 2013-11-20
EP2187436B1 (en) 2017-02-01
US20120139111A1 (en) 2012-06-07
CN101785099A (zh) 2010-07-21
KR101135858B1 (ko) 2012-04-16
EP2187436A1 (en) 2010-05-19
CN101785099B (zh) 2011-09-28
JP2010016077A (ja) 2010-01-21

Similar Documents

Publication Publication Date Title
JP5277755B2 (ja) 電子部品
JP5045769B2 (ja) センサ装置の製造方法
JP5746919B2 (ja) 半導体パッケージ
US9613877B2 (en) Semiconductor packages and methods for forming semiconductor package
US20090230487A1 (en) Semiconductor device, semiconductor device manufacturing method and lid frame
JP5320863B2 (ja) 電子部品
JP5458517B2 (ja) 電子部品
KR101166654B1 (ko) 반도체 장치
JP2019165209A (ja) 電子デバイス
US20060097405A1 (en) IC chip package and method for packaging same
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
JP2012146947A (ja) 光学デバイス
JP6507596B2 (ja) 半導体センサ装置
JP6428205B2 (ja) 半導体センサ装置
KR101067497B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130701

R150 Certificate of patent or registration of utility model

Ref document number: 5320863

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350