KR101067497B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR101067497B1
KR101067497B1 KR1020080130754A KR20080130754A KR101067497B1 KR 101067497 B1 KR101067497 B1 KR 101067497B1 KR 1020080130754 A KR1020080130754 A KR 1020080130754A KR 20080130754 A KR20080130754 A KR 20080130754A KR 101067497 B1 KR101067497 B1 KR 101067497B1
Authority
KR
South Korea
Prior art keywords
external connection
connection terminal
semiconductor package
protective layer
substrate
Prior art date
Application number
KR1020080130754A
Other languages
English (en)
Other versions
KR20100072134A (ko
Inventor
안민철
정대선
Original Assignee
주식회사 바른전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 바른전자 filed Critical 주식회사 바른전자
Priority to KR1020080130754A priority Critical patent/KR101067497B1/ko
Publication of KR20100072134A publication Critical patent/KR20100072134A/ko
Application granted granted Critical
Publication of KR101067497B1 publication Critical patent/KR101067497B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Abstract

본 발명에서는, 반도체 패키지의 기판과 외부접속단자 사이의 부착력을 보강하기 위한 개선된 구조를 갖는 반도체 패키지를 제공하고자 한다. 본 발명에서 제공하는 반도체 패키지는, 기판의 일면에 형성되어 있는 보호층 및 외부접속단자를 포함하는 반도체 패키지에 있어서, 상기 보호층이 상기 외부접속단자의 표면의 주변부로 확장되어 있는 것을 특징으로 한다.
반도체 패키지, 외부접속단자, 보호층

Description

반도체 패키지 {semiconductor package}
본 발명은 반도체 패키지에 관한 것이며, 더욱 상세하게는 기판의 일면에 형성되어 있는 보호층과 외부접속단자를 갖는 반도체 패키지에 관한 것이다.
도 1은 종래의 반도체 패키지의 전형적인 구조의 예를 도식적으로 나타내는 부분단면도이다. 도 1의 반도체 패키지는 LGA(land grid array) 패키지로서, 접속전극(33) 및 전도성패턴(34)을 구비하고 있는 기판(50), 기판(50)의 일면에 실장되어 있으며 본딩패드(31)를 구비하고 있는 반도체칩(30), 본딩패드(31)와 접속전극(33)을 전기적으로 연결하는 본딩와이어(32), 기판(50)의 반도체칩 실장면을 밀봉하는 수지봉합부(40), 기판(50)의 타면에 부착되어 있으며 전도성패턴(34)에 의하여 접속전극(33)과 전기적으로 연결되어 있는 평면형(또는, 접속패드 형태)의 외부접속단자(10), 기판(50)의 타면 중 외부접속단자(10) 영역을 제외한 표면에 코팅되어 있는 보호층(20)(또는, SR(solder resistor))을 포함하고 있다.
외부접속단자(10)는 추후의 납땜을 위하여 노출되어 있어야 하므로, 외부접속단자(10)의 표면에는 보호층을 코팅하지 않는다. 또한, 보호층(20)의 가장자리와 외부접속단자(10)의 가장자리는, 예를 들면 약 100 ㎛ 정도의 간격을 두고 있다. 보호층 코팅시의 작업오차에 의해 보호층(20)의 도포영역이 외부접속단자(10)의 표면을 덮게 되면, 외부접속단자의 노출면적이 설계치로부터 벗어나게 된다. 이러한 문제점을 방지하기 위하여, 보호층(20)의 가장자리와 외부접속단자(10)의 가장자리 사이에 간격을 형성시키고 있다.
주목할 점은, 외부접속단자(10)가 전도성패턴(34)(또는, 비아홀(via hole) 패턴)에 연결되어 있기는 하지만, 전도성패턴(34)이 매우 가늘기 때문에, 전도성패턴(34)이 외부접속단자(10)를 지지하는 힘은 매우 미약하다는 것이다. 그에 따라, 외부접속단자(10)를 지지하는 힘은, 실질적으로, 기판(50)과 외부접속단자(10) 사이의 접착력에 의해서만 제공된다. 그러나, 기판(50)과 외부접속단자(10) 사이의 접착력 또한 강하지 않다. 이러한 이유로, 반도체 패키지가 또 다른 인쇄회로기판에 납땜된 상태에서, 외부의 충격에 의하여 반도체 패키지에 미는 힘이 가해지면, 반도체 패키지의 기판(50)으로부터 반도체패키지의 외부접속단자(10)가 박리되는 현상이 빈번히 발생하고 있다. 이러한 현상이 발생하면, 결국, 상기 또 다른 인쇄회로기판에 외부접속단자(10)를 남겨둔 채, 반도체 패키지는 상기 또 다른 인쇄회로기판으로부터 물리적으로 및/또는 전기적으로 분리된다.
이러한 문제점을 해결하기 위하여, 반도체 패키지가 또 다른 인쇄회로기판에 납땜된 상태에서, 반도체 패키지의 주변에 에폭시와 같은 충진재를 채우므로써, 반도체 패키지와 상기 또 다른 인쇄회로기판 사이의 접착력을 보강하는 방안이 알려져 있다. 그러나, 이러한 방안은 반도체 패키지를 사용하는 전자기기의 제조공정을 복잡하게 하고 그 제조비용을 상승시키게 된다.
본 발명에서는, 반도체 패키지의 기판과 외부접속단자 사이의 부착력을 보강하기 위한 개선된 구조를 갖는 반도체 패키지를 제공하고자 한다.
본 발명에서 제공하는 반도체 패키지는, 기판의 일면에 형성되어 있는 보호층 및 외부접속단자를 포함하는 반도체 패키지에 있어서, 상기 보호층이 상기 외부접속단자의 표면의 주변부로 확장되어 있는 것을 특징으로 한다.
본 발명의 반도체 패키지의 또 다른 구현예에 있어서, 외부접속단자의 표면의 주변부에 그루브(groove)가 형성되어 있을 수 있다.
보호층이 외부접속단자의 표면의 주변부로 확장되면, 보호층이 외부접속단자의 주변부를 덮게 된다. 그에 따라, 확장된 보호층은 외부접속단자를 잡아주는 역할을 한다. 결국, 기판에 코팅되어 있으며 외부접속단자의 주변부로 확장되어 있는 보호층에 의하여, 기판과 외부접속단자 사이의 부착력이 현저하게 보강될 수 있다.
외부접속단자의 표면의 주변부에 그루브(groove)를 형성시킨 경우에는, 보호층이 흘러서 외부접속단자 표면의 원치 않는 영역까지 침범하는 것을 방지할 수 있으며, "반도체 패키지가 실장되는 외부 기판"과 "반도체 패키지의 외부접속단자" 사이의 접착강도를 높여줄 수 있다.
이하에서는, 도 2를 참조하여 본 발명의 반도체 패키지를 더욱 상세하게 설명한다. 도 2는, 본 발명의 반도체 패키지의 일구현예를 도식적으로 나타내는 부분단면도이다.
도 2의 구현예 역시, 접속전극(33) 및 전도성패턴(34)을 구비하고 있는 기판(50), 기판(50)의 일면에 실장되어 있으며 본딩패드(31)를 구비하고 있는 반도체칩(30), 본딩패드(31)와 접속전극(33)을 전기적으로 연결하는 본딩와이어(32), 기판(50)의 반도체칩 실장면을 밀봉하는 수지봉합부(40), 기판(50)의 타면에 부착되어 있으며 전도성패턴(34)에 의하여 접속전극(33)과 전기적으로 연결되어 있는 평면형(또는, 접속패드 형태)의 외부접속단자(10), 외부접속단자(10)가 부착되어 있는 면과 동일한 기판(50)의 타면에 코팅되어 있는 보호층(20)(또는, SR(solder resistor))을 포함하고 있다.
도 2의 구현예에서 주목할 점은, 보호층(20)이 외부접속단자(10)의 표면의 주변부로 확장되어 있다는 것이다. 그에 따라, 확장된 보호층(20)은 외부접속단자(10)를 고정시키는 고정틀의 역할을 하며, 결국, 기판(50)과 외부접속단자(10) 사이의 부착력을 현저하게 보강시키는 효과를 발휘한다.
외부접속단자(10)의 표면의 중심부는, 추후의 납땜을 위하여, 보호층으로 코팅되지 않고 노출되어 있다. 외부접속단자(10)의 노출표면의 면적이 요구치 보다 작아지는 것을 방지하기 위하여, 외부접속단자(10)의 전체 면적은 노출표면적 요구치 보다 설비공차(즉, 보호층 코팅 설비의 작업오차)이상 만큼 더 크게 설정된다.
이와 같이 본 발명의 반도체 패키지는, 보호층의 코팅 영역 확장 및 외부접 속단자의 전체 면적 증가라는 간단한 조정을 통하여 제조될 수 있다. 그러므로, 본 발명의 반도체 패키지를 제조함에 있어서는, 기존 반도체 패키지 제조 설비가 그대로 활용될 수 있으며, 별도의 복잡하고 번거로운 공정이 추가될 필요가 없다. 따라서, 종래의 보강 방안, 즉, 반도체 패키지가 또 다른 인쇄회로기판에 납땜된 상태에서 반도체 패키지의 주변에 에폭시와 같은 충진재를 채우는 방안과 비교할 때, 본 발명의 반도체 패키지에 소요되는 원가 및 제조시간은 현저하게 절감될 수 있다.
확장된 보호층(20)이 외부접속단자(10)의 표면의 중심부를 향하여 진입하는 거리는 특별히 제한되지 않는다. 예를 들면, 확장된 보호층(20)이 외부접속단자(10)의 표면의 중심부를 향하여 진입하는 거리는 약 50 ㎛ 내지 약 5 mm 일 수 있다. 이러한 정도로도, 확장된 보호층(20)은 외부접속단자(10)를 고정시키는 역할을 충분히 할 수 있다.
확장된 보호층(20)이, 반드시 외부접속단자(10)의 테두리 전체에 걸쳐서, 외부접속단자(10)의 표면의 중심부를 향하여 진입할 필요는 없다. 즉, 확장된 보호층(20)은, 외부접속단자(10)의 테두리의 일부 영역에 걸쳐서, 외부접속단자(10)의 표면의 중심부를 향하여 진입하여도 무방하다. 예를 들어, 사각형의 표면을 갖는 외부접속단자의 경우, 테두리를 구성하는 네 개의 변 중 적어도 하나의 변에 걸쳐서, 확장된 보호층이 외부접속단자(10)의 표면의 중심부를 향하여 진입하여도 무방하다. 물론, 확장된 보호층이, 외부접속단자(10)의 테두리 전체에 걸쳐서, 외부접속단자(10)의 표면의 중심부를 향하여 진입한다면, 보강력은 더욱 더 강화될 것이 다.
외부접속단자(10)의 표면 위로 확장된 보호층(20)의 두께, 즉, 외부접속단자(10)의 표면을 덮고 있는 보호층(20)의 두께도 특별히 제한되지 않는다. 예를 들면, 외부접속단자(10)의 표면을 덮고 있는 보호층(20)의 두께는, 외부접속단자(10)의 표면을 덮고 있지 않는 보호층(20)의 두께의 약 1/10 내지 약 1/2일 수 있다.
한편, 도 2의 구현예에 나타나 있는 반도체칩의 실장 방식은 예에 불과하며, 기타 다양한 실장방식이 적용될 수 있다. 또한, 도 2의 구현예에서는 확장된 보호층과 외부접속단자가 반도체칩이 실장된 기판면의 이면에 형성되어 있으나, 확장된 보호층과 외부접속단자는 반도체칩이 실장된 기판면에 형성될 수도 있다.
본 발명의 반도체 패키지의 또 다른 구현예에 있어서, 외부접속단자의 표면의 주변부에는 그루브(groove)가 형성되어 있을 수 있다. 그루브는 보호층이 흘러서 외부접속단자 표면의 원치 않는 영역까지 침범하는 것을 막아주며, 추후 납땜시 반도체 패키지가 실장되는 기판과의 접착강도를 높여주는 역할을 할 수 있다.
이하에서는, 도 3을 참조하여 외부접속단자의 표면의 주변부에 그루브(groove)가 형성되어 있는 구현예를 상세하게 설명하다. 도 3은, 외부접속단자의 표면의 주변부에 그루브가 형성되어 있는 구현예를 도식적으로 나타내는 부분단면도이다.
외부접속단자(10)의 표면의 주변부에 그루브(11)가 형성되어 있다. 그루브(11)는, 확장된 보호층(20)과 "외부접속단자 표면 중심부 노출면"의 경계에 위치하고 있다. 따라서, 그루브(11)는 확장된 보호층(20)의 코팅시, 보호층(20)이 "외 부접속단자 표면 중심부 노출면"으로 흘러들어 가는 것을 차단하는 효과를 발휘할 수 있다.
도 3에서 빗금으로 표시되어 있는 부분은, 반도체 패키지의 외부접속단자(10)와, 반도체 패키지가 실장되는 외부 인쇄회로기판의 전극을 전기적 및 물리적으로 결합시키는 납땜부이다. 이러한 납땜부의 형성시에, 땜납은 그루브(11)의 내부에까지 흘러들어가게 된다. 그에 따라, 납땜부는 그루브(11)의 내부에 끼워지는 쐐기를 포함하도록 형성된다. 그리하여, 외부접속단자(10)와 납땜부 사이의 접착면적이 증가할 뿐만아니라, 쐐기고정효과까지 얻을 수 있게 된다. 그루브(11)에 의한 접착면적의 증가 및 쐐기고정효과는, 외부접속단자(10)에 요구되는 노출표면적을 감소시킬 수 있음을 의미한다. 즉, 확장된 보호층(20)으로 인하여 "외부접속단자 표면 중심부 노출면"이 다소 감소하더라도, 그루브(11)로 인하여, 반도체 패키지의 외부접속단자(10)와, 반도체 패키지가 실장되는 외부 인쇄회로기판 사이의 강화된 결합력을 얻을 수 있게 된다.
그루브(11)는, 반드시 외부접속단자(10)의 테두리 전체에 걸쳐서, 형성될 필요는 없다. 즉, 그루브(11)는, 외부접속단자(10)의 테두리의 일부 영역에 걸쳐있는, 확장된 보호층(20)과 외부접속단자(10)의 표면의 노출부의 경계 위치에 형성되어도 무방하다. 예를 들어, 사각형의 표면을 갖는 외부접속단자의 경우, 테두리를 구성하는 네 개의 변 중 적어도 하나의 변에 걸쳐있는, 확장된 보호층(20)과 외부접속단자(10) 표면 노출부의 경계선에, 그루브가 형성되어도 무방하다. 물론, 그루브가(11)가 외부접속단자(10)의 테두리 전체에 걸쳐서 형성되어 있다면, 반도체 패 키지의 외부접속단자(10)와, 반도체 패키지가 실장되는 외부 인쇄회로기판 사이의 결합력은 더욱 더 강화될 것이다.
도 1은 종래의 반도체 패키지의 전형적인 구조의 예를 도식적으로 나타내는 부분단면도이다.
도 2는 본 발명의 반도체 패키지의 일구현예를 도식적으로 나타내는 부분단면도이다.
도 3은 외부접속단자의 표면의 주변부에 그루브가 형성되어 있는 구현예를 도식적으로 나타내는 부분단면도이다.

Claims (2)

  1. 기판의 일면에 형성되어 있는 보호층 및 외부접속단자를 포함하는 반도체 패키지에 있어서, 상기 보호층이 상기 외부접속단자의 표면의 주변부로 확장되어 있고, 상기 외부접속단자의 표면의 주변부에 그루브가 형성되어 있는 것을 특징으로 하는 반도체 패키지.
  2. 삭제
KR1020080130754A 2008-12-20 2008-12-20 반도체 패키지 KR101067497B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080130754A KR101067497B1 (ko) 2008-12-20 2008-12-20 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080130754A KR101067497B1 (ko) 2008-12-20 2008-12-20 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20100072134A KR20100072134A (ko) 2010-06-30
KR101067497B1 true KR101067497B1 (ko) 2011-09-27

Family

ID=42369361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080130754A KR101067497B1 (ko) 2008-12-20 2008-12-20 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101067497B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408948B1 (ko) * 1994-11-15 2004-04-03 폼팩터, 인크. 전자부품을 회로기판에 장착하는 방법
KR20080100032A (ko) * 2007-05-11 2008-11-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408948B1 (ko) * 1994-11-15 2004-04-03 폼팩터, 인크. 전자부품을 회로기판에 장착하는 방법
KR20080100032A (ko) * 2007-05-11 2008-11-14 앰코 테크놀로지 코리아 주식회사 반도체 패키지

Also Published As

Publication number Publication date
KR20100072134A (ko) 2010-06-30

Similar Documents

Publication Publication Date Title
US7445455B2 (en) Electronic device
US20080302563A1 (en) Wiring board and manufacturing method thereof
US20150008571A1 (en) Substrate warpage control using external frame stiffener
US7432601B2 (en) Semiconductor package and fabrication process thereof
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US6927347B2 (en) Printed circuit board having through-hole protected by barrier and method of manufacturing the same
TWI618199B (zh) 佈線基板
US8274797B2 (en) Electronic component
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
US8338950B2 (en) Electronic component
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
KR101067497B1 (ko) 반도체 패키지
US10178768B2 (en) Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component
KR100697624B1 (ko) 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지
JPH0955597A (ja) 半導体装置
US8675367B2 (en) Module incorporating electronic component
US10512168B2 (en) Electronic device and method of manufacturing the same
JP2006210796A (ja) 回路装置およびその製造方法
KR20180035968A (ko) 미세 패턴 및 피치 구현을 위한 배리어층을 갖는 리드 프레임 및 그 제조 방법과, 그 반도체 패키지
JP4649719B2 (ja) 電子部品搭載用基板
KR101229591B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조방법
JP2000031340A (ja) 電子部品
KR100772107B1 (ko) 볼 그리드 어레이 패키지
KR20120047098A (ko) 패키지 기판용 리드핀과 상기 리드핀을 포함하는 반도체 패키지 인쇄회로기판 및 그 제조방법.
KR20070033710A (ko) 인쇄회로기판의 보호막 돌출부를 이용한 반도체 패키지의실장 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140911

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151007

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee