JP4649719B2 - 電子部品搭載用基板 - Google Patents

電子部品搭載用基板 Download PDF

Info

Publication number
JP4649719B2
JP4649719B2 JP2000289127A JP2000289127A JP4649719B2 JP 4649719 B2 JP4649719 B2 JP 4649719B2 JP 2000289127 A JP2000289127 A JP 2000289127A JP 2000289127 A JP2000289127 A JP 2000289127A JP 4649719 B2 JP4649719 B2 JP 4649719B2
Authority
JP
Japan
Prior art keywords
electronic component
mounting recess
pattern
wall surface
insulating material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000289127A
Other languages
English (en)
Other versions
JP2002100840A (ja
Inventor
輝代隆 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2000289127A priority Critical patent/JP4649719B2/ja
Publication of JP2002100840A publication Critical patent/JP2002100840A/ja
Application granted granted Critical
Publication of JP4649719B2 publication Critical patent/JP4649719B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【技術分野】
本発明は，薄型チップに対応した電子部品搭載用基板に関する。
【０００２】
【従来技術】
電子部品搭載用基板としては，たとえば，図４に示すごとく，電子部品９８を搭載するための搭載用凹部９９を設け，その周囲にワイヤーボンディングにより導体パターン９２と導通を行うものがある。搭載用凹部９９には，電子部品９８が搭載される。電子部品９８と，搭載用凹部９９の開口周縁部９５０に形成された導体パターン９２との間は，ボンディングワイヤー９７により接続される。
【０００３】
搭載用凹部９９は，絶縁基板９５６に形成した開口穴９５１と，放熱板９５７とから構成されている。放熱板９５７は，絶縁基板９５６に対して接着剤９５８により接着されている。絶縁基板９５６の表面だけでなく裏面にも導体パターン９２，９３が形成されており，裏面の導体パターン９３は搭載用凹部９９側面に形成した壁面パターン９１と接続している。
ボンディングワイヤー９７は，インダクタンスを低くするため，できるだけ直線的に結ぶ必要がある。
【０００４】
【解決しようとする課題】
しかしながら，上記従来の電子部品搭載用基板においては，電子部品の薄型化により，電子部品９８の厚みが，搭載用凹部９９の開口周囲縁部９５０の高さよりも小さくなることが多い。この場合，電子部品９８と導体パターン９２との間をボンディングワイヤー９７により直線的に結ぼうとすると，ボンディングワイヤー９７が開口周縁部９５０の導体パターン９２に接触してしまい，ショートが生じるおそれがある。
【０００５】
本発明はかかる従来の問題点に鑑み，搭載用凹部壁面に形成した壁面パターンとボンディングワイヤーとの間のショートを抑制することができ，薄型電子部品に対応した搭載用凹部を有する電子部品搭載用基板を提供しようとするものである。
【０００６】
【課題の解決手段】
本発明は，電子部品を搭載するための搭載用凹部であって該搭載用凹部の開口周縁部を上記電子部品の高さよりも高い位置に配置してなり且つ上記搭載用凹部の側面に壁面パターンを形成してなる電子部品搭載用基板において，
上記壁面パターンの少なくとも上端部と該上端部から下方へ連続した一部とを，絶縁性材料により被覆しており，
上記絶縁材料の厚みは０．００２〜０．０５ｍｍであり，
上記壁面パターンは，搭載用凹部周縁の上面まで延設された延設部を有していると共に，該延設部は上記絶縁性材料により被覆されており，
かつ，上記延設部は，これを被覆している上記絶縁性材料から顔を出しているボンディングパットと接続されていることを特徴とする電子部品搭載用基板である。
【０００７】
搭載用凹部の上端部は，搭載用凹部の壁面と絶縁基板の上面とが交差する部分であり，段状になっている。壁面パターンの上端部は，壁面パターンにおける上記段状部に形成された部分であり，ボンディングワイヤーと近接する近接部分である。
本発明においては，壁面パターンの上記近接部分を絶縁性材料により被覆している。そのため，壁面パターンが，ボンディングワイヤーと接触するおそれはなく，ショートを防止することができる。
【０００８】
絶縁性材料の厚みは０．００２〜０．０５ｍｍである。０．００２ｍｍ未満の場合には，ボンディングワイヤーの擦れ等によって壁面パターンがボンディングワイヤーにショートしてしまうおそれがあり，０．０５ｍｍを超える場合には，絶縁性材料がボンディングワイヤーを直線的に延ばすことを妨げ，インダクタンスが高くなってしまうおそれがある。
【０００９】
壁面パターンは，搭載用凹部の壁面の全体またはその一部に形成されている。搭載用凹部壁面の全体に壁面パターンが形成されている場合には，搭載用凹部の上端部全体を被覆することが好ましい。これにより，壁面パターンの上端部の全体を被覆することができる。
搭載用凹部壁面の一部に壁面パターンが形成されている場合には，壁面パターンが形成されている搭載用凹部の上端部だけを被覆してもよいが，搭載用凹部の上端部の全体を被覆しても良い。
【００１０】
また，本発明においては，上記壁面パターンは，搭載用凹部周縁の上面まで延設された延設部を有しており，該延設部は上記絶縁性材料により被覆されている。これにより，より確実にボンディングワイヤーと壁面パターンとのショートを防止することができる。
また，本発明においては，上記壁面パターンは，搭載用凹部周縁の上面まで延設された延設部を有していると共に，該延設部は上記絶縁性材料により被覆されており，かつ上記延設部は，これを被覆している上記絶縁性材料から顔を出しているボンディングパットと接続されている。
そのため，絶縁性材料はボンディングパットの間近まで延設部を被覆することができ，ボンディングワイヤーが壁面パターンの延設部と接触することを防止できる。
【００１１】
壁面パターンの延設部の幅に対する絶縁性材料の被覆幅の比率は，０．１以上であることが好ましい。０．１未満の場合には，延設部にボンディングワイヤーがショートするおそれがある。絶縁性材料は，延設部を越えて幅広く形成されてもよい。
【００１２】
絶縁性材料としては，たとえば，絶縁性樹脂を用いることができる。
絶縁性材料が絶縁性樹脂の場合には，壁面パターンの上端部またはその上端部及び延設部を絶縁性樹脂により被覆するにあたっては，壁面パターンの該当部分に，インク状の絶縁性樹脂を塗布する方法，テープ状の絶縁性樹脂を貼着する方法がある。また，フィルム状の感光性の絶縁性樹脂を被覆し，必要部分のみを光硬化させ，現像により不要部分を除去する方法を行うこともできる。
【００１３】
【発明の実施の形態】
実施形態例１
本発明の実施形態に係る電子部品搭載用基板について，図１を用いて説明する。
本例の電子部品搭載用基板は，図１に示すごとく，電子部品８を搭載するための搭載用凹部９を有している。搭載用凹部９の開口周縁部９０は，電子部品８の高さよりも高い位置に配置している。搭載用凹部９の側面には壁面パターン２１が形成されている。壁面パターン２１の上端部２１１は，絶縁性材料としての絶縁性樹脂１により被覆されている。
【００１４】
また，壁面パターン２１は，搭載用凹部９の上面の開口周縁部９０に延設された延設部２１２を有している。延設部２１２も絶縁性樹脂１により被覆されている。延設部２１２は，絶縁性樹脂１から顔を出した，ボンディングワイヤー７接合用のボンディングパッド２１３と接続している。
【００１５】
電子部品８の高さＡは０．３５ｍｍであり，搭載用凹部９の開口周縁部９０の高さＢは電子部品8の底面より０．４２ｍｍである。
壁面パターン２１の高さＨは０．３８ｍｍである。壁面パターン２１の延設部２１２の幅Ｂは０．２５ｍｍであり，絶縁性樹脂１はその全体を被覆している。絶縁性樹脂１の厚みＴは０．０２５ｍｍである。
図１（ｂ）に示すごとく，搭載用凹部９は，正方形状に開口している。壁面パターン２１は，搭載用凹部９の壁面の全体に形成されている。絶縁性樹脂１は，搭載用凹部９の上端部９００全体を被覆している。
【００１６】
絶縁性樹脂１としては，無機フィラー入りエポキシ樹脂を用い，これを溶剤などで溶解してインクを形成し，インクを搭載用凹部９の開口周縁部９０からこれより内側にかけて塗布する。内側に塗布されたインクは搭載用凹部９の壁面に沿って垂れ下がり，この状態で硬化させる。
搭載用凹部９は，絶縁基板５６に設けた開口穴５６１と，開口穴５６１を覆う放熱板５７の上面とから構成されている。
本例の電子部品搭載用基板は，導体回路２２にハンダボールを接合するボールグリッドアレイ（ＢＧＡ）である。
【００１７】
搭載用凹部９に形成した壁面パターン２１の上端部２１１は，ボンディングワイヤー７と近接する近接部分である。本例においては，壁面パターン２１の近接部分を絶縁性樹脂１により被覆している。そのため，壁面パターン２１がボンディングワイヤー７と接触するおそれはなく，ショートを防止することができる。
【００１８】
実施形態例２
本例においては，図２に示すごとく，壁面パターン２１０が帯状である。絶縁性樹脂１は，壁面パターン２１０の上端部２１１及び延設部２１２を被覆している。搭載用凹部９の壁面における壁面パターン２１０の形成されていない部分は，絶縁性樹脂１により被覆されていない。
【００１９】
壁面パターン２１０の幅Ｃは０．１５ｍｍである。
絶縁性樹脂１による壁面パターン２１０の被覆は，感光性のエポキシ樹脂を塗布して,光硬化した部分を絶縁被膜として残した。
導体パターン２２は，スルーホール２２１と接続している。その他は，実施形態例１と同様である。
本例においては，帯状の壁面パターン２１０が形成されている部分に選択的に絶縁性樹脂１を被覆している。この場合にも，壁面パターン２１０のボンディングワイヤーとのショートを抑制することができる。
【００２０】
実施形態例３
本例は，図３に示すごとく，実施形態例１の１段のみからなる搭載用凹部を，階段状の搭載用凹部に代えた例である。各段に設けた壁面パターン２１の上端部２１１及びその延設部２１２は，いずれも絶縁性樹脂１により被覆されている。
本例においても，実施形態例１と同様に壁面パターン２１とボンディングワイヤーとのショートを防止することができる。
【００２１】
【発明の効果】
本発明によれば，搭載用凹部壁面に形成した壁面パターンとボンディングワイヤーとの間のショートを抑制することができ，薄型電子部品に対応した搭載用凹部を有する電子部品搭載用基板を提供することができる。
【図面の簡単な説明】
【図１】実施形態例１の電子部品搭載用基板の断面図（ａ）及び平面図（ｂ）。
【図２】実施形態例２の電子部品搭載用基板の斜視図。
【図３】実施形態例３の電子部品搭載用基板の断面図。
【図４】従来例の電子部品搭載用基板の断面図。
【符号の説明】
１．．．絶縁性樹脂，
２１．．．壁面パターン，
２１１，９００．．．上端部，
２１２．．．延設部，
２２，２３．．．導体パターン，
５６．．．絶縁基板，
５７．．．放熱板，
７．．．ボンディングワイヤー，
８．．．電子部品，
９．．．搭載用凹部，

Claims (1)

  1. 電子部品を搭載するための搭載用凹部であって該搭載用凹部の開口周縁部を上記電子部品の高さよりも高い位置に配置してなり且つ上記搭載用凹部の側面に壁面パターンを形成してなる電子部品搭載用基板において，
    上記壁面パターンの少なくとも上端部と該上端部から下方へ連続した一部とを，絶縁性材料により被覆しており，
    上記絶縁材料の厚みは０．００２〜０．０５ｍｍであり，
    上記壁面パターンは，搭載用凹部周縁の上面まで延設された延設部を有していると共に，該延設部は上記絶縁性材料により被覆されており，
    かつ，上記延設部は，これを被覆している上記絶縁性材料から顔を出しているボンディングパットと接続されていることを特徴とする電子部品搭載用基板。
JP2000289127A 2000-09-22 2000-09-22 電子部品搭載用基板 Expired - Fee Related JP4649719B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000289127A JP4649719B2 (ja) 2000-09-22 2000-09-22 電子部品搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000289127A JP4649719B2 (ja) 2000-09-22 2000-09-22 電子部品搭載用基板

Publications (2)

Publication Number Publication Date
JP2002100840A JP2002100840A (ja) 2002-04-05
JP4649719B2 true JP4649719B2 (ja) 2011-03-16

Family

ID=18772589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000289127A Expired - Fee Related JP4649719B2 (ja) 2000-09-22 2000-09-22 電子部品搭載用基板

Country Status (1)

Country Link
JP (1) JP4649719B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101465161B1 (ko) 2008-09-04 2014-11-25 삼성전자주식회사 반도체 패키지 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448756A (ja) * 1990-06-15 1992-02-18 Hitachi Ltd 半導体集積回路装置
JPH07106720A (ja) * 1993-09-29 1995-04-21 Ibiden Co Ltd 電子部品搭載用基板
JPH10178031A (ja) * 1996-12-17 1998-06-30 Shinko Electric Ind Co Ltd 半導体パッケージ用回路基板の製造方法
JPH1154882A (ja) * 1997-07-30 1999-02-26 Ibiden Co Ltd 電子部品搭載用基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0448756A (ja) * 1990-06-15 1992-02-18 Hitachi Ltd 半導体集積回路装置
JPH07106720A (ja) * 1993-09-29 1995-04-21 Ibiden Co Ltd 電子部品搭載用基板
JPH10178031A (ja) * 1996-12-17 1998-06-30 Shinko Electric Ind Co Ltd 半導体パッケージ用回路基板の製造方法
JPH1154882A (ja) * 1997-07-30 1999-02-26 Ibiden Co Ltd 電子部品搭載用基板

Also Published As

Publication number Publication date
JP2002100840A (ja) 2002-04-05

Similar Documents

Publication Publication Date Title
US7825498B2 (en) Semiconductor device
US7394028B2 (en) Flexible circuit substrate for flip-chip-on-flex applications
US20100252918A1 (en) Multi-die package with improved heat dissipation
JP4045648B2 (ja) 半導体装置
JPH09172104A (ja) 半導体装置用基板
JP4649719B2 (ja) 電子部品搭載用基板
KR100649878B1 (ko) 반도체 패키지
JPH11233531A (ja) 電子部品の実装構造および実装方法
JP4510975B2 (ja) 回路基板
JPH03220736A (ja) 半導体素子の実装方法
KR100449865B1 (ko) 산화처리된 피비쥐에이용 방열판의 노출영역에 마킹성과절연성을 확보하는 방법
KR200154509Y1 (ko) 열방출형 반도체 패키지
JP3062102B2 (ja) 放熱板付きプリント基板
JP2583242Y2 (ja) 半導体装置
KR100706516B1 (ko) 반도체 패키지
JP3825196B2 (ja) 電子回路装置
JP5069387B2 (ja) 集積回路パッケージ
KR100727246B1 (ko) 반도체 패키지
JPH0653383A (ja) 半導体素子搭載用基板の製造方法
KR100919985B1 (ko) 반도체 팩키지용 필름 기판 및 이를 이용한 반도체 팩키지
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JPH0739244Y2 (ja) 混成集積回路装置
JP2571902Y2 (ja) 電子部品の実装構造
JP2522585Y2 (ja) ドーナツ型ジヤンパ線ユニツト
JPH04254358A (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees