TWI618199B - 佈線基板 - Google Patents

佈線基板 Download PDF

Info

Publication number
TWI618199B
TWI618199B TW105108656A TW105108656A TWI618199B TW I618199 B TWI618199 B TW I618199B TW 105108656 A TW105108656 A TW 105108656A TW 105108656 A TW105108656 A TW 105108656A TW I618199 B TWI618199 B TW I618199B
Authority
TW
Taiwan
Prior art keywords
conductor
mounting portion
grounding
insulating layer
semiconductor element
Prior art date
Application number
TW105108656A
Other languages
English (en)
Other versions
TW201703206A (zh
Inventor
松若広樹
和田久義
Original Assignee
京瓷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京瓷股份有限公司 filed Critical 京瓷股份有限公司
Publication of TW201703206A publication Critical patent/TW201703206A/zh
Application granted granted Critical
Publication of TWI618199B publication Critical patent/TWI618199B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本發明提供一種佈線基板，具備：絕緣基板，係複數層絕緣層積層而成的，在一面具有搭載部；複數個半導體元件連接焊墊，係排列在前述搭載部內；複數個外部連接焊墊，係從前述絕緣基板的另一面的中央部排列至外周部；以及整面狀圖案，係從與前述搭載部對應的區域形成至前述絕緣基板的外周部，在前述搭載部的正下方，經由貫通前述絕緣層的貫通導體來與前述半導體元件連接焊墊連接，在比前述搭載部更靠外周側，經由貫通前述絕緣層的貫通導體來與前述外部連接焊墊連接，前述整面狀圖案在前述貫通導體與前述貫通導體之間設置有不存在排氣用開口部的直線狀的電流路徑。

Description

佈線基板
本發明有關一種用於搭載半導體元件的佈線基板。
第4圖中表示為了搭載半導體集成電路元件等半導體元件S’而使用的習知的佈線基板40。佈線基板40具備：在芯用的絕緣層21a的上下表面積疊了複數層增層(build-up)用的絕緣層21b而形成的絕緣基板21、被配設於該絕緣基板21的內部以及上下表面的線路導體22、和覆蓋於最表層的絕緣層21b以及線路導體22上的阻焊層23。
在佈線基板40的上表面中央部設置的搭載部40A是用於搭載半導體元件S’的四角形狀的區域。在搭載部40A，複數個半導體元件連接焊墊24被二維地並排排列。半導體元件連接焊墊24藉由使覆蓋於絕緣基板21的上表面的線路導體22的一部分從設置於阻焊層23的開口部露出而形成。半導體元件S’的電極T’藉由覆晶(flip-chip)連接來與半導體元件連接焊墊24連接。
佈線基板40的下表面成為與外部電性電路 基板的連接面，且複數個外部連接焊墊25係二維地並排排列遍及在佈線基板40的下表面大致整個區域。外部連接焊墊25藉由使覆蓋絕緣基板21的下表面的線路導體22的一部分從設置於下表面側的阻焊層23的開口部露出而形成。外部連接焊墊25例如經由焊料球來與外部電性電路基板的線路導體連接。
在絕緣層21a形成複數個貫通孔26。在貫通孔26內覆蓋貫通導體27。經由該貫通導體27，絕緣層21a的上下表面的線路導體22彼此被連接。
在各絕緣層21b分別形成複數個連通孔(via hole)28。在連通孔28內覆蓋貫通導體29。經由該貫通導體29，夾著絕緣層21b而位於上下的線路導體22彼此被連接。
在包含半導體元件連接焊墊24以及外部連接焊墊25的線路導體22中，分別存在信號用、接地用、電源用的情況。信號用的半導體元件連接焊墊24的多數被配設於搭載部40A的外周部。接地用的半導體元件連接焊墊24以及電源用的半導體元件連接焊墊24的多數被配設於搭載部40A的中央部。信號用的外部連接焊墊25的多數被配設於絕緣基板21的下表面外周部。接地用的外部連接焊墊25以及電源用的外部連接焊墊25被配設於絕緣基板21的下表面中央部以及外周部。
信號用、接地用、電源用的各個半導體元件連接焊墊24與信號用、接地用、電源用的各個外部連接 焊墊25是藉由信號用、接地用、電源用的各個線路導體22而被相互連接。信號用的線路導體22具有將積層於絕緣層21a的上表面側的絕緣層21b的表面從搭載部40A所對應的區域向絕緣基板21的外周部延伸的帶狀圖案30。該帶狀圖案30與信號用的半導體元件連接焊墊24在與搭載部40A對應的區域，直接或者經由貫通導體29來連接。該帶狀圖案30與信號用的外部連接焊墊25在絕緣基板21的外周部，經由貫通導體27以及29來連接。
接地用的線路導體22以及電源用的線路導體22具有與信號用的線路導體22對置地配置的廣面積的整面狀圖案31。該整面狀圖案31形成在積層於絕緣層21a的上表面側的內層的絕緣層21b的表面。整面狀圖案31形成在遍及從搭載部40A所對應的區域到絕緣基板21的外周部的較寬的區域。該整面狀圖案31與接地用或者電源用的半導體元件連接焊墊24在搭載部40A的正下方的區域，經由貫通導體29來連接。整面狀圖案31與接地用或者電源用的外部連接焊墊25在從絕緣基板21的中央部到外周部的區域，經由貫通導體27以及29來連接。
第5圖中表示接地用或者電源用的整面狀圖案31的主要部分俯視圖。在第5圖中，藉由虛線來表示接地用或者電源用的外部連接焊墊25的位置。藉由鏈線來表示的左上的區域是搭載部40A所對應的區域。
整面狀圖案31在與搭載部40A對應的區域具有複數個焊盤用開口部32。在焊盤用開口部32中形成 連通焊盤(via land)33。在整面狀圖案31與連通焊盤33之間設置預定的間隔。在該連通焊盤33上，連接上層的絕緣層21b的貫通導體29。連通焊盤33經由在其上連接的貫通導體29來與半導體元件連接焊墊24連接。與連通焊盤33連接的半導體元件連接焊墊24是與整面狀圖案31不同電位的接地用或者電源用或者信號用的半導體元件連接焊墊24。
整面狀圖案31在與搭載部40A對應的區域，在由圓虛線所示的位置，具有與上層的導體層22的連通連接部34。在連通連接部34上，連接上層的絕緣層21b的貫通導體29。整面狀圖案31經由連接在連通連接部34上的貫通導體29，與和整面狀圖案31相同電位的接地用或者電源用的半導體元件連接焊墊24連接。
整面狀圖案31在與佈線基板40的外周部對應的區域，在由圓虛線所示的位置，具有與下層的導體層22的連通連接部35。在連通連接部35的下方連接下層的絕緣層21b的貫通導體29。整面狀圖案31經由與連通連接部35連接的貫通導體29，與和整面狀圖案31相同電位的接地用或者電源用的外部連接焊墊25連接。
在整面狀圖案31形成排氣用開口部36。遍及未形成焊盤用開口部32的區域的整個面，分散地配設有複數個排氣用開口部36。該排氣用開口部36為了將從絕緣層21a或21b產生的脫氣(out gas)排出到外部而被設置。在未設置排氣用開口部36的情況下，由於脫氣，導致在絕 緣層21a或21b與其上的線路導體22之間產生膨脹或剝離的危險性變高。這種膨脹或剝離的產生與損害佈線基板40的正常功能有關。因此，排氣用開口部36對於這種佈線基板40是不可或缺的。
近來，如第4圖所示，半導體元件S’中的工作電壓下降，並且工作所需的電流變大。期望在搭載了工作電壓較低並且工作電流較大的半導體元件S’的佈線基板40中，接地用的線路導體22以及電源用的線路導體22中的半導體元件連接焊墊24與外部連接焊墊25之間的電壓降(IR Drop)最好儘量小。
例如，在日本特開2011-249734號公報中提出的佈線基板中，在從搭載部周圍的整面圖案向搭載部延伸的區域的半導體元件連接焊墊的周圍，形成阻焊層與絕緣基板直接緊貼的開口部。藉由形成該開口部，從而該區域中的線路導體層所占的面積比例變小，能夠減少在線路導體層與阻焊層之間由於兩者的熱膨脹係數的差而產生的熱應力，絕緣基板與阻焊層直接緊貼的面積變大。因此，能夠夠使兩者穩固地緊貼。
但是，日本特開2011-249734號公報中提出的佈線基板的開口部、或在第5圖所示的整面狀圖案31所設置的複數個的排氣用開口部36在增大整面狀圖案31的電阻值的方向起作用。結果，接地用的線路導體22以及電源用的線路導體22中的半導體元件連接焊墊24與外部連接焊墊25之間的電壓降變大。若將工作電壓低並且工作 電流大的半導體元件S’搭載於如前述之習知的佈線基板40，則會有在不能對半導體元件S’進行充分的電源提供，不能使半導體元件S’正常地工作的情況。
本發明的實施方式的目的在於，提供一種能夠對搭載的半導體元件進行充分的電源提供，藉此能夠使搭載的半導體元件正常地工作的佈線基板。
本發明的實施方式所涉及的佈線基板具備：絕緣基板，包含內層的絕緣層以及外層的絕緣層的複數層絕緣層被積層而成的，在一個面的中央部具有搭載部；複數個半導體元件連接焊墊，係包含在該絕緣基板的前述搭載部內被二維地並排排列的接地用、電源用、信號用的焊墊；複數個外部連接焊墊，係包含在從前述絕緣基板的另一個面的中央部至外周部的區域被二維地並排排列的接地用、電源用、信號用的焊墊；以及接地用或者電源用的整面狀圖案，係在內層的前述絕緣層上，從與前述搭載部對應的區域形成至前述絕緣基板的外周部，在前述搭載部的正下方，經由貫通前述絕緣層的前述第1貫通導體來與接地用或者電源用的前述半導體元件連接焊墊連接，並且在比前述搭載部更靠外周側，經由貫通前述絕緣層的前述第2貫通導體來與接地用或者電源用的前述外部連接焊墊連接。前述整面狀圖案形成有多個排氣用開口部，並且在前述第1貫通導體與前述第2貫通導體之間設置不存在前述開口部的直線狀的電流路徑。
1、21‧‧‧絕緣基板
1a、1b、21a、21b‧‧‧絕緣層
2、22‧‧‧線路導體
3、23‧‧‧阻焊層
4、24‧‧‧半導體元件連接焊墊
5、25‧‧‧外部連接焊墊
6、26‧‧‧貫通孔
7、10、27、29‧‧‧貫通導體
7b、10b‧‧‧第2貫通導體
8‧‧‧孔埋樹脂
9、28‧‧‧連通孔
10a‧‧‧第1貫通導體
11、30‧‧‧帶狀圖案
12、31‧‧‧整面狀圖案
13、32‧‧‧焊盤用開口部
14、33‧‧‧連通焊盤
15、16、34、35‧‧‧連通連接部
17、36‧‧‧排氣用開口部
20、40‧‧‧佈線基板
20A、40A‧‧‧搭載部
P‧‧‧電流路徑
S、S'‧‧‧半導體元件
T、T'‧‧‧電極
第1圖是表示本發明的一實施方式的佈線基板的一個例子的示意剖視圖。
第2圖是表示第1圖所示的佈線基板中的整面狀圖案的主要部分示意俯視圖。
第3圖是第2圖所示的整面狀圖案中的搭載部的部分剖視圖。
第4圖是表示習知的佈線基板的示意剖視圖。
第5圖是表示習知的佈線基板中的整面狀圖案的主要部分示意俯視圖。
基於第1圖以及第2圖來詳細說明本發明的一實施方式的佈線基板。第1圖是表示作為本發明的實施方式的一個例子的佈線基板20的示意剖視圖。在第1圖中，1是絕緣基板，2是線路導體，3是阻焊層，4是半導體元件連接焊墊，5是外部連接焊墊。
佈線基板20具有：在芯用的絕緣層1a的上下表面積疊複數層增層用的絕緣層1b而成的絕緣基板1、覆蓋於絕緣層1a的上下表面以及各絕緣層1b上的線路導體2、和覆蓋於最表層的絕緣層1b以及線路導體2上的阻焊層3。
在佈線基板20的一個面(以下，稱為上表面)的中央部設置搭載部20A。搭載部20A是用於搭載半導體 元件S的四角形狀的區域。在搭載部20A，多個半導體元件連接焊墊4被二維地並排排列。半導體元件連接焊墊4藉由使覆蓋於絕緣基板1的上表面的線路導體2的一部分從設置於阻焊層3的開口部露出而形成。半導體元件S的29T藉由倒裝芯片連接來與半導體元件連接焊墊4連接。半導體元件連接焊墊4的直徑是50至100μm左右。半導體元件連接焊墊4的排列間距是100至250μm左右。半導體元件連接焊墊4的數量並不被特別限定，但通常，在搭載部20A的區域內是5000至20000個左右為宜。
佈線基板20的另一面(以下，稱為下表面)成為與外部電性電路基板的連接面。在佈線基板20的下表面，遍及其大致整個區域，多個外部連接焊墊5被二維地並排排列。外部連接焊墊5藉由使覆蓋於絕緣基板1的下表面的線路導體2的一部分從設置於下面側的阻焊層3的開口部露出而形成。外部連接焊墊5例如經由焊料球來與外部電性電路基板的線路導體連接。外部連接焊墊5的直徑是300至500μm左右。外部連接焊墊5的排列間距是600至1000μm左右。外部連接焊墊5的數量並不被特別限定，但通常，1000至3000個左右為宜。
構成絕緣基板1的絕緣層1a是佈線基板20中的芯部件。絕緣層1a是使環氧樹脂或雙馬來醯亞胺三嗪樹脂等熱固化性樹脂浸漬於例如將玻璃纖維束縱橫地交織的玻璃織物而成的。絕緣層1a的厚度是0.1至1mm左右。在絕緣層1a，從其上表面到其下表面地形成複數個貫通孔 6。貫通孔6的直徑是0.1至1mm左右。在貫通孔6內覆蓋貫通導體7。經由該貫通導體7，絕緣層1a上下表面的線路導體2彼此被連接。
這種絕緣層1a是藉由在使將未固化的熱固化性樹脂浸漬於玻璃織物的絕緣片熱固化之後，從上表面到下表面對其實施鑽孔加工而被製作的。絕緣層1a上下表面的線路導體2藉由在絕緣層1a用的絕緣片的上下整面貼附銅箔，並且在片的固化後對該銅箔進行蝕刻加工來形成為預定的圖案。藉由在絕緣層1a設置貫通孔6之後，利用無電解鍍覆法以及電鍍法來使銅鍍膜在該貫通孔6內面析出，來形成貫通孔6內的貫通導體7。
覆蓋有貫通導體7的貫通孔6的內部被孔埋樹脂8所填充。孔埋樹脂8由環氧樹脂或雙馬來醯亞胺三嗪樹脂等熱固化性樹脂構成。孔埋樹脂8是用於藉由填塞貫通孔6從而能夠在貫通孔6的正上方以及正下方形成線路導體2以及各絕緣層1b的部件。利用絲網印刷法將未固化的糊膏狀的熱固化性樹脂填充於貫通孔6內，在使其熱固化之後，將其上下表面研磨成大致平坦，藉此來形成孔埋樹脂8。
積層於絕緣層1a的上下表面的各絕緣層1b由環氧樹脂或雙馬來醯亞胺三嗪樹脂等熱固化性樹脂構成。絕緣層1b的各自的厚度是20至60μm左右。絕緣層1b從各層的上表面到下表面地具有複數個連通孔9。連通孔9的直徑是30至100μm左右。在連通孔9內填充貫通 導體10。上層的線路導體2與下層的線路導體2經由貫通導體10來相互連接。
將由厚度為20至60μm左右的未固化的熱固化性樹脂所構成的絕緣膜貼附在絕緣層1a的上下表面或者下層的絕緣層1b上，使其熱固化並且藉由雷射加工來將連通孔9穿孔，藉此形成如上述的各絕緣層1b。每當形成各絕緣層1b時，使各絕緣層1b的表面以及連通孔9內被銅鍍覆蓋，藉此形成各絕緣層1b的表面的線路導體2以及連通孔9內的貫通導體10。銅鍍的覆蓋中使用公知的半加成(semi-additive)法。
阻焊層3由丙烯酸改性環氧樹脂等具有感光性的熱固化性的樹脂所構成。阻焊層3的厚度是10至50μm左右。阻焊層3保護最表層的線路導體2，並且經由開口部來使半導體元件連接焊墊4或外部連接焊墊5與半導體元件S或外部電性電路基板的連接成為可能。
將具有感光性的樹脂糊膏或者樹脂薄膜塗敷或者貼附於最上層以及最下層的絕緣層1b的表面，並且在採用光刻技術來曝光或者顯影為預定圖案之後，使其進行紫外線固化以及熱固化，藉此來形成如上述的阻焊層3。
在包含半導體元件連接焊墊4以及外部連接焊墊5的線路導體2中，分別存在信號用、接地用、電源用的情況。信號用的半導體元件連接焊墊4的多數被配設於搭載部20A的外周部。接地用的半導體元件連接焊墊4以及電源用的半導體元件連接焊墊4的多數被配設於搭 載部20A的中央部。與此對應地，信號用的外部連接焊墊5的多數被配設於絕緣基板1的下表面外周部。接地用的外部連接焊墊5以及電源用的外部連接焊墊5被配設於絕緣基板1的另一面的中央部以及外周部。
信號用的半導體元件連接焊墊4與信號用的外部連接焊墊5藉由信號用的線路導體2來相互連接。信號用的線路導體2具有將積層於絕緣層1a的上表面側的絕緣層1b的表面從搭載部20A所對應的區域向絕緣基板1的外周部延伸的帶狀圖案11。該帶狀圖案11與信號用的半導體元件連接焊墊4在搭載部20A所對應的區域，直接或者經由第1貫通導體10a來連接。該帶狀圖案11與信號用的外部連接焊墊5在絕緣基板1的外周部，經由第2貫通導體7b以及10b來連接。
接地用的半導體元件連接焊墊4與接地用的外部連接焊墊5藉由接地用的線路導體2來相互連接。電源用的半導體元件連接焊墊4與電源用的外部連接焊墊5藉由電源用的線路導體2來相互連接。接地用的線路導體2以及電源用的線路導體2具有與信號用的線路導體2對置地配置的廣面積的整面狀圖案12。該整面狀圖案12形成於在絕緣層1a的上表面側所積層的內層的絕緣層1b的表面。整面狀圖案12形成在遍及從搭載部20A所對應的區域到絕緣基板1的外周部的較寬的區域。該整面狀圖案12與接地用或者電源用的半導體元件連接焊墊4在搭載部20A的正下方，經由第1貫通導體10a來連接。該整面 狀圖案12與接地用或者電源用的外部連接焊墊5在從絕緣基板1的中央部到外周部的區域，經由貫通導體7以及10來連接。
第2圖中表示接地用或者電源用的整面狀圖案12的主要部分俯視圖。在第2圖中，藉由虛線來表示接地用或者電源用的外部連接焊墊5的位置。在第2圖中，藉由鏈線來表示的左上的區域是與搭載部20A對應的區域。
第3圖是第2圖的搭載部20A的部分剖視圖。在第3圖中，藉由箭頭來表示的部位是第2圖所示的接地用或者電源用的整面狀圖案12，該整面狀圖案12作為線路導體2之一來表示在第1圖中。
整面狀圖案12在搭載部20A所對應的區域具有複數個焊盤用開口部13。在焊盤用開口部13中形成連通焊盤14。在整面狀圖案12與連通焊盤14之間設置預定的間隔，並相互電性絕緣。在該連通焊盤14上，連接上層的絕緣層1b的第1貫通導體10a。連通焊盤14經由在其上連接的第1貫通導體10a來與半導體元件連接焊墊4連接。與連通焊盤14連接的半導體元件連接焊墊4是與整面狀圖案12不同電位的接地用或者電源用的半導體元件連接焊墊4或者信號用的半導體元件連接焊墊4。
整面狀圖案12在搭載部20A所對應的區域，在第2圖中由圓虛線所示的位置具有連通連接部15。在連通連接部15上，連接上層的絕緣層1b的第1貫通導 體10a。整面狀圖案12經由形成在連通連接部15上的第1貫通導體10a來與半導體元件連接焊墊4連接。與整面狀圖案12連接的半導體元件連接焊墊4是與整面狀圖案12相同電位的接地用或者電源用的半導體元件連接焊墊4。
整面狀圖案12在佈線基板20的外周部所對應的區域，在由圓虛線所示的位置具有與下層導體層2的連通連接部16。在連通連接部16的下方連接下層的絕緣層1b的第2貫通導體10b。整面狀圖案12經由與連通連接部16連接的第2貫通導體10b來與外部連接焊墊5連接。與整面狀圖案12連接的外部連接焊墊5是與整面狀圖案12相同電位的接地用或者電源用的外部連接焊墊5。
在整面狀圖案12，從搭載部20A所對應的區域的外周部到佈線基板20的外周部形成複數個排氣用開口部17。排氣用開口部17在本例中設為正方形。排氣用開口部17的大小是1邊為70至150μm左右。排氣用開口部17的排列間距是150至600μm左右。排氣用開口部17並不被特別限定，但每單位面積是5至10個/mm2為宜。
藉由設置如上述之排氣用開口部16，能夠有效地防止在整面狀圖案12產生膨脹或者剝離。在與搭載部20A所對應的區域的中央部，形成多個焊盤用開口部13，經由該焊盤用開口部13，脫氣被釋放到外部。
在佈線基板20中，在與整面狀圖案12中的接地用或者電源用的半導體元件連接焊墊4連接的第1貫通導體10a所連接的連通連接部15、和與接地用或者電源 用的外部連接焊墊5連接的第2貫通導體10b所連接的連通連接部16之間，設置不存在排氣用開口部17的直線狀的電流路徑P。
因此，在與接地用或者電源用的半導體元件連接焊墊4連接的第1貫通導體10a和與接地用或者電源用的外部連接焊墊5連接的第2貫通導體10b之間的整面狀圖案12，電流路徑P上的電流的流動不會被排氣用開口部17阻礙。因此，能夠有效地減小整面狀圖案12中的電壓降。結果，能夠對搭載的半導體元件S進行充分的電源提供，藉此，能夠提供一種能夠使搭載的半導體元件S正常地工作的佈線基板20。
電流路徑P與最接近於該電流路徑P的排氣用開口部17的距離是100μm以上為宜，以使得電流路徑P上的電流的流動不被排氣用開口部17阻礙。另一方面，電流路徑P與最接近於該電流路徑P的排氣用開口部17的距離是300μm以下為宜，以使得開口部17的排氣功能不會降低。
綜上所述，根據本發明的實施方式的佈線基板，整面狀圖案在與接地用或者電源用的半導體元件連接焊墊連接的第1貫通導體、和與接地用或者電源用的外部連接焊墊連接的第2貫通導體之間，設置了不存在排氣用的開口部的直線狀的電流路徑。因此，在整面狀圖案中的第1貫通導體與第2貫通導體之間，電流的流動不會被排氣用開口部阻礙。結果，能夠對搭載的半導體元件進行 充分的電源提供，藉此，能夠使搭載的半導體元件正常地工作。
本發明並不限定於上述的實施方式，在申請專利範圍所述的範圍內，能夠進行各種變更和改進。

Claims (1)

  1. 一種佈線基板，具備：絕緣基板，包含內層的絕緣層以及外層的絕緣層的複數層絕緣層被積層而構成，在一個面的中央部具有搭載部；複數個半導體元件連接焊墊，係包含在該絕緣基板的前述搭載部內被二維地並排排列的接地用、電源用、信號用的半導體元件連接焊墊；複數個外部連接焊墊，係包含在從前述絕緣基板的另一個面的中央部直到外周部的區域被二維地並排排列的接地用、電源用、信號用的外部連接焊墊；以及接地用或者電源用的整面狀圖案，係在內層的前述絕緣層上，從與前述搭載部對應的區域形成至前述絕緣基板的外周部，在前述搭載部的正下方，經由貫通前述絕緣層的前述第1貫通導體而與接地用或者電源用的前述半導體元件連接焊墊連接，並且在比前述搭載部更靠外周側，經由貫通前述絕緣層的前述第2貫通導體而與接地用或者電源用的前述外部連接焊墊連接，前述整面狀圖案形成有多個排氣用開口部，並且在前述第1貫通導體與前述第2貫通導體之間設有不存在前述開口部的直線狀的電流路徑，電流路徑與最接近於該電流路徑的前述排氣用開口部的距離為100 至300μm。
TW105108656A 2015-03-24 2016-03-21 佈線基板 TWI618199B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-060296 2015-03-24
JP2015060296A JP6374338B2 (ja) 2015-03-24 2015-03-24 配線基板

Publications (2)

Publication Number Publication Date
TW201703206A TW201703206A (zh) 2017-01-16
TWI618199B true TWI618199B (zh) 2018-03-11

Family

ID=56975787

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105108656A TWI618199B (zh) 2015-03-24 2016-03-21 佈線基板

Country Status (5)

Country Link
US (1) US9741648B2 (zh)
JP (1) JP6374338B2 (zh)
KR (1) KR101893839B1 (zh)
CN (1) CN106024723B (zh)
TW (1) TWI618199B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6542685B2 (ja) * 2016-01-25 2019-07-10 京セラ株式会社 配線基板
KR101979211B1 (ko) * 2016-10-28 2019-05-16 쿄세라 코포레이션 배선 기판 및 이것을 사용한 전자 장치
KR102262073B1 (ko) * 2018-07-26 2021-06-08 교세라 가부시키가이샤 배선 기판
JP7485517B2 (ja) * 2020-02-20 2024-05-16 上銀科技股▲分▼有限公司 回路基板装置
WO2022108386A1 (ko) * 2020-11-20 2022-05-27 엘지이노텍 주식회사 회로 기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200409337A (en) * 2002-07-03 2004-06-01 Sony Corp Multi-layer wiring circuit module and the manufacturing method thereof
TW200620577A (en) * 2004-08-31 2006-06-16 Nec Electronics Corp Package substrate for a semiconductor device, a fabrication method for same, and a semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5788968U (zh) * 1980-11-21 1982-06-01
JPH06291216A (ja) * 1993-04-05 1994-10-18 Sony Corp 基板及びセラミックパッケージ
US5763947A (en) * 1996-01-31 1998-06-09 International Business Machines Corporation Integrated circuit chip package having configurable contacts and a removable connector
US6106923A (en) * 1997-05-20 2000-08-22 Fujitsu Limited Venting hole designs for multilayer conductor-dielectric structures
JP2001007469A (ja) * 1999-06-23 2001-01-12 Sony Corp プリント配線板およびプリント配線板の製造方法
US6225687B1 (en) * 1999-09-02 2001-05-01 Intel Corporation Chip package with degassing holes
JP4680410B2 (ja) * 2001-04-24 2011-05-11 日本特殊陶業株式会社 配線基板
JP4540262B2 (ja) * 2001-06-28 2010-09-08 京セラ株式会社 配線基板およびこれを用いた半導体装置
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
WO2004006329A1 (ja) * 2002-07-05 2004-01-15 Fujitsu Limited ポストビアを有する薄膜基板
US6793500B1 (en) * 2003-09-18 2004-09-21 International Business Machines Corporation Radial contact pad footprint and wiring for electrical components
JP2005150643A (ja) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd ランドグリッドアレイ型パッケージ
US7152313B2 (en) * 2003-11-26 2006-12-26 Intel Corporation Package substrate for integrated circuit and method of making the substrate
JP2006147676A (ja) * 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
JP5378707B2 (ja) * 2008-05-29 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5625250B2 (ja) * 2009-03-30 2014-11-19 凸版印刷株式会社 半導体装置
JP2011187683A (ja) * 2010-03-09 2011-09-22 Fujitsu Semiconductor Ltd 配線基板及び半導体装置
JP5586328B2 (ja) * 2010-05-31 2014-09-10 京セラＳｌｃテクノロジー株式会社 配線基板
JP5473074B2 (ja) * 2010-10-29 2014-04-16 京セラＳｌｃテクノロジー株式会社 配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200409337A (en) * 2002-07-03 2004-06-01 Sony Corp Multi-layer wiring circuit module and the manufacturing method thereof
TW200620577A (en) * 2004-08-31 2006-06-16 Nec Electronics Corp Package substrate for a semiconductor device, a fabrication method for same, and a semiconductor device

Also Published As

Publication number Publication date
US9741648B2 (en) 2017-08-22
JP2016181574A (ja) 2016-10-13
KR101893839B1 (ko) 2018-08-31
KR20160114520A (ko) 2016-10-05
TW201703206A (zh) 2017-01-16
US20160284636A1 (en) 2016-09-29
JP6374338B2 (ja) 2018-08-15
CN106024723B (zh) 2019-02-22
CN106024723A (zh) 2016-10-12

Similar Documents

Publication Publication Date Title
KR101134123B1 (ko) 반도체 장치
TWI618199B (zh) 佈線基板
US8304663B2 (en) Wiring board and manufacturing method thereof
TWI573229B (zh) 配線基板
TW201306687A (zh) 印刷電路板之製造方法
JP2012054297A (ja) 配線基板およびその製造方法
US9706663B2 (en) Printed wiring board, method for manufacturing the same and semiconductor device
JP2016152260A (ja) 電子装置
TW201503777A (zh) 配線基板
US10021791B2 (en) Multilayer wiring substrate
JP5106197B2 (ja) 半導体装置およびその製造方法
JP2009260165A (ja) 半導体装置
KR102235811B1 (ko) 반도체 장치, 반도체 적층모듈구조, 적층모듈구조 및 이들의 제조방법
JP2018032661A (ja) プリント配線板およびその製造方法
JP2016127134A (ja) 配線基板
JP5370883B2 (ja) 配線基板
JP4235092B2 (ja) 配線基板およびこれを用いた半導体装置
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
JP2015162528A (ja) 配線基板
JP6215784B2 (ja) 配線基板
JP2009290044A (ja) 配線基板
JP6542685B2 (ja) 配線基板
JP4439248B2 (ja) 配線基板およびこれを用いた半導体装置
JP2012119361A (ja) 配線基板
JP3979404B2 (ja) 半導体装置