TW201306687A - 印刷電路板之製造方法 - Google Patents

印刷電路板之製造方法 Download PDF

Info

Publication number
TW201306687A
TW201306687A TW101115706A TW101115706A TW201306687A TW 201306687 A TW201306687 A TW 201306687A TW 101115706 A TW101115706 A TW 101115706A TW 101115706 A TW101115706 A TW 101115706A TW 201306687 A TW201306687 A TW 201306687A
Authority
TW
Taiwan
Prior art keywords
electronic component
isolation layer
layer
forming
insulating layer
Prior art date
Application number
TW101115706A
Other languages
English (en)
Other versions
TWI454199B (zh
Inventor
Ji-Su Kim
Nam-Hee Kim
Hye-Sun Yoon
Il-Sang Maeng
Sang-Seon Ha
Original Assignee
Lg Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lg Innotek Co Ltd filed Critical Lg Innotek Co Ltd
Publication of TW201306687A publication Critical patent/TW201306687A/zh
Application granted granted Critical
Publication of TWI454199B publication Critical patent/TWI454199B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本發明揭露一種用於製造印刷電路板的方法。該製造印刷電路板的方法包括塗覆一接著劑於一支撐板上，附加一電子元件於該接著劑上，形成一隔離層用以埋置該電子元件，分離該隔離層自該支撐板，形成一下部隔離層於該隔離層之下，以及形成一導孔連接到在該隔離層或下部隔離層中該電子元件之端點。因此，由於接著膜之接著材料並不殘留於內部電路圖案之間，且該內部電路圖案不為接著膜之附著力所剝離開來，元件可靠性得以確保。

Description

印刷電路板之製造方法
本發明主張關於2011年05月03日所申請的南韓專利案號10-2011-0042156以及2011年07月29日所申請的南韓專利案號10-2011-0076290的優先權，並在此以引用的方式併入本文中，以作為參考。
本發明係關於一種印刷電路板及其製造方法。
印刷電路板(PCB)係指未安裝電氣組件之板體。在印刷電路板中，使用像是銅這類的導電材料將線路圖案印製在電氣絕緣板上。即，印刷電路板代表著於電路板當中個別組件被選定的安裝位置和印製有組件間彼此連接的電路圖案，以及平板之表面被固定有密集固著的各類電氣元件於該平板之上。
在此提供一種嵌入式PCB，於其內埋置有個別組件。
圖1係為一泛知嵌入式PCB之圖示。
請參閱圖1，一般嵌入式電路板10包括一電子元件5埋置介於複數個絕緣層1之間，一導電埋置電路圖案(conductive buried circuit pattern)2設置在介於該複數個絕緣層1之間，及一導通孔(via hole)將設置在不同層的電路彼此連接。
焊錫或緩衝區6被設置於該埋置的電子元件5之下方，和一連接至一外部電路圖案9的墊部7被設置於該焊錫或緩衝區6之下方。又，一連接墊部7到外部電路圖案9的導孔8被設置在埋 置的電子元件5之下方。
如上所述，倘使電子元件5固著在PCB內，用以固著電子元件5的一接合片和絕緣層1被結合以固定電子元件5，然後移除該接合片。
在此，因為接合片的膠粘劑殘留於電子元件5之一表面上，該膠粘劑可能會影響元件特性。因此，連同該接合片分離電路圖案9的現象可能會發生，造成可靠性降低。
實施例提供一種嵌入式印刷電路板的製造方法，電子元件可以確實地固著(mount)於該印刷電路板。
在一實施例中，一種用於製造印刷電路板的方法包括：塗覆一接著劑於一支撐板上；附加一電子元件於該接著劑之上；形成一隔離層用以埋置該電子元件；自該支撐板分離該隔離層；形成一下部隔離層於該隔離層之下方；以及形成連接到在該隔離層或下部隔離層中該電子元件之端點的一導孔。
依據實施例，在該嵌入式PCB於其中埋置有電子元件，當該電子設備被固著時，接著膏可以塗覆於支撐電子元件的離型膜上，以固定該電子元件，接著移除離型膜。因此，不同於相關技藝，因為接著膜之接著材料不殘留於內部電路圖案之間，且又內部電路圖案不為接著膜之附著力所剝離開來，故元件可靠性得以確保。
以下，本發明的較佳實施例將參照所附之圖式進行詳述，以此種方式本發明的技術概念得以輕易地由在技術所屬領域中具有通常知識的人士進行涉及發明之實施。然而，本發明的揭露可以有不同形式的具體呈現，而不應被解釋為受限於實施例當中所載之陳述。
在說明書中，當描述到一種發明包括(包含或具有)某些元件時，應當理解的是，該發明可以包括(包含或具有)僅有那些元件，或者是可以包括(或包含或具有)其他元件還有倘無具體限制的那些元件。
在圖式中，任何非必要用以描述本發明揭露將予省略以求明晰，厚度放大之目的係為清楚說明層間和區域。在圖式中相應的參考數字係指相應元件，因此其敘述將被省略。
將為之理解的是，當所指為一層、一薄膜、一區域或一板材將’其上’於另一層、另一薄膜、另一區域或另一板材時，可以是直接地在其他層、區域、或板材、或中介層、薄膜、區域或板材之情況亦會出現。另一方面，它可理解到，當一層、一薄膜、一區域或一板材被指稱為’直接於其上‘另一者時，中介層、薄膜、區域和板材之情況可能不會出現。
本發明提供一種嵌入式印刷電路板PCB，於其中埋置和固著有電子元件200。依據該嵌入式PCB，當一用以固著並支撐該電子元件200的板體被使用然後移除時，可確保可靠性。
以下，請參閱圖2至圖17之根據實施例PCB的解說。
圖2係為根據一實施例之印刷電路板的剖視圖。
請參閱圖2，根據實施例之印刷電路板PCB 100包括一第一絕緣層110，內部電路圖案121設置於第一絕緣層110之上/下方，第二和第三絕緣層160和165設置於該第一絕緣層110之上/下方，一外部電路圖案175設置於第二和第三絕緣層160和165上，以及一覆蓋層180。又，PCB 100更包括複數個埋置於其中之電子元件200。
第一至第三絕緣層110、160和165構成一絕緣板。且，絕緣板可以為一種熱固性或熱塑性聚合物板、陶瓷板、有機/無機複合板，或玻璃纖維灌注板(glass fiber impregnated board)。當該絕緣板含有一高分子樹脂時，該高分子樹脂可以包含環氧基的絕緣樹脂。或者，該高分子樹脂可能包含一聚酰亞胺基樹脂(polyimide-based resin)。
第一至第三絕緣層110、160和165可以由不同的材料所形成。例如，第一絕緣層110可以為含有玻璃纖維之灌注板，且該第二絕緣層160和第三絕緣層165可以為只有樹脂所形成之絕緣片。
第一絕緣層110作為一中央絕緣層。第一絕緣層110可以有大於第二絕緣層160和第三絕緣層165的厚度。此外，第一絕緣層110可以有大於個別電子元件200的厚度。
第一絕緣層110配設有一開口200以固著電子元件。內部電 路圖案121可以設置於第一絕緣層110之上/下方，及連接上部和下部之內部電路圖案121的一導電孔(conductive via)可以被設置在第一絕緣層110中。
外部電路圖案175可以設置於分別設置在第一絕緣層110之上/下方的第二絕緣層160和第三絕緣層165。部分的外部電路圖案175之可以為一墊部173連接到電子元件175的端點。
穿過第二絕緣層160和第三絕緣層165的導孔176被界定在墊部173和電子元件200之間。
導孔176可以被界定於電子元件200之唯一表面上。或者，導孔176可以被界定在電子元件200的頂表面和底表面之上。
埋置於第一至第三絕緣層110、160和165的電子元件200可以是一被動元件。例如，電子元件200可以包含電阻器、電感器或電容器。從外部接收電流或電壓之端子被設置於電子元件200的兩端處上。
連接至導電孔176之墊部173可以延伸到第二絕緣層160和第三絕緣層165的頂面。
個別內部電路圖案121和外部電路圖案175可以是一含有銅的合金所構成。外部電路圖案175可以包含至少兩層。
外部電路圖案175受到從外面的覆蓋層180所保護。
覆蓋層180可以是乾膜或一般焊阻所構成。
雖然本實施例提供兩個電路圖案121和175，本發明揭露非限定於此。例如，電路圖案121和175可以複數個的方式提供。
以下，請參閱圖3至圖15將詳述圖2之印刷電路板製造過程。
圖3至圖17係繪示根據一實施例之印刷電路板之製造流程的剖視圖。
一離型膜125係形成於一載板101上。
離型膜125係指於固化後一具有接近零之剝離應力的膜材。
載板101可以是一般的支撐板。例如，覆銅壓板(CCL)可作為載板101。
請參閱圖4，接著膏130被塗覆於固著電子元件200的離型膜125的區域。
接著膏130係塗覆在介於固著個別電子元件200之區域上兩個端點間的中央區域上。圖5的電子元件200係固著在接著膏130上。電子元件200可以是被動元件。例如，電子元件200可以是電阻器、電感器或電容器。
請參閱圖6，一第一絕緣層110形成有一開口，電子元件200透過該開口來插置。
一導孔形成在第一絕緣層110內，因此該導孔不與電子元件200對齊。此外，可形成連接於設置在第一絕緣層110之上/下方之導孔的內部電路圖案121。
CCL之兩表面可以圖案化以構成內部電路圖案121和第一絕緣層110。
在此，第一絕緣層110的開口可以和電子元件200有相同之寬度。然而，就對位誤差(alignment error)之考量，第一絕緣層 110的開口寬度可以大於電子元件200。
第一絕緣層110可以是熱固性或熱塑性聚合物板、陶瓷板、有機/無機複合板或玻璃纖維灌注板。當第一絕緣層110含有高分子樹脂，第一絕緣層110可以為環氧基的絕緣樹脂所形成。或者，第一絕緣層110可以聚酰亞胺基樹脂(polyimide-based resin)所形成。
在此，第二絕緣層160和一第一金屬層161的堆疊結構被疊置於第一絕緣層110上，接著熱和壓力施於如圖7所示的組合結構。
接著，如圖8所示，離型膜125被剝離，以移除連接至離型膜125的載板101。
於此，肇於接著膏130和離型膜125間的附著力大於接著膏130和電子元件200之間的附著力，接著膏130可能會殘留在電子元件200的底部表面上。然而，因為在離型膜125被固化後會有接近零值之剝離應力，內部電路圖案121即使在離型膜125被移除後也不會剝離。
接下來，如圖9所示，接著膏130被移除。
由於接著膏130包含一非導電聚合物，接著膏130可藉由化學處理來加以去除。
接下來，一第三絕緣層165和一第二金屬層166的堆疊結構疊置於第一絕緣層110之下部，然後，熱與壓力被施加到如圖10所示的完整結構以固化第一至第三絕緣層110、160、165，因而形 成一絕緣板材。於此，絕緣板保持在電子元件200被埋置於其中的狀態。
接著如圖11所示。一導通孔163被形成在第一金屬層161和第二金屬層166中以及第二絕緣層160和第三絕緣層165中。
可以施行物性鑽孔過程以形成導通孔163。或者，可使用雷射形成導通孔163。當使用雷射形成導通孔163時，個別之第一金屬層161和第二金屬層166以及第二絕緣層160和第三絕緣層165可以利用YAG雷射或CO2雷射來開口(open)。
在此，形成的導通孔163可以包括一導通孔163其敞開電子元件200之一終端(terminal)的上部和下部。雖然未繪示，用以彼此電性連接外部電路圖案175和內部電路圖案121的導通孔可以一起形成。
接下來，如圖12所示進行電鍍製程以形成用以埋置導通孔163之一導孔(via)176。然後，形成一電鍍層170覆蓋著第二絕緣層160和第三絕緣層165之上部。
無電解電鍍製程可以在第二絕緣層160和第三絕緣層165上進行，然後使用該無電解電鍍層作為一種子層來進行電鍍製程，以形成電鍍層170。
在電鍍製程進行前，可以進行移除第二絕緣層160和第三絕緣層165之污跡(smears)的去污製程(desmear process)以順利地進行該無電解電鍍製程。
接著，電鍍層170經蝕刻以形成外部電路圖案175，外部電路 圖案175位在第二絕緣層160和第三絕緣層165之上。
於此，該外部電路圖案175包括一墊部173形成於導孔176的一頂表面上，導通孔163被埋置在之中。墊部173可以包含個別在第二絕緣層160和第三絕緣層165上擴延之區域。
之後，附加上用以埋置電路圖案175的覆蓋層180，然後部分之覆蓋層180經蝕刻後以暴露出如圖15所示的墊部173。接著，錫球182被形成於暴露出的墊部173上而構成印刷電路板PCB 100。
根據如圖16所示之另一實施例，可以附加一用以埋置電路圖案175的覆蓋層180，然後，部分的覆蓋層180可經蝕刻後以暴露出墊部173。接著，一銅凸塊184可以形成在暴露出的墊部173上而構成一嵌入式印刷電路板PCB 100。
根據如圖17所示之又另一實施例，可以附加一用以埋置電路圖案175的覆蓋層180，然後，部分的覆蓋層180可經蝕刻後以暴露出墊部173。接著，包含銅凸塊186a和焊料186b的凸塊186可以形成在暴露出的墊部173上而構成一嵌入式印刷電路板PCB 100。
也就是說，錫球182可以形成於墊部173上。或者，銅凸塊184可以由墊部173所構成。又，焊料可另外形成於銅凸塊184上。
如上所述，在埋置有電子元件200的嵌入式PCB 100中，當電子元件200被固著時，接著膏130被塗覆於支撐電子元件200 以固定該電子元件200的離型膜125上。而後，移除離型膜125。因此，由於一般貼附膜的貼附材料不殘留在內部電路圖案121之間，且又內部電路圖案121不受貼附膜的附著力而剝離，可確保元件的可靠性。
以下，請參閱圖18至圖29之另一實施例的解說。
圖18係為根據另一實施例之印刷電路板PCB的剖視圖。
請參閱圖18，根據另一實施例之印刷電路板(PCB)300包括一第一絕緣層110、複數個內部電路圖案121設置於第一絕緣層110之上/之下方、一第二絕緣層160和一第三絕緣層165設置於該第一絕緣層110之上/之下方、一外部電路圖案175設置於第二和第三絕緣層160、165之上、以及一覆蓋層180。又，該PCB 300還包括複數個埋置於其中之電子元件400。
第一至第三絕緣層110、160、165構成一絕緣板。且，該絕緣板可以為一熱固性或熱塑性聚合物板、陶瓷板、有機/無機複合板或玻璃纖維灌注板。當該絕緣板含有高分子樹脂時，該高分子樹脂可以包含環氧基絕緣樹脂。或者，該高分子樹脂可能包含一聚酰亞胺基樹脂。
第一至第三絕緣層110、160、165可以由彼此不同的材料所形成。例如，第一絕緣層110可以為含有玻璃纖維之灌注板，而第二絕緣層160和第三絕緣層165可以為僅由樹脂所形成之絕緣片。
第一絕緣層110作為一中央絕緣層。第一絕緣層110可以有 大於第二絕緣層160和第三絕緣層165的厚度。此外，第一絕緣層110可以有大於個別電子元件400的厚度。
第一絕緣層110配置一開口以固著電子元件400。內部電路圖案121可以設置於第一絕緣層110之上/之下方，以及連接內部電路圖案121之上部和下部的一導通導孔可以被設置在第一絕緣層110之中。
外部電路圖案175可以設置於分別設置在第一絕緣層110之上/之下方的第二絕緣層160和第三絕緣層165。外部電路圖案175之一部分可以為一墊部173，其連接到電子元件200的端點。
穿過第二絕緣層160和第三絕緣層165的一導孔176被界定在墊部173和電子元件400之間。
導孔176可以被界定於電子元件400之唯一表面上。或者，導孔176可以被界定在電子元件400的頂表面和底表面上。
由第一至第三絕緣層110、160、165所埋置的電子元件400可以是一主動元件。例如，電子元件400可以包含晶體體、放大器、二極體或半導體晶片。
一元件墊部410被暴露於電子元件400的頂表面上。元件墊部410被連接至導電導孔176。
元件墊部410的數量依據主動元件之種類而定。
連接至導電導孔176之墊部可以延伸到第二絕緣層160和第三絕緣層165的頂面。
個別內部電路圖案121和外部電路圖案175可以是一含有銅 的合金所形成。外部電路圖案175可以包含至少兩層。
外部電路圖案175由外面的覆蓋層180所保護。
覆蓋層180可以由一乾膜或一般焊阻所形成。
雖然本實施例提供兩個電路圖案150和175。但本發明並非限定於此。例如，電路圖案121和175可以複數個之方式提供。
以下，請參閱圖19至圖29，將詳述圖18之印刷電路板PCB 300的製造方法。
請參閱圖19，一離型膜125形成於一載板101上。
離型膜125係指於固化後一具有接近零之剝離應力的膜材。
載板101可以是一般的支撐板。例如，覆銅壓板(CCL)可作為載板101。
請參閱圖20，一接著膏130被塗覆於離型膜125的區域，在該離型膜125之區域上固著有電子元件400。此外，接著膏130可被形成在一預定區域，以防止PCB 300被震動。
圖21的電子元件400被固著在接著膏130上。電子元件400可以是主動元件。例如，電子元件400可以是電晶體、放大器、二極體或半導體晶片。
請參閱圖22，形成具有開口之一第一絕緣層110，電子元件400透過該開口插置。
一導孔形成在第一絕緣層110內使得該導孔不與電子元件對齊排列。又，可形成連接於導孔且設置在第一絕緣層110之上/之下方的內部電路圖案121。
CCL之兩表面可以圖案化以構成內部電路圖案121和第一絕緣層110。
在此，第一絕緣層110的開口可以和電子元件400有相同之寬度。然而，就對齊誤差之考量，第一絕緣層110的開口寬度可以大於電子元件400。
第一絕緣層110可以是熱固性或熱塑性聚合物板、陶瓷板、有機/無機複合板、或玻璃纖維灌注板。當第一絕緣層110含有高分子樹脂，第一絕緣層110可以由環氧基的絕緣樹脂所形成。或者，第一絕緣層110可以由聚酰亞胺基樹脂所形成。
在此，第二絕緣層160和第一金屬層161的堆疊結構疊置於第一絕緣層110上，接著熱和壓力被施於如圖23所示之完整結構。
接著，如圖24所示，離型膜125被剝離以移除連接至離型膜125的載板101。
於此，由於接著膏130和離型膜125間的附著力大於接著膏130和電子元件400之間的附著力，接著膏130會殘留在電子元件400的底部表面上。然而，因為在離型膜125被固化後會有一個接近零值之剝離應力，內部電路圖案121即使在離型膜125被移除後也不會剝離。
接下來，如圖25所示，移除接著膏130。
由於接著膏130包含一非導電聚合物，接著膏130可藉由化學處理來加以去除。
接下來，第三絕緣層165和第二金屬層166的堆疊結構疊置 於第一絕緣層110之下部，然後，熱和壓力被施加到如圖26所示的完整結構以固化第一至第三絕緣層110、160、165，因而形成一絕緣板材。於此，該絕緣板保持在電子元件400被埋置於其中的狀態。
接著如圖27所示，一導通孔163形成在第一金屬層161和第二金屬層166以及第二絕緣層160和第三絕緣層165。
可以進行物性鑽孔過程以形成導通孔163。或者，可使用雷射形成導通孔163。當使用雷射形成導通孔163時，個別之第一金屬層161和第二金屬層166以及第二絕緣層160和第三絕緣層165可以利用YAG雷射或CO2雷射來開口(open)。
在此，形成的導通孔163可以包括一導通孔163開口於電子元件400之元件墊部410。雖然未繪示，用以電性連接外部電路圖案175和內部電路圖案121的一導通孔可以一起形成。
接下來，如圖28所示，進行電鍍製程以形成用以埋置導通孔163之導孔176。然後，形成一電鍍層170覆蓋著第二絕緣層160和第三絕緣層165之上部。
無電解電鍍製程可以在第二絕緣層160和第三絕緣層165上進行，然後使用該無電解電鍍層作為種子層來進行電鍍製程，以形成電鍍層170。
在電鍍製程進行前，可以進行移除第二絕緣層160和第三絕緣層165之污跡的去污製程以順利地進行無電解電鍍製程。
接著，電鍍層170經蝕刻以形成圖29之外部電路圖案175， 其位在第二絕緣層160和第三絕緣層165之上。
於此，外部電路圖案175包括形成於導孔176頂表面上的一墊部173，其中導通孔163係被埋置於導孔176中。墊部173可以包含個別在第二絕緣層160和第三絕緣層165上擴延之區域。
之後，附加上用以埋置電路圖案175的一覆蓋層180，然後部分之覆蓋層180經蝕刻後以暴露出墊部173。接著，一錫球182被形成於暴露出的墊部173上而構成一嵌入式印刷電路板PCB 300。
如上所述，在埋置有電子元件400的嵌入式PCB 300中，當電子元件400被固著時，接著膏130被塗覆於支撐電子元件400以固定該電子元件400的離型膜125上。而後，離型膜125被移除。因此，不同於習知技術，由於貼附膜的貼附材料並不殘留在內部電路圖案121之間，且又該內部電路圖案121不受到貼附膜的附著力而剝離，可確保元件的可靠性。
雖然針對若干說明性實施例已進行其描述，應該理解的是，種種的修改及實施例可以透過熟悉本技藝之專門人士而加以變化，然將落入本揭露原則之精神和範疇。更具體言之，在所揭露內容、圖式和所附屬之申請專利範圍內於構成部分及/或主體組合排列之配置的各種變化及修改皆為可能。除構成部分及/或配置之變化及修改外，替代用途對於熟悉本技藝之專門人士而言亦將顯而易知。
1‧‧‧絕緣層
2‧‧‧電路圖案
5‧‧‧電子元件
6‧‧‧緩衝區
7‧‧‧墊部
8‧‧‧導孔
9‧‧‧外部電路圖案
10‧‧‧嵌入式電路板
100‧‧‧印刷電路板
101‧‧‧載板
110‧‧‧第一絕緣層
120‧‧‧電鍍層
121‧‧‧內部電路圖案
125‧‧‧離型膜
130‧‧‧接著膏
160‧‧‧第二絕緣層
161‧‧‧第一金屬層
163‧‧‧導通孔
165‧‧‧第三絕緣層
166‧‧‧第二金屬層
170‧‧‧電鍍層
173‧‧‧墊部
175‧‧‧外部電路圖案
176‧‧‧導孔
180‧‧‧覆蓋層
182‧‧‧錫球
186‧‧‧凸塊
186a‧‧‧銅凸塊
186b‧‧‧焊料
200‧‧‧電子元件
300‧‧‧印刷電路板
400‧‧‧電子元件
410‧‧‧墊部
圖1係為根據一習知技術之印刷電路板的剖視圖。
圖2係為根據一實施例之印刷電路板的剖視圖。
圖3至圖17係繪示用於製造圖2印刷電路板之流程的剖視圖。
圖18係為根據另一實施例之印刷電路板的剖視圖。
圖19至圖29係繪示用於製造圖18印刷電路板之流程的剖視圖。
100‧‧‧印刷電路板
110‧‧‧第一絕緣層
120‧‧‧電鍍層
121‧‧‧內部電路圖案
160‧‧‧第二絕緣層
165‧‧‧第三絕緣層
173‧‧‧墊部
175‧‧‧外部電路圖案
176‧‧‧導孔
180‧‧‧覆蓋層
200‧‧‧電子元件

Claims (16)

  1. 一種印刷電路板的製造方法，包括：塗覆一接著劑於一支撐板上；附加一電子元件於該接著劑上；形成一隔離層用以埋置該電子元件；自該支撐板分離該隔離層；形成一下部隔離層於該隔離層之下方；以及形成一導孔，該導孔連接到在該隔離層或該下部隔離層中該電子元件的端點。
  2. 如申請專利範圍第1項所述之方法，其中該接著劑之塗覆包括：形成一離型膜於該支撐板上；以及塗覆該接著劑於該離型膜上。
  3. 如申請專利範圍第1項所述之方法，其中該接著劑的形成包括塗覆一接著膏於用以固著該電子元件的一區域上。
  4. 如申請專利範圍第3項所述之方法，其中該接著膏被塗覆並附加在該電子元件的該端點之間的一區域上。
  5. 如申請專利範圍第1項所述之方法，其中該隔離層之形成包括：形成具有一開口的一第一隔離層以顯露出該離型膜上的該電子元件；形成覆蓋該電子元件的一第二隔離層；以及固化該第一隔離層和該第二隔離層。
  6. 如申請專利範圍第1項所述之方法，更包括在該導孔被形成之後，形成一外部電路圖案連接到於該隔離層或該下部隔離層上的該導孔。
  7. 如申請專利範圍第6項所述之方法，其中該外部電路圖案之形成包括：形成一第一金屬層於該隔離層上；在形成該導孔的同時進行一過鍍製程(excessive plating)以在該第一金屬層上形成一電鍍層；以及同時蝕刻該第一金屬層和在該第一金屬層上所形成的該電鍍層以形成該外部電路圖案。
  8. 如申請專利範圍第7項所述之方法，其中該外部電路圖案更包括連接到該導孔之一墊部。
  9. 如申請專利範圍第1項所述之方法，其中從該支撐板分離該隔離層更包括：剝離一離型膜以移除該支撐板；以及移除殘留在該電子元件的一底部表面上的該接著劑。
  10. 如申請專利範圍第1項所述之方法，其中該電子元件為一被動元件或一主動元件。
  11. 如申請專利範圍第1項所述之方法，其中該隔離層更括一內部電路圖案。
  12. 如申請專利範圍第6項所述之方法，更包括在該外部電路圖案形成後形成一覆蓋層保護該外部電路圖案。
  13. 一種印刷電路板包括：一中央隔離層，該中央隔離層中埋置有一電子元件；一外部隔離層設置於該中央隔離層之上/之下方，該外部隔離層具有一開口以暴露出該電子元件的一端點；以及一墊部導孔藉由埋置該外部隔離層的該開口所界定，其中該墊部導孔包括一導孔區域用以埋置該開口和於從該導孔區域之該外部隔離層上所延伸的一墊部區域，以及該墊部區域為兩層所構成。
  14. 如申請專利範圍第13項所述之印刷電路板，其中該墊部區域之一下部作為種子層用以形成該導孔區域。
  15. 如申請專利範圍第14項所述之印刷電路板，其中該電子元件為一主動元件或一被動元件。
  16. 如申請專利範圍第13項所述之印刷電路板，其中該開口被界定在該中央隔離層的所有上部和下部。
TW101115706A 2011-05-03 2012-05-03 印刷電路板之製造方法 TWI454199B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20110042156 2011-05-03
KR1020110076290A KR101283821B1 (ko) 2011-05-03 2011-07-29 인쇄회로기판의 제조 방법

Publications (2)

Publication Number Publication Date
TW201306687A true TW201306687A (zh) 2013-02-01
TWI454199B TWI454199B (zh) 2014-09-21

Family

ID=47108139

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101115706A TWI454199B (zh) 2011-05-03 2012-05-03 印刷電路板之製造方法

Country Status (7)

Country Link
US (1) US10349519B2 (zh)
EP (1) EP2705735B1 (zh)
JP (1) JP5997260B2 (zh)
KR (1) KR101283821B1 (zh)
CN (1) CN103650650B (zh)
TW (1) TWI454199B (zh)
WO (1) WO2012150817A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI610606B (zh) * 2013-02-21 2018-01-01 味之素股份有限公司 零件內建配線基板之製造方法及半導體裝置
TWI634826B (zh) * 2013-06-17 2018-09-01 味之素股份有限公司 Manufacturing method of built-in component wiring board, built-in component insulating substrate, built-in component two-layer wiring substrate, and semiconductor device

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420526B1 (ko) 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
TWI566652B (zh) * 2015-09-16 2017-01-11 臻鼎科技股份有限公司 電路板及其製作方法
CN106783795A (zh) * 2015-11-20 2017-05-31 恒劲科技股份有限公司 封装基板
KR101913821B1 (ko) * 2016-01-08 2018-11-02 주식회사 에이엠에스티 메탈 패드 구조 및 그 제조방법
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
CN107424973B (zh) * 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法
US10068838B2 (en) * 2016-10-28 2018-09-04 Dyi-chung Hu Glass fiber reinforced package substrate
CN110021234B (zh) * 2018-01-08 2022-03-08 上海和辉光电股份有限公司 一种阵列基板及其制作方法、柔性显示面板
US11171070B2 (en) * 2018-06-21 2021-11-09 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated thermally conductive cooling structures
EP3790365A1 (en) * 2019-09-04 2021-03-10 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN114916156A (zh) * 2021-02-08 2022-08-16 欣兴电子股份有限公司 电路板结构及其制作方法
WO2023272641A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 一种转接板及其制作方法、电路板组件

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931371A (en) * 1997-01-16 1999-08-03 Ford Motor Company Standoff controlled interconnection
CN101232775B (zh) * 1999-09-02 2010-06-09 伊比登株式会社 印刷布线板及其制造方法
KR20080031522A (ko) * 2000-02-25 2008-04-08 이비덴 가부시키가이샤 다층프린트배선판 및 다층프린트배선판의 제조방법
JP2001284780A (ja) * 2000-03-30 2001-10-12 Matsushita Electric Ind Co Ltd 実装部品及び実装方法
US6841740B2 (en) * 2000-06-14 2005-01-11 Ngk Spark Plug Co., Ltd. Printed-wiring substrate and method for fabricating the same
JP2004127970A (ja) 2002-09-30 2004-04-22 Denso Corp 多層基板用素板の製造方法およびその素板を用いた多層基板の製造方法
TW556452B (en) * 2003-01-30 2003-10-01 Phoenix Prec Technology Corp Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate
KR100645643B1 (ko) * 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
US7186919B2 (en) * 2004-08-16 2007-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitors and method of manufacturing the same
TWI301739B (en) * 2004-12-03 2008-10-01 Via Tech Inc Structure and method for embedded passive component assembly
TWI245384B (en) * 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
TWI264258B (en) 2004-12-10 2006-10-11 Advanced Semiconductor Eng Circuit carrier and manufacturing process thereof
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100661296B1 (ko) * 2005-09-07 2006-12-26 삼성전기주식회사 전자부품을 내장한 인쇄회로기판의 제조방법 및 지그 장치
KR100733251B1 (ko) * 2005-09-29 2007-06-27 삼성전기주식회사 이중 전자부품이 내장된 인쇄회로기판 및 그 제조방법
KR100758229B1 (ko) 2006-04-11 2007-09-12 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100788213B1 (ko) * 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
US8093506B2 (en) * 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board
WO2008150898A2 (en) 2007-05-29 2008-12-11 Occam Portfolio Llc Electronic assemblies without solder and methods for their manufacture
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
KR100821154B1 (ko) 2007-07-11 2008-04-14 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100869832B1 (ko) * 2007-09-18 2008-11-21 삼성전기주식회사 반도체칩 패키지 및 이를 이용한 인쇄회로기판
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
TWI365020B (en) 2008-03-27 2012-05-21 Unimicron Technology Corp Method of fabricating package substrate having semiconductor component embedded therein
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
KR100999531B1 (ko) 2008-10-20 2010-12-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8914974B2 (en) 2008-10-30 2014-12-23 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Method for integrating an electronic component into a printed circuit board
US8686300B2 (en) 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8261435B2 (en) 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
KR101058621B1 (ko) 2009-07-23 2011-08-22 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
CN101989592B (zh) * 2009-07-30 2012-07-18 欣兴电子股份有限公司 封装基板与其制法
TWI418272B (zh) * 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
US8432022B1 (en) * 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
KR101084252B1 (ko) * 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI610606B (zh) * 2013-02-21 2018-01-01 味之素股份有限公司 零件內建配線基板之製造方法及半導體裝置
TWI634826B (zh) * 2013-06-17 2018-09-01 味之素股份有限公司 Manufacturing method of built-in component wiring board, built-in component insulating substrate, built-in component two-layer wiring substrate, and semiconductor device

Also Published As

Publication number Publication date
EP2705735A4 (en) 2014-11-26
KR20120124347A (ko) 2012-11-13
WO2012150817A3 (en) 2013-03-21
US20140078703A1 (en) 2014-03-20
US10349519B2 (en) 2019-07-09
TWI454199B (zh) 2014-09-21
JP5997260B2 (ja) 2016-09-28
EP2705735A2 (en) 2014-03-12
CN103650650B (zh) 2018-03-13
JP2014513438A (ja) 2014-05-29
CN103650650A (zh) 2014-03-19
WO2012150817A2 (en) 2012-11-08
KR101283821B1 (ko) 2013-07-08
EP2705735B1 (en) 2019-07-31

Similar Documents

Publication Publication Date Title
TWI454199B (zh) 印刷電路板之製造方法
US7849591B2 (en) Method of manufacturing a printed wiring board
KR101085733B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP7074409B2 (ja) 素子内蔵型印刷回路基板
TWI549579B (zh) 印刷電路板
KR101693747B1 (ko) 전자소자 내장 기판 및 그 제조 방법
TWI618199B (zh) 佈線基板
US10211119B2 (en) Electronic component built-in substrate and electronic device
TW201536130A (zh) 內建零件的配線基板及其製造方法
US8674232B2 (en) Device-embedded flexible printed circuit board and manufacturing method thereof
KR20170090772A (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
KR20120134250A (ko) 부품 내장형 인쇄회로기판 및 그 제조 방법
JP2009260165A (ja) 半導体装置
KR20070030700A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2015141953A (ja) 部品内蔵配線基板及びその製造方法
KR20100104932A (ko) 인쇄회로기판의 제조방법
JP2010034588A (ja) 回路部品内蔵基板の製造方法
JP2015159160A (ja) 配線基板及び接続構造
KR20090060551A (ko) 반도체 소자 내장형 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees