KR20120124347A - 인쇄회로기판의 제조 방법 - Google Patents

인쇄회로기판의 제조 방법 Download PDF

Info

Publication number
KR20120124347A
KR20120124347A KR1020110076290A KR20110076290A KR20120124347A KR 20120124347 A KR20120124347 A KR 20120124347A KR 1020110076290 A KR1020110076290 A KR 1020110076290A KR 20110076290 A KR20110076290 A KR 20110076290A KR 20120124347 A KR20120124347 A KR 20120124347A
Authority
KR
South Korea
Prior art keywords
insulating layer
electronic device
forming
circuit board
printed circuit
Prior art date
Application number
KR1020110076290A
Other languages
English (en)
Other versions
KR101283821B1 (ko
Inventor
김지수
윤혜선
김남희
맹일상
하상선
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110076290A priority Critical patent/KR101283821B1/ko
Priority to JP2014509243A priority patent/JP5997260B2/ja
Priority to US14/115,510 priority patent/US10349519B2/en
Priority to EP12779458.4A priority patent/EP2705735B1/en
Priority to CN201280032592.4A priority patent/CN103650650B/zh
Priority to PCT/KR2012/003444 priority patent/WO2012150817A2/en
Priority to TW101115706A priority patent/TWI454199B/zh
Publication of KR20120124347A publication Critical patent/KR20120124347A/ko
Application granted granted Critical
Publication of KR101283821B1 publication Critical patent/KR101283821B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판의 제조 방법에 대한 것으로, 지지기판 위에 접착제를 도포하는 단계, 상기 접착제 위에 전자 소자를 부착하는 단계, 상기 전자 소자를 매립하는 절연층을 형성하는 단계, 상기 지지기판으로부터 상기 절연층을 분리하는 단계, 상기 절연층 하부에 하부 절연층을 형성하는 단계, 그리고 상기 전자 소자의 단자와 연결되는 비아를 상기 절연층 또는 상기 하부 절연층에 형성하는 단계를 포함한다. 따라서, 접착 필름의 접착 물질이 내부 회로패턴 사이에 잔류하지 않고, 접착 필름의 접착력에 의해 내부 회로패턴의 박리가 진행되지 않아 소자 신뢰성이 확보된다.

Description

인쇄회로기판의 제조 방법{The method for manufacturing the printed circuit board}
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
최근에는 각 부품을 인쇄회로기판 내에 매립하여 실장하는 임베디드(embedded) 인쇄회로기판이 제공되고 있다.
도 1은 일반적인 임베디드 인쇄회로기판을 도시한 것이다.
도 1을 참고하면, 일반적인 임베디드 인쇄회로기판(10)은 복수의 절연층(1) 사이에 전자 소자(5)가 매립되어 있으며, 복수의 절연층(1) 사이를 도통하는 매립 회로패턴(2) 및 서로 다른 층의 회로를 연결하는 비아홀 등이 형성되어 있다.
상기 매립되어 있는 전자 소자(5)는 전자 소자(5)의 아래로 솔더 또는 버퍼(6)가 형성되며, 상기 솔더 또는 버퍼(6) 아래에 외부 회로패턴(9)과 연결하기 위한 패드(7)를 포함하고, 상기 패드(7)와 외부 회로패턴(9)을 연결하는 비아 (8)가 형성되어 있다.
이와 같이 전자 소자(5)를 내부에 실장하는 경우, 전자 소자(5)의 실장을 위해 본딩 시트와 절연층(1)을 부착한 뒤 전자 소자(5)를 실장하고 다시 본딩 시트를 제거하는 공정을 수행한다.
이때, 상기 전자 소자(5)의 일면에 본딩 시트의 접착성분이 잔류함으로써 소자의 특성에 영향을 미치며, 회로패턴(9)가 함께 탈락되는 현상으로 신뢰성이 저하된다.
실시예는 전자 소자를 신뢰성 있게 실장할 수 있는 임베디드 인쇄회로기판의 제조 방법을 제공한다.
실시예에 따른 인쇄회로기판의 제조 방법은 지지기판 위에 접착제를 도포하는 단계, 상기 접착제 위에 전자 소자를 부착하는 단계, 상기 전자 소자를 매립하는 절연층을 형성하는 단계, 상기 지지기판으로부터 상기 절연층을 분리하는 단계, 상기 절연층 하부에 하부 절연층을 형성하는 단계, 그리고 상기 전자 소자의 단자와 연결되는 비아를 상기 절연층 또는 상기 하부 절연층에 형성하는 단계를 포함한다.
본 발명에 따르면, 상기 전자 소자를 매립하는 임베디드 인쇄회로기판에서 전자 소자를 실장 시, 전자 소자를 지지하는 이형 필름 위에 접착 페이스트를 도포하여 고정한 뒤 이형 필름을 제거함으로써, 종래의 접착 필름의 접착 물질이 내부 회로패턴 사이에 잔류하지 않고, 접착 필름의 접착력에 의해 내부 회로패턴의 박리가 진행되지 않아 소자 신뢰성이 확보된다.
도 1은 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 15는 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 16은 본 발명의 다른 실시예에 따른 인쇄회로기판의 단면도이다.
도 17 내지 도 27은 도 16의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명은 전자 소자(200)를 매립 실장하는 임베디드 인쇄회로기판에 있어서, 전자 소자(200)를 실장을 지지하는 기판을 적용 후 제거 할 때 신뢰성을 확보할 수 있는 인쇄회로기판을 제시한다.
이하에서는 도 2 내지 도 15를 참고하여 본 발명의 실시예에 따른 인쇄회로 기판을 설명한다.
도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.
도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 제1 절연층(110), 상기 제1 절연층(110) 위/아래에 형성되는 내부 회로패턴(121), 상기 제1 절연층(110)의 상하부에 형성되어 있는 제2 및 제3 절연층(160, 165), 제2 및 제3 절연층(160, 165) 위에 형성되어 있는 외부 회로패턴(175) 및 커버 레이(180)를 포함하며, 인쇄회로기판(100) 내에 매립되어 있는 복수의 전자 소자(200)를 포함한다.
상기 제 1 내지 제3 절연층(110, 160, 165)는 절연 플레이트를 형성하며, 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 제 1 내지 제3 절연층(110, 160, 165)는 서로 다른 물질로 형성될 수 있으며, 일예로 제1 절연층(110)은 유리 섬유를 포함하는 함침 기판이고 제2 및 제3 절연층(160, 165)은 수지만으로 형성되어 있는 절연시트일 수 있다.
상기 제1 절연층(110)은 중심 절연층으로서, 제2 및 제3 절연층(160, 165)보다 두꺼울 수 있으며, 상기 제1 절연층(110)의 두께는 전자 소자(200)의 두께보다 크다.
상기 제1 절연층(110)은 전자 소자(200)를 실장하기 위한 개구부를 포함하며, 제1 절연층(110) 상하부에는 내부 회로패턴(121) 및 상기 상하부의 내부 회로패턴(121)을 연결하는 전도성 비아가 형성될 수 있다.
상기 제1 절연층(110)의 상하부에 형성되어 있는 제2 및 제3 절연층(160, 165)의 상부에는 외부 회로패턴(175)이 형성되어 있으며, 상기 외부 회로패턴(175) 중 일부는 상기 전자 소자(175)의 단자와 연결되어 있는 패드(173)일 수 있다.
상기 패드(173)와 상기 전자 소자(200)의 사이에 제2 및 제3 절연층(160, 165) 관통하는 비아(176)가 형성되어 있다.
상기 비아(176)는 전자 소자(200)의 일면에만 형성될 수 있으며, 상하부에 모두 형성될 수도 있다.
상기 제1 내지 제3 절연층(110, 160, 165)에 의해 매립되어 있는 전자 소자(200)는 수동 소자일 수 있으며, 예를 들어 저항(Resistor), 인덕터(Inductor) 또는 커패시터(Capacitor) 일 수 있다. 상기 전자 소자(200)의 양 단에는 외부로부터 전류 또는 전압을 공급받는 단자가 형성되어 있다.
전도성 비아(176)와 연결되는 패드(173)는 제2 및 제3 절연층(160, 165)의 상면으로 확장되어 있을 수 있다.
상기 내부 회로패턴(121) 및 외부 회로패턴(175)은 구리를 포함하는 합금으로 형성될 수 있으며, 외부 회로패턴(175)은 적어도 2개의 층으로 형성될 수 있다.
외부 회로패턴(175)은 커버레이(180)에 의해 외부로부터 보호된다.
상기 커버레이(180)는 드라이 필름이나 일반적인 솔더 레지스트로 형성할 수 있다.
이상에서는 회로패턴(121, 175)이 2개의 층으로 형성되는 것으로 설명하였으나, 이와 달리 복수의 층으로 형성되어 있을 수 있다.
이하에서는 도 3 내지 도 15를 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.
도 3 내지 도 15는 본 발명의 일 실시예에 따른 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
먼저, 캐리어 보드(101)에 이형 필름(release film)(125)을 형성한다.
상기 이형 필름(125)은 경화 후 peal stress가 0에 가까운 필름을 의미한다.
상기 캐리어 보드(101)는 일반적인 지지기판으로서, CCL(Cupper claded laminate)을 이용할 수도 있다.
다음으로 도 4와 같이, 상기 이형 필름(125)의 전자 소자(200)가 실장될 영역에 접착 페이스트(130)를 도포한다.
상기 접착 페이스트(130)는 상기 전자 소자(200)가 실장될 영역 중 양 단자 사이의 중앙 영역에 도포하며, 상기 접착 페이스트(130) 위에 도 5의 전자 소자(200)를 실장한다. 상기 전자 소자(200)는 수동 소자일 수 있으며, 예를 들어, 저항, 인덕터 또는 캐패시터일 수 있다.
다음으로, 도 6과 같이 상기 전자 소자(200)가 삽입되도록 개구부를 가지는 제1 절연층(110)을 형성한다.
상기 제1 절연층(110) 내에는 상기 전자 소자(200)와 정렬하지 않도록 비아가 형성되어 있으며, 상기 비아와 연결되며 상기 제1 절연층(110)의 상하부에 형성되어 있는 내부 회로패턴(121)이 형성될 수 있다.
상기 내부 회로패턴(121) 및 상기 제1 절연층(110)은 CCL의 양 면을 패터닝하여 형성할 수 있다.
이때, 상기 제1 절연층(110)의 개구부는 상기 전자 소자(200)의 폭과 동일한 폭을 갖도록 형성될 수도 있으나, 정렬 오차를 고려하여 상기 전자 소자(200)보다 큰 폭을 갖도록 형성될 수도 있다.
상기 제1 절연층(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
이때, 상기 제1 절연층(110) 위에 제2 절연층(160) 및 제1 금속층(161)의 적층구조를 적층한 뒤, 도 7과 같이 열 및 압력을 가한다.
다음으로, 도 8과 같이, 이형 필름(125)을 제거하여 이에 부착되어 있는 캐리어 보드(101)를 제거한다.
이때, 상기 접착 페이스트(130)가 이형 필름(125)과의 접착력보다 전자 소자(200)와의 접착력이 더 강하므로 전자 소자(200)의 하부에 잔류할 수 있으나, 상기 이형 필름(125)이 경화 후에 필 스트레스가 0에 가까운 값을 가지므로 상기 이형 필름(125)을 제거하더라도 내부 회로패턴(121)이 박리되지 않는다.
다음으로 도 9와 같이 상기 접착 페이스트(130)를 제거한다.
상기 접착 페이스트(130)는 비전도성 고분자를 포함하므로 화학처리함으로써 제거될 수 있다.
다음으로, 제1 절연층(110)의 하부에 제3 절연층(165) 및 제2 금속층(166)의 적층구조를 적층한 뒤, 도 10과 같이 열 및 압력을 가하여 제1 내지 제3 절연층(110, 160, 165)이 경화함으로써 하나의 절연 플레이트를 형성하며, 상기 절연 플레이트 내에는 전자 소자(200)가 매립된 상태를 유지한다.
다음으로, 도 11과 같이 상기 제1 및 제2 금속층(161, 166) 및 상기 제2 및 제3 절연층(160, 165)에 비아홀(163)을 형성한다.
상기 비아홀(163)을 형성하는 공정은 물리적인 드릴 공정으로 수행할 수 있으며, 이와 달리 레이저를 사용하여 형성할 수 있다. 레이저를 사용하여 비아홀(163)을 형성하는 경우, YAG 레이저 또는 CO2 레이저를 사용하여 제1 및 제2 금속층(161, 166) 및 제2 및 제3 절연층(110, 160, 165)를 각각 개방할 수 있다.
이때, 형성하는 비아홀(163)은 상기 전자 소자(200)의 단자의 상부 및 하부를 개방하는 비아홀(163)을 포함하며, 도시하지 않았으나 외부 및 내부 회로패턴(121, 175)을 전기적으로 연결하기 위한 비아홀을 함께 형성할 수 있다.
다음으로, 도 12와 같이 도금하여 상기 비아홀(163)을 매립하는 비아(176)를 형성하며 상기 제2 및 제3 절연층(160, 165) 위를 덮으며 도금층(170)이 형성된다.
상기 도금은 상기 제2 및 제3 절연층(160, 165) 위에 무전해도금을 수행한 뒤, 상기 무전해도금을 씨드로 전해도금을 수행하여 형성할 수 있다.
상기 무전해 도금을 원활히 수행하도록 상기 도금 전에 상기 제2 및 제3 절연층(160, 165)의 스미어를 제거하기 위한 디스미어 공정을 수행할 수 있다.
다음으로, 상기 도금층(170)을 식각하여 제2 및 제3 절연층(160, 165)의 상부에 외부 회로패턴(175)을 형성한다.
이때, 상기 외부 회로패턴(175)은 비아홀(163)을 매립한 비아(176)의 상면에 형성되는 패드(173)를 포함하며, 상기 패드(173)는 제2 및 제3 절연층(160, 165) 위로 확장된 영역을 포함할 수 있다.
마지막으로, 상기 회로패턴(175)을 매립하는 커버 레이(180)를 부착한 뒤, 도 15와 같이 커버 레이(180)의 일부를 식각하여 패드(173)를 노출하고, 노출된 패드(173) 위에 솔더볼(182)을 형성함으로써 임베디드 인쇄회로기판(100)을 완성한다.
이와 같이 상기 전자 소자(200)를 매립하는 임베디드 인쇄회로기판(100)에서 전자 소자(200)를 실장 시, 전자 소자(200)를 지지하는 이형 필름(125) 위에 접착 페이스트(130)를 도포하여 고정한 뒤 이형 필름(125)을 제거함으로써, 종래의 접착 필름의 접착 물질이 내부 회로패턴(121) 사이에 잔류하지 않고, 접착 필름의 접착력에 의해 내부 회로패턴(121)의 박리가 진행되지 않아 소자 신뢰성이 확보된다.
이하에서는 도 16 내지 도 27을 참고하여 본 발명의 다른 실시예를 설명한다.
도 16은 본 발명의 다른 실시예에 따른 인쇄회로기판의 단면도이다.
도 16을 참고하면, 본 발명에 따른 인쇄회로기판(300)은 제1 절연층(110), 상기 제1 절연층(110) 위/아래에 형성되는 내부 회로패턴(121), 상기 제1 절연층(110)의 상하부에 형성되어 있는 제2 및 제3 절연층(160, 165), 제2 및 제3 절연층(160, 165) 위에 형성되어 있는 외부 회로패턴(175) 및 커버 레이(180)를 포함하며, 인쇄회로기판(300) 내에 매립되어 있는 복수의 전자 소자(400)를 포함한다.
상기 제 1 내지 제3 절연층(110, 160, 165)는 절연 플레이트를 형성하며, 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 제 1 내지 제3 절연층(110, 160, 165)는 서로 다른 물질로 형성될 수 있으며, 일예로 제1 절연층(110)은 유리 섬유를 포함하는 함침 기판이고 제2 및 제3 절연층(160, 165)은 수지만으로 형성되어 있는 절연시트일 수 있다.
상기 제1 절연층(110)은 중심 절연층으로서, 제2 및 제3 절연층(160, 165)보다 두꺼울 수 있으며, 상기 제1 절연층(110)의 두께는 전자 소자(400)의 두께보다 크다.
상기 제1 절연층(110)은 전자 소자(400)를 실장하기 위한 개구부를 포함하며, 제1 절연층(110) 상하부에는 내부 회로패턴(121) 및 상기 상하부의 내부 회로패턴(121)을 연결하는 전도성 비아가 형성될 수 있다.
상기 제1 절연층(110)의 상하부에 형성되어 있는 제2 및 제3 절연층(160, 165)의 상부에는 외부 회로패턴(175)이 형성되어 있으며, 상기 외부 회로패턴(175) 중 일부는 상기 전자 소자(200)의 단자와 연결되어 있는 패드(173)일 수 있다.
상기 패드(173)와 상기 전자 소자(400)의 사이에 제2 및 제3 절연층(160, 165) 관통하는 비아(176)가 형성되어 있다.
상기 비아(176)는 전자 소자(400)의 일면에만 형성될 수 있으며, 상하부에 모두 형성될 수도 있다.
상기 제1 내지 제3 절연층(110, 160, 165)에 의해 매립되어 있는 전자 소자(400)는 능동 소자일 수 있으며, 예를 들어 트렌지스터, 증폭기, 다이오드, 또는 반도체칩 등일 수 있다.
상기 전자 소자(400)의 상면에는 소자패드(410)가 노출되어 있으며, 상기 소자패드(410)가 전도성 비아(176)와 연결되어 있다.
상기 소자패드(410)의 수효는 능동소자의 종류에 따라 결정된다.
전도성 비아(176)와 연결되는 패드(173)는 제2 및 제3 절연층(160, 165)의 상면으로 확장되어 있을 수 있다.
상기 내부 회로패턴(121) 및 외부 회로패턴(175)은 구리를 포함하는 합금으로 형성될 수 있으며, 외부 회로패턴(175)은 적어도 2개의 층으로 형성될 수 있다.
외부 회로패턴(175)은 커버레이(180)에 의해 외부로부터 보호된다.
상기 커버레이(180)는 드라이 필름이나 일반적인 솔더 레지스트로 형성할 수 있다.
이상에서는 회로패턴(150, 175)이 2개의 층으로 형성되는 것으로 설명하였으나, 이와 달리 복수의 층으로 형성되어 있을 수 있다.
이하에서는 도 17 내지 도 27을 참고하여 도 16의 인쇄회로기판(300)의 제조 방법을 설명한다.
먼저, 도 17과 같이, 캐리어 보드(101)에 이형 필름(release film)(125)을 형성한다.
상기 이형 필름(125)은 경화 후 peal stress가 0에 가까운 필름을 의미한다.
상기 캐리어 보드(101)는 일반적인 지지기판으로서, CCL(Cupper claded laminate)을 이용할 수도 있다.
다음으로 도 18과 같이, 상기 이형 필름(125)의 전자 소자(400)가 실장될 영역에 접착 페이스트(130)를 도포한다.
상기 접착 페이스트(130)는 상기 전자 소자(400)가 실장될 영역에 도포하며, 그 이외에 인쇄회로기판이 흔들리지 않도록 소정 영역에 더 형성할 수 있다.
상기 접착 페이스트(130) 위에 도 19의 전자 소자(400)를 실장한다. 상기 전자 소자(400)는 능동 소자일 수 있으며, 예를 들어, 트랜지스터, 증폭기, 다이오드, 또는 반도체 칩 등일 수 있다.
다음으로, 도 20과 같이 상기 전자 소자(400)가 삽입되도록 개구부를 가지는 제1 절연층(110)을 형성한다.
상기 제1 절연층(110) 내에는 상기 전자 소자(400)와 정렬하지 않도록 비아가 형성되어 있으며, 상기 비아와 연결되며 상기 제1 절연층(110)의 상하부에 형성되어 있는 내부 회로패턴(121)이 형성될 수 있다.
상기 내부 회로패턴(121) 및 상기 제1 절연층(110)은 CCL의 양 면을 패터닝하여 형성할 수 있다.
이때, 상기 제1 절연층(110)의 개구부는 상기 전자 소자(400)의 폭과 동일한 폭을 갖도록 형성될 수도 있으나, 정렬 오차를 고려하여 상기 전자 소자(400)보다 큰 폭을 갖도록 형성될 수도 있다.
상기 제1 절연층(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
이때, 상기 제1 절연층(110) 위에 제2 절연층(160) 및 제1 금속층(161)의 적층구조를 적층한 뒤, 도 21과 같이 열 및 압력을 가한다.
다음으로, 도 22와 같이, 이형 필름(125)을 제거하여 이에 부착되어 있는 캐리어 보드(101)를 제거한다.
이때, 상기 접착 페이스트(130)가 이형 필름(125)과의 접착력보다 전자 소자(400)와의 접착력이 더 강하므로 전자 소자(400)의 하부에 잔류할 수 있으나, 상기 이형 필름(125)이 경화 후에 필 스트레스가 0에 가까운 값을 가지므로 상기 이형 필름(125)을 제거하더라도 내부 회로패턴(121)이 박리되지 않는다.
다음으로 도 23과 같이 상기 접착 페이스트(130)를 제거한다.
상기 접착 페이스트(130)는 비전도성 고분자를 포함하므로 화학처리함으로써 제거될 수 있다.
다음으로, 제1 절연층(110)의 하부에 제3 절연층(165) 및 제2 금속층(166)의 적층구조를 적층한 뒤, 도 24와 같이 열 및 압력을 가하여 제1 내지 제3 절연층(110, 160, 165)이 경화함으로써 하나의 절연 플레이트를 형성하며, 상기 절연 플레이트 내에는 전자 소자(400)가 매립된 상태를 유지한다.
다음으로, 도 25와 같이 상기 제1 및 제2 금속층(161, 166) 및 상기 제2 및 제3 절연층(160, 165)에 비아홀(163)을 형성한다.
상기 비아홀(163)을 형성하는 공정은 물리적인 드릴 공정으로 수행할 수 있으며, 이와 달리 레이저를 사용하여 형성할 수 있다. 레이저를 사용하여 비아홀(163)을 형성하는 경우, YAG 레이저 또는 CO2 레이저를 사용하여 제1 및 제2 금속층(161, 166) 및 제2 및 제3 절연층(110, 160, 165)를 각각 개방할 수 있다.
이때, 형성하는 비아홀(163)은 상기 전자 소자(400)의 소자패드(410)를 개방하는 비아홀(163)을 포함하며, 도시하지 않았으나 외부 및 내부 회로패턴(121, 175)을 전기적으로 연결하기 위한 비아홀을 함께 형성할 수 있다.
다음으로, 도 26과 같이 도금하여 상기 비아홀(163)을 매립하는 비아(176)를 형성하며 상기 제2 및 제3 절연층(160, 165) 위를 덮으며 도금층(170)이 형성된다.
상기 도금은 상기 제2 및 제3 절연층(160, 165) 위에 무전해도금을 수행한 뒤, 상기 무전해도금을 씨드로 전해도금을 수행하여 형성할 수 있다.
상기 무전해 도금을 원활히 수행하도록 상기 도금 전에 상기 제2 및 제3 절연층(160, 165)의 스미어를 제거하기 위한 디스미어 공정을 수행할 수 있다.
다음으로, 상기 도금층(170)을 식각하여 제2 및 제3 절연층(160, 165)의 상부에 도 27의 외부 회로패턴(175)을 형성한다.
이때, 상기 외부 회로패턴(175)은 비아홀(163)을 매립한 비아(176)의 상면에 형성되는 패드(173)를 포함하며, 상기 패드(173)는 제2 및 제3 절연층(160, 165) 위로 확장된 영역을 포함할 수 있다.
마지막으로, 상기 회로패턴(175)을 매립하는 커버 레이를 부착한 뒤, 커버 레이의 일부를 식각하여 패드(173)를 노출하고, 노출된 패드(173) 위에 솔더볼을 형성함으로써 임베디드 인쇄회로기판(300)을 완성할 수 있다.
이와 같이 상기 전자 소자(400)를 매립하는 임베디드 인쇄회로기판(300)에서 전자 소자(400)를 실장 시, 전자 소자(400)를 지지하는 이형 필름(125) 위에 접착 페이스트(130)를 도포하여 고정한 뒤 이형 필름(125)을 제거함으로써, 종래의 접착 필름의 접착 물질이 내부 회로패턴(121) 사이에 잔류하지 않고, 접착 필름의 접착력에 의해 내부 회로패턴(121)의 박리가 진행되지 않아 소자 신뢰성이 확보된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
인쇄회로기판 100, 300
절연층 110, 160, 165
내부 회로패턴 121
전자 소자 200, 400

Claims (15)

  1. 지지기판 위에 접착제를 도포하는 단계,
    상기 접착제 위에 전자 소자를 부착하는 단계,
    상기 전자 소자를 매립하는 절연층을 형성하는 단계,
    상기 지지기판으로부터 상기 절연층을 분리하는 단계,
    상기 절연층 하부에 하부 절연층을 형성하는 단계, 그리고
    상기 전자 소자의 단자와 연결되는 비아를 상기 절연층 또는 상기 하부 절연층에 형성하는 단계
    를 포함하는 인쇄회로기판의 제조 방법.
  2. 제1항에 있어서,
    상기 접착제를 도포하는 단계는,
    지지기판 위에 이형 필름을 형성하는 단계, 그리고
    상기 이형 필름 위에 상기 접착제를 도포하는 단계
    를 포함하는 인쇄회로기판의 제조 방법.
  3. 제1항에 있어서,
    상기 접착제를 형성하는 단계는 상기 전자 소자의 실장 영역에 접착 페이스트를 도포하는 인쇄회로기판의 제조 방법.
  4. 제3항에 있어서,
    상기 접착 페이스트는 상기 전자 소자의 단자 사이 영역에 부착되도록 도포하는 인쇄회로기판의 제조 방법.
  5. 제1항에 있어서,
    상기 절연층을 형성하는 단계는,
    상기 전자 소자를 개방하는 개구부를 포함하는 제1 절연층을 상기 이형 필름 위에 형성하는 단계,
    상기 전자 소자를 덮는 제2 절연층을 형성하는 단계, 그리고
    상기 제1 및 제2 절연층을 경화하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  6. 제1항에 있어서,
    상기 비아 형성 후에
    상기 절연층 또는 상기 하부 절연층 위에 상기 비아와 연결되어 있는 외부 회로패턴을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  7. 제6항에 있어서,
    상기 외부 회로패턴을 형성하는 단계는,
    상기 절연층 위에 제1 금속층을 형성하는 단계, 상기 비아를 형성하면서 과도금하여 상기 제1 금속층 위에 도금층을 형성하는 단계, 그리고
    상기 제1 금속층 및 상기 제1 금속층 위의 도금층을 동시 식각하여 상기 외부 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  8. 제7항에 있어서,
    상기 외부 회로패턴은 상기 비아와 연결되는 패드를 더 포함하는 인쇄회로기판의 제조 방법.
  9. 제2항에 있어서,
    상기 지지기판을 제거하는 단계는,
    상기 이형필름을 박리하여 상기 지지 기판을 제거하는 단계, 그리고
    상기 전자 소자 하부에 잔재하는 상기 접착제를 제거하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  10. 제1항에 있어서,
    상기 전자 소자는 수동 소자 또는 능동 소자인 인쇄회로기판의 제조 방법.
  11. 제1항에 있어서,
    상기 절연층은 내부 회로패턴을 더 포함하는 인쇄회로기판의 제조 방법.
  12. 제6항에 있어서,
    상기 외부 회로패턴을 형성한 뒤에, 상기 외부 회로패턴을 보호하는 커버레이를 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  13. 전자 소자가 매립되어 있는 중앙 절연층,
    상기 중앙 절연층 상부 또는 하부에 형성되며, 상기 전자 소자의 단자를 노출하는 개구부를 가지는 외부 절연층, 그리고
    상기 외부 절연층의 상기 개구부를 매립하며 형성되는 패드 비아를 포함하며,
    상기 패드 비아는 상기 개구부를 매립하는 비아영역 및 상기 비아영역으로부터 상기 외부 절연층 위로 확장되는 패드 영역을 포함하며,
    상기 패드 영역은 2층으로 형성되어 있는 인쇄회로기판.
  14. 제13항에 있어서,
    상기 패드 영역의 하부는 상기 비아영역을 형성하는 씨드층으로 형성되는 인쇄회로기판.
  15. 제14항에 있어서,
    상기 전자 소자는 능동 소자 또는 수동 소자인 인쇄회로기판.
KR1020110076290A 2011-05-03 2011-07-29 인쇄회로기판의 제조 방법 KR101283821B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020110076290A KR101283821B1 (ko) 2011-05-03 2011-07-29 인쇄회로기판의 제조 방법
JP2014509243A JP5997260B2 (ja) 2011-05-03 2012-05-02 印刷回路基板及びその製造方法
US14/115,510 US10349519B2 (en) 2011-05-03 2012-05-02 Printed circuit board and method for manufacturing the same
EP12779458.4A EP2705735B1 (en) 2011-05-03 2012-05-02 Method for manufacturing printed circuit board
CN201280032592.4A CN103650650B (zh) 2011-05-03 2012-05-02 印刷电路板及其制造方法
PCT/KR2012/003444 WO2012150817A2 (en) 2011-05-03 2012-05-02 Method for manufacturing printed circuit board
TW101115706A TWI454199B (zh) 2011-05-03 2012-05-03 印刷電路板之製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020110042156 2011-05-03
KR20110042156 2011-05-03
KR1020110076290A KR101283821B1 (ko) 2011-05-03 2011-07-29 인쇄회로기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120124347A true KR20120124347A (ko) 2012-11-13
KR101283821B1 KR101283821B1 (ko) 2013-07-08

Family

ID=47108139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110076290A KR101283821B1 (ko) 2011-05-03 2011-07-29 인쇄회로기판의 제조 방법

Country Status (7)

Country Link
US (1) US10349519B2 (ko)
EP (1) EP2705735B1 (ko)
JP (1) JP5997260B2 (ko)
KR (1) KR101283821B1 (ko)
CN (1) CN103650650B (ko)
TW (1) TWI454199B (ko)
WO (1) WO2012150817A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI610606B (zh) * 2013-02-21 2018-01-01 味之素股份有限公司 零件內建配線基板之製造方法及半導體裝置
TWI634826B (zh) * 2013-06-17 2018-09-01 味之素股份有限公司 Manufacturing method of built-in component wiring board, built-in component insulating substrate, built-in component two-layer wiring substrate, and semiconductor device
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
TWI566652B (zh) * 2015-09-16 2017-01-11 臻鼎科技股份有限公司 電路板及其製作方法
CN106783795A (zh) * 2015-11-20 2017-05-31 恒劲科技股份有限公司 封装基板
KR101913821B1 (ko) * 2016-01-08 2018-11-02 주식회사 에이엠에스티 메탈 패드 구조 및 그 제조방법
US9743526B1 (en) * 2016-02-10 2017-08-22 International Business Machines Corporation Wiring board with stacked embedded capacitors and method of making
CN107424973B (zh) * 2016-05-23 2020-01-21 凤凰先驱股份有限公司 封装基板及其制法
US10068838B2 (en) * 2016-10-28 2018-09-04 Dyi-chung Hu Glass fiber reinforced package substrate
CN110021234B (zh) * 2018-01-08 2022-03-08 上海和辉光电股份有限公司 一种阵列基板及其制作方法、柔性显示面板
US11171070B2 (en) * 2018-06-21 2021-11-09 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with integrated thermally conductive cooling structures
EP3790365A1 (en) * 2019-09-04 2021-03-10 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier and method of manufacturing the same
CN114916156A (zh) * 2021-02-08 2022-08-16 欣兴电子股份有限公司 电路板结构及其制作方法
WO2023272641A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 一种转接板及其制作方法、电路板组件

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931371A (en) * 1997-01-16 1999-08-03 Ford Motor Company Standoff controlled interconnection
US6876554B1 (en) * 1999-09-02 2005-04-05 Ibiden Co., Ltd. Printing wiring board and method of producing the same and capacitor to be contained in printed wiring board
US6909054B2 (en) * 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2001284780A (ja) * 2000-03-30 2001-10-12 Matsushita Electric Ind Co Ltd 実装部品及び実装方法
US6841740B2 (en) * 2000-06-14 2005-01-11 Ngk Spark Plug Co., Ltd. Printed-wiring substrate and method for fabricating the same
JP2004127970A (ja) * 2002-09-30 2004-04-22 Denso Corp 多層基板用素板の製造方法およびその素板を用いた多層基板の製造方法
TW556452B (en) * 2003-01-30 2003-10-01 Phoenix Prec Technology Corp Integrated storage plate with embedded passive components and method for fabricating electronic device with the plate
KR100645643B1 (ko) * 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
US7186919B2 (en) * 2004-08-16 2007-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitors and method of manufacturing the same
TWI301739B (en) * 2004-12-03 2008-10-01 Via Tech Inc Structure and method for embedded passive component assembly
TWI245384B (en) * 2004-12-10 2005-12-11 Phoenix Prec Technology Corp Package structure with embedded chip and method for fabricating the same
TWI264258B (en) 2004-12-10 2006-10-11 Advanced Semiconductor Eng Circuit carrier and manufacturing process thereof
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100661296B1 (ko) * 2005-09-07 2006-12-26 삼성전기주식회사 전자부품을 내장한 인쇄회로기판의 제조방법 및 지그 장치
KR100733251B1 (ko) * 2005-09-29 2007-06-27 삼성전기주식회사 이중 전자부품이 내장된 인쇄회로기판 및 그 제조방법
KR100758229B1 (ko) * 2006-04-11 2007-09-12 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100788213B1 (ko) * 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
JP5326269B2 (ja) * 2006-12-18 2013-10-30 大日本印刷株式会社 電子部品内蔵配線板、及び電子部品内蔵配線板の放熱方法
US8093506B2 (en) * 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board
JP2010529657A (ja) 2007-05-29 2010-08-26 オッカム ポートフォリオ リミテッド ライアビリティ カンパニー はんだのない電子機器組立体およびその製造方法
US20080318055A1 (en) * 2007-06-21 2008-12-25 General Electric Company Recoverable electronic component
KR100821154B1 (ko) * 2007-07-11 2008-04-14 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR100869832B1 (ko) * 2007-09-18 2008-11-21 삼성전기주식회사 반도체칩 패키지 및 이를 이용한 인쇄회로기판
US8024858B2 (en) * 2008-02-14 2011-09-27 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
TWI365020B (en) 2008-03-27 2012-05-21 Unimicron Technology Corp Method of fabricating package substrate having semiconductor component embedded therein
AT10247U8 (de) 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
KR100999531B1 (ko) * 2008-10-20 2010-12-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN102204418B (zh) 2008-10-30 2016-05-18 At&S奥地利科技及系统技术股份公司 用于将电子部件集成到印制电路板中的方法
US8686300B2 (en) * 2008-12-24 2014-04-01 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US8188380B2 (en) 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8261435B2 (en) 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR101058621B1 (ko) 2009-07-23 2011-08-22 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
CN101989592B (zh) 2009-07-30 2012-07-18 欣兴电子股份有限公司 封装基板与其制法
TWI418272B (zh) * 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
US8432022B1 (en) * 2009-09-29 2013-04-30 Amkor Technology, Inc. Shielded embedded electronic component substrate fabrication method and structure
KR101084252B1 (ko) * 2010-03-05 2011-11-17 삼성전기주식회사 전자소자 내장형 인쇄회로기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
US9462697B2 (en) 2012-11-29 2016-10-04 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded substrate and manufacturing method thereof

Also Published As

Publication number Publication date
KR101283821B1 (ko) 2013-07-08
EP2705735A4 (en) 2014-11-26
TWI454199B (zh) 2014-09-21
JP2014513438A (ja) 2014-05-29
WO2012150817A3 (en) 2013-03-21
EP2705735A2 (en) 2014-03-12
US10349519B2 (en) 2019-07-09
CN103650650A (zh) 2014-03-19
US20140078703A1 (en) 2014-03-20
JP5997260B2 (ja) 2016-09-28
CN103650650B (zh) 2018-03-13
EP2705735B1 (en) 2019-07-31
WO2012150817A2 (en) 2012-11-08
TW201306687A (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
KR101283821B1 (ko) 인쇄회로기판의 제조 방법
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
KR101241544B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20110127076A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
JP7074409B2 (ja) 素子内蔵型印刷回路基板
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231286B1 (ko) 부품 내장형 인쇄회로기판 및 그 제조 방법
US9661759B2 (en) Printed circuit board and method of manufacturing the same
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101417264B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20120016814A (ko) 소자 내장형 연성회로기판 및 이의 제조방법
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
KR101154739B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101305570B1 (ko) 인쇄회로기판의 제조 방법
KR20130046716A (ko) 인쇄회로기판 및 그의 제조 방법
KR101241699B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR101197783B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
KR20120034530A (ko) 인쇄회로기판 및 이의 제조 방법
KR20130120098A (ko) 인쇄회로기판 및 그의 제조 방법
KR20120033808A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160607

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee