CN106024723B - 布线基板 - Google Patents
布线基板 Download PDFInfo
- Publication number
- CN106024723B CN106024723B CN201610169283.1A CN201610169283A CN106024723B CN 106024723 B CN106024723 B CN 106024723B CN 201610169283 A CN201610169283 A CN 201610169283A CN 106024723 B CN106024723 B CN 106024723B
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- earthy
- semiconductor element
- power supply
- equipped section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明提供一种布线基板,具备:绝缘基板,其是多个绝缘层层叠而成的,在一面具有搭载部;多个半导体元件连接焊盘,其排列在所述搭载部内;多个外部连接焊盘,其从所述绝缘基板的另一面的中央部排列至外周部;和整面状图案,其从与所述搭载部对应的区域形成至所述绝缘基板的外周部,在所述搭载部的正下方,经由贯通所述绝缘层的贯通导体来与所述半导体元件连接焊盘连接,在比所述搭载部更靠外周侧,经由贯通所述绝缘层的贯通导体来与所述外部连接焊盘连接,所述整面状图案在所述贯通导体与所述贯通导体之间设置有不存在排气用开口部的直线状的电流路径。
Description
技术领域
本发明涉及用于搭载半导体元件的布线基板。
背景技术
图4中表示为了搭载半导体集成电路元件等半导体元件S’而使用的现有的布线基板40。布线基板40具备:在芯用的绝缘层21a的上下表面层叠多个积层(build-up)用的绝缘层21b而形成的绝缘基板21、被配设于该绝缘基板21的内部以及上下表面的布线导体22、和覆盖于最表层的绝缘层21b以及布线导体22上的阻焊层23。
在布线基板40的上表面中央部设置的搭载部40A是用于搭载半导体元件S’的四角形状的区域。在搭载部40A,多个半导体元件连接焊盘24被二维地并排排列。半导体元件连接焊盘24通过使覆盖于绝缘基板21的上表面的布线导体22的一部分从设置于阻焊层23的开口部露出而形成。半导体元件S’的电极T’通过倒装芯片连接来与半导体元件连接焊盘24连接。
布线基板40的下表面成为与外部电气电路基板的连接面,在其大致整个区域,多个外部连接焊盘25二维地并排排列。外部连接焊盘25通过使覆盖绝缘基板21的下表面的布线导体22的一部分从设置于下表面侧的阻焊层23的开口部露出而形成。外部连接焊盘25例如经由焊料球来与外部电气电路基板的布线导体连接。
在绝缘层21a形成多个通孔26。在通孔26内覆盖贯通导体27。经由该贯通导体27,绝缘层21a的上下表面的布线导体22彼此被连接。
在各绝缘层21b分别形成多个过孔28。在过孔28内覆盖贯通导体29。经由该贯通导体29,夹着绝缘层21b而位于上下的布线导体22彼此被连接。
在包含半导体元件连接焊盘24以及外部连接焊盘25的布线导体22中,分别存在信号用、接地用、电源用的情况。信号用的半导体元件连接焊盘24的多数被配设于搭载部40A的外周部。接地用的半导体元件连接焊盘24以及电源用的半导体元件连接焊盘24的多数被配设于搭载部40A的中央部。信号用的外部连接焊盘25的多数被配设于绝缘基板21的下表面外周部。接地用的外部连接焊盘25以及电源用的外部连接焊盘25被配设于绝缘基板21的下表面中央部以及外周部。
信号用、接地用、电源用的各个半导体元件连接焊盘24与信号用、接地用、电源用的各个外部连接焊盘25通过信号用、接地用、电源用的各个布线导体22而被相互连接。信号用的布线导体22具有将层叠于绝缘层21a的上表面侧的绝缘层21b的表面从搭载部40A所对应的区域向绝缘基板21的外周部延伸的带状图案30。该带状图案30与信号用的半导体元件连接焊盘24在与搭载部40A对应的区域,直接或者经由贯通导体29来连接。该带状图案30与信号用的外部连接焊盘25在绝缘基板21的外周部,经由贯通导体27以及29来连接。
接地用的布线导体22以及电源用的布线导体22具有与信号用的布线导体22对置地配置的广面积的整面状图案31。该整面状图案31形成在层叠于绝缘层21a的上表面侧的内层的绝缘层21b的表面。整面状图案31形成在遍及从搭载部40A所对应的区域到绝缘基板21的外周部的较宽的区域。该整面状图案31与接地用或者电源用的半导体元件连接焊盘24在搭载部40A的正下方的区域,经由贯通导体29来连接。整面状图案31与接地用或者电源用的外部连接焊盘25在从绝缘基板21的中央部到外周部的区域,经由贯通导体27以及29来连接。
图5中表示接地用或者电源用的整面状图案31的主要部分俯视图。在图5中,通过点线来表示接地用或者电源用的外部连接焊盘25的位置。通过双点划线来表示的左上的区域是搭载部40A所对应的区域。
整面状图案31在与搭载部40A对应的区域具有多个连接盘用开口部32。在连接盘用开口部32中形成过孔连接盘33。在整面状图案31与过孔连接盘33之间设置规定的间隔。在该过孔连接盘33上,连接上层的绝缘层21b的贯通导体29。过孔连接盘33经由在其上连接的贯通导体29来与半导体元件连接焊盘24连接。与过孔连接盘33连接的半导体元件连接焊盘24是与整面状图案31不同电位的接地用或者电源用或者信号用的半导体元件连接焊盘24。
整面状图案31在与搭载部40A对应的区域,在由虚线的圆所示的位置,具有与上层的导体层22的过孔连接部34。在过孔连接部34上,连接上层的绝缘层21b的贯通导体29。整面状图案31经由连接在过孔连接部34上的贯通导体29,与和整面状图案31相同电位的接地用或者电源用的半导体元件连接焊盘24连接。
整面状图案31在与布线基板40的外周部对应的区域,在由虚线的圆所示的位置,具有与下层的导体层22的过孔连接部35。在过孔连接部35的下方连接下层的绝缘层21b的贯通导体29。整面状图案31经由与过孔连接部35连接的贯通导体29,与和整面状图案31相同电位的接地用或者电源用的外部连接焊盘25连接。
在整面状图案31形成排气用开口部36。遍及未形成连接盘用开口部32的区域的整个面,分散地配设有多个排气用开口部36。该排气用开口部36为了将从绝缘层21a或21b产生的脱气(out gas)排出到外部而被设置。在未设置排气用开口部36的情况下,由于脱气,导致在绝缘层21a或21b与其上的布线导体22之间产生膨胀或剥离的危险性变高。这种膨胀或剥离的产生与损害布线基板40的正常功能有关。因此,排气用开口部36对于这种布线基板40是不可或缺的。
最近,如图4所示,半导体元件S’中的工作电压下降,并且工作所需的电流变大。期望在搭载了工作电压较低并且工作电流较大的半导体元件S’的布线基板40中,接地用的布线导体22以及电源用的布线导体22中的半导体元件连接焊盘24与外部连接焊盘25之间的电压降(IR Drop)最好尽量小。
例如,在日本特开2011-249734号公报中提出的布线基板中,在从搭载部周围的整面图案向搭载部延伸的区域的半导体元件连接焊盘的周围,形成阻焊层与绝缘基板直接紧贴的开口部。通过形成该开口部,从而该区域中的布线导体层所占的面积比例变小,能够减少在布线导体层与阻焊层之间由于两者的热膨胀系数的差而产生的热应力,绝缘基板与阻焊层直接紧贴的面积变大。因此,能够够使两者稳固地紧贴。
但是,日本特开2011-249734号公报中提出的布线基板的开口部、在图5所示的整面状图案31所设置的多个的排气用开口部36在增大整面状图案31的电阻值的方向起作用。其结果,接地用的布线导体22以及电源用的布线导体22中的半导体元件连接焊盘24与外部连接焊盘25之间的电压降变大。若将工作电压低并且工作电流大的半导体元件S’搭载于这种现有的布线基板40,则存在不能对半导体元件S’进行充分的电源提供,不能使半导体元件S’正常地工作的情况。
发明内容
本发明的实施方式的目的在于,提供一种能够对搭载的半导体元件进行充分的电源提供,由此能够使搭载的半导体元件正常地工作的布线基板。
本发明的实施方式所涉及的布线基板具备:绝缘基板,其是包含内层的绝缘层以及外层的绝缘层的多个绝缘层被层叠而成的,在一个面的中央部具有搭载部;多个半导体元件连接焊盘,其包含在该绝缘基板的所述搭载部内被二维地并排排列的接地用、电源用、信号用的焊盘;多个外部连接焊盘,其包含在从所述绝缘基板的另一个面的中央部至外周部的区域被二维地并排排列的接地用、电源用、信号用的焊盘;和接地用或者电源用的整面状图案,其在内层的所述绝缘层上,从与所述搭载部对应的区域形成至所述绝缘基板的外周部,在所述搭载部的正下方,经由贯通所述绝缘层的所述第1贯通导体来与接地用或者电源用的所述半导体元件连接焊盘连接,并且在比所述搭载部更靠外周侧,经由贯通所述绝缘层的所述第2贯通导体来与接地用或者电源用的所述外部连接焊盘连接。所述整面状图案形成有多个排气用开口部,并且在所述第1贯通导体与所述第2贯通导体之间设置不存在所述开口部的直线状的电流路径。
附图说明
图1是表示本发明的一实施方式所涉及的布线基板的一个例子的示意剖视图。
图2是表示图1所示的布线基板中的整面状图案的主要部分示意俯视图。
图3是图2所示的整面状图案中的搭载部的部分剖视图。
图4是表示现有的布线基板的示意剖视图。
图5是表示现有的布线基板中的整面状图案的主要部分示意俯视图。
具体实施方式
基于图1以及图2来详细说明本发明的一实施方式所涉及的布线基板。图1是表示作为本发明的实施方式的一个例子的布线基板20的示意剖视图。在图1中,1是绝缘基板,2是布线导体,3是阻焊层,4是半导体元件连接焊盘,5是外部连接焊盘。
布线基板20具有:在芯用的绝缘层1a的上下表面层叠多个积层用的绝缘层1b而成的绝缘基板1、覆盖于绝缘层1a的上下表面以及各绝缘层1b上的布线导体2、和覆盖于最表层的绝缘层1b以及布线导体2上的阻焊层3。
在布线基板20的一个面(以下,称为上表面)的中央部设置搭载部20A。搭载部20A是用于搭载半导体元件S的四角形状的区域。在搭载部20A,多个半导体元件连接焊盘4被二维地并排排列。半导体元件连接焊盘4通过使覆盖于绝缘基板1的上表面的布线导体2的一部分从设置于阻焊层3的开口部露出而形成。半导体元件S的电极T通过倒装芯片连接来与半导体元件连接焊盘4连接。半导体元件连接焊盘4的直径是50~100μm左右。半导体元件连接焊盘4的排列间距是100~250μm左右。半导体元件连接焊盘4的数量并不被特别限定,但通常,最好在搭载部20A的区域内是5000~20000个左右。
布线基板20的另一面(以下,称为下表面)成为与外部电气电路基板的连接面。在布线基板20的下表面,遍及其大致整个区域,多个外部连接焊盘5被二维地并排排列。外部连接焊盘5通过使覆盖于绝缘基板1的下表面的布线导体2的一部分从设置于下面侧的阻焊层3的开口部露出而形成。外部连接焊盘5例如经由焊料球来与外部电气电路基板的布线导体连接。外部连接焊盘5的直径是300~500μm左右。外部连接焊盘5的排列间距是600~1000μm左右。外部连接焊盘5的数量并不被特别限定,但通常,最好是1000~3000个左右。
构成绝缘基板1的绝缘层1a是布线基板20中的芯部件。绝缘层1a是使环氧树脂或双马来酰亚胺三嗪树脂等热固化性树脂浸渍于例如将玻璃纤维束纵横地交织的玻璃织物而成的。绝缘层1a的厚度是0.1~1mm左右。在绝缘层1a,从其上表面到其下表面地形成多个通孔6。通孔6的直径是0.1~1mm左右。在通孔6内覆盖贯通导体7。经由该贯通导体7,绝缘层1a上下表面的布线导体2彼此被连接。
这种绝缘层1a是通过在使将未固化的热固化性树脂浸渍于玻璃织物的绝缘片热固化之后,从上表面到下表面对其实施钻孔加工而被制作的。绝缘层1a上下表面的布线导体2通过在绝缘层1a用的绝缘片的上下整面贴附铜箔,并且在片的固化后对该铜箔进行蚀刻加工来形成为规定的图案。通过在绝缘层1a设置通孔6之后,利用无电解镀覆法以及电镀法来使铜镀膜在该通孔6内面析出,来形成通孔6内的贯通导体7。
覆盖有贯通导体7的通孔6的内部被孔埋树脂8填充。孔埋树脂8由环氧树脂或双马来酰亚胺三嗪树脂等热固化性树脂构成。孔埋树脂8是用于通过填塞通孔6从而能够在通孔6的正上方以及正下方形成布线导体2以及各绝缘层1b的部件。利用丝网印刷法将未固化的糊膏状的热固化性树脂填充于通孔6内,在使其热固化之后,将其上下表面研磨成大致平坦,由此来形成孔埋树脂8。
层叠于绝缘层1a的上下表面的各绝缘层1b由环氧树脂或双马来酰亚胺三嗪树脂等热固化性树脂构成。绝缘层1b的各自的厚度是20~60μm左右。绝缘层1b从各层的上表面到下表面地具有多个过孔9。过孔9的直径是30~100μm左右。在过孔9内填充贯通导体10。上层的布线导体2与下层的布线导体2经由贯通导体10来相互连接。
将由厚度为20~60μm左右的未固化的热固化性树脂构成的绝缘膜贴附在绝缘层1a的上下表面或者下层的绝缘层1b上,使其热固化并且通过激光加工来将过孔9穿孔,由此形成这种的各绝缘层1b。每当形成各绝缘层1b时,使各绝缘层1b的表面以及过孔9内被铜镀覆盖,由此形成各绝缘层1b的表面的布线导体2以及过孔9内的贯通导体10。铜镀的覆盖中使用公知的半加成(semi-additive)法。
阻焊层3由丙烯酸改性环氧树脂等具有感光性的热固化性的树脂构成。阻焊层3的厚度是10~50μm左右。阻焊层3保护最表层的布线导体2,并且经由开口部来使半导体元件连接焊盘4或外部连接焊盘5与半导体元件S或外部电气电路基板的连接成为可能。
将具有感光性的树脂糊膏或者树脂薄膜涂敷或者贴附于最上层以及最下层的绝缘层1b的表面,并且在采用光刻技术来曝光或者显影为规定图案之后,使其进行紫外线固化以及热固化,由此来形成这种的阻焊层3。
在包含半导体元件连接焊盘4以及外部连接焊盘5的布线导体2中,分别存在信号用、接地用、电源用的情况。信号用的半导体元件连接焊盘4的多数被配设于搭载部20A的外周部。接地用的半导体元件连接焊盘4以及电源用的半导体元件连接焊盘4的多数被配设于搭载部20A的中央部。与此对应地,信号用的外部连接焊盘5的多数被配设于绝缘基板1的下表面外周部。接地用的外部连接焊盘5以及电源用的外部连接焊盘5被配设于绝缘基板1的另一面的中央部以及外周部。
信号用的半导体元件连接焊盘4与信号用的外部连接焊盘5通过信号用的布线导体2来相互连接。信号用的布线导体2具有将层叠于绝缘层1a的上表面侧的绝缘层1b的表面从搭载部20A所对应的区域向绝缘基板1的外周部延伸的带状图案11。该带状图案11与信号用的半导体元件连接焊盘4在搭载部20A所对应的区域,直接或者经由第1贯通导体10a来连接。该带状图案11与信号用的外部连接焊盘5在绝缘基板1的外周部,经由第2贯通导体7b以及10b来连接。
接地用的半导体元件连接焊盘4与接地用的外部连接焊盘5通过接地用的布线导体2来相互连接。电源用的半导体元件连接焊盘4与电源用的外部连接焊盘5通过电源用的布线导体2来相互连接。接地用的布线导体2以及电源用的布线导体2具有与信号用的布线导体2对置地配置的广面积的整面状图案12。该整面状图案12形成于在绝缘层1a的上表面侧所层叠的内层的绝缘层1b的表面。整面状图案12形成在遍及从搭载部20A所对应的区域到绝缘基板1的外周部的较宽的区域。该整面状图案12与接地用或者电源用的半导体元件连接焊盘4在搭载部20A的正下方,经由第1贯通导体10a来连接。该整面状图案12与接地用或者电源用的外部连接焊盘5在从绝缘基板1的中央部到外周部的区域,经由贯通导体7以及10来连接。
图2中表示接地用或者电源用的整面状图案12的主要部分俯视图。在图2中,通过点线来表示接地用或者电源用的外部连接焊盘5的位置。在图2中,通过双点划线来表示的左上的区域是与搭载部20A对应的区域。
图3是图2的搭载部20A的部分剖视图。在图3中,通过箭头来表示的部位是图2所示的接地用或者电源用的整面状图案12,该整面状图案12作为布线导体2之一来表示在图1中。
整面状图案12在搭载部20A所对应的区域具有多个连接盘用开口部13。在连接盘用开口部13中形成过孔连接盘14。在整面状图案12与过孔连接盘14之间设置规定的间隔,并相互电绝缘。在该过孔连接盘14上,连接上层的绝缘层1b的第1贯通导体10a。过孔连接盘14经由在其上连接的第1贯通导体10a来与半导体元件连接焊盘4连接。与过孔连接盘14连接的半导体元件连接焊盘4是与整面状图案12不同电位的接地用或者电源用的半导体元件连接焊盘4或者信号用的半导体元件连接焊盘4。
整面状图案12在搭载部20A所对应的区域,在图2中由虚线的圆所示的位置具有过孔连接部15。在过孔连接部15上,连接上层的绝缘层1b的第1贯通导体10a。整面状图案12经由形成在过孔连接部15上的第1贯通导体10a来与半导体元件连接焊盘4连接。与整面状图案12连接的半导体元件连接焊盘4是与整面状图案12相同电位的接地用或者电源用的半导体元件连接焊盘4。
整面状图案12在布线基板20的外周部所对应的区域,在由虚线的圆所示的位置具有与下层导体层2的过孔连接部16。在过孔连接部16的下方连接下层的绝缘层1b的第2贯通导体10b。整面状图案12经由与过孔连接部16连接的第2贯通导体10b来与外部连接焊盘5连接。与整面状图案12连接的外部连接焊盘5是与整面状图案12相同电位的接地用或者电源用的外部连接焊盘5。
在整面状图案12,从搭载部20A所对应的区域的外周部到布线基板20的外周部形成多个排气用开口部17。排气用开口部17在本例中设为正方形。排气用开口部17的大小是1边为70~150μm左右。排气用开口部17的排列间距是150~600μm左右。排气用开口部17并不被特别限定,但最好每单位面积是5~10个/mm2。
通过设置这种排气用开口部17,能够有效地防止在整面状图案12产生膨胀或者剥离。在与搭载部20A所对应的区域的中央部,形成多个连接盘用开口部13,经由该连接盘用开口部13,脱气被释放到外部。
在布线基板20中,在与整面状图案12中的接地用或者电源用的半导体元件连接焊盘4连接的第1贯通导体10a所连接的过孔连接部15、和与接地用或者电源用的外部连接焊盘5连接的第2贯通导体10b所连接的过孔连接部16之间,设置不存在排气用开口部17的直线状的电流路径P。
因此,在与接地用或者电源用的半导体元件连接焊盘4连接的第1贯通导体10a和与接地用或者电源用的外部连接焊盘5连接的第2贯通导体10b之间的整面状图案12,电流路径P上的电流的流动不会被排气用开口部17阻碍。因此,能够有效地减小整面状图案12中的电压降。其结果,能够对搭载的半导体元件S进行充分的电源提供,由此,能够提供一种能够使搭载的半导体元件S正常地工作的布线基板20。
电流路径P与最接近于该电流路径P的排气用开口部17的距离最好是100μm以上,以使得电流路径P上的电流的流动不被排气用开口部17阻碍。另一方面,电流路径P与最接近于该电流路径P的排气用开口部17的距离最好是300μm以下,以使得开口部17的排气功能不会降低。
综上所述,根据本发明的实施方式所涉及的布线基板,整面状图案在与接地用或者电源用的半导体元件连接焊盘连接的第1贯通导体、和与接地用或者电源用的外部连接焊盘连接的第2贯通导体之间,设置了不存在排气用的开口部的直线状的电流路径。因此,在整面状图案中的第1贯通导体与第2贯通导体之间,电流的流动不会被排气用开口部阻碍。其结果,能够对搭载的半导体元件进行充分的电源提供,由此,能够使搭载的半导体元件正常地工作。
本发明并不限定于上述的实施方式,在权利要求书所述的范围内,能够进行各种变更和改进。
Claims (1)
1.一种布线基板,具备:
绝缘基板,包含内层的绝缘层以及外层的绝缘层的多个绝缘层被层叠而构成,在一个面的中央部具有搭载部;
多个半导体元件连接焊盘,其包含在该绝缘基板的所述搭载部内被二维地并排排列的接地用、电源用、信号用的半导体元件连接焊盘;
多个外部连接焊盘,其包含在从所述绝缘基板的另一个面的中央部直到外周部的区域被二维地并排排列的接地用、电源用、信号用的外部连接焊盘;和
接地用或者电源用的整面状图案,在内层的所述绝缘层上,从与所述搭载部对应的区域形成至所述绝缘基板的外周部,在所述搭载部的正下方,经由贯通所述绝缘层的第1贯通导体而与接地用或者电源用的所述半导体元件连接焊盘连接,并且在比所述搭载部更靠外周侧,经由贯通所述绝缘层的第2贯通导体而与接地用或者电源用的所述外部连接焊盘连接,
所述整面状图案形成有多个排气用开口部,并且在所述第1贯通导体与所述第2贯通导体之间设有不存在所述开口部的直线状的电流路径,
所述电流路径与最接近于该电流路径的所述开口部的距离为100~300μm。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015060296A JP6374338B2 (ja) | 2015-03-24 | 2015-03-24 | 配線基板 |
JP2015-060296 | 2015-03-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106024723A CN106024723A (zh) | 2016-10-12 |
CN106024723B true CN106024723B (zh) | 2019-02-22 |
Family
ID=56975787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610169283.1A Active CN106024723B (zh) | 2015-03-24 | 2016-03-23 | 布线基板 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9741648B2 (zh) |
JP (1) | JP6374338B2 (zh) |
KR (1) | KR101893839B1 (zh) |
CN (1) | CN106024723B (zh) |
TW (1) | TWI618199B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6542685B2 (ja) * | 2016-01-25 | 2019-07-10 | 京セラ株式会社 | 配線基板 |
KR101979211B1 (ko) * | 2016-10-28 | 2019-05-16 | 쿄세라 코포레이션 | 배선 기판 및 이것을 사용한 전자 장치 |
KR102262073B1 (ko) * | 2018-07-26 | 2021-06-08 | 교세라 가부시키가이샤 | 배선 기판 |
JP7485517B2 (ja) * | 2020-02-20 | 2024-05-16 | 上銀科技股▲分▼有限公司 | 回路基板装置 |
WO2022108386A1 (ko) * | 2020-11-20 | 2022-05-27 | 엘지이노텍 주식회사 | 회로 기판 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5788968U (zh) * | 1980-11-21 | 1982-06-01 | ||
JPH06291216A (ja) * | 1993-04-05 | 1994-10-18 | Sony Corp | 基板及びセラミックパッケージ |
US5763947A (en) * | 1996-01-31 | 1998-06-09 | International Business Machines Corporation | Integrated circuit chip package having configurable contacts and a removable connector |
US6106923A (en) * | 1997-05-20 | 2000-08-22 | Fujitsu Limited | Venting hole designs for multilayer conductor-dielectric structures |
JP2001007469A (ja) * | 1999-06-23 | 2001-01-12 | Sony Corp | プリント配線板およびプリント配線板の製造方法 |
US6225687B1 (en) * | 1999-09-02 | 2001-05-01 | Intel Corporation | Chip package with degassing holes |
JP4680410B2 (ja) * | 2001-04-24 | 2011-05-11 | 日本特殊陶業株式会社 | 配線基板 |
JP4540262B2 (ja) * | 2001-06-28 | 2010-09-08 | 京セラ株式会社 | 配線基板およびこれを用いた半導体装置 |
US6977345B2 (en) * | 2002-01-08 | 2005-12-20 | International Business Machines Corporation | Vents with signal image for signal return path |
JP2004039867A (ja) | 2002-07-03 | 2004-02-05 | Sony Corp | 多層配線回路モジュール及びその製造方法 |
WO2004006329A1 (ja) * | 2002-07-05 | 2004-01-15 | Fujitsu Limited | ポストビアを有する薄膜基板 |
US6793500B1 (en) * | 2003-09-18 | 2004-09-21 | International Business Machines Corporation | Radial contact pad footprint and wiring for electrical components |
JP2005150643A (ja) * | 2003-11-19 | 2005-06-09 | Sanyo Electric Co Ltd | ランドグリッドアレイ型パッケージ |
US7152313B2 (en) * | 2003-11-26 | 2006-12-26 | Intel Corporation | Package substrate for integrated circuit and method of making the substrate |
JP4559163B2 (ja) * | 2004-08-31 | 2010-10-06 | ルネサスエレクトロニクス株式会社 | 半導体装置用パッケージ基板およびその製造方法と半導体装置 |
JP2006147676A (ja) * | 2004-11-17 | 2006-06-08 | Nec Corp | 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置 |
TW200746940A (en) * | 2005-10-14 | 2007-12-16 | Ibiden Co Ltd | Printed wiring board |
JP5378707B2 (ja) * | 2008-05-29 | 2013-12-25 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP5625250B2 (ja) * | 2009-03-30 | 2014-11-19 | 凸版印刷株式会社 | 半導体装置 |
JP2011187683A (ja) * | 2010-03-09 | 2011-09-22 | Fujitsu Semiconductor Ltd | 配線基板及び半導体装置 |
JP5586328B2 (ja) * | 2010-05-31 | 2014-09-10 | 京セラSlcテクノロジー株式会社 | 配線基板 |
JP5473074B2 (ja) * | 2010-10-29 | 2014-04-16 | 京セラSlcテクノロジー株式会社 | 配線基板 |
-
2015
- 2015-03-24 JP JP2015060296A patent/JP6374338B2/ja active Active
-
2016
- 2016-03-21 TW TW105108656A patent/TWI618199B/zh active
- 2016-03-22 KR KR1020160033839A patent/KR101893839B1/ko active IP Right Grant
- 2016-03-23 US US15/078,061 patent/US9741648B2/en active Active
- 2016-03-23 CN CN201610169283.1A patent/CN106024723B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US9741648B2 (en) | 2017-08-22 |
TW201703206A (zh) | 2017-01-16 |
KR20160114520A (ko) | 2016-10-05 |
KR101893839B1 (ko) | 2018-08-31 |
JP6374338B2 (ja) | 2018-08-15 |
CN106024723A (zh) | 2016-10-12 |
TWI618199B (zh) | 2018-03-11 |
US20160284636A1 (en) | 2016-09-29 |
JP2016181574A (ja) | 2016-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106024723B (zh) | 布线基板 | |
JP5280309B2 (ja) | 半導体装置及びその製造方法 | |
TW201306687A (zh) | 印刷電路板之製造方法 | |
US20150223318A1 (en) | Multilayer wiring board | |
TW201448131A (zh) | 配線基板 | |
JP2016152260A (ja) | 電子装置 | |
TW201503777A (zh) | 配線基板 | |
JP2018082070A (ja) | 配線基板およびこれを用いた電子装置 | |
TWI706518B (zh) | 佈線基板 | |
JP5959395B2 (ja) | 配線基板 | |
JP2016127134A (ja) | 配線基板 | |
JP5426261B2 (ja) | 半導体装置 | |
JP2015026774A (ja) | 配線基板の製造方法 | |
JP6542685B2 (ja) | 配線基板 | |
JP2018207080A (ja) | プリント配線板およびその製造方法 | |
JP2018098233A (ja) | 配線基板およびこれを用いた電子装置 | |
JP2005159133A (ja) | 配線基板およびこれを用いた半導体装置 | |
JP2018082029A (ja) | 配線基板およびこれを用いた電子装置 | |
JP2012119361A (ja) | 配線基板 | |
JP2016012588A (ja) | 配線基板 | |
KR101175886B1 (ko) | 인쇄 회로 기판 및 그 제조방법 | |
JP2017028182A (ja) | 配線基板 | |
JP2016157719A (ja) | 配線基板の製造方法 | |
JP2018032653A (ja) | 配線基板 | |
JP2005158968A (ja) | 配線基板およびこれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |