KR101175886B1 - 인쇄 회로 기판 및 그 제조방법 - Google Patents

인쇄 회로 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101175886B1
KR101175886B1 KR1020100118151A KR20100118151A KR101175886B1 KR 101175886 B1 KR101175886 B1 KR 101175886B1 KR 1020100118151 A KR1020100118151 A KR 1020100118151A KR 20100118151 A KR20100118151 A KR 20100118151A KR 101175886 B1 KR101175886 B1 KR 101175886B1
Authority
KR
South Korea
Prior art keywords
pad
circuit
region
circuit board
printed circuit
Prior art date
Application number
KR1020100118151A
Other languages
English (en)
Other versions
KR20120056557A (ko
Inventor
신동민
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100118151A priority Critical patent/KR101175886B1/ko
Publication of KR20120056557A publication Critical patent/KR20120056557A/ko
Application granted granted Critical
Publication of KR101175886B1 publication Critical patent/KR101175886B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Abstract

본 발명은 인쇄 회로 기판 제조방법에 관한 것으로, 회로 패턴 및 패드가 구비된 회로 영역과 상기 회로 영역 외곽에 형성되는 더미 영역을 포함하는 기판을 준비하는 단계, 상기 회로 영역에 구비된 패드 상에 동도금을 수행하는 단계, 상기 동도금 상면에 보호막을 형성하는 단계 및 상기 보호막이 형성된 동도금된 패드가 노출되도록 하는 개방부를 갖도록, 상기 더미 영역 상에 PSR 잉크를 도포하는 단계를 포함하는 인쇄 회로 기판의 제조방법을 제공한다.

Description

인쇄 회로 기판 및 그 제조방법{printed circuit board and method for anufacturing the same}
본 발명은 인쇄 회로 기판 및 그 제조방법에 관한 것으로, 더욱 자세하게는 특정의 접속 패드들만을 공통적으로 노출시키도록 레지스트 패턴의 구조를 변경한 인쇄 회로 기판 및 그 제조방법에 관한 것이다.
일반적으로 PCB는 Printed Circuit Board의 약어로 인쇄회로기판을 말한다. 상기 인쇄회로기판은 여러 종류의 많은 부품을 페놀수지 또는 에폭시수지 등으로 된 재질의 평평한 절연판 위에 밀집 탑재하고, 각 부품을 연결하는 회로의 배선들을 절연평판의 표면에 밀집 단축하여 고정시킨 회로기판으로, 최근 전자 통신 기술의 급속한 발전에 따라 인쇄회로기판 기술 또한 급속하게 발전하고 있다.
상기 인쇄 회로 기판의 제조방법은 회로패턴과 패드가 구비된 표면 회로 영역과 더미영역을 포함한 회로를 준비한 다음, 상기 패드 상에 동도금을 실시한다.
다음으로, 상기 패드 및 상기 패드 외측에 회로 패턴 상부가 노출되어 형성된 PSR 오픈 영역에 보호막을 덮은 다음에, 상기 보호막을 제외한 상기 더미 영역에 PSR 잉크를 도포하는 공정을 거친다. 상기 PSR 잉크는 상기 더미영역에 전자부품 등을 탑재시 솔더 부착을 방지하여 기판의 표면 회로영역을 외부환경으로부터 보호하는 역할을 한다.
그 다음, 상기 패드 위에 금도금을 실시하는 표면처리과정 등을 거쳐 인쇄 회로 기판을 제조한다.
여기에서 상기 PSR 오픈 영역은, 종래에는 와이어 본딩 패드들, 각종 전기 부품이 실장되는 패드들의 구별 없이 개별적으로 노출되어 형성되어 있었으나, 이러한 경우 솔더 핫바 공정 진행 후 전기 부품 표면의 솔더 이물이 다량 발생하여 표면에 비산되는 등의 문제가 발생하였고, 솔더 표면에 잔류하는 이물질을 제거하는 세정 공정 시, 이물질이 효과적으로 제거되지 못하여, 제품의 신뢰성이 저하되는 문제점이 발생하였다.
따라서, 본 발명은 종래 인쇄 회로 기판에서 제기되는 제반 단점과 문제점을 해결하기 위한 것으로, 특정의 접속 패드들만을 공통적으로 노출시키도록 레지스트 패턴의 구조를 변경함으로써, 솔더가 접합되는 개방구에 세정액이 효과적으로 침투하여 세정 효율이 향상된 인쇄 회로 기판 및 그 제조방법을 제공하는데 그 목적이 있다.
본 발명에 따른 인쇄 회로 기판은 회로 패턴 및 패드가 구비된 회로 영역과 상기 회로 영역 외곽에 형성되는 더미 영역을 포함하는 기판, 상기 회로 영역에 구비된 동도금된 패드, 그리고 상기 동도금된 패드를 노출시키는 개방구를 갖는 레지스트 패턴을 포함하되, 상기 개방구는 적어도 두 개 이상의 접속 패드들만 공통적으로 노출시킬 수 있다.
본 발명의 실시예에 따르면, 상기 개방구가 공통적으로 노출시키는 접속 패드들은 다층 세라믹 캐패시터(Multi Layer Ceramic Capacitor:MLCC)가 접합될 수 있다.
본 발명의 인쇄 회로 기판의 제조방법은 회로 패턴 및 패드가 구비된 회로 영역과 상기 회로 영역 외곽에 형성되는 더미 영역을 포함하는 기판을 준비하는 단계, 상기 회로 영역에 구비된 패드 상에 동도금을 수행하는 단계, 상기 동도금 상면에 보호막을 형성하는 단계, 그리고 상기 보호막이 형성된 동도금된 패드가 노출되도록 하는 개방부를 갖도록 상기 더미 영역 상에 PSR 잉크를 도포하는 단계를 포함하여 이루어진다.
본 발명의 실시에에 따르면, 상기 개방부는 적어도 두 개 이상의 접속 패드들만 공통적으로 노출시킬 수 있다.
본 발명의 실시에에 따르면, 상기 개방부는 회로 패턴을 노출시키지 않을 수 있다.
이상에서, 설명한 바와 같이 본 발명에 따른 인쇄 회로 기판 및 그 제조방법은 특정의 접속 패드들만을 공통적으로 노출시키도록 레지스트 패턴의 구조를 변경함으로써, 솔더가 접합되는 개방구에 세정액이 효과적으로 침투하여 세정 효율이 향상될 수 있다.
도 1은 본 발명의 실시예에 따른 회로 영역과 더미 영역이 형성된 기판에 대한 평면도이고,
도 2는 본 발명의 실시예에 따른 패드 상에 보호막이 형성된 과정에 대한 평면도이고,
도 3은 본 발명의 실시예에 따른 개방부를 갖도록 PSR 잉크를 도포하는 과정에 대한 평면도이고,
도 4는 본 발명의 실시예에 따른 패드 상에 보호막을 제거하는 과정에 대한 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면들과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공될 수 있다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어들은 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprise)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 도 1 내지 도 4를 참조하여 본 발명의 실시예에 따른 인쇄 회로 기판 제조방법에 대하여 상세히 설명한다.
도 1 내지 도 4는 본 발명의 실시예에 따른 인쇄 회로 기판의 평면도이다.
우선, 도 1에 도시된 바와 같이 회로 패턴(113) 및 패드(115)가 구비된 회로 영역(110)과 상기 회로 영역(110) 외곽에 형성되는 더미 영역(120)을 포함하는 기판(100)을 준비할 수 있다.
여기서, 상기 회로 영역(110)은 회로 패턴(113)과 패드(115)가 형성되는 영역일 수 있다. 상기 회로 영역(110)에 구비되는 회로 패턴(113)은 베이스 기판의 내부 및 외부에 형성될 수 있으며, 동박으로 구성될 수 있다. 그리고 본 실시예에서는 도면에 도시된 바와 같이 서로 다른 두 개의 패드(115)를 연결하는 부분들에 회로 패턴(113)이 형성되지만, 상기 회로 패턴(113)이 다양한 형상 및 배치를 가질 수 있음을 고려하여 회로 패턴(113)을 구체적으로 도시하지 않을 수 있다.
상기 패드(115)는 와이어 본딩에 의해 외부 전원을 공급받는 등의 역할을 수행할 수 있다. 상기에서는 와이어 본딩을 예시로 설명하였으나, 본 발명이 이에 한정되지 않으며 와이어 본딩 이외에 표면 실장 기술 등 다양한 방법이 적용될 수 있다.
상기 더미 영역(120)은 상기 회로 영역(110)의 외곽으로 형성될 수 있다. 상기 더미 영역(120)은 회로 패턴(113) 및 패드(115) 등이 형성되지 않아 상기 기판(100)의 동작에 실질적으로 기여하지 않는 영역일 수 있다.
다음으로, 상기 회로 영역(110)에 구비된 패드(115) 상에 동도금을 형성할 수 있다. 상기 동도금의 방법에는 제한이 없지만, 상기 패드(115)보다 큰 너비로 형성하는 것이, 상기 패드(115)와 이후 포토 솔더 레지스트(Photo Solder Resist:PSR) 잉크가 도포되는 더미 영역(120) 사이에 형성되는 PSR 오픈 영역(117)으로 유입되는 이물질을 최소화할 수 있다.
다음으로, 도 2 및 도 3에 도시된 바와 같이 상기 동도금(130) 상면에 보호막(140)을 형성한 다음, 상기 보호막이 형성된 동도금된 패드가 노출되도록 하는 개방부(117)를 갖도록, 상기 더미 영역 상에 PSR 잉크(150)를 도포할 수 있다. 상기 개방부(117)는 회로 패턴(113)이 비노출되도록 그 개방폭이 조절될 수 있다.
상기 보호막(140)은 이후 더미 영역(120)에 PSR 잉크(150)를 도포할 때, 상기 PSR 잉크(150)가 상기 패드(115)로 유입되는 것을 방지하는 역할을 하며, 상기 보호막(140)은 필요에 따라 제거할 수 있도록 박리성 물질인 실리콘 산화물 또는 실리콘 질화물로 구성되는 것이 바람직할 수 있다.
그리고 상기 보호막(140)은 상기 동도금과 대응하는 개구를 가지는 마스크(도면미도시)를 이용하는 인쇄법 등으로 도포하여 형성할 수 있다. 또는, 도면에는 필름 라미네이팅법으로 보호 필름을 라미네이팅하여 보호막을 형성할 수 있다. 이는, 본 발명은 이에 한정되는 것이 아니며 상기 보호막(140)을 형성하기 위한 다양한 방법이 이용될 수 있다.
상기 PSR 잉크(150)는 상기 기판(100)에 전자부품(도면미도시)을 장착할 때 사용되는 납이 필요 부분에만 묻을 수 있도록, 불필요한 부분에는 납의 부착을 방지하기 위해 사용될 수 있다. 다시 말해 상기 기판(100) 상에 PSR 잉크(150)가 도포된 부분에는 납이 묻지 않고, 상기 PSR 잉크(150)가 도포되지 않은 부분에만 납이 달라 붙어 그 위에 전자부품이 장착될 수 있다.
따라서, 상기 PSR 잉크(150)는 전원의 공급 및 신호 교환을 위해 외부와 접속되는 상기 동도금이 수행된 패드(115) 및 PSR 개방부(117) 등을 제외한 부분에 형성될 수 있다.
특히, 여기에서 상기 PSR 잉크(150)는 전기 부품이 접합되는, 적어도 두 개 이상의 접속 패드들만 노출시키도록, 즉 MLCC 등의 전기 부품이 실장되는 접속 패드들을 공통으로 노출시키도록 도포될 수 있다. 이 경우, 솔더가 접합되는 개방구에 세정액이 효과적으로 침투하여 세정 효율이 향상될 수 있다. 따라서, 이물에 의한 불량발생률이 감소되어 생산성이 증대되고, 제품의 신뢰성 및 내구성이 향상된 인쇄회로기판을 제조할 수 있다.
그 다음, 도 4에 도시된 바와 같이 상기 패드(110) 상면에 형성된 보호막(140)을 제거한 다음, 상기 동도금이 수행된 패드(115) 표면에 전해 금도금(미도시)을 수행할 수 있다.
상기 패드의 상부 표면은 최종적으로 접촉 불량을 방지하고 전기적 특성을 향상시키기 위해 전도성이 우수한 물질로 구성될 수 있다. 이를 고려하여, 본 실시예에서는 상기 동도금이 수행된 패드(115) 위에 차례로 니켈 도금막 및 금도금막을 전해 금도금 공법에 따라 형성할 수 있다. 상기와 같이 전해 금도금이 수행된 패드가 구비되면 본 발명에 따른 인쇄회로기판(100)이 완성될 수 있다.
이처럼, 본 발명에 따른 인쇄 회로 기판 제조방법은 특정의 접속 패드들만을 공통적으로 노출시키도록 레지스트 패턴의 구조를 변경함으로써, 솔더가 접합되는 개방구에 세정액이 효과적으로 침투하여 세정 효율이 향상될 수 있다. 따라서, 이물에 의한 불량발생률이 감소되어 생산성이 증대되고, 제품의 신뢰성 및 내구성이 향상된 인쇄 회로 기판(100)을 제조할 수 있게 된다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
100 : 기판
110 : 회로 영역
113 : 회로 패턴
115 : 패드
117 : 개방부
120 : 더미 영역
140 : 보호막
150 : PSR 잉크

Claims (5)

  1. 회로 패턴 및 패드가 구비된 회로 영역과 상기 회로 영역 외곽에 형성되는 더미 영역을 포함하는 기판;
    상기 회로 영역에 구비된 동도금된 패드; 및
    상기 동도금된 패드를 노출시키는 개방구를 갖는 레지스트 패턴을 포함하되,
    상기 개방구는 전기 부품의 전극이 접합되는 적어도 두 개 이상의 접속 패드들이 노출되는 인쇄 회로 기판.
  2. 제 1 항에 있어서,
    상기 개방구를 통해 노출되는 접속 패드들은 다층 세라믹 캐패시터(Multi Layer Ceramic Capacitor:MLCC)가 접합되는 패드들인 인쇄 회로 기판.
  3. 회로 패턴 및 패드가 구비된 회로 영역과 상기 회로 영역 외곽에 형성되는 더미 영역을 포함하는 기판을 준비하는 단계;
    상기 회로 영역에 구비된 패드 상에 동도금을 수행하는 단계;
    상기 동도금 상면에 보호막을 형성하는 단계; 및
    상기 보호막이 형성된 동도금된 패드가 노출되도록 하는 개방부를 갖도록, 상기 더미 영역 상에 PSR 잉크를 도포하는 단계를 포함하는 인쇄 회로 기판의 제조방법.
  4. 제 3 항에 있어서,
    상기 개방부는 전기 부품의 전극이 접합되는 적어도 두 개 이상의 접속 패드들이 노출되는, 인쇄 회로 기판의 제조방법.
  5. 제 3 항에 있어서.
    상기 개방부는 회로 패턴을 비노출시키는 인쇄 회로 기판의 제조방법.
KR1020100118151A 2010-11-25 2010-11-25 인쇄 회로 기판 및 그 제조방법 KR101175886B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100118151A KR101175886B1 (ko) 2010-11-25 2010-11-25 인쇄 회로 기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100118151A KR101175886B1 (ko) 2010-11-25 2010-11-25 인쇄 회로 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120056557A KR20120056557A (ko) 2012-06-04
KR101175886B1 true KR101175886B1 (ko) 2012-08-21

Family

ID=46608668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100118151A KR101175886B1 (ko) 2010-11-25 2010-11-25 인쇄 회로 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101175886B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217507A (ja) 2000-02-02 2001-08-10 Sumitomo Metal Mining Co Ltd プリント配線板及びその製造方法
JP2003198078A (ja) 2001-12-28 2003-07-11 Nidec Copal Corp プリント配線基板及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217507A (ja) 2000-02-02 2001-08-10 Sumitomo Metal Mining Co Ltd プリント配線板及びその製造方法
JP2003198078A (ja) 2001-12-28 2003-07-11 Nidec Copal Corp プリント配線基板及びその製造方法

Also Published As

Publication number Publication date
KR20120056557A (ko) 2012-06-04

Similar Documents

Publication Publication Date Title
JP5566200B2 (ja) 配線基板及びその製造方法
CN1882224B (zh) 配线基板及其制造方法
KR101469698B1 (ko) 배선 기판 및 그 제조 방법
JP5997260B2 (ja) 印刷回路基板及びその製造方法
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
US8383950B1 (en) Metal etch stop fabrication method and structure
US20090095508A1 (en) Printed circuit board and method for manufacturing the same
TW201503771A (zh) 配線基板
TW201410096A (zh) 晶片封裝基板和結構及其製作方法
JP2011014644A (ja) 配線基板およびその製造方法
CN103098565B (zh) 元器件内置基板
CN102136459B (zh) 封装结构及其制法
JP2007158069A (ja) 半導体パッケージの外部接続構造及びその製造方法
KR101175886B1 (ko) 인쇄 회로 기판 및 그 제조방법
KR101231163B1 (ko) 회로 모듈의 제조방법
JP2008166464A (ja) 配線基板及びその製造方法
WO2003002786A1 (fr) Procede d'electrodeposition et procede de fabrication de carte imprimee
KR101313155B1 (ko) 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법
KR101008422B1 (ko) 인쇄회로기판 제조방법
JP4238242B2 (ja) 配線基板
US20100075495A1 (en) Method Of Selectively Plating Without Plating Lines
JP4390930B2 (ja) 積層配線基板とその製造方法、及び半導体装置
KR20150107141A (ko) 인쇄회로기판 및 그의 제조 방법
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 8