KR101313155B1 - 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법 - Google Patents

Abstract

본 발명은 인쇄회로기판의 전면에 인입선을 형성하지 않으면서 시드층의 상부에 전기전도성을 향상시키기 위한 전기 도금을 실시할 수 있으며, 에칭 공정을 배제함에 따라 생산성을 높이고 공해물질의 발생을 최소화할 수 있는 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법에 관한 것이다.
본 발명은 기판에 적어도 하나의 회로패턴이 형성될 영역을 관통하는 적어도 하나의 관통홀을 형성하는 단계; 상기 기판의 일측면에 상기 회로패턴에 대응하는 시드층을 형성하는 단계; 상기 기판의 타측면으로부터 상기 시드층과 연결되도록 관통홀에 형성되는 전도성 비아와 상기 전도성 비아를 통하여 시드층에 도금용 전원을 인가하기 위한 도금전원 인입장치를 형성하는 단계; 및 상기 도금전원 인입장치에 도금용 전원을 인가하여 상기 시드층 위에 도금층을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법{Plating Method for PCB and Method for Manufacturing Flexible PCB Using the Same}

본 발명은 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법에 관한 것으로, 특히 인쇄회로기판의 전면에 인입선을 형성하지 않으면서 시드층의 상부에 전기전도성을 향상시키기 위한 전기 도금을 실시할 수 있으며, 에칭 공정을 배제함에 따라 생산성을 높이고 공해물질의 발생을 최소화할 수 있는 인쇄회로기판의 도금방법 및 이를 이용한 연성 인쇄회로기판의 제조방법에 관한 것이다.

인쇄회로기판(Printed circuit board; PCB)은 각종 전자 및 기계 기구에 있어서 필수적인 부품의 하나이다.

최근 들어 전자 기기가 급격히 소형화 및 고성능화가 되어 가면서, 이들 회로 기판의 배선들이 더욱 고밀도화 되어 가고 있으며, 이에 따라 미세 패턴에 대한 요구가 높아지고 있다.

종래에 인쇄회로기판의 회로 패턴은 포토레지스트를 이용한 화학적 에칭방법을 주로 이용하고 있다. 이러한 에칭 방법은 금속막의 에칭에 의존하여 패터닝을 하는 것이기 때문에 회로 패턴의 미세화에는 구조적인 한계가 있다. 예컨대, 에칭되는 금속막이 언더 컷 현상에 의해 테이퍼를 갖게 되므로, 패턴이 미세화될 경우, 금속막 상의 포토레지스트가 금속막 상에 본딩되어 있는 면적이 작아져 구조적 문제점을 야기시킨다.

한편, 연성 기판 또는 유리 기판 등에는 기판위에 전도성 페이스트를 사용하여 패턴 인쇄 후 열처리하여 금속 패턴을 구현하는 스크린 인쇄 기술, 및 나노 입자 잉크를 사용하여 패턴 인쇄 후 열처리하여 금속 패턴을 구현하는 잉크젯 인쇄 기술 등이 선택적으로 사용되고 있다.

스크린 인쇄 기술의 경우 통상 전도성 페이스트를 사용하므로 높은 열처리온도에 견디는 기판을 선택해야하므로 재료선택이 한정적이었다. 또한, 스크린 인쇄 기술은 스크린 제판 비용이 별도로 소요되며, 은(Ag) 전극을 페이스트로 사용할 경우, 접착성은 좋아지나 다량의 은을 사용해야 하므로 제조비용이 상승하는 문제가 있었다. 따라서, 최근 각광받고 있는 나노 잉크를 사용한 나노 잉크젯 인쇄 기술이 널리 사용되고 있다.

잉크젯 인쇄 기술을 이용한 금속 패턴 형성방법은 투명한 유리 기판이나 절연수지로 이루어진 연성 인쇄회로기판 또는 불투명한 절연 기판 위에 전도성 나노 잉크를 잉크젯 방법으로 회로 패턴을 형성하고 큐어링을 실시하여 시드(seed) 금속층을 나노~1㎛ 정도의 두께로 형성한다.

상기한 시드 금속층은 주로 은(Ag)으로 이루어지므로 전기전도도가 낮아 시드 금속층 위에 전기전도도가 우수한 Au, Ag, Cu, Ni, Al, Sn 중 하나의 금속을 전기 도금하여 도금층을 형성함에 의해 회로 패턴 또는 배선이 낮은 전기 저항값을 갖도록 한다.

한편, 공개특허공보 제10-2003-94765호에는 회로패턴이 구비되고 다수개의 연결패드를 기재의 표면에 구비하는 인쇄회로기판의 도금방법으로서, 연결패드들을 전기적으로 상호 연결하는 단계와, 연결패드가 노출되도록 하면서 기재의 표면에 레지스트를 도포하는 단계와, 연결패드에 금도금을 수행하는 단계와, 연결패드들 사이의 영역에 도포된 레지스트를 제거하는 단계와, 연결패드들을 전기적으로 단락시키는 단계를 포함하는 인쇄회로기판의 도금방법이 개시되어 있다.

상기 공개특허공보 제10-2003-94765호에 개시된 잔류인입선의 발생이 없는 인쇄회로기판의 도금방법은 연결패드를 상호 연결하여 도금을 실시하고 도금 완료 후에 연결패드를 상호 분리하는 공정을 거침에 따라 에칭공정을 실시하거나 또는 고가의 레이저 장비를 사용하는 문제가 있다.

공개특허공보 제10-2003-8531호에는 와이어 본딩이나 솔더볼 본딩의 접착력을 높이기 위한 금도금을 수행할 때 전원 공급용 타이바를 형성하지 않고 도금을 실시함에 따라 회로패턴의 밀집도를 높일 수 있는 인쇄회로기판의 제조방법이 개시되어 있다.

상기 공개특허공보 제10-2003-8531호는 기판의 표면에 형성된 금속층 중 볼패드나 본딩패드가 형성될 부분만을 포토레지스트를 사용하여 노출시킨 후, 노출된 금속층에 금도금층을 형성하고, 금속층을 선택적으로 제거하여 볼패드나 본딩패드를 분리시킴에 의해 기판 상에 회로패턴을 형성하는 기술로서, 도금을 위한 전원공급용 인입선을 배제하고 있다.

상기 공개특허공보 제10-2003-8531호 또한 도금 완료 후에 금속층을 선택적으로 제거하여 볼패드나 본딩패드를 분리시키기 위해 에칭공정을 실시하고 있다.

이하에 도 1을 참조하여 전기 도금용 인입선을 사용하는 종래의 전기 도금방법을 설명한다.

도 1에 도시된 인쇄회로기판(1)은 예를 들어, 절연기판(1a)의 상측변에 도금용 전원이 인가되는 주인입선(2)이 수평방향으로 배치되어 있고, 주인입선(2)의 하측에는 수직방향으로 연장된 다수의 부인입선(3)을 통하여 연결되며 전체적으로 "U"자 형상으로 이루어진 금속회로패턴(5)이 배치되어 있다. 이 인쇄회로기판(1)은 모든 배선처리가 완료된 후, 금속회로패턴(5)의 형상으로 절단되어 분리된다.

상기 금속회로패턴(5)은 일측에 큰 면적으로 이루어지며 솔더볼(도시되지 않음)이 부착되는 다수의 볼패드(5a)가 배치되고, 타측의 선단부에는 와이어 본딩이 이루어지며 소형 면적으로 이루어진 다수의 본딩패드(5c)가 배치되며, 각각의 볼패드(5a)와 본딩패드(5c) 사이에는 다수의 배선(5b)을 통하여 연결되어 있다.

상기 금속회로패턴(5)에서 다수의 볼패드(5a)는 좌측 부분의 더미 패턴(4c)과 분리되어 배치되고, 다수의 배선(5b) 사이 및 다수의 본딩패드(5c) 사이나 외측에도 이들을 각각 분리시키기 위한 선형상의 더미 패턴(4a-4b)이 배치되어 있다.

종래의 인입선을 이용한 도금방법에서는 주인입선(2)과 금속회로패턴(5) 사이의 전기적 연결을 위해 주인입선(2)으로부터 수직방향으로 연장된 다수의 부인입선(3)을 통하여 다수의 배선(5b)과, 좌측 및 우측에 배치된 다수의 더미 패턴(4a,4c)이 연결되고, 다수의 볼패드(5a)와 더미 패턴(4c) 사이에는 부인입선(3a)이 연결되어 있으며, 다수의 배선(5b) 사이에 배치된 선형 더미 패턴(4a,4b) 사이에도 부인입선(3b)이 연결되어 있다.

즉, 도금이 이루어져야할 금속회로패턴(5)의 모든 패턴에 대하여 주인입선(2)으로부터 부인입선(3a,3b)을 통하여 연결되는 것이 요구된다.

그 후, 상기와 같이 금속회로패턴(5)의 모든 패턴에 대하여 주인입선(2)으로부터 부인입선(3a,3b)을 통하여 연결된 상태에서 목적하는 바에 따라 원하는 금속 재료, 예를 들어, 금(Au), 구리(Cu), 주석(Sn) 등으로 도금을 실시한다.

상기한 도금을 실시할 때 배선 저항을 낮추고자 하는 경우는 금속회로패턴(5)의 모든 패턴에 구리(Cu)를 도금할 수 있으며, 솔더볼이 부착되는 다수의 볼패드(5a)와 다수의 본딩패드(5c)에만 금(Au) 도금을 실시하는 경우 다수의 볼패드(5a)와 다수의 본딩패드(5c)를 제외하고 나머지 부분을 마스킹한 상태에서 도금을 실시한다.

상기와 같이 도금이 완료된 경우 다수의 볼패드(5a)와 다수의 본딩패드(5c)에 연결된 부인입선(3a,3b)을 에칭 등의 방법으로 제거한다.

이 경우, 부인입선(3a,3b)의 제거시에 에칭액이 상기 볼패드(5a)와 본딩패드(5c) 영역까지 침입하여 볼패드(5a)와 본딩패드(5c)가 제거되는 것을 방지하기 위해 볼패드(5a)와 본딩패드(5c)에서 일정 길이만큼 잔류인입선을 두고 부인입선(3a,3b)을 제거하는 것이 요구된다.

따라서, 종래 기술에서는 부인입선(3a,3b)을 제거하더라도 상기 잔류인입선이 남아 문제점이 존재하며, 에칭공정을 거치게 된다.

한편, 인쇄회로기판(PCB), 특히 연성 인쇄회로기판(FPCB)에 금속회로패턴을 형성하는 경우 먼저, 전도성 잉크를 잉크젯 방법으로 회로 패턴을 형성하고 큐어링을 실시하여 시드(seed) 금속층을 형성한 후, 회로 배선에 충분한 전도성을 확보하기 위해, 즉, 배선 저항을 낮추기 위해 구리 도금을 실시하고 있다. 이 경우, 구리를 도금하기 이전에는 시드 금속층의 접착력은 양호하나, 구리 도금이 진행되면서 예를 들어, 구리 도금에 의한 스트레스 및 도금액 침식으로 인해 접착력이 약화되는 문제가 있다. 또한, 배선 부분은 상부에 커버필름에 의해 보호되나, 터미널 단자의 노출 부위는 접착력이 매우 약하여 인쇄회로기판의 불량을 초래할 수 있다.

이에 본 출원인은 도금이 이루어지는 경우 금속회로패턴이 기판과의 접착력이 약화되는 것을 역으로 이용하여 도금이 이루어진 금속회로패턴을 다른 기판, 예를 들어, 폴리이미드(PI) 필름 또는 본딩시트에 전사 프린팅을 수행함에 따라 접착성을 향상시키고, 제조 공정을 단순화할 수 있는 전사방법을 이용한 금속패턴 형성방법을 제안한바 있다.

상기한 금속 회로패턴의 전사 공정에 사용되는 금속회로패턴을 형성할 때 구리 도금을 완료한 후, 인입선을 제거하기 위한 인입선 에칭 공정은 공해물질을 발생하므로 구리 에칭 공정을 사용하지 않는 새로운 금속 패턴 형성방법의 개발이 요구된다.

또한, 인쇄회로기판에 대한 회로패턴 형성과 도금 등은 생산성을 높이기 위해 대형 기판에 다수의 단위 인쇄회로기판을 동시에 형성하는 배치 프로세스(batch process)를 실시하고, 처리 공정이 완료되면, 최종적으로 인접한 단위 인쇄회로기판을 분리하여 완성하고 있다.

그런데, 종래와 같이, 기판의 전면에 배치된 주인입선과 부인입선을 통하여 다수의 단위 인쇄회로기판에 대한 도금 라인을 형성하는 경우, 도금 라인의 배치에 따라 처리 가능한 단위 인쇄회로기판의 수가 적어지는 문제가 있다.

또한, 도금 인입선은 데이터 통신의 고속화에 따른 고주파수 환경에서 일종의 도체 역할을 수행하므로, 안테나와 같은 역할을 하여 기생 인덕턴스를 발생시킨다. 이러한 기생 인덕턴스는 회로 상의 전기 신호와 간섭작용을 일으켜 임피던스 부정합을 우발하므로, 최종 전자 제품의 전기적 성능을 저하시키는 문제점이 있었다. 또한, 기생 인덕턴스로 인하여 최종 전자제품의 신호 대 잡음 비율이 악화되고, 갑작스러운 최종 전자 제품의 오작동 등으로 제품의 신뢰도를 저하시키는 문제점이 있다.

KR 등록특허공보 제10-476409호 KR 공개특허공보 제10-2003-8531호

상기한 바와 같이, 종래에는 인쇄회로기판에 형성된 회로 패턴, 예를 들어, 와이어 본딩이나 솔더볼 본딩의 접착력을 높이거나 배선 저항을 낮추기 위한 도금을 수행함에 있어서 전원을 공급하는 인입선이 존재하여 단위 회로패턴의 밀집도가 낮고, 도금을 완료한 후 인입선을 제거하기 위한 에칭 또는 현상시에 공해물질을 다량 배출하거나, 증착 또는 스퍼터링 장비와 진공룸과 같은 고가의 제조설비를 요구하고 있다. 따라서, 상기한 종래 기술의 이러한 문제점을 해결하고자 하는 것이 본 발명의 과제이다.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하고자 안출된 것으로, 그 목적은 인쇄회로기판의 전면에 인입선을 형성하지 않으면서 시드층의 상부에 전기전도성을 향상시키기 위한 전기 도금을 실시할 수 있으며, 에칭 공정을 배제함에 따라 생산성을 높이고 공해물질의 발생을 최소화할 수 있는 인쇄회로기판의 도금방법을 제공하는 데 있다.

본 발명의 다른 목적은 인입선을 회로기판의 전면으로부터 배제함에 따라 단위 회로패턴의 밀집도를 높여서 생산성 향상을 도모할 수 있는 인쇄회로기판의 도금방법을 제공하는 데 있다.

본 발명의 또 다른 목적은 인쇄회로기판에 형성된 회로패턴의 본딩패드나 볼패드에 와이어 본딩이나 솔더볼 본딩의 접착력을 높이기 위한 금(Au) 도금을 수행할 때 인입선을 배제함과 동시에 처리 공정이 간단하게 이루어질 수 있는 인쇄회로기판의 도금방법을 제공하는 데 있다.

본 발명의 다른 목적은 인쇄회로기판 상에 불필요한 구성이 없게 되어 인쇄회로기판이 사용될 때, 고주파에서의 반송파의 영향을 줄이는 등 인쇄회로기판의 성능을 높일 수 있는 인쇄회로기판의 도금방법을 제공하는 데 있다.

본 발명의 또 다른 목적은 상기 도금방법을 이용한 연성 인쇄회로기판(Flexible Printed Circuit Board: FPCB)의 제조방법을 제공하는 데 있다.

이와 같은 목적을 달성하기 위한 본 발명의 일 양태에 따르면, 본 발명은 기판에 적어도 하나의 회로패턴이 형성될 영역을 관통하는 적어도 하나의 관통홀을 형성하는 단계; 상기 기판의 일측면에 상기 회로패턴에 대응하는 시드층을 형성하는 단계; 상기 기판의 타측면으로부터 상기 시드층과 연결되도록 관통홀에 형성되는 전도성 비아와 상기 전도성 비아를 통하여 시드층에 도금용 전원을 인가하기 위한 도금전원 인입장치를 형성하는 단계; 및 상기 도금전원 인입장치에 도금용 전원을 인가하여 상기 시드층 위에 도금층을 형성하는 단계를 포함하는 인쇄회로기판의 도금방법을 제공한다.

본 발명의 다른 양태에 따르면, 본 발명은 제1기판에 적어도 하나의 관통홀을 형성하는 단계; 상기 제1기판의 일측면에 적어도 하나의 회로패턴에 대응하는 시드층을 형성하는 단계; 상기 제1기판의 타측면으로부터 상기 시드층과 연결되도록 관통홀에 형성되는 전도성 비아와 상기 전도성 비아를 통하여 시드층에 도금용 전원을 인가하기 위한 도금전원 인입장치를 형성하는 단계; 상기 도금전원 인입장치에 도금용 전원을 인가하여 상기 시드층 위에 도금층을 형성하는 단계; 상기 제1기판의 타측면에 형성된 도금전원 인입장치를 박리하여 제거하는 단계; 및 상기 제1기판의 일측면에 일측면 또는 양측면에 접착면을 갖는 제2기판을 가열압착한 후 상기 제1기판을 박리함에 의해 상기 시드층과 도금층으로 이루어진 제1도전패턴을 제2기판으로 전사하는 단계를 포함하는 연질 인쇄회로기판(FPCB)의 제조방법을 제공한다.

상기한 바와 같이, 본 발명에서는 전기전도성을 향상시키기 위해 시드층의 상부에 도금층을 형성할 때, 인쇄회로기판의 전면에 도금 인입선을 배제하고 비아홀에 형성된 전도성 비아를 통하여 인쇄회로기판의 배면에 형성된 도금전원 인입장치로부터 도금용 전원을 시드층에 공급하여 도금층을 형성한다. 이 때, 상기 도금전원 인입장치는 접착테이프를 이용하여 박리시키는 물리적인 제거방법을 채용함에 따라 공해물질을 발생하는 인입선 에칭 공정을 배제할 수 있다.

또한, 본 발명에서는 대량 생산을 위한 배치 프로세스에서, 인입선을 인쇄회로기판의 전면으로부터 배제함에 따라 전면에 형성되는 다수의 단위 회로패턴의 밀집도를 높여서 생산성 향상을 도모할 수 있다.

더욱이, 본 발명에서는 인쇄회로기판에 형성된 회로 패턴으로서 와이어 본딩이나 솔더볼 본딩의 접착력을 높이기 위한 금(Au) 도금을 수행할 때 인입선을 배제함과 동시에 처리 공정이 간단하게 이루어질 수 있다.

본 발명은 인쇄회로기판 상에 불필요한 구성이 없게 되어 인쇄회로기판이 사용될 때, 고주파에서의 반송파의 영향을 줄이는 등 인쇄회로기판의 성능을 높일 수 있다.

도 1은 종래의 인입선을 이용한 도금 방법을 설명하기 위한 설명도,
도 2는 본 발명의 일실시예에 따라 원하는 회로패턴과 대응하는 시드층이 기판 전면에 인입선이 배제된 상태로 구성된 인쇄회로기판을 보여주는 평면도,
도 3은 도 2의 X부분 확대도,
도 4a 내지 도 4d는 본 발명에 따른 도금 방법을 설명하기 위한 공정 단면도,
도 5는 기판에 레이저로 비아홀을 형성하는 공정을 설명하기 위한 공정 단면도,
도 6a 내지 도 6h는 본 발명에 따른 도금 방법을 이용한 연질 인쇄회로기판(FPCB)의 제조방법을 설명하기 위한 공정 단면도,
도 7은 본 발명에 따른 절연기판 배면에 형성되는 도금전원 인입장치의 회로패턴을 나타내는 평면도,
도 8은 다수의 단위 인쇄회로기판(회로패턴)을 동시에 도금할 때 사용되는 기판 배면의 도금전원 인입장치의 회로패턴을 나타내는 평면도이다.

상술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되어 있는 상세한 설명을 통하여 보다 명확해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.

또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다.

이하의 바람직한 실시예 설명에서 본 발명에 따른 인입선 배제 도금방법은 연질 및 경질 인쇄회로기판(PCB) 모두에 적용될 수 있다. 연질 인쇄회로기판(FPCB)인 경우 연질의 베이스 필름에 전도성 회로패턴을 직접 형성하거나 또는 전사방법을 이용하여 형성할 때 시드층 위에 구리(Cu) 도금을 수행할 때 적용되며, 경질 인쇄회로기판(PCB)인 경우 인쇄회로기판에 형성된 회로 패턴으로서 와이어 본딩이나 솔더볼 본딩의 접착력을 높이기 위한 금(Au) 도금을 수행할 때 적용될 수 있다.

이하의 설명에서는 연질 인쇄회로기판(FPCB)에 전사방법을 이용하여 전도성 회로패턴을 형성할 때, 캐리어 기판으로 이용되는 별도의 베이스 필름에 상기 전도성 회로패턴과 동일한 패턴으로 이루어진 시드층 위에 도금층을 형성하는 것을 예를 들어 설명한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.

첨부된 도 2는 본 발명의 일실시예에 따라 원하는 회로패턴과 대응하는 시드층이 기판 전면에 인입선이 배제된 상태로 구성된 인쇄회로기판을 보여주는 평면도, 도 3은 도 2의 X부분 확대도, 도 4a 내지 도 4d는 본 발명에 따른 도금 방법을 설명하기 위한 공정 단면도이다.

본 발명에 따른 도금 방법은 도 1에 도시된 인쇄회로기판과 동일하게 "U"자 형상의 전도성 회로패턴으로 이루어진 시드층(5)에 도금층을 형성하는 공정이다.

우선, 도 2 및 도 3에 도시된 바와 같이, "U"자 형상의 전도성 회로패턴을 이루는 시드층(5)은 예를 들어, 폴리이미드 필름(polyimide film)의 절연기판(1a) 위에 금속 나노 입자 예를 들면, 은 나노 입자를 포함하는 전도성 나노 잉크를 잉크젯 방법으로 회로 패턴을 형성하고 큐어링을 실시하여 나노~1㎛ 정도의 두께로 형성한 것으로, 전기 도금이 이루어지는 시드(seed) 역할을 한다. 여기서, 시드층(seed layer)은 추후에 도금을 위한 시드 역할을 충실히 하면 되므로, 시드층의 두께는 1㎛ 이하의 얇은 두께이면 충분하다.

상기한 시드층(5)은 주로 은(Ag)으로 이루어지며, 밀도가 낮아 전기전도도가 낮으므로 시드층 위에 전기전도도가 우수한 Au, Ag, Cu, Ni, Al, Sn 중 하나의 금속을 전기 도금하여 도금층을 형성함에 의해 회로패턴 또는 배선이 낮은 전기 저항값을 낮춘다.

전기전도도와 재료비 등을 종합적으로 고려할 때 가장 바람직한 도금층 형성재료는 구리(Cu)이며, 구리 이외에도 Au, Ag, Al, Ni, Sn 등의 전도성 금속 중 어느 하나를 사용할 수 있으며, 도금방식은 습식 도금을 진행한다.

도 2에 도시된 인쇄회로기판(1)에서 시드층(5)은 일측에 큰 면적으로 이루어지며 솔더볼(도시되지 않음)이 부착되는 다수의 볼패드(5a)가 배치되고, 타측의 선단부에는 와이어 본딩이 이루어지며 소형 면적으로 이루어진 다수의 본딩패드(5c)가 배치되며, 각각의 볼패드(5a)와 본딩패드(5c) 사이에는 다수의 배선(5b)을 통하여 연결되어 있다.

상기 전도성 시드층(5)에서 다수의 볼패드(5a)는 좌측 부분의 더미 패턴(4c)과 분리되어 배치되고, 다수의 배선(5b) 사이 및 다수의 본딩패드(5c) 사이와 외측에도 각각 선형상 또는 다른 형상의 더미 패턴(4a-4b)이 배치되어 있다.

본 발명에서는 다수의 배선(5b)을 통하여 상호 연결된 다수의 볼패드(5a)와 다수의 본딩패드(5c), 각종 더미 패턴(4a,4b,4c)이 각각 도 7을 참고하여 후술하는 바와 같이 전도성 비아(12a)를 통하여 절연기판(1a)의 배면에 형성된 인입패턴(40)과 연결된다.

상기 인입패턴(40)은 절연기판(1a) 전면에 형성된 도금이 이루어져야할 전도성 시드층(5)의 외곽선과 대응하는 하나의 도전패턴으로 이루어지는 것이 바람직하나, 전도성 비아(12a)를 통하여 상기 시드층(5)의 모든 패턴에 도금용 전원이 인가될 수 있다면 어떤 패턴도 가능하다.

즉, 본 발명에 따른 도금 방법에서는 주인입선 및 주인입선과 전도성 시드층(5) 사이를 전기적으로 연결하는 다수의 부인입선을 절연기판(1a)의 전면에 형성하는 대신에, 도 7에 도시된 바와 같이 전도성 비아(12a)를 통하여 절연기판(1a)의 배면에 형성된 인입패턴(40)에 연결되고, 인입패턴(40)은 적어도 하나의 부인입선(42)을 통하여 주인입선(41)과 연결된다.

상기 인입패턴(40)과, 부인입선(42) 및 주인입선(41)은 전도성 비아(12a)를 통하여 시드층(5)에 도금용 전원을 인가하기 위한 도금전원 인입장치(400)를 구성한다.

따라서, 본 발명에서는 절연기판(1a) 전면에 형성된 도금이 이루어져야 할 전도성 시드층(5)의 모든 패턴에 대하여 도 3과 같이, 전도성 비아(12a)의 형성에 필요한 관통홀(12)을 형성하고, 관통홀(12)에 전도성 페이스트 또는 전도성 잉크를 충진하여 기판의 배면에 형성되는 인입패턴(40)과 전도성 시드층(5) 사이의 연결을 실시하고 도금이 이루어진다.

이하에 도 4a 내지 도 4d를 참고하여 전도성 비아를 이용한 도금 방법을 설명한다.

먼저, 도 4a와 같이 예를 들어, 폴리이미드로 이루어진 절연기판(11), 즉 절연필름에 전도성 비아를 형성하는 데 필요한 관통홀(12)을 드릴링 머신이나 레이저를 사용하여 30 내지 100um 범위로 형성한다.

상기 드릴링 머신을 이용하여 30um 정도의 작은 직경을 갖는 관통홀을 형성하는 것은 용이하지 못하며, 레이저 가공방법을 이용하는 것이 바람직하다.

레이저 가공방법을 사용하는 경우 도 5에 도시된 바와 같이, 레이저 가공이 이루어질 절연기판(11)의 하부에 배치되는 지그(21)에는 절연기판(11)에 형성될 관통홀(12)에 대응하는 가공물 석션홀(22)이 형성된 것을 사용하는 것이 바람직하다. 이 경우, 가공물 석션홀(22)은 관통홀(12) 보다 더 큰 직경을 갖는 것이 바람직하다.

도 5와 같이 가공물 석션홀(22)이 형성된 지그(21)에 절연기판(11)을 고정한 상태로 레이저 가공을 실시하면 30um 직경의 관통홀(12)이 형성되며, 이때 발생되는 레이저 가공물은 지그(21)의 하측으로부터 인가되는 부압에 따라 바닥으로 떨어지게 되어 레이저 가공시 발생하는 열에 의해 관통홀(12)이 막히는 현상을 방지할 수 있다.

그 후, 도 4b와 같이 절연기판(11)의 상측면에 예를 들어, 전도성 은 나노 잉크를 잉크젯 방법으로 형성하고자 하는 전도성 인쇄회로패턴과 동일한 패턴으로 이루어진 시드용 회로패턴을 형성한다. 상기 회로패턴은 잉크젯 방법 이외에 Ag 또는 Cu 나노 페이스트를 사용한 스크린 프린팅 또는 그라비아 인쇄방법에 의해 이루어질 수 있다. Ag 나노 페이스트는 Ag 나노 분말, 에폭시 수지(바인더) 및 용매로 이루어진다.

이어서, 절연기판(11)의 뒷면으로부터 전도성 페이스트, 예를 들어 Ag 나노 페이스트 또는 Sn 솔더 페이스트를 관통홀(12)에 채우고, 전기 도금용 전원을 인가하기 위한 인입패턴(40)을 관통홀(12)과 연결되도록 형성한다. 상기 인입패턴(40)과, 상기 인입패턴(40)과 연결되는 부인입선(42) 및 주인입선(41)은 전도성 은 나노 잉크를 사용하여 잉크젯 방법으로 형성하거나, Ag 나노 페이스트를 사용한 스크린 프린팅에 의해 이루어질 수 있다.

그 후, 절연기판(11)의 저온 소결이 이루어지면, 절연기판(11)의 전면에 인쇄된 회로패턴은 전기 도금을 실시하기 위한 전도성 시드(seed)층(15)이 되고, 관통홀(12)에 채워진 전도성 페이스트는 전도성 비아(12a)를 형성하며, 절연기판(11)의 배면에 인쇄된 인입패턴(40), 부인입선(42) 및 주인입선(41)은 전기 도금용 전원을 인가하는 데 사용된다.

그 후, 상기 주인입선(41)에 전기 도금용 전원을 인가하여 구리 도금을 실시하면 도 4c 및 도 7에 도시된 바와 같이, 부인입선(42)을 통하여 인입패턴(40)으로부터 전도성 비아(12a)를 통하여 절연기판(11)의 전면에 인쇄된 시드층(15)에 도금용 전원이 인가된다.

그 결과, 절연기판(11)의 전면에 인쇄된 시드층(15)과 절연기판(11)의 배면에 인쇄된 인입패턴(40)의 노출된 외부면에 각각 구리 도금층(17,17a)이 형성된다. 즉, 인입패턴(40)을 음극으로 하고 구리 플레이트를 양극으로 설정하여 전기 도금 공정을 실시하면, 시드층(15)의 외부면에 구리 전착이 이루어진다.

한편, 절연기판(11)의 배면에 인쇄된 인입패턴(40), 부인입선(42) 및 주인입선(41)은 필요에 따라 쉽게 박리가 이루어질 수 있도록 절연기판(11)과의 접합성을 낮게 설정하는 것이 가능하다.

상기한 구리 도금 공정이 완료된 후, 접착 테이프를 절연기판(11)의 배면에 부착한 후 박리하는 방법에 의해 절연기판(11)의 배면에 인쇄된 인입패턴(40), 부인입선(42) 및 주인입선(41)과 구리 도금층(17a)을 간단하게 제거할 수 있다. 그 결과, 도 4d와 같이 절연기판(11)의 전면에 시드층(15)과 저 저항층 역할을 하는 구리 도금층(17)이 적층 형성된 구조가 얻어진다.

그 결과, 시드층(15) 위에 구리 도금층(17)이 형성된 2중 구조의 도전패턴을 얻게 되며, 이를 이용하여 연질 인쇄회로기판(FPCB)의 기판으로 이용되는 커버레이(coverlay)에 도전패턴을 전사방법을 이용하여 전사하면 도금 인입선이 존재하지 않는 연질 인쇄회로기판(FPCB)이 형성된다.

상기한 본 발명의 제1실시예에 따른 구리 도금 공정은 배치 프로세스(batch process)에 의해 하나의 대형 기판(100)에 다수의 단위 인쇄회로기판(즉, 다수의 시드층(15))이 매트릭스 형태로 간격을 두고 배치된 상태로 동시에 도금 공정을 실시할 수 있다.

이 경우, 기판(100)의 배면에는 전기 도금용 전원을 인가하기 위해 기판 전면에 형성된 다수의 시드층(15)에 대응하는 다수의 인입패턴(40a-40d)이 도 8과 같이 매트릭스 형태로 간격을 두고 배치되어 다수의 전도성 비아(12a)를 통하여 시드층(15)과 연결되고, 다수의 인입패턴(40a-40d)은 각각 부인입선(42)을 통하여 외곽에 배치된 주인입선(41)과 연결되어 있다.

따라서, 다수의 인입패턴(40a-40d)을 이용하여 다수의 시드층(15)에 대한 도금 공정을 실시한 후, 라우터(router)를 사용하여 각각의 단위 인쇄회로기판, 예를 들어, 다수의 시드층(15)의 외곽선을 따라 분리하면 도금층이 형성된 다수의 단위 인쇄회로기판(즉, 다수의 회로패턴(15))이 얻어진다.

또한, 상기 본 발명에 따른 도금 공정은 연질 인쇄회로기판(FPCB)에 도전패턴을 전사방법으로 형성하는 용도 이외에 각종 경질 및 연질 인쇄회로기판에 직접 도전패턴을 형성하는 데 이용될 수 있다.

더욱이, 도 2를 참고할 때 상기 전도성 시드층(5) 전체에 구리를 도금하는 대신에 경질 인쇄회로기판(PCB)인 경우 인쇄회로기판에 형성된 시드층 중 본딩패드(5c)와 볼패드(5a)에 대한 와이어 본딩이나 솔더볼 본딩의 접착력을 높이기 위한 금(Au) 도금을 수행할 때도 적용될 수 있다.

이 경우, 전체적으로 금 도금을 실시하기 전에 본딩패드(5c)와 볼패드(5a)를 제외한 기판의 전면에 포토레지스트와 같은 감광막을 선택적으로 형성한 상태에서 금(Au) 도금을 실시하면, 도금 인입선이 존재하지 않는 상태로 본딩패드와 볼패드에 금 도금이 이루어질 수 있다.

상기한 바와 같이, 본 발명의 도금 방법에 따라 도금을 실시하면, 별도의 인입선을 남기지 않고 도금층을 형성할 수 있어, 인입선으로 인한 주변회로와의 간섭, 전류소모 증가 등에 따른 신호 흐름 저해를 차단할 수 있다.

또한, 도 2에 도시된 상기 인쇄회로기판(1)은 모든 도금 처리가 완료된 후, 시드층(5)의 형상으로 절단되어 분리될 수 있다.

도 6a 내지 도 6h는 본 발명에 따른 도금 방법을 이용한 연질 인쇄회로기판(FPCB)의 제조방법을 설명하기 위한 공정 단면도이다.

이하에 도 6a 내지 도 6h를 참고하여 연질 인쇄회로기판(FPCB)의 제조방법을 설명을 설명한다.

먼저, 도 6a와 같이 예를 들어, 폴리이미드로 이루어진 절연기판(11), 즉 절연필름에 전도성 비아를 형성하는 데 필요한 관통홀(12)을 드릴링 머신이나 레이저를 사용하여 30 내지 100um 범위로 형성한다.

그 후, 도 6b와 같이 절연기판(11)의 상측면에 Ag 나노 페이스트를 사용한 스크린 프린팅 방법으로 회로패턴을 형성한다. 상기 회로패턴(15)은 전도성 은 나노 잉크를 잉크젯 방법 또는 다른 방법에 의해 이루어질 수 있다.

이어서, 절연기판(11)을 반전시킨 상태에서 절연기판(11)의 뒷면으로부터 관통홀(12)에 채우면서 전기 도금용 전원을 인가하기 위한 인입패턴(40)을 관통홀(12)과 연결되도록 형성한다. 상기 인입패턴(40)은 예를 들어, 전도성 은 나노 잉크를 사용하여 잉크젯 방법으로 형성하면, 인입패턴(40)이 인쇄됨과 동시에 관통홀(12)에도 전도성 잉크의 충전이 이루어지면서 하측으로 흘러내려서 선단부는 회로패턴과 접촉이 이루어지게 된다.

그 후, 절연기판(11)에 대한 저온 소결이 이루어지면, 도 6c와 같이 절연기판(11)의 전면에 인쇄된 회로패턴은 전기 도금을 실시하기 위한 전도성 시드(seed)층(15)이 되고, 관통홀(12)에 채워진 전도성 잉크는 전도성 비아(12a)를 형성하며, 절연기판(11)의 배면에 인쇄된 인입패턴(40)은 전기 도금용 전원을 인가하는 데 사용된다. 이 경우, 인입패턴(40)은 도 7과 같이 부인입선(42)을 통하여 외곽에 배치된 주인입선(41)과 연결되도록 형성된다.

그 후, 상기 주인입선(41)으로부터 인입패턴(40)에 전기 도금용 전원을 인가하여 구리 도금을 실시하면 도 6d에 도시된 바와 같이, 인입패턴(40)으로부터 전도성 비아(12a)를 통하여 절연기판(11)의 전면에 인쇄된 시드층(15)에 도금용 전원이 인가된다.

즉, 도금전원 인입장치(400)를 음극으로 하고 구리 플레이트를 양극으로 설정하여 전기 도금 공정을 실시하면, 절연기판(11)의 전면에 인쇄된 시드층(15)과 절연기판(11)의 배면에 인쇄된 인입패턴(40)의 노출된 외부면에 각각 구리 도금층(27,27a)이 형성된다. 관통홀(12)이 막히지 않은 경우는 전도성 비아(12a)의 내주부에도 구리 전착이 이루어져서 구리 도금층(22a)이 형성될 수 있다.

상기 절연기판(11)의 배면에 인쇄된 인입패턴(40)은 절연기판(11)으로부터 쉽게 박리가 이루어질 수 있도록 절연기판(11)과의 접합성을 낮게 설정하는 것이 가능하다.

상기한 구리 도금 공정이 완료된 후, 접착 테이프를 절연기판(11)의 배면에 부착한 후 박리하는 방법에 의해 절연기판(11)의 배면에 인쇄된 인입패턴(40)과 구리 도금층(27a)을 간단하게 제거할 수 있다. 그 결과, 도 6e와 같이 절연기판(11)의 전면에 형성된 시드층(15)과 저 저항층 역할을 하는 구리 도금층(27)이 적층 형성된 2중 구조의 도전패턴(50)이 얻어진다.

상기 시드층(15) 위에 구리 도금층(17)이 형성된 2중 구조의 도전패턴(50)은 전사방법을 이용하여 연질 인쇄회로기판(FPCB)의 도전패턴으로 이용된다.

즉, 도 6f와 같이 연질 인쇄회로기판(FPCB)의 제1커버층(30)에 시드층(15)과 구리 도금층(17)의 도전패턴(50)이 접촉하도록 대향 배치한 후, 가열 압착한다. 상기 제1커버층(30)은 예를 들어, 제1접착층(31)과 제1커버필름(32)으로 구성될 수 있다.

그 후, 절연기판(11)을 박리시키면, 도전패턴(50)과 제1접착층(31) 사이의 접착력이 절연기판(11)과 시드층(15) 사이의 접착력보다 더 크기 때문에 도전패턴(50)은 제1커버층(30)에 부착된 상태를 유지한다.

그 후, 노출된 도전패턴(50)을 보호하기 위해 제1커버층(46)과 동일하게 제2접착층(33)과 제2커버필름(34)으로 구성되는 제2커버층(30a)이 부착되어 압착이 이루어지면, 도전패턴(50)이 구비된 단면 연질 인쇄회로기판(FPCB)이 얻어진다.

제2커버층(30a)은 절연층으로 대체 또는 삭제될 수 있으며, 상기 절연층은 PSR(Photo Solder Resist) 또는 PSI(Photoimageable coverlay)가 사용될 수 있다. 또한, 상기 제2커버필름(34)은 박리지를 대신 사용하는 것도 가능하다.

상기한 실시예 설명에서는 도전패턴(50)이 제1커버층(46)과 제2커버층(30a) 사이에 매입된 것을 예시하였으나, 양면 또는 다층 연질 인쇄회로기판(FPCB)과 같이 다른 형태의 연질 인쇄회로기판(FPCB)을 구성할 수 있다. 예를 들어, 접착시트의 양측면에 각각 도전패턴(50)을 전사방식으로 형성하고, 접착시트(10)의 양면에 도전패턴(50)을 보호하기 위한 한쌍의 커버층이 부착된 양면 연질 인쇄회로기판(FPCB)을 구성하는 데 이용될 수 있다.

상기한 바와 같이 본 발명에 따르면, 도전패턴(50)을 전사방법을 이용하여 원하는 기판에 전사하면 도금 인입선이 존재하지 않는 연질 인쇄회로기판(FPCB)이 형성된다.

상기한 실시예 설명에서는 인쇄회로기판의 일측에 솔더볼이 부착되는 다수의 볼패드가 배치되고, 타측에 와이어 본딩이 이루어지는 다수의 본딩패드가 배치된 "U"자 형상의 회로패턴을 예를 들어 설명하였으나, 본 발명의 도금방법은 어떤 종류의 회로패턴에도 적용 가능하다.

본 발명은 연질 또는 경질 PCB의 도전패턴을 형성할 때 시드층 위에 저 저항층을 도금방법으로 형성하는 제조공정과 이에 따라 얻어진 연질 또는 경질 PCB에 적용된다.

1: 인쇄회로기판(PCB) 1a,11: 절연기판
4a-4c: 더미 패턴 5,15: 시드층
5a: 볼패드 5b: 배선
5c: 본딩패드 12: 관통홀
12a: 전도성 비아 17,17a,22a,27,27a: 구리 도금층
21: 지그 22:가공물 석션홀
30: 제1커버층 30a: 제2커버층
31: 제1접착층 32: 제2커버필름
33: 제2접착층 34: 제2커버필름
40-40d: 인입패턴 41: 주인입선
42: 부인입선 100: 기판
400: 도금전원 인입장치

Claims (17)

1. 기판에 적어도 하나의 회로패턴이 형성될 영역을 관통하는 적어도 하나의 관통홀을 형성하는 단계;
   상기 기판의 일측면에 상기 회로패턴에 대응하는 시드층을 형성하는 단계;
   상기 기판의 타측면으로부터 상기 시드층과 연결되도록 관통홀에 형성되는 전도성 비아와 상기 전도성 비아를 통하여 시드층에 도금용 전원을 인가하기 위한 도금전원 인입장치를 형성하는 단계; 및
   상기 도금전원 인입장치에 도금용 전원을 인가하여 상기 시드층 위에 도금층을 형성하는 단계를 포함하는 인쇄회로기판의 도금방법.
2. 제1항에 있어서, 상기 회로패턴에 대응하는 시드층은 전도성 잉크를 사용하는 잉크젯 인쇄방법, 전도성 페이스트를 사용하는 스크린 프린팅 인쇄방법 및 그라비아 인쇄방법 중 어느 한 방법으로 형성되는 것을 특징으로 하는 인쇄회로기판의 도금방법.
3. 제1항에 있어서, 상기 전도성 비아와 도금전원 인입장치는 전도성 잉크를 사용하는 잉크젯 인쇄방법과 전도성 페이스트를 사용하는 스크린 프린팅 인쇄방법 중 하나의 방법으로 형성되는 것을 특징으로 하는 인쇄회로기판의 도금방법.
4. 제1항에 있어서, 상기 도금전원 인입장치는
   상기 전도성 비아와 연결되는 인입패턴; 및
   상기 인입패턴에 부인입선을 통하여 도금용 전원을 인가하기 위한 주인입선을 포함하는 것을 특징으로 하는 인쇄회로기판의 도금방법.
5. 제4항에 있어서, 상기 인입패턴은 상기 회로패턴 또는 시드층에 대응하는 형상으로 이루어지는 것을 특징으로 하는 인쇄회로기판의 도금방법.
6. 제4항에 있어서, 상기 관통홀은 시드층과 인입패턴을 상호 연결하는 위치에 설정되는 것을 특징으로 하는 인쇄회로기판의 도금방법.
7. 제1항에 있어서, 상기 관통홀을 형성하는 단계는 상기 관통홀에 대응하는 가공물 석션홀이 형성된 지그를 기판의 하측에 배치하고 지그의 하측에 부압을 인가한 상태에서 레이저 가공을 실시하는 것을 특징으로 하는 인쇄회로기판의 도금방법.
8. 제4항에 있어서, 상기 인쇄회로기판은 기판의 일측면에 다수의 단위 인쇄회로기판을 형성하도록 다수의 회로패턴에 대응하는 다수의 시드층이 매트릭스 방식으로 배치되어 있고,
   상기 기판의 타측면에는 각각 전도성 비아를 통하여 상기 다수의 시드층과 연결되는 다수의 인입패턴이 매트릭스 방식으로 배치되어 있으며, 상기 다수의 인입패턴은 부인입선을 통하여 주인입선에 연결되는 것을 특징으로 하는 인쇄회로기판의 도금방법.
9. 제1항에 있어서, 상기 도금층이 형성되는 영역을 선택적으로 제한하도록 상기 시드층의 일부분을 마스킹하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 도금방법.
10. 제1항에 있어서, 상기 시드층은 전도성 페이스트를 사용하는 스크린 프린팅 인쇄방법으로 형성하고, 상기 전도성 비아와 도금전원 인입장치는 전도성 잉크를 사용하는 잉크젯 인쇄방법으로 형성하는 것을 특징으로 하는 인쇄회로기판의 도금방법.
11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 도금층에 사용되는 금속은 Au, Ag, Cu, Ni, Al, Sn 중에서 선택된 1종인 것을 특징으로 하는 인쇄회로기판의 도금방법.
12. 제1기판에 적어도 하나의 관통홀을 형성하는 단계;
    상기 제1기판의 일측면에 적어도 하나의 회로패턴에 대응하는 시드층을 형성하는 단계;
    상기 제1기판의 타측면으로부터 상기 시드층과 연결되도록 관통홀에 형성되는 전도성 비아와 상기 전도성 비아를 통하여 시드층에 도금용 전원을 인가하기 위한 도금전원 인입장치를 형성하는 단계;
    상기 도금전원 인입장치에 도금용 전원을 인가하여 상기 시드층 위에 도금층을 형성하는 단계;
    상기 제1기판의 타측면에 형성된 도금전원 인입장치를 박리하여 제거하는 단계; 및
    상기 제1기판의 일측면에 일측면 또는 양측면에 접착면을 갖는 제2기판을 가열압착한 후 상기 제1기판을 박리함에 의해 상기 시드층과 도금층으로 이루어진 제1도전패턴을 제2기판으로 전사하는 단계를 포함하는 연질 인쇄회로기판(FPCB)의 제조방법.
13. 제12항에 있어서, 상기 제2기판의 타측면에 시드층과 도금층으로 이루어진 제2도전패턴을 전사하는 단계를 더 포함하는 것을 특징으로 하는 연질 인쇄회로기판(FPCB)의 제조방법.
14. 제13항에 있어서, 상기 제1도전패턴과 제2도전패턴 중 적어도 하나를 보호하기 위해 커버층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 연질 인쇄회로기판(FPCB)의 제조방법.
15. 제12항에 있어서, 상기 도금전원 인입장치는
    상기 전도성 비아와 연결되는 인입패턴; 및
    상기 인입패턴에 부인입선을 통하여 도금용 전원을 인가하기 위한 주인입선을 포함하는 것을 특징으로 하는 연질 인쇄회로기판(FPCB)의 제조방법.
16. 제12항에 있어서, 상기 제1기판의 일측면에는 다수의 회로패턴에 대응하는 다수의 시드층이 매트릭스 방식으로 배치되어 있고,
    상기 제1기판의 타측면에는 각각 전도성 비아를 통하여 상기 다수의 시드층과 연결되는 다수의 인입패턴이 매트릭스 방식으로 배치되어 있으며, 상기 다수의 인입패턴은 부인입선을 통하여 주인입선에 연결되는 것을 특징으로 하는 연질 인쇄회로기판(FPCB)의 제조방법.
17. 제12항에 있어서, 상기 제1기판의 타측면에 형성된 도금전원 인입장치를 박리하여 제거하는 단계는 접착테이프를 제1기판의 타측면에 접착한 후 박리하는 방법을 사용하는 것을 특징으로 하는 연질 인쇄회로기판(FPCB)의 제조방법.

Images