JP5586328B2

JP5586328B2 - 配線基板

Info

Publication number: JP5586328B2
Application number: JP2010124338A
Authority: JP
Inventors: 公則多田
Original assignee: 京セラＳｌｃテクノロジー株式会社
Priority date: 2010-05-31
Filing date: 2010-05-31
Publication date: 2014-09-10
Anticipated expiration: 2030-05-31
Also published as: JP2011249734A

Description

本発明は、半導体素子を搭載するための配線基板に関するものである。

半導体集積回路素子等の半導体素子を搭載するために用いられる配線基板は、エポキシ樹脂等の熱硬化性樹脂を含む電気絶縁材料から成る絶縁板や絶縁層を複数積層して形成した絶縁基板と、この絶縁基板の内部および上下面に配設された銅箔や銅めっき層等の金属から成る配線導体層と、絶縁基板の上下面およびその上に被着された配線導体層上に被着されたエポキシ樹脂等の熱硬化性樹脂を含む電気絶縁材料から成るソルダーレジスト層とを備えている。

このような配線基板の上面中央部には半導体素子を搭載するための搭載部が設けられており、この搭載部には半導体素子の電極を接続するための多数の半導体素子接続パッドが格子状の並びに配列されている。これらの半導体素子接続パッドは、絶縁基板の上面に被着させた配線導体層の一部をソルダーレジスト層に設けた開口部から露出させることにより形成されている。さらに、ソルダーレジスト層の開口部から露出した半導体素子接続パッド上には半導体素子の電極と半導体素子接続パッドとを接合するための半田バンプが形成されている。

そして、このような配線基板においては、半導体素子をその各電極がそれぞれ対応する半田バンプに当接するようにして搭載部上に載置するとともに、これらを例えば電気炉等の加熱装置で約２６０℃程度に加熱して半田バンプを溶融させて半田バンプと半導体素子の電極とを接合させることによって、半導体素子が配線基板上に実装される。

図３は、従来の配線基板２０における半田バンプを除いた上面図である。図３において、破線は上面側の最表層の配線導体層２２を示しており、実線はその上に設けられたソルダーレジスト層２３を示している。配線基板２０は、その上面中央部に２点鎖線で示す搭載部２０Ａを有しており、この搭載部２０Ａ上に半導体素子が搭載される。搭載部２０Ａにおけるソルダーレジスト層２３には、その下の配線導体層２２の一部を半導体素子接続パッド２４として露出させる多数の開口部２３ａが形成されている。半導体素子接続パッド２４は、格子状の配列で配置されており、その各々に図示しない半田バンプがソルダーレジスト層２３の上面から突出する高さで溶着されている。

上面側の最表層の配線導体層２２は、搭載部２０Ａにソルダーレジスト層２３の開口部２３ａよりも大き目の個別に独立した多数の独立パターン２２ａ有しているとともに搭載部２０Ａを取り囲むようにして電源層用のベタパターン２２ｂを有している。ベタパターン２２ｂの一部は搭載部２０Ａまで延在している。そして独立パターン２２ａの中央部およびベタパターン２２ｂの一部をソルダーレジスト層２３の開口部２３ａから露出させることにより個々の半導体素子接続パッド２４が形成されている。なお、搭載部２０Ａに延在したベタパターン２２ｂには、複数個の半導体素子接続パッド２４が格子状の配列で集合して形成されている。

しかしながら、このような従来の配線基板２０においては、半導体素子を搭載部２０Ａ上に実装する際に、溶融した半田の一部がソルダーレジスト層２３の開口部２３ａの縁から半導体素子接続パッド２４を形成する配線導体層２２とソルダーレジスト層２３との間に滲入して潜り込んでしまうという現象が発生することがある。半田の一部が配線導体層２２とソルダーレジスト層２３との間に潜り込むと、半導体素子の電極と半導体素子接続パッド２４とを接続する半田の量が不足して両者間の電気的接続信頼性が低いものとなってしまう。このような現象は、搭載部２０Ａの外周部で複数個の半導体素子接続パッド２４が格子状の配列で集合して形成されたベタパターン２２ｂ上において顕著に発生しやすい。これは、搭載部２０Ａの外周部では配線基板２０と半導体素子との熱膨張係数の差に起因して発生する熱応力が大きいとともに、ベタパターン２２ｂの領域においては配線導体層２２とソルダーレジスト層２３との間に両者の熱膨張係数の差に起因して発生する熱応力が大きく、これらの熱応力が相乗して作用して配線導体層２２とソルダーレジスト層２３との間に半田の滲入を可能とする剥離が発生するためではないかと考えられる。

特開２００８−２４４０００号公報

本発明は、かかる従来の問題点に鑑み案出されたものであり、その課題は、半導体素子接続パッドを形成する配線導体層とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止することが可能であり、半導体素子の電極と半導体素子接続パッドとの間の電気的接続信頼性の高い配線基板を提供することにある。

本発明の配線基板は、上面中央部に半導体素子が搭載される搭載部を有し、絶縁基板と、該絶縁基板の上面に形成された配線導体層と、前記絶縁基板上および前記配線導体層上に形成されており、前記搭載部において前記配線導体層の一部を格子状の配列に並んだ半導体素子接続パッドとして個々に露出させる複数の開口部を有するソルダーレジスト層とを備えた配線基板であって、前記配線導体層は、前記搭載部の周囲にベタパターンを有するとともに該ベタパターンから前記搭載部に延在して複数個の前記半導体素子接続パッドを前記格子状の配列で集合して形成する領域を有し、かつ該領域の各前記半導体素子接続パッドの周囲に、前記ソルダーレジスト層と前記絶縁基板とが直接密着する開口部が形成されていることを特徴とするものである。

本発明の配線基板によれば、半導体素子接続パッドを形成する配線導体層において、搭載部周囲のベタパターンから搭載部に延在する領域の各半導体素子接続パッドの周囲に、ソルダーレジスト層と絶縁基板とが直接密着する開口部が形成されていることから、この領域における配線導体層の占める面積割合が小さくり、配線導体層とソルダーレジスト層との間に両者の熱膨張係数の差に起因して発生する熱応力を低減することができる。また絶縁基板とソルダーレジスト層とが直接密着する面積が大きくなることから両者を強固に密着させることができる。その結果、半導体素子接続パッドを形成する配線導体とソルダーレジスト層との間に半田が滲入して潜り込むことを有効に防止することができる。したがって、本発明によれば、半導体素子の電極と半導体素子接続パッドとの間の電気的接続信頼性の高い配線基板を提供することができる。

図１は、本発明の配線基板の実施形態の一例を示す断面模式図である。図２は、図１に示す配線基板における半田バンプを除く上面図である。図３は、従来の配線基板における半田バンプを除く上面図である。

次に、本発明の配線基板の実施形態の一例を図１および図２を基にして詳細に説明する。図１は本発明の配線基板１０の実施形態の一例を示す断面模式図であり、図２は図１に示す配線基板１０の上面図である。これらの図中、１は絶縁基板、２は配線導体層、３はソルダーレジスト層、４は半導体素子接続パッド、５は半田バンプである。

本例の配線基板１０は、コアとなる絶縁板１ａの上下面に絶縁層１ｂを２層ずつ積層して成る絶縁基板１と、絶縁板１ａの上下面および各絶縁層１ｂ上に一部がこれらの絶縁板１ａおよび絶縁層１ｂを貫通するようにして被着された配線導体層２と、最表層の絶縁層１ｂおよび配線導体層２の上に被着されたソルダーレジスト層３とを有している。

配線基板１０の上面中央部には半導体素子Ｓが搭載される搭載部１０Ａが形成されており、この搭載部１０Ａにはそれぞれ半導体素子Ｓの電極Ｔが電気的に接続される半導体素子接続パッド４が配線導体層２の一部により形成されている。また、配線基板１０の下面には外部電気回路基板に電気的に接続される外部接続パッド６が配線導体層２の一部により形成されている。さらに、半導体素子接続パッド４には半田バンプ５が溶着されており、半導体素子Ｓをその各電極Ｔがそれぞれ対応する半田バンプ５に当接するようにして配線基板１０の搭載部１０Ａに載置するとともに、これらを例えば電気炉等の加熱装置で約２６０℃程度に加熱して半田バンプ５を溶融させて、半田バンプ５と半導体素子Ｓの電極Ｔとを接合させることによって、半導体素子Ｓが配線基板１０上に実装される。

絶縁基板１を構成する絶縁板１ａは、本例の配線基板１０におけるコア部材であり、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。この絶縁板１ａは、例えば厚みが０．３〜１．５ｍｍ程度であり、その上面から下面にかけて直径が０．１〜１ｍｍ程度の複数のスルーホール１ｃを有している。そして、その上下面および各スルーホール１ｃの内面には配線導体層２の一部が被着されており、上下面の配線導体層２同士がスルーホール１ｃを介して電気的に接続されている。

このような絶縁板１ａは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁板１ａ上下面の配線導体層２は、絶縁板１ａ用の絶縁シートの上下全面に厚みが３〜５０μｍ程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール１ｃ内面の配線導体層２は、絶縁板１ａにスルーホール１ｃを設けた後に、このスルーホール１ｃ内面に無電解めっき法および電解めっき法により厚みが３〜５０μｍ程度の銅めっき膜を析出させることにより形成される。

さらに、絶縁板１ａは、そのスルーホール１ｃの内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る孔埋め樹脂１ｄが充填されている。孔埋め樹脂１ｄは、スルーホール１ｃを塞ぐことによりスルーホール１ｃの直上および直下に配線導体層２および各絶縁層１ｂを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール１ｃ内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この孔埋め樹脂１ｄを含む絶縁板１ａの上下面に絶縁層１ｂがそれぞれ２層ずつ積層されている。

絶縁板１ａの上下面に積層された各絶縁層１ｂは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成り、それぞれの厚みが２０〜６０μｍ程度であり、各層の上面から下面にかけて直径が３０〜１００μｍ程度の複数のビアホール１ｅを有している。これらの各絶縁層１ｂは、配線導体層２を高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体層２と下層の配線導体層２とをビアホール１ｅを介して電気的に接続することにより高密度配線が立体的に形成可能となっている。このような各絶縁層１ｂは、厚みが２０〜６０μｍ程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁板１ａの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール１ｅを穿孔し、さらにその上に同様にして次の絶縁層１ｂを順次積み重ねることによって形成される。なお、各絶縁層１ｂの表面およびビアホール１ｅ内に被着された配線導体層２は、各絶縁層１ｂを形成する毎に各絶縁層１ｂの表面およびビアホール１ｅ内に５〜５０μｍ程度の厚みの銅めっき膜を周知のセミアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。

半導体素子接続パッド４は、上面側の最表層の配線導体層２の一部をソルダーレジスト層３に設けた開口部３ａ内に露出させることにより形成されている。開口部３ａから露出する半導体素子接続パッド４は、直径が５０〜１５０μｍ程度の円形であり、搭載部１０Ａにピッチが１００〜２５０μｍ程度の格子状の並びに多数配列形成されている。このような半導体素子接続パッド４は、半導体素子Ｓの電極Ｔを配線導体層２に電気的に接続するための端子部として機能する。

また、絶縁基板１の下面に形成された外部接続パッド６は、下面側の最表層の配線導体層２の一部をソルダーレジスト層３に設けた開口部３ｂ内に露出させることにより形成されている。開口部３ｂから露出する外部接続パッド６は、直径が３００〜５００μｍ程度の円形であり、絶縁基板１下面の略全領域にピッチが６００〜１０００μｍ程度の格子状の並びに多数配列形成されている。外部接続パッド６は、配線導体層２を外部電気回路基板に電気的に接続するための端子部として機能し、最下層の絶縁層１ｂ上に形成された配線導体層２の一部を、ソルダーレジスト層３に設けた直径が３００〜５００μｍの円形の開口部３ｂ内に露出させることにより形成されている。

ソルダーレジスト層３は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性の樹脂から成り、その厚みが１０〜３０μｍ程度であり、上述したように半導体素子接続パッド４を露出させる開口部３ａや外部接続パッド６を露出させる開口部３ｂを有している。それにより最表層における配線導体層２を保護するとともに、開口部３ａや３ｂを介して半導体素子接続パッド４や外部接続パッド６と半導体素子Ｓや外部電気回路基板との接続を可能としている。このようなソルダーレジスト層３は、感光性を有する樹脂ペーストまたは樹脂フィルムを最上層および最下層の絶縁層１ｂの表面に塗布または貼着するとともにフォトリソグラフィー技術を採用して開口部３ａや３ｂを有するパターンに露光および現像した後、紫外線硬化および熱硬化させることにより形成される。

半導体素子接続パッド４に溶着された半田バンプ５は、例えば鉛−錫合金等の鉛含有半田や錫−銀−銅合金等の鉛フリー半田から成り、半導体素子接続パッド４と半導体素子Ｓの電極Ｔとを電気的に接続するための接続部材として機能する。そして、半導体素子Ｓの電極Ｔを半田バンプ５に接触させた状態で半田バンプ５を溶融させることにより半導体素子接続パッド４と半導体素子Ｓの電極Ｔとが半田バンプ５を介して電気的に接続されることとなる。このように半田バンプ５を半導体素子接続パッド４に予め溶着させておくことにより半導体素子接続パッド４への電極Ｔの接続の作業性が極めて良好なものとなる。

このような半田バンプ５は、各半導体素子接続パッド４に対応する位置に格子状の並びに配列形成されたバンプ形成用開口部を有する印刷マスクを用いて半田バンプ５用の半田ペーストを各半導体素子接続パッド４上に印刷塗布するとともに印刷された半田ペースト中の半田を加熱溶融させることにより各半導体素子接続パッド４上に溶着される。

ここで、本例の配線基板１０における半田バンプ５を除いた上面図を図２に示す。図２において、破線は上面側の最表層の配線導体層２を示しており、実線はその上に設けられたソルダーレジスト層３を示している。また、２点鎖線は、搭載部１０Ａを示している。

本例の配線基板１０においては、上面側の最表層の配線導体層２は、搭載部１０Ａにソルダーレジスト層３の開口部３ａよりも直径が１０〜１００μｍ程度大き目の個別に独立した多数の独立パターン２ａを有しているとともに搭載部１０Ａを取り囲むようにして電源用のベタパターン２ｂを有しており、さらに搭載部１０Ａの外周部にはベタパターン２ｂから延在して複数個の半導体素子接続パッド４を格子状の配列で集合して形成するための領域２Ａを有している。独立パターン２ａは主として信号用のパターンであり、ベタパターン２ｂは電源用のパターンである。

独立パターン２ａは、その外周部をソルダーレジスト層３により覆われており、その中央部がソルダーレジスト層３の開口部３ａから半導体素子接続パッド４として露出している。また、領域２Ａには、ソルダーレジスト層３の開口部３ａに対応する位置に開口部３ａよりも直径が１０〜１００μｍ程度大きな円形状パターン２ｃが幅１０〜５０μｍ程度の帯状の接続パターン２ｄでベタパターン２ｂに接続されるとともに互いに接続されるようにして格子状の配列で複数個が集合して設けられている。そして各円形状パターン２ｃの外周部および接続パターン２ｄがソルダーレジスト層３により覆われており、円形状パターン２ｃの中央部がソルダーレジスト層３の開口部３ａから半導体素子接続パッド４として露出している。

本例の配線基板１０においては、上述のような構成により、ベタパターン２ｂから搭載部１０Ａに延在して複数個の半導体素子接続パッド４を格子状の配列で集合して形成する領域２Ａにおいて、各半導体素子接続パッド４の周囲に、ソルダーレジスト層３と絶縁基板１とが直接密着する開口部２ｅが形成される。したがって、領域２Ａにおける配線導体層２の占める面積割合が小さくり、配線導体層２とソルダーレジスト層３との間に両者の熱膨張係数の差に起因して発生する熱応力を低減することができる。また絶縁基板１とソルダーレジスト層３とが直接密着する面積が大きくなることから両者を強固に密着させることができる。その結果、半導体素子接続パッド４を形成する配線導体層２とソルダーレジスト層３との間に半田が滲入して潜り込むことを有効に防止することができる。したがって、本例の配線基板１０によれば、半導体素子Ｓの電極Ｔと半導体素子接続パッド４との間の電気的接続信頼性の高い配線基板１０を提供することができる。

１絶縁基板
２配線導体層
２ｂ配線導体層２のベタパターン
２ｅ配線導体層２の開口部
３ソルダーレジスト層
３ａソルダーレジスト層の開口部
４半導体素子接続パッド
５半田バンプ
１０配線基板
１０Ａ搭載部

Claims

上面に半導体素子が搭載される搭載部を有し、絶縁基板と、該絶縁基板の上面に形成された配線導体層と、前記絶縁基板上および前記配線導体層上に形成されており、前記搭載部において前記配線導体層の一部を格子状の配列に並んだ半導体素子接続パッドとして個々に露出させる複数の開口部を有するソルダーレジスト層とを備えた配線基板であって、前記配線導体層は、前記搭載部の周囲にベタパターンを有するとともに該ベタパターンから前記搭載部に延在して複数個の前記半導体素子接続パッドを前記格子状の配列で集合して形成する領域を有し、かつ該領域の各前記半導体素子接続パッドの周囲に、前記ソルダーレジスト層と前記絶縁基板とが直接密着する開口部が形成されていることを特徴とする配線基板。