TW201448131A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
TW201448131A
TW201448131A TW103110255A TW103110255A TW201448131A TW 201448131 A TW201448131 A TW 201448131A TW 103110255 A TW103110255 A TW 103110255A TW 103110255 A TW103110255 A TW 103110255A TW 201448131 A TW201448131 A TW 201448131A
Authority
TW
Taiwan
Prior art keywords
region
arrangement density
hole
semiconductor element
connection pad
Prior art date
Application number
TW103110255A
Other languages
English (en)
Other versions
TWI573229B (zh
Inventor
Hiroyuki Fukushima
Fumio Kumokawa
Original Assignee
Kyocera Slc Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Slc Technologies Corp filed Critical Kyocera Slc Technologies Corp
Publication of TW201448131A publication Critical patent/TW201448131A/zh
Application granted granted Critical
Publication of TWI573229B publication Critical patent/TWI573229B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明係提供一種配線基板，其係包括：具有多個貫通孔5之核芯基板；及，交互積層於此核芯基板之上下面之增建絕緣層及增建配線層；區域於核芯基板1中對向於上述半導體元件連接墊極形成區域A之第1區域X內，第1貫通孔群以第1排列密度排列，且，於核芯基板1之外周部從第1區域X分離之第2區域Y內第2貫通孔群以較前述第1排列密度更低之第2排列密度排列，於第1區域X及第2區域Y之間之第3區域Z內第3貫通孔群以較第2排列密度更高之第3排列密度排列。

Description

配線基板
本發明係關於一種用以搭載半導體積體電路元件等之半導體元件的配線基板。
以往，就使半導體積體電路元件等之半導體元件搭載於配線基板上之組裝方法而言，如日本專利公開公報特開2001-7155號所記載般，倒裝晶片法(flip chip method)已廣為人所知。
作為使用於此倒裝晶片法之配線基板，藉由增建法(buildup method)所形成之配線基板已廣為人所知。第4圖係表示藉由增建法所形成之以往之配線基板20的概略剖面圖。第5圖係沿第4圖之截線I-I之配線基板20的水平剖面圖。
如第4圖所示，以往之配線基板20，係於核芯基板11之上下面交互積層增建絕緣層12及增建配線層13。
於核芯基板11之上下面沈積由銅箔或鍍銅層而成之核芯導體層14。又，核芯基板11之上面至下面係形成有沈積有作用為核芯導體層14之一部分的鍍銅層 之多數個貫通孔(through hole)15。貫通孔15之內部以樹脂填充。
於各增建絕緣層12形成有複數個通孔(via hole)16。於包含此通孔16之各增建絕緣層12之表面沈積形成有由鍍銅層所成之增建配線層13。
上下相鄰之增建配線層13，13係透過通孔16而互相電性連接。增建配線層13係電性連接於貫通孔15。位於配線基板20上面側之最外層之增建配線層13之一部分係形成可被電性連接於半導體元件S之電極T之圓形半導體元件連接墊極17。這些半導體元件連接墊極17係於對應於半導體元件S之四角形區區域，即半導體元件連接墊極形成區域A內，排列成對應於半導體元件S之電極T的格子狀。位於配線基板20下面側之最外層之增建配線層13之一部分係係形成可被電性連接於未圖示之外部電路板的配線導體之圓形外部連接墊極18。此外部連接墊極18係排列成格子狀。
於最外層之增建絕緣層12及其上之增建配線層13上，係沈積有使半導體元件連接墊極17及外部連接墊極18露出之阻焊劑層19。於從阻焊劑層19露出之半導體元件連接墊極17上係熔接焊料凸塊(solder bump)B。半導體元件S之電極T透過焊料凸塊B電性連接至半導體元件連接墊極17之露出部。從阻焊劑層19露出之外部連接墊極18係透過焊接球(solder ball)電性連接於未圖示之外部電路板之配線導體。
為了確保源自配線基板20之充分電源供應，半導體元件S採用下述端子配置之情形漸增，即於半導體元件S之下面的中央部設置多數個接地用及電源用之電極T，且於其下面的外周部設置多數個信號用之電極T。
於配線基板搭載此種半導體元件S時，如第5圖所示，接地用之貫通孔15G及電源用之貫通孔15P係以高於對向於半導體元件連接墊極形成區域A之區域X內的排列密度設置。另一方面，信號用之貫通孔15S係以低於區域X以外的核芯基板11之外周部之排列密度設置。藉由接地用之貫通孔15G及電源用之貫通孔15P以高於對向於半導體元件連接墊極形成區域A之區域X內之排列密度設置，可分別將接地用之半導體元件連接墊極17與接地用之貫通孔15G、及電源用之半導體元件連接墊極17與電源用之貫通孔15P以短距離連接。
再者，接地用之外部連接墊極18及電源用之外部連接墊極18配置於配線基板20之下面中央部。藉此，可分別將接地用之貫通孔15G與接地用之外部連接墊極18，及電源用之貫通孔15P及電源用之外部連接墊極18以短距離連接。其結果，接地用之半導體元件連接墊極17與接地用之外部連接墊極18，及電源用之半導體元件連接墊極17與電源用之外部連接墊極18分別連接之電流通路之電感係成為較小者，而可對半導體元件S提供充分之電源。
如日本專利公開公報特開2011-159734號所示，在以往之配線基板中，貫通孔15之排列密度於對向於 半導體元件連接墊極形成區域A之核芯基板11之區域X內變高，於其外側之區域內變低。但是，貫通孔15之排列密度較高之區域與較低之區域的熱膨脹及熱收縮之變化及剛性相異。如此種之熱膨脹及熱收縮之變化差異及剛性差異，半導體元件S之電極T透過焊料凸塊B而連接至半導體元件連接墊極17時，成為於配線基板20產生翹曲之原因之一。因此，若於以往之配線基板20上搭載半導體元件S，例如如第6圖所示，會產生配線基板20之上面側凹陷之凹陷翹曲。若發生此種凹陷翹曲，形成於半導體元件連接墊極形成區域A內之外周部之半導體元件連接墊極17、與半導體元件S之電極T的間隔變窄，焊料凸塊B會被嚴重壓碎。互相鄰接之焊料凸塊B若被嚴重壓碎，這些焊料凸塊B彼此間接觸而產生電性短路，而使半導體元件S無法正常動作。
本發明之主要課題係提供一種配線基板，其係將半導體元件之電極透過焊料凸塊而連接至半導體元件連接墊極時，焊料凸塊不會被嚴重壓碎，可消除焊料凸塊之間的電性短路，搭載之半導體元件正常動作。
本發明之配線基板，係具備多數個貫通孔之核芯基板，及交互積層於上述核芯基板之上下面的增建絕緣層及增建配線層；於上述核芯基板之上面中央部具有由上述增建配線層而成之多數個半導體元件連接墊極排列成格子狀之半導體元件連接墊極形成區域；於上述核芯基 板中之對向於上述半導體元件連接墊極形成區域之第1區域內，第1貫通孔群以第1排列密度排列，且位於上述核芯基板之外周部，且從上述第1區域分離之第2區域內，第2貫通孔群以較上述第1排列密度更低之第2排列密度排列。繼而，於上述第1區域及第2區域之間之第3區域內，第3貫通孔群以較上述第2排列密度更高之第3排列密度排列。
根據本發明之配線基板，因於第1區域及第2區域之間之第3區域，第3貫通孔群以較第2排列密度高之第3排列密度排列，故成為起因於貫通孔之排列密度之差的熱膨脹或熱收縮之變化及剛性的變化點之位置，從半導體元件連接墊極分離者。藉此，於透過焊料凸塊將半導體元件之電極連接至半導體元件連接墊極時，可對半導體元件連接墊極形成區域之影響變小，且使半導體元件連接墊極形成區域中之翹曲為較小者。其結果，由於外周部之半導體元件連接墊極中半導體元件之電極之間隔變窄之情事可被減輕，故焊料凸塊不會被嚴重壓碎。因此，焊料凸塊間不會產生電性短路，而可使搭載之半導體元件正常動作。
1‧‧‧核芯基板
2‧‧‧增建絕緣層
3‧‧‧增建配線層
4‧‧‧核芯導體層
5‧‧‧貫通孔
5D‧‧‧虛擬的貫通孔
5G‧‧‧用於接地之貫通孔
5P‧‧‧用於電源之貫通孔
5S‧‧‧用於信號之貫通孔
6‧‧‧通孔
7‧‧‧半導體元件連接墊極
8‧‧‧外部連接墊極
9‧‧‧焊接遮罩層
10‧‧‧配線基板
11‧‧‧核芯基板
12‧‧‧增建絕緣層
13‧‧‧增建配線層
14‧‧‧核芯導體層
15‧‧‧貫通孔
15G‧‧‧用於接地之貫通孔
15P‧‧‧用於電源之貫通孔
15S‧‧‧用於信號之貫通孔
16‧‧‧通孔
17‧‧‧半導體元件連接墊極
18‧‧‧外部連接墊極
19‧‧‧焊接遮罩層
20‧‧‧配線基板
A‧‧‧半導體元件連接墊極形成區域
B‧‧‧焊料凸塊
S‧‧‧半導體元件
T‧‧‧電極
X‧‧‧第1區域
Y‧‧‧第2區域
Z‧‧‧第3區域
第1圖係表示本發明之配線基板之一實施方式的概略剖面圖。
第2圖係第1圖之I-I線之水平剖面圖。
第3圖係表示於本發明之一實施方式之於配線基板上搭載半導體元件之狀態之概略剖面圖。
第4圖係表示以往之配線基板之概略剖面圖。
第5圖係第4圖之I-I線之水平剖面圖。
第6圖係表示於以往之配線基板上搭載半導體元件之狀態之概略剖面圖。
以下，對於本發明之配線基板，參照圖式而詳細說明。第1圖係表示本發明之一實施方式之配線基板10的概略剖面圖。第2圖係第1圖之I-I線之水平剖面圖。
如第1圖所示，配線基板10具有核芯基板1，以及於此核芯基板1之上下面交互積層之增建絕緣層2及增建配線層3。
核芯基板1之厚度約為50~800μm。核芯基板1係由電性絕緣材料所構成之絕緣基板，該電性絕緣材料係例如對使玻璃纖維束以縱橫編織之玻璃布含浸雙馬來亞醯胺三樹脂(bismaleimide triazine resin)或環氧樹脂等之熱硬化性樹脂。於核芯基板1之上下面沈積有由銅箔或鍍銅層而成之核芯導體層4。於核芯基板1(絕緣基板)之上面至下面形成有於內周面上沈積著作用為核芯導體層4之一部分之鍍銅層的多數個貫通孔5。貫通孔5之直徑約為100~300μm。貫通孔5之內部以樹脂填充。
增建絕緣層2之厚度約為20~50μm。增建 絕緣層2係由將氧化矽等之無機絕緣填充物分散於環氧樹脂等之熱硬化性樹脂的電性絕緣材料而成。於各增建絕緣層2形成有直徑約為35~100μm之複數個通孔6。
於增建絕緣層2之表面及通孔之內面係沈積形成有增建配線層3。增建配線層3電性連接至貫通孔5。
位於配線基板10之上面側的最外層之增建配線層3之一部分係形成圓形半導體元件連接墊極7。這些半導體元件連接墊極7係排列成格子狀。半導體元件連接墊極7之外周部被阻焊劑層9覆蓋。半導體元件連接墊極7之上面之中央部從阻焊劑層9露出。半導體元件S之電極T透過焊料凸塊B而電性連接至半導體元件連接墊極7之露出部。
另一方面，位於配線基板10之下面側之最外層之增建配線層3的一部分係形成圓形之外部連接墊極8。這些外部連接墊極8排列成格子狀。外部連接墊極8之外周部被阻焊劑層9覆蓋。外部連接墊極8之下面之中央部從阻焊劑層9露出。未圖示之外部電路板之配線導體透過焊接球電性連接至外部連接墊極8之露出部。阻焊劑層9保護最外層之增建配線層3，且劃定半導體元件連接墊極7及外部連接墊極8之露出部。
為了確保源自配線基板10的充分電源供應，半導體元件S採用下述端子配置，即於半導體元件S下面的中央部設置多數個接地用及電源用之電極T，且於下面的外周部設置多數個信號用之電極T。
搭載此半導體元件S之配線基板10中，如第2圖所示，多數個接地用之貫通孔5G及電源用之貫通孔5P(第1貫通孔群)以高於對向於半導體元件連接墊極形成區域A之第1區域X內之排列密度(第1排列密度)設置。
多數個信號用之貫通孔5S(第2貫通孔群)係以較第1區域X中之貫通孔5G及5P之排列密度(第1排列密度)更低之排列密度(第2排列密度)設置於從第1區域X分離之核芯基板1之外周部之第2區域Y內。
藉由接地用之貫通孔5G及電源用之貫通孔5P以高於第1區域X內之排列密度設置，而可分別將接地用之半導體元件連接墊極7與接地用之貫通孔5G，及電源用之半導體元件連接墊極7與電源用之貫通孔5P以短距離連接。
接地用之外部連接墊極8與電源用之外部連接墊極8係配置於配線基板10之下面中央部。藉此，可分別將接地用之貫通孔5G與接地用之外部連接墊極8，及電源用之貫通孔5P與電源用之外部連接墊極8以短距離連接。
其結果，接地用之半導體元件連接墊極7與接地用之外部連接墊極8，及電源用之半導體元件連接墊極7與電源用之外部連接墊極8分別連接之電流通路之電感係成為較小者，可對半導體元件S提供充分之電源。
於配線基板10之核芯基板1中，係於第1區域X與第2區域Y之間之第3區域Z內，設置虛擬的(dummy)貫通孔5D(第3貫通孔群)。虛擬的貫通孔5D 之排列密度(第3排列密度)以較第2區域Y內之貫通孔5S之排列密度更高，且與第1區域X內之貫通孔5G及5P之排列密度相同，或較其小者為佳。虛擬的貫通孔5D係沒有電性連接至通孔6之貫通孔。
第3區域Z內之貫通孔5之排列節距(pitch)係以相對於區域X內之貫通孔5G、5P之排列節距之1.6倍以下為佳。排列節距係第2圖所示之平面中縱向及橫向之貫通孔5之節距。
於核芯基板1中，係藉由於第1區域X與第2區域Y之間之第3區域Z內，將虛擬的貫通孔5D以高於排列在第2區域Y內之貫通孔5S之排列密度(第2排列密度)之排列密度(第3排列密度)設置，俾由貫通孔5之排列密度之差所引起之熱膨脹或熱收縮之變化及剛性之變化點之位置成為從對應於半導體元件連接墊極形成區域A之區域X離開者。
如上所述，藉由起因於貫通孔5之排列密度之差的熱膨脹或熱收縮之變化及剛性之變化點之位置，從對應於半導體元件連接墊極形成區域A之區域X分離，如第3圖所示，於透過焊料凸塊B將半導體元件S之電極T連接至半導體元件連接墊極7時，可使對半導體元件連接墊極形成區域A之影響變小，並使半導體元件連接墊極形成區域A中之翹曲為較小者。其結果，由於外周部之半導體元件連接墊極7及半導體元件S之電極T之間隔變窄之情事被減輕，焊料凸塊B不會被嚴重壓碎。若依據配線 積板，焊料凸塊間不會產生電性短路，而可使搭載之半導體元件S正常動作。
虛擬的貫通孔5D亦可電性獨立，亦可電性連接於接地電位或電源電位。貫通孔5之內部不限於以樹脂填充者，而亦可以藉鍍銅層填充。
1‧‧‧核芯基板
2‧‧‧增建絕緣層
3‧‧‧增建配線層
4‧‧‧核芯導體層
5‧‧‧貫通孔
5D‧‧‧虛擬的貫通孔
5S‧‧‧用於信號之貫通孔
6‧‧‧通孔
7‧‧‧半導體元件連接墊極
8‧‧‧外部連接墊極
9‧‧‧焊接遮罩層
10‧‧‧配線基板
A‧‧‧半導體元件連接墊極形成區域
B‧‧‧焊料凸塊
S‧‧‧半導體元件
T‧‧‧電極
X‧‧‧第1區域
Y‧‧‧第2區域
Z‧‧‧第3區域

Claims (6)

  1. 一種配線基板，係包括：具有多數個貫通孔之核芯基板；及，交互積層於前述核芯基板之上下面的增建絕緣層及增建配線層；於前述核芯基板之上面之中央部具有半導體元件連接墊極形成區域，該半導體元件連接墊極形成區域係由前述增建配線層所構成之多數個半導體元件連接墊極排列成格子狀而成者，於前述核芯基板中對向於前述半導體元件連接墊極形成區域之第1區域內，設第1貫通孔群以第1排列密度排列，且，位於前述核芯基板之外周部且從前述第1區域分離之第2區域內，設第2貫通孔群以較前述第1排列密度更低之第2排列密度排列而成，其中，於前述第1區域及第2區域之間之第3區域內，設第3貫通孔群以較前述第2排列密度更高之第3排列密度排列。
  2. 如申請專利範圍第1項所述之配線基板，其中，於上述核芯基板之下面之中央部配置有由上述增建配線層而成之外部連接墊極。
  3. 如申請專利範圍第1項所述之配線基板，其中，上述第3排列密度係與上述第1排列密度相同，或較上述第1排列密度更小。
  4. 如申請專利範圍第1項所述之配線基板，其中，第1貫通孔群包含接地用之貫通孔及電源用之貫通孔。
  5. 如申請專利範圍第1項所述之配線基板，其中，第2貫通孔群包含信號用之貫通孔。
  6. 如申請專利範圍第1項所述之配線基板，其中，第3貫通孔群係虛擬的貫通孔。
TW103110255A 2013-03-28 2014-03-19 配線基板 TWI573229B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013068185A JP6013960B2 (ja) 2013-03-28 2013-03-28 配線基板

Publications (2)

Publication Number Publication Date
TW201448131A true TW201448131A (zh) 2014-12-16
TWI573229B TWI573229B (zh) 2017-03-01

Family

ID=51619705

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110255A TWI573229B (zh) 2013-03-28 2014-03-19 配線基板

Country Status (4)

Country Link
US (1) US9277657B2 (zh)
JP (1) JP6013960B2 (zh)
KR (1) KR20140118908A (zh)
TW (1) TWI573229B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314172A (zh) * 2016-03-22 2019-02-05 金瑟姆股份有限公司 具有非均匀热传递特性的分布式热电材料

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6332680B2 (ja) * 2014-06-13 2018-05-30 新光電気工業株式会社 配線基板及びその製造方法
TWI526129B (zh) 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
KR102486558B1 (ko) 2015-06-24 2023-01-10 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지
JP2017017238A (ja) * 2015-07-03 2017-01-19 株式会社ジェイデバイス 半導体装置及びその製造方法
JP2017139433A (ja) 2016-02-05 2017-08-10 大日本印刷株式会社 貫通電極基板及びその製造方法
JP6669547B2 (ja) * 2016-03-23 2020-03-18 京セラ株式会社 配線基板
JP6263286B1 (ja) * 2017-01-13 2018-01-17 日本特殊陶業株式会社 スパークプラグの製造方法
JP2018061063A (ja) * 2018-01-05 2018-04-12 大日本印刷株式会社 貫通電極基板及びその製造方法
JP7017995B2 (ja) * 2018-07-26 2022-02-09 京セラ株式会社 配線基板
KR102262073B1 (ko) * 2018-07-26 2021-06-08 교세라 가부시키가이샤 배선 기판
CN115397110B (zh) * 2022-08-02 2023-06-09 中山芯承半导体有限公司 一种带台阶槽及埋入式线路的基板制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100947A (ja) * 1987-10-14 1989-04-19 Oki Electric Ind Co Ltd スルーホール構造
JP2001007155A (ja) 1999-06-21 2001-01-12 Sharp Corp フリップチップ接続構造体
EP1672970B1 (en) * 1999-10-26 2011-06-08 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layered printed circuit board
US6611055B1 (en) * 2000-11-15 2003-08-26 Skyworks Solutions, Inc. Leadless flip chip carrier design and structure
US6582979B2 (en) * 2000-11-15 2003-06-24 Skyworks Solutions, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
JP2002324952A (ja) * 2001-04-24 2002-11-08 Denso Corp プリント基板
WO2004091268A1 (ja) * 2003-04-07 2004-10-21 Ibiden Co., Ltd. 多層プリント配線板
KR101048638B1 (ko) * 2004-02-24 2011-07-12 이비덴 가부시키가이샤 반도체 탑재용 기판
JP4373841B2 (ja) * 2004-04-26 2009-11-25 京セラ株式会社 配線基板
JP4509972B2 (ja) * 2005-09-01 2010-07-21 日本特殊陶業株式会社 配線基板、埋め込み用セラミックチップ
KR101248738B1 (ko) * 2005-12-07 2013-03-28 엔지케이 스파크 플러그 캄파니 리미티드 유전체 구조체, 유전체 구조체의 제조방법 및 유전체구조체를 포함한 배선기판
JP4824397B2 (ja) * 2005-12-27 2011-11-30 イビデン株式会社 多層プリント配線板
JP4764731B2 (ja) * 2006-01-30 2011-09-07 富士通株式会社 多層構造のプリント配線基板
TWI416673B (zh) * 2007-03-30 2013-11-21 Sumitomo Bakelite Co 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板
JP5138277B2 (ja) * 2007-05-31 2013-02-06 京セラＳｌｃテクノロジー株式会社 配線基板およびその製造方法
JP2010010521A (ja) * 2008-06-30 2010-01-14 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP5461212B2 (ja) * 2010-01-29 2014-04-02 京セラＳｌｃテクノロジー株式会社 配線基板
US9049808B2 (en) * 2010-08-21 2015-06-02 Ibiden Co., Ltd. Printed wiring board and a method of manufacturing a printed wiring board
JP5855905B2 (ja) * 2010-12-16 2016-02-09 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5536682B2 (ja) * 2011-01-18 2014-07-02 日本特殊陶業株式会社 部品内蔵配線基板
JP5833398B2 (ja) * 2011-06-27 2015-12-16 新光電気工業株式会社 配線基板及びその製造方法、半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109314172A (zh) * 2016-03-22 2019-02-05 金瑟姆股份有限公司 具有非均匀热传递特性的分布式热电材料

Also Published As

Publication number Publication date
KR20140118908A (ko) 2014-10-08
US9277657B2 (en) 2016-03-01
JP2014192432A (ja) 2014-10-06
JP6013960B2 (ja) 2016-10-25
TWI573229B (zh) 2017-03-01
US20140291005A1 (en) 2014-10-02

Similar Documents

Publication Publication Date Title
TWI573229B (zh) 配線基板
JP2011249759A (ja) 電子素子内蔵印刷回路基板及びその製造方法
TWI618199B (zh) 佈線基板
JP2009147165A (ja) 半導体装置
US20150305155A1 (en) Wiring board
CN103811428A (zh) 用于具有保护环的倒装芯片衬底的方法和装置
JP5290215B2 (ja) 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP2013236039A (ja) 半導体装置
JP4550102B2 (ja) 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
TW201503777A (zh) 配線基板
JP2018082084A (ja) プリント配線板およびプリント配線板の製造方法
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
JP2006019504A (ja) 電子部品及び電子装置
JP2013211426A (ja) 部品内蔵配線板、及びその製造方法
JP2012033786A (ja) 配線基板
JP5959395B2 (ja) 配線基板
JP5761664B2 (ja) 配線基板
JP2016127134A (ja) 配線基板
JP6215784B2 (ja) 配線基板
JP5934057B2 (ja) プリント回路基板
JP2012199283A (ja) 半導体装置
JP2014110268A (ja) 配線基板
JP6470095B2 (ja) 配線基板
JP2014110266A (ja) 配線基板