KR101135858B1 - 전자 부품 - Google Patents

전자 부품 Download PDF

Info

Publication number
KR101135858B1
KR101135858B1 KR1020107002767A KR20107002767A KR101135858B1 KR 101135858 B1 KR101135858 B1 KR 101135858B1 KR 1020107002767 A KR1020107002767 A KR 1020107002767A KR 20107002767 A KR20107002767 A KR 20107002767A KR 101135858 B1 KR101135858 B1 KR 101135858B1
Authority
KR
South Korea
Prior art keywords
die bond
bond pad
die
conductive pattern
pad
Prior art date
Application number
KR1020107002767A
Other languages
English (en)
Other versions
KR20100031766A (ko
Inventor
카즈유키 오노
요시오 타나카
키요시 나카지마
나오토 쿠라타니
토모후미 마에카와
Original Assignee
오므론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오므론 가부시키가이샤 filed Critical 오므론 가부시키가이샤
Publication of KR20100031766A publication Critical patent/KR20100031766A/ko
Application granted granted Critical
Publication of KR101135858B1 publication Critical patent/KR101135858B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/032—Gluing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

기판(52)(프린트 기판)의 윗면에, 도전 패턴부 61b의 표면을 Au 도금 등의 무기 재료(61b)로 피복한 다이 본드용 패드(55)를 마련한다. 다이 본드용 패드(55)의 중앙부에는 솔더 레지스트(67)을 도포하고 있고, 다이 본드용 패드(55)의 외주부에는 무기 재료(61b)가 노출하고 있다. 반도체 소자(53)은, 다이 본드 수지에 의해 다이 본드용 패드의 위에 접착 고정되어 있다. 다이 본드용 패드(55)와 다른 인접하는 도전 패턴의 사이는 홈(60)에 의해 분리되어 있고, 도전 패턴을 덮는 솔더 레지스트(67)가 다이 본드용 패드(55)에 접촉하지 않도록 구성하고 있다.

Description

전자 부품{ELECTRONIC COMPONENT}
본 발명은 전자 부품에 관한 것이다. 구체적으로는, 센서 칩이나 전자 회로 등의 반도체 소자를 기판상에 실장된 전자 부품에 관한 것이다.
반도체 소자를 프린트 기판상에 실장하여 캡으로 덮은 전자 부품(마이크로폰 패키지)으로서는, 예를 들면 특허문헌1에 개시된 것이 있다. 특허문헌1에 개시된 전자 부품에서는, 도 1 내지 도 3의 각 형태에 도시하는 바와 같이, MEMS 기술을 이용하여 제작된 마이크로폰(11)은 하면 중앙부에 공동(12)을 갖고 있고, 에폭시 수지(13)를 이용하여 마이크로폰(11)의 하면을 프린트 기판(14)의 윗면에 다이 본드되어 있다. 이와 같이 하여 마이크로폰(11)을 프린트 기판(14)에 다이 본드할 때, 마이크로폰(11)으로 꽉 눌려진 에폭시 수지(13)가 공동내(12) 속으로 유입되면, 유입된 수지에 의해 공동(12) 내의 용적이 흐트러지거나, 에폭시 수지(13)가 유출됨으로써 마이크로폰(11)과 프린트 기판(14) 사이의 에폭시 수지(13)의 막두께가 흐트러지거나 하여, 마이크로폰(11)의 특성이 악영향을 받을 우려가 있다. 그 때문에, 특허문헌1에서는, 공동(12) 내에서 프린트 기판(14)의 윗면에 지지 링(15)을 마련함에 의해, 다이 본드용의 에폭시 수지(13)가 공동(12) 내로 유입되는 것을 방지하고, 마이크로폰(11)에의 악영향을 억제하고 있다.
구체적으로는, 도 1에 도시하는 바와 같은 형태에서는, 마이크로폰(11)의 하면 내주부를 지지 링(15)의 위에 겹치고, 마이크로폰(11)의 하면 외주부와 프린트 기판(14)의 사이를 에폭시 수지(13)에 의해 접착하고 있다. 따라서, 마이크로폰(11)을 에폭시 수지(13)에 의해 다이 본드할 때, 에폭시 수지(13)는 지지 링(15)에 의해 공동(12)의 내부로 유입되는 것이 저지된다.
그러나, 이 형태에서는, 마이크로폰(11)의 외측으로 유출되는 에폭시 수지(13)에 관해서는 전혀 고려되어 있지 않기 때문에, 외측으로 유출되는 에폭시 수지(13)를 억제할 수가 없다. 그 때문에, 에폭시 수지(13)를 가열 경화시키기까지의 사이에 에폭시 수지(13)가 외측으로 유출되고, 유출된 에폭시 수지(13)가 금속 캡(16)을 그라운드 전위에 접속하기 위한 접지 패턴(17)에까지 달하는 일이 있다. 금속 캡(16)은, 프린트 기판(14)과 함께 패러데이 케이지를 구성하여 외부의 고주파 노이즈를 차폐시키기 위해, 도전성 접착 수지로 접지 패턴(17)에 접착되는데, 금속 캡(16)을 접착하기 전에, 유출된 에폭시 수지(13)가 접지 패턴(17)의 표면에 비도전성의 피막을 형성하면, 그 개소에서는 금속 캡(16)과 접지 패턴(17)의 도통 불량을 일으키고, 고주파 노이즈의 차폐성을 저하시키는 문제가 있다.
이와 같은 이상을 회피하기 위해, 종래에는, 마이크로폰(11)을 다이 본드하는 영역과 접지 패턴(17)의 사이에 충분한 거리를 주도록 하고 있다. 그러나, 이 거리를 크게 하면, 결국 전자 부품의 설치면적(footprint)이 커지고, 전자 부품의 사이즈가 커져서 전자 부품의 소형화가 방해된다.
또한, 도 2에 도시하는 형태에서는, 마이크로폰(11)의 하면 전면을 에폭시 수지(13)에 의해 프린트 기판(14)에 접착시키고, 공동(12) 안에 지지 링(15)을 마련하여 유입되어 온 에폭시 수지(13)를 지지 링(15)으로 막아 멈추도록 하고 있다.
또한, 도 3에 도시하는 형태에서는, 지지 링(15)에 의한 에폭시 수지(13)의 막아 멈추는 효과를 높게 하기 위해, 도 2의 형태에서 지지 링(15)의 두께를 크게 하고 있다.
그러나, 도 2 및 도 3의 형태에서는, 에폭시 수지(13)의 도포량을 정확하게 관리하거나, 마이크로폰(11)의 가압력이 일정하게 되도록 관리하였다고 하여도, 도포된 에폭시 수지(13)를 경화시키기까지의 시간이나 외부 환경의 온도 등에 의해 마이크로폰(11)의 하면에서 유출되는 에폭시 수지(13)의 양이 변동하기 때문에, 마이크로폰(11)의 하면과 프린트 기판(14) 사이의 경화 후의 수지 두께의 편차가 커진다. 그 결과, 공동(12)의 용적이 변동하거나, 에폭시 수지(13)의 두께가 흐트러져서 그 탄성이 변화하거나 하여 마이크로폰(11)의 특성이 영향을 받는다는 문제가 있다.
이와 같은 이상을 억제하기 위해, 종래에는 조립 공정에서 외부 환경의 관리를 엄하게 하여, 또한 에폭시 수지(13)를 도포하고 나서 수지 베이크하기까지(온도를 가하여 에폭시 수지(13)를 경화시키는 공정)의 시간을 단축하는 등의 공정상의 관리를 엄격하게 실시하고 있다. 그러나, 조립 공정에서의 외부 환경의 관리를 엄하게 하기 위해서는, 고가의 환경 설비가 필요하게 되어 비용상 바람직하지 않다. 또한, 에폭시 수지(13)를 도포하고 나서 수지 베이크를 행하기까지의 시간을 단축하면, 전자 부품을 부지런하게 베이크 로(爐)에 투입하여야 하기 때문에, 인건비가 증가함과 함께 베이크 로의 온도 관리가 어려워지고, 이 점에서도 비용상 바람직하지 않다.
또한, 도 2의 형태에서는, 프린트 기판(14)의 도체 패턴으로 지지 링(15)을 형성하기 때문에, 마이크로폰(11)은 프린트 기판(14)의 도체 패턴이 제거된 영역에 에폭시 수지(13)로 고정된다. 프린트 기판(14)의 도체 패턴은, 금속 캡과 맞추어서 외부로부터의 고주파 노이즈를 차폐하는 작용을 하기 때문에, 도 2와 같은 형태에서는 마이크로폰(11)의 바로 아래에서의 고주파 노이즈의 차폐성이 악화하게 된다. 또한 동시에, 프린트 기판(14)의 도체 패턴은 전자 부품 전체의 강성에도 크게 기여하는 부재이기 때문에, 해당 영역에서 도체 패턴을 제거함에 의해 전자 부품의 강성이 열화되고, 그에 의해 전자 부품의 기능에도 악영향이 생길 가능성이 있다.
한편, 도 3의 형태에서는, 두께가 큰 지지 링(15)을 마련하기 위해서는, 프린트 기판(14)의 도체 패턴과는 별개의 부재를 추가하여 지지 링(15)을 형성하여야 하여, 고비용이 되는 불편한 점이 있다.
특허문헌1:미국특허제7,166,910호명세서
본 발명은, 상기한 바와 같은 기술적 과제를 감안하여 이루어진 것으로, 그 목적으로 하는 점은, 반도체 소자를 기판상에 고정하기 위한 다이 본드 수지가 다이 본드 영역에서부터 유출되는 것을 방지할 수 있고, 또한 반도체 소자의 특성을 안정화할 수 있는 전자 부품을 제공하는 것에 있다.
본 발명에 관한 전자 부품은, 기판의 윗면에, 표면의 적어도 외주부가 무기 재료에 의해 형성되고, 또한 해당 외주부의 무기 재료가 노출한 다이 본드용 패드를 마련하고, 해당 패드의 위에 다이 본드 수지에 의해 반도체 소자를 접착한 전자 부품으로서, 상기 다이 본드용 패드에 인접하는 도전 패턴과 상기 다이 본드용 패드의 사이를 공극에 의해 분리하고, 상기 도전 패턴을 덮는 피복부재가 상기 다이 본드용 패드에 접촉하지 않도록 한 것을 특징으로 하고 있다.
본 발명의 전자 부품에서는, 기판의 윗면에, 표면의 적어도 외주부가 무기 재료에 의해 형성되고, 또한 해당 외주부의 무기 재료가 노출한 다이 본드용 패드를 마련하고, 해당 패드의 위에 다이 본드 수지에 의해 반도체 소자를 접착하고 있기 때문에, 다이 본드 수지가 다이 본드용 패드의 단에서 무기 재료에 대해 큰 접촉각을 유지함에 의해, 다이 본드용 패드의 밖으로 유출되기 어려워진다. 또한, 다이 본드용 패드에 인접하는 도전 패턴과 다이 본드용 패드의 사이를 공극에 의해 분리하고, 상기 도전 패턴을 덮는 피복부재가 다이 본드용 패드에 접촉하지 않도록 하고 있기 때문에, 다이 본드 수지와 젖음성이 좋은 피복부재가 인접하는 도전 패턴에 도포되어 있는 경우에도, 다이 본드 수지가 피복부재에 접촉하는 일이 없고, 다이 본드 수지가 다이 본드용 패드의 밖으로 유출되기 어려워진다.
따라서, 도전성 캡을 접합시키기 위한 접지 전극이 다이 본드 수지로 덮이는 일이 없기 때문에, 도전성 캡의 접지 전극에의 접합이 불충분하게 되는 일이 없고, 고주파 노이즈의 차폐성이 저하되기 어려워진다. 또한, 다이 본드 수지가 밖으로 유출되기 어려워지기 때문에, 반도체 소자와 다이 본드용 패드 사이의 다이 본드 수지의 두께를 본드 수지의 도포량으로 제어할 수 있고, 반도체 소자와 다이 본드용 패드 사이의 다이 본드 수지의 두께가 흐트러지기 어려워진다. 또한, 반도체 소자의 아래에 다이 본드용 패드가 있기 때문에, 종래예와 같이 기판 내지 전자 부품의 강도가 저하될 우려가 없다.
본 발명에 관한 전자 부품의 어느 실시양태에서의 상기 무기 재료는, Cu 또는 Au 중 적어도 한쪽인 것을 특징으로 하고 있다. 무기 재료중에서도 Cu나 Au는 특히 다이 본드 수지와 젖음성이 좋지 않기 때문에, 무기 재료로서 Cu나 Au를 이용함에 의해 다이 본드 수지의 유출을 저지하는 효과를 높일 수 있다.
본 발명에 관한 전자 부품의 다른 실시양태는, 상기 기판이 프린트 기판이고, 상기 다이 본드용 패드의 주부(主部)가 프린트 기판의 도전 패턴과 동일 재료에 의해 형성되어 있는 것을 특징으로 하고 있다. 이러한 실시양태에 의하면, 프린트 기판의 도전 패턴을 이용하여 다이 본드용 패드를 제작할 수 있기 때문에, 전자 부품의 비용을 억제할 수 있다.
본 발명에 관한 전자 부품의 또 다른 실시양태는, 상기 다이 본드용 패드의 주부가 Cu에 의해 형성되어 있고, 그 표면의 적어도 외주부가 상기 무기 재료인 Au에 의해 형성되어 있는 것을 특징으로 하고 있다. 이러한 실시양태에서는, 다이 본드용 패드의 주부가 Cu에 의해 형성되어 있기 때문에, 프린트 기판의 도전 패턴을 이용하여 다이 본드용 패드를 제작할 수 있고, 전자 부품의 비용을 억제할 수 있다. 또한, 다이 본드용 패드의 표면 외주부를 Au로 형성하고 있기 때문에, 다이 본드 수지의 젖음성을 나쁘게 함으로써 다이 본드 수지의 유출을 저지하는 효과를 높일 수 있다.
본 발명에 관한 전자 부품의 또 다른 실시양태는, 상기 다이 본드용 패드의 표면에서, 그 외주부를 제외한 영역에 피복부재가 도포되어 있는 것을 특징으로 하고 있다. 다이 본드 수지는 무기 재료보다도 피복부재에 대해 접착 강도가 높아지기 때문에, 다이 본드용 패드의 외주부를 제외한 영역에 피복부재를 도포함에 의해, 반도체 소자의 접착 강도를 높게 할 수 있다.
또한, 본 발명에서의 상기 과제를 해결하기 위한 수단은, 이상 설명한 구성 요소를 적절히 조합한 특징을 갖는 것이고, 본 발명은 이러한 구성 요소의 조합에 의한 많은 변화를 가능하게 하는 것이다.
도 1은, 특허문헌1에 개시된 전자 부품의 한 형태를 도시하는 단면도.
도 2는, 특허문헌1에 개시된 전자 부품의 다른 형태를 도시하는 단면도.
도 3은, 특허문헌1에 개시된 전자 부품의 또다른 형태를 도시하는 단면도.
도 4는, 본 발명의 실시형태1에 의한 전자 부품의 구조를 도시하는 단면도.
도 5는, 도 4의 X부 확대도.
도 6은, 전자 부품의 기판을 도시하는 상면도.
도 7은, 다이 본드용 패드의 연에 무기 재료를 형성하고 있는 경우의, 다이 본드용 패드에 도포된 다이 본드 수지의 상태를 도시하는 개략 단면도.
도 8은, 다이 본드용 패드의 전면을 솔더 레지스트로 덮은 경우의, 다이 본드용 패드에 도포된 다이 본드 수지의 상태를 도시하는 개략 단면도.
도 9는, 반도체 소자를 다이 본드용 패드에 접착하는 다이 본드 수지의 다른 젖음 상태를 도시한 개략도.
도 10은, 인접하는 도전 패턴에 도포되어 있는 솔더 레지스트가 다이 본드용 패드의 가장자리(緣)에 달하여 있는, 다이 본드용 패드에 도포된 다이 본드 수지의 상태를 도시하는 개략 단면도.
도 11(a) 내지 (c)는, 반도체 소자를 다이 본드용 패드에 접착할 때에, 다이 본드 수지가 다이 본드용 패드에 퍼지는 양상을 설명하는 설명도.
도 12는, 실시형태1의 변형례를 도시하는 단면도.
이하, 첨부 도면을 참조하면서 본 발명의 알맞은 실시형태를 설명한다.
(제 1의 실시형태)
도 4는 본 발명의 실시형태1에 의한 전자 부품의 구조를 도시하는 단면도, 도 5는 도 4의 X부 확대도이다. 또한, 도 6은 기판의 상면도이다. 여기에 도시하는 전자 부품(51)은, 기판(52)의 윗면에 반도체 소자(53)를 실장하고, 기판(52)과 도전성 캡(54)으로 이루어지는 패키지(패러데이 케이지) 내에 반도체 소자(53)를 넣은 것이다.
기판(52)은 프린트 기판에 의해 구성되어 있고, 도 6에 도시하는 바와 같이, 기판(52)의 윗면에는, 기판 코어재(52a)의 윗면에 붙여진 Cu 등의 금속 박막을 패터닝한 도전 패턴에 의해, 다이 본드용 패드(55), 와이어 본딩용의 패드(56), 접지 전극(57) 등이 형성되어 있다. 접지 전극(57)은, 기판(52)의 외주부에서, 다이 본드용 패드(55)나 패드(56)를 둘러싸도록 형성되어 있고, 패드(56)는 다이 본드용 패드(55)의 부근에 배치되어 있다.
또한, 반도체 소자(53)로서는, 후술하는 바와 같이 하면 중앙부에 공동을 갖고 있고 하면이 각환형상(角環狀)이 된 것을 상정하고 있기 때문에, 다이 본드용 패드(55)도 그에 맞추어서 각환형상으로 형성되어 있다. 접지 전극(57)보다도 내측의 영역 중, 다이 본드용 패드(55)나 패드(56)가 없는 영역에는, 도전 패턴에 의해 표면측 접지 패턴(58, 59)이 형성되어 있다. 특히, 다이 본드용 패드(55)의 내측에는, 사각형의 표면측 접지 패턴(58)을 마련하고 있다.
다이 본드용 패드(55), 패드(56), 접지 전극(57), 표면측 접지 패턴(58, 59)은, 홈(60)(공극)에 의해 서로 분리되어 있다. 여기서, 홈(60)이란, 도전 패턴끼리가 분리하여 있고 바닥면에 기판 코어재(52a)가 노출한 영역을 말한다. 홈(60)은 금속 박막을 에칭함에 의해 형성되어 있고, 그 폭은 0.10㎜ 정도로 되어 있다. 단, 표면측 접지 패턴(59)은, 접지 전극(57)에 연결되어 있거나, 일체가 되어 있어도 무방하다.
또한, 다이 본드용 패드(55)의 윗면의 외주부 및 내주부를 제외한 영역은, 도체 패턴의 표면을 보호하기 위한 솔더 레지스트(67)에 의해 덮여 있다. 표면측 접지 패턴(58, 59)의 윗면 전체도 솔더 레지스트(67)에 의해 덮여 있다. 이 솔더 레지스트(67)는, 용융 상태의 솔더 레지스트를 스크린 인쇄함에 의해 기판(52)의 표면에 균일한 두께로 도포한 후, 가열함에 의해 경화시키고 있다. 또한, 이 실시형태에서는 피복부재로서 솔더 레지스트를 이용하고 있지만, 이 이외에도 실크 패턴 등을 이용하여도 좋다.
또한, 도 4에 도시하는 바와 같이, 도전 패턴중 솔더 레지스트(67)로부터 노출하여 있는 영역, 즉 접지 전극(57), 패드(56), 다이 본드용 패드(55)의 내주부 및 외주부에는, 다이 본드 수지에 대해 젖음성이 나쁜 무기 재료(61b)(예를 들면, Au 도금 등)에 의한 피복이 시행되어 있다.
따라서, 다이 본드용 패드(55)는, 도전 패턴으로 형성된 도전 패턴부(61a)의 표면 외주부 및 내주부에 Au 도금 등의 무기 재료(61b)를 성막하여 형성되어 있다. 즉, 다이 본드용 패드(55)는 도전 패턴부(61a)와 무기 재료(61b)로 이루어지고, 도전 패턴부(61a)(도전 패턴의 일부)가 다이 본드용 패드(55)의 주부가 되어 있다. 그리고, 다이 본드용 패드(55)의 표면의 외주부 및 내주부를 제외한 영역에는, 솔더 레지스트(67)가 도포되어 있다. 또한, 다이 본드용 패드(55)의 내주 및 외주는 홈(60)에 의해 둘러싸여 있고, 근접하는 도전 패턴, 즉 표면측 접지 패턴(58, 59, 56)과 구조적으로 분리되어 있다. 인접하는 도전 패턴에 도포되어 있는 솔더 레지스트(67), 즉 표면측 접지 패턴(58, 59)에 도포된 솔더 레지스트(67)는 다이 본드용 패드(55)에 접촉하지 않도록 되어 있고, 바람직하게는 홈(60) 내에 솔더 레지스트(67)가 들어가지 않도록 하고 있다.
기판(52)의 하면에는, 기판 코어재(52a)의 하면에 붙여진 Cu 등의 금속 박막을 패터닝한 도전 패턴에 의해, 인출 전극(62)과 이면측 접지 패턴(63)이 형성되어 있다. 이면측 접지 패턴(63)은 인출 전극(62)이 없는 영역의 거의 전체를 덮고 있고, 인출 전극(62)과 이면측 접지 패턴(63)은 홈(64)에 의해 서로 분리되어 있다. 인출 전극(62)이나 이면측 접지 패턴(63)은, 전자 부품(51)을 실장하기 위한 기판(예를 들면 휴대 전화용의 머더 보드)에 솔더 실장하기 위한 패턴이다.
기판 코어재(52a)에는 표리에 관통하도록 스루홀이 마련되어 있고, 패드(56)는 스루홀(65)에 의해 인출 전극(62)에 전기적으로 접속되어 있고, 다이 본드용 패드(55)나 표면측 접지 패턴(58), 접지 전극(57)은 스루홀(66)에 의해 이면측 접지 패턴(63)에 접속되어 있다.
반도체 소자(53)은, 각종 센싱용의 센서 칩(예를 들면, 음향 센서, 가속도 센서, 압력 센서 등), LSI, ASIC 등의 소자이지만, 이 실시형태에서는 음향 진동을 검지하는 음향 센서(또는, 음향 진동을 전기 에너지로 변환하는 트랜스듀서)로 하고 있다. 이 반도체 소자(53)인 음향 센서는, 음향 진동을 감지하는 박막(다이어프램)이 중앙부에 형성되고, 박막의 하면측에 공동(53a)이 형성되어 있고, 음향 진동에 의한 박막의 변위를 정전 방식 등으로 검출하는 것이다.
반도체 소자(53)의 하면은 공동(53a)를 둘러싸고 각환형상이 되어 있고, 다이 본드 수지(68)에 의해 다이 본드용 패드(55)의 위에 접착 고정되어 있다. 다이 본드 수지(68)로서는 유연성을 갖는 실리콘 등의 접착 수지가 사용되고 있고, 전사 핀(스탬퍼)에 도포된 다이 본드 수지(68)를 다이 본드용 패드(55)의 위에 전사시킨 후, 그 위에 반도체 소자(53)를 싣고 균등한 힘으로 가압하고, 다이 본드 수지(68)를 가열 경화시켜서 반도체 소자(53)를 고정한다. 다이 본드 수지(68)는, 반도체 소자(53)를 고정하는 외에, 외부 환경으로부터의 여분의 힘을 차단하는 작용도 하고 있다. 반도체 소자(53)의 단자와 패드(56)는 본딩 와이어(69)에 의해 결선되어 있고, 따라서 반도체 소자(53)의 단자는 하면의 인출 전극(62)에 도통하고 있다. 또한, 표면측 접지 패턴(58)은 공동(53a)의 하면 개구 부분에 위치하고 있다.
또한, 기판(52)의 윗면에는, 복수개의 반도체 소자가 실장되어 있어도 좋고, 또다른 전기 전자 부품도 실장되어 있어도 좋다. 또한, 금속 박막의 패턴은, 실장되는 반도체 소자나 전기 전자 부품 등의 형태에 응하여 적절히 자유롭게 설계할 수 있다.
도전성 캡(54)은, 비저항의 작은 금속재료에 의해 캡형상으로 형성되어 있고, 하면에는 반도체 소자(53) 등을 수용하기 위한 공간이 형성되어 있다. 도전성 캡(54)의 하단부 전둘레에는 거의 수평으로 늘어난 플랜지(70)가 형성되어 있다.
도전성 캡(54)은 반도체 소자(53) 등을 덮도록 하여 기판(52)의 위에 재치되고, 플랜지(70) 하면이 도전성 접합 부재(71)에 의해 접지 전극(57)에 접합 고정됨과 함께, 도전성 접합 부재(71)의 도전성에 의해 접지 전극(57)에 전기적으로 접속되어 있다. 따라서, 도전성 캡(54)은, 하면의 이면측 접지 패턴(63)과 동전위(그라운드 전위)가 된다. 도전성 접합 부재(71)로서는, 도전성 에폭시 수지(예를 들면, 은 필러를 함유한 에폭시 수지)나 솔더 등의 재료를 이용한다.
또한, 실장되는 반도체 소자(53)가 음향 센서인 경우에는, 도전성 캡(54)의 정부(頂部) 등에 음향 진동을 통과시키기 위한 구멍(도시 생략)이 뚫려 있어도 좋다. 또한, 도전성 캡(54)과 기판(52)으로 이루어지는 패키지는, 수용하는 반도체 소자(53)의 종류에 응하여 밀폐 구조로 되어 있어도 좋다. 예를 들면, 외부로부터의 먼지, 광 등을 차단하면 좋은 경우에는, 패키지로 반도체 소자(53) 등을 덮고 있으면 좋고, 반드시 기밀성까지 요구되지 않지만, 내습성, 내약품성을 필요로 하는 경우에는, 패키지는 기밀성을 주는 것이 바람직하다.
그러나, 이 전자 부품(51)에 의하면, 그라운드에 접속되는 도전성 캡(54)과 그라운드에 접속되는 이면측 접지 패턴(63)이나 표면측 접지 패턴(58, 59)을 갖는 기판(52)에 의해 패러데이 케이지가 구성되기 때문에, 반도체 소자(53)를 외부의 고주파 노이즈로부터 차단할 수 있고, 반도체 소자(53)의 외부 노이즈에 의한 영향을 저감할 수 있다.
또한, 기판(52)의 표리면의 모두 거의 전면을 도전 패턴에 의해 덮고 있기 때문에, 온도 변화 등에 의한 기판(52)의 휘어짐을 막을 수 있다.
또한, 다이 본드용 패드(55)에서는, 그 외주부 및 내주부를 제외한 영역에 솔더 레지스트(67)를 도포하고 있다. 실리콘 등의 다이 본드 수지(68)는, Cu의 도전 패턴부(61a)나 Au 도금의 무기 재료(61b)에 대한 것보다도, 솔더 레지스트(67)에 대한 접착 강도의 쪽이 높기 때문에, 다이 본드용 패드(55)의 일부에 솔더 레지스트(67)를 도포하여 둠에 의해, 다이 본드 수지(68)에 의한 반도체 소자(53)의 접착 강도를 높게 할 수 있다.
또한, 다이 본드용 패드(55)의 외주부 및 내주부는, Au 도금 등의 무기 재료(61b)에 의해 형성하고 있기 때문에, 다이 본드 수지(68)가 다이 본드용 패드(55)의 내측이나 외측으로 유출되는 것을 막을 수 있다. 이 이유를 도 7 내지 도 11에 의해 설명한다.
다이 본드 수지(68)로서는 외부로부터의 충격 등의 특성 변동 요인을 완화시키기 위해 유연한 수지가 사용되고 있고, 특히 실리콘 등이 사용되고 있고, 이것은 유동하기 쉽다. 이 실리콘 등의 수지는, 같은 유기 재료인 솔더 레지스트에 대해서는 젖음성이 좋고, 접촉각이 작아진다. 게다가, 솔더 레지스트는 단면이 직각이 되기 어렵고 곡면을 띠기 쉽다. 그 때문에, 도 8에 도시하는 바와 같이, 다이 본드용 패드(55)의 전면을 솔더 레지스트(67)로 덮고 있는 경우에는, 다이 본드 수지(68)를 도포한 때의 접촉각(θ)이 작아지고, 그 결과 도포된 다이 본드 수지(68)가 다이 본드용 패드(55)로부터 외측 또는 내측으로 유출되기 쉬워지고, 일단 다이 본드 수지(68)가 유출되면 시간과 함께 유출량이 증가한다.
이에 대해, 실리콘 등의 수지는, Au나 Cu 등의 무기 재료에 대해서는 젖음성이 나쁘고, 접촉각이 커진다. 게다가, 솔더 레지스트에 비교하면 단면이 직각이 되기 쉽다. 그 때문에, 도 7에 도시하는 본 실시형태와 같이, 다이 본드용 패드(55)의 가장자리가 무기 재료(61b)로 되어 있는 경우에는, 다이 본드 수지(68)를 도포한 때의 접촉각(θ)이 커지고, 다이 본드용 패드(55)의 가장자리에서 다이 본드 수지(68)가 구면 형상이 되기 때문에, 도포된 다이 본드 수지(68)가 다이 본드용 패드(55)로부터 외측 또는 내측으로 유출되기 어렵게 된다.
단, 다이 본드 수지(68)의 젖음성이 나쁘고, 다이 본드용 패드(55)의 가장자리에서의 접촉각(θ)이 큰 경우에도, 다이 본드 수지(68)가 도 7과 같이 구면형상(볼록곡면)이 되지 않고, 도 9에 도시하는 바와 같이, 다이 본드 수지(68)가 다이 본드용 패드(55)의 가장자리에서 오목한 곡면이 되는 경우도 있다. 도 9와 같은 젖음 상태는, 다이 본드 수지(68)의 반도체 소자(53)에 대한 젖음성이, 무기 재료(61b)에 대한 젖음성보다도 좋은 경우에 일어나기 쉽다.
또한, 도 10에 도시하는 바와 같이, 인접하는 도전 패턴(표면측 접지 패턴(58), 59)에 도포된 솔더 레지스트(67)가 다이 본드용 패드(55)의 단면까지 달하고 있으면, 다이 본드 수지(68)가 다이 본드용 패드(55)의 단에서 솔더 레지스트(67)에 접하여진 때에 다이 본드 수지(68)가 다이 본드용 패드(55)로부터 유출되기 쉬워진다.
이에 대해, 도 7에 도시하는 본 실시형태와 같이, 인접하는 도전 패턴과 다이 본드용 패드(55)의 사이에 홈(60)을 형성하고, 인접하는 도전 패턴에 도포된 솔더 레지스트(67)가 다이 본드용 패드(55)에 접하여지지 않도록 하고 있으면, 상기한 바와 같은 이유에 의해 다이 본드 수지(68)가 다이 본드용 패드(55)로부터 외측 또는 내측으로 유출되기 어렵게 된다.
이렇게 하여 다이 본드 수지(68)가 다이 본드용 패드(55)로부터 유출되는 것을 저지하면, 유출된 다이 본드 수지(68)가 접지 전극(57)의 일부를 덮어서 도전성 캡(54)의 접지 전극(57)에의 접합을 방해하고, 고주파 노이즈의 차폐성을 저하시키는 현상을 방지할 수 있다.
또한, 다이 본드용 패드(55)로부터 다이 본드 수지(68)가 유출되면, 유출량의 증가에 수반하여 반도체 소자(53)와 다이 본드용 패드(55) 사이의 다이 본드 수지(68)의 두께가 얇아지지만, 본 실시형태에 의하면 다이 본드 수지(68)의 유출을 방지할 수 있기 때문에, 다이 본드 수지(68)의 도포량을 관리함으로써 다이 본드 수지(68)의 두께의 편차를 작게 할 수 있다. 그 결과, 반도체 소자(53)의 접합 강도를 균일화할 수 있고, 공동(53a)의 용적이 균일하게 되고, 또한 다이 본드 수지(68)의 탄성이 균일하게 되고, 전자 부품(51)의 품질이 안정된다.
또한, 본 실시형태에 의하면, 다이 본드 수지(68)의 유출을 방지할 수 있기 때문에, 반도체 소자(53)의 하면에서의 다이 본드 수지(68)의 두께를 크게 할 수 있다. 도 11(a) 내지 (c)는, 이 이유를 설명하는 도면이다. 도 11(a)은, 하면에 다이 본드 수지(68)가 전사된 반도체 소자(53)를 다이 본드용 패드(55)에 꽉 누른 양상을 도시한다. 이 때, 다이 본드 수지(68)는, 반도체 소자(53)에 가하여진 가압력과 반도체 소자(53)의 자중에 의해 가압되고, 도 11(b)에 도시하는 바와 같이, 반도체 소자(53)와 다이 본드용 패드(55) 사이의 간극으로부터 밖에 압출되고, 반도체 소자(53)의 하면에서의 두께가 점차로 얇아진다.
그러나, 본 실시형태의 전자 부품(51)에서는, 유출된 다이 본드 수지(68)가 도 11(c)와 같이 다이 본드용 패드(55)의 단에 달하면, 다이 본드 수지(68)는 다이 본드용 패드(55)(무기 재료(61b))의 단에서 제지당하기 때문에, 반도체 소자(53)의 하면에서의 유출이 멈춘다. 그 결과, 반도체 소자(53)의 하면부터의 유출이 억제되어 갈 곳을 잃은 다이 본드 수지(68)는, 반도체 소자(53)의 하면에 쌓이기 때문에, 다이 본드용 패드(55)의 단까지 솔더 레지스트(67)로 덮은 경우와 비교하여 반도체 소자(53)의 하면에서의 다이 본드 수지(68)의 두께가 커진다.
다이 본드용 패드(55)의 단을 무기 재료(61b)로 형성하면, 이와 같이 하여 다이 본드 수지(68)의 두께 편차를 작게 할 수 있는 효과에 더하여, 반도체 소자(53)의 아래의 다이 본드 수지(68)의 두께를 크게 할 수 있는 효과가 더해진다. 그 결과, 다이 본드 수지(68)로 여분의 외력을 차단하는 효과가 더욱 증강되게 된다.
또한, 다이 본드용 패드(55)의 하면에 도전 패턴(도전 패턴부(61a), 표면측 접지 패턴(58))이 남아 있기 때문에, 종래예와 같이 기판(52)의 강도가 저하되거나, 전자 부품(51)의 비용 증가가 요인이 되거나 하는 일도 없다.
(제 1의 실시형태의 변형례)
도 12는 본 발명의 실시형태1에 의한 전자 부품의 변형례를 도시하는 단면도이고, 도 5에 대응하는 부분의 단면을 도시하고 있다. 이 변형례에서는, 다이 본드용 패드(55)의 위에 솔더 레지스트(67)를 마련하고 있지 않다. 즉, 도전 패턴부(61a)의 윗면 전체를 Au 도금 등의 무기 재료(61b)로 덮고, 이 위에 다이 본드 수지(68)에 의해 반도체 소자(53)의 하면을 접합 고정한 것이다. 이와 같은 구조라도, 다이 본드 때에 다이 본드 수지(68)가 다이 본드용 패드(55)의 내주측으로도 외주측으로도 유출될 우려가 없다. 또한, 다이 본드 수지(68)가 유출될 우려가 없기 때문에, 반도체 소자(53)의 하면과 다이 본드용 패드(55) 사이의 다이 본드 수지(68)의 두께의 편차를 작게 할 수 있고, 전자 부품의 특성을 안정시킬 수 있다.
또한, 다른 변형례로서는, 솔더 레지스트(67)로부터 노출하고 있는 다이 본드용 패드(55)의 외주부 및 내주부에 Au 도금에 의한 무기 재료(61b)를 마련하지 않고, Cu의 도전 패턴부(61a)가 노출한 채가 되어 있어도 좋다. Cu도 솔더 레지스트(67)에 비하면, 다이 본드 수지(68)와의 젖음성이 나쁘고, 다이 본드 수지(68)의 접촉각을 크게 할 수 있기 때문이다.
또다른 변형례로서는, 하면 중앙부에 공동부를 갖지 않는 반도체 소자(53)를 실장한 경우에는, 다이 본드용 패드(55)도 그에 맞추어서 사각형 모양으로 하면 좋다. 또한, 도전 패턴부(61a)가 Cu 이외의 재료인 경우에는, 그 외주부나 내주부에 Au 도금이나 Cu 도금을 시행하여도 좋다.
51 : 전자 부품 52 : 기판
52a : 기판 코어재 53 : 반도체 소자
53a : 동 55 : 다이 본드용 패드
56 : 패드 57 : 접지 전극
58, 59 : 표면측 접지 패턴 60 : 홈
61a : 도전 패턴부 61b : 무기 재료
65 : 루홀 66 : 스루홀
67 : 솔더 레지스트 68 : 다이 본드 수지
69 : 본딩 와이어

Claims (5)

  1. 삭제
  2. 삭제
  3. 기판의 윗면에, 표면의 적어도 외주부가 무기 재료에 의해 형성되고, 또한 상기 외주부의 상기 무기 재료가 노출된 다이 본드용 패드를 마련하고, 상기 다이 본드용 패드의 위에 다이 본드 수지에 의해 반도체 소자를 접착한 전자 부품으로서,
    상기 외주부는 각환형상(角環狀)의 상기 다이 본드용 패드의 외주에 위치하고 도전 패턴부가 솔더 레지스트로 덮여 있지 않은 부분이고,
    상기 다이 본드용 패드에 인접하는 도전 패턴과 상기 다이 본드용 패드의 사이를 공극에 의해 분리하고, 상기 도전 패턴을 덮는 피복 부재가 상기 다이 본드용 패드에 접촉하지 않도록 하고,
    상기 기판이 프린트 기판이고, 상기 다이 본드용 패드의 상기 도전 패턴부가 상기 프린트 기판의 도전 패턴과 동일 재료에 의해 형성되어 있는 것을 특징으로 하는 전자 부품.
  4. 기판의 윗면에, 표면의 적어도 외주부가 무기 재료에 의해 형성되고, 또한 상기 외주부의 상기 무기 재료가 노출된 다이 본드용 패드를 마련하고, 상기 다이 본드용 패드의 위에 다이 본드 수지에 의해 반도체 소자를 접착한 전자 부품으로서,
    상기 외주부는 각환형상(角環狀)의 상기 다이 본드용 패드의 외주에 위치하고 도전 패턴부가 솔더 레지스트로 덮여 있지 않은 부분이고,
    상기 다이 본드용 패드에 인접하는 도전 패턴과 상기 다이 본드용 패드의 사이를 공극에 의해 분리하고, 상기 도전 패턴을 덮는 피복 부재가 상기 다이 본드용 패드에 접촉하지 않도록 하고,
    상기 다이 본드용 패드의 상기 도전 패턴부가 Cu에 의해 형성되어 있고, 그 표면의 적어도 상기 외주부가 무기 재료인 Au에 의해 형성되어 있는 것을 특징으로 하는 전자 부품.
  5. 기판의 윗면에, 표면의 적어도 외주부가 무기 재료에 의해 형성되고, 또한 상기 외주부의 상기 무기 재료가 노출된 다이 본드용 패드를 마련하고, 상기 다이 본드용 패드의 위에 다이 본드 수지에 의해 반도체 소자를 접착한 전자 부품으로서,
    상기 외주부는 각환형상(角環狀)의 상기 다이 본드용 패드의 외주에 위치하고 도전 패턴부가 솔더 레지스트로 덮여 있지 않은 부분이고,
    상기 다이 본드용 패드에 인접하는 도전 패턴과 상기 다이 본드용 패드의 사이를 공극에 의해 분리하고, 상기 도전 패턴을 덮는 피복 부재가 상기 다이 본드용 패드에 접촉하지 않도록 하고,
    상기 다이 본드용 패드의 표면에 있어서, 그 외주부를 제외한 영역에 피복 부재가 도포되어 있는 것을 특징으로 하는 전자 부품.
KR1020107002767A 2008-07-02 2009-02-17 전자 부품 KR101135858B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2008-173126 2008-07-02
JP2008173126A JP5320863B2 (ja) 2008-07-02 2008-07-02 電子部品
PCT/JP2009/000637 WO2010001504A1 (ja) 2008-07-02 2009-02-17 電子部品

Publications (2)

Publication Number Publication Date
KR20100031766A KR20100031766A (ko) 2010-03-24
KR101135858B1 true KR101135858B1 (ko) 2012-04-16

Family

ID=41465614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107002767A KR101135858B1 (ko) 2008-07-02 2009-02-17 전자 부품

Country Status (6)

Country Link
US (1) US8338950B2 (ko)
EP (1) EP2187436B1 (ko)
JP (1) JP5320863B2 (ko)
KR (1) KR101135858B1 (ko)
CN (1) CN101785099B (ko)
WO (1) WO2010001504A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9162303B2 (en) * 2011-07-21 2015-10-20 Blackberry Limited Grooved circuit board accommodating mixed-size components
JP5917613B2 (ja) * 2014-07-01 2016-05-18 株式会社フジクラ 接着方法、及び構造物の製造方法
JP6559236B2 (ja) * 2015-06-10 2019-08-14 三菱電機株式会社 半導体装置およびその製造方法
US9793231B2 (en) * 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
US9870967B2 (en) * 2016-03-10 2018-01-16 Analog Devices, Inc. Plurality of seals for integrated device package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147266A (ja) * 2006-12-07 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0875580A (ja) * 1994-09-06 1996-03-22 Mitsubishi Electric Corp 半導体圧力センサ
JP3694796B2 (ja) * 1994-12-12 2005-09-14 イビデン株式会社 プリント配線板及びその製造方法
JP3432982B2 (ja) * 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
JPH09262915A (ja) 1996-03-29 1997-10-07 Mitsubishi Heavy Ind Ltd シングルフェーサ用段ロール及びその製造方法
JP3417247B2 (ja) * 1996-05-28 2003-06-16 株式会社デンソー 樹脂封止型電子装置の製造方法
JP3443406B2 (ja) * 1997-02-10 2003-09-02 松下電器産業株式会社 樹脂封止型半導体装置
US6291274B1 (en) * 1997-02-10 2001-09-18 Matsushita Electric Industrial Co., Ltd. Resin molded semiconductor device and method for manufacturing the same
US5907189A (en) * 1997-05-29 1999-05-25 Lsi Logic Corporation Conformal diamond coating for thermal improvement of electronic packages
US7166910B2 (en) 2000-11-28 2007-01-23 Knowles Electronics Llc Miniature silicon condenser microphone
DE102005008512B4 (de) * 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
JP2008109649A (ja) * 2006-09-27 2008-05-08 Yamaha Corp マイクロフォンパッケージ
JP4343943B2 (ja) * 2006-11-24 2009-10-14 日東電工株式会社 半導体装置製造用の耐熱性粘着テープ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008147266A (ja) * 2006-12-07 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20100031766A (ko) 2010-03-24
US20120139111A1 (en) 2012-06-07
JP5320863B2 (ja) 2013-10-23
CN101785099B (zh) 2011-09-28
EP2187436A1 (en) 2010-05-19
EP2187436B1 (en) 2017-02-01
CN101785099A (zh) 2010-07-21
US8338950B2 (en) 2012-12-25
JP2010016077A (ja) 2010-01-21
EP2187436A4 (en) 2013-11-20
WO2010001504A1 (ja) 2010-01-07

Similar Documents

Publication Publication Date Title
JP5277755B2 (ja) 電子部品
US9613877B2 (en) Semiconductor packages and methods for forming semiconductor package
US20090230487A1 (en) Semiconductor device, semiconductor device manufacturing method and lid frame
US9585287B2 (en) Electronic component, electronic apparatus, and method for manufacturing the electronic component
JP4534927B2 (ja) 半導体装置
US20110115036A1 (en) Device packages and methods of fabricating the same
KR101135858B1 (ko) 전자 부품
KR20080057174A (ko) 전자 부품 내장 기판 및 전자 부품 내장 기판의 제조 방법
KR101166654B1 (ko) 반도체 장치
US8274797B2 (en) Electronic component
US7768140B2 (en) Semiconductor device
JP2012089898A (ja) 半田ボール及び半導体パッケージ
JP5230578B2 (ja) 電子部品搭載用基板
US20050006793A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
KR20170085676A (ko) 반도체 패키지
KR20080074656A (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 8