WO2010001504A1 - 電子部品 - Google Patents

電子部品 Download PDF

Info

Publication number
WO2010001504A1
WO2010001504A1 PCT/JP2009/000637 JP2009000637W WO2010001504A1 WO 2010001504 A1 WO2010001504 A1 WO 2010001504A1 JP 2009000637 W JP2009000637 W JP 2009000637W WO 2010001504 A1 WO2010001504 A1 WO 2010001504A1
Authority
WO
WIPO (PCT)
Prior art keywords
die bond
pad
die
resin
electronic component
Prior art date
Application number
PCT/JP2009/000637
Other languages
English (en)
French (fr)
Inventor
大野和幸
田中祥雄
中島清
鞍谷直人
前川智史
Original Assignee
オムロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オムロン株式会社 filed Critical オムロン株式会社
Priority to KR1020107002767A priority Critical patent/KR101135858B1/ko
Priority to EP09773082.4A priority patent/EP2187436B1/en
Priority to US12/674,701 priority patent/US8338950B2/en
Priority to CN200980100229XA priority patent/CN101785099B/zh
Publication of WO2010001504A1 publication Critical patent/WO2010001504A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0109—Bonding an individual cap on the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/032—Gluing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to an electronic component. Specifically, the present invention relates to an electronic component in which a semiconductor element such as a sensor chip or an electronic circuit is mounted on a substrate.
  • Patent Document 1 As an electronic component (microphone package) in which a semiconductor element is mounted on a printed circuit board and covered with a cap, there is one disclosed in Patent Document 1, for example.
  • the microphone 11 manufactured using the MEMS technology has a cavity 12 in the center of the lower surface, and an epoxy resin 13. Is used to die-bond the lower surface of the microphone 11 to the upper surface of the printed circuit board 14.
  • the epoxy resin 13 pressed by the microphone 11 flows into the cavity 12, the volume of the cavity 12 varies due to the resin that flows in, or the epoxy resin 13.
  • the film thickness of the epoxy resin 13 between the microphone 11 and the printed circuit board 14 may vary, and the characteristics of the microphone 11 may be adversely affected. Therefore, in Patent Document 1, by providing the holding ring 15 on the upper surface of the printed circuit board 14 in the cavity 12, the epoxy resin 13 for die bonding is prevented from flowing into the cavity 12, and the adverse effect on the microphone 11 is suppressed. ing.
  • the inner peripheral portion of the lower surface of the microphone 11 is overlapped on the holding ring 15, and the lower peripheral portion of the microphone 11 and the printed board 14 are bonded by the epoxy resin 13. ing. Therefore, when the microphone 11 is die-bonded with the epoxy resin 13, the epoxy resin 13 is prevented from flowing into the cavity 12 by the holding ring 15.
  • the epoxy resin 13 may flow outward until the epoxy resin 13 is heated and cured, and the epoxy resin 13 that has flowed out may reach the ground pattern 17 for connecting the metal cap 16 to the ground potential.
  • the metal cap 16 is bonded to the ground pattern 17 with a conductive adhesive resin in order to form a Faraday cage together with the printed circuit board 14 and shield external high frequency noise.
  • the metal cap 16 flows out before the metal cap 16 is bonded.
  • the entire lower surface of the microphone 11 is adhered to the printed circuit board 14 with the epoxy resin 13, and the retaining ring 15 is provided in the cavity 12 so that the epoxy resin 13 that has flowed in is blocked by the retaining ring 15. I have to.
  • the thickness of the holding ring 15 is increased in the form shown in FIG. 2 in order to increase the blocking effect of the epoxy resin 13 by the holding ring 15.
  • the external environment is strictly controlled in the assembling process, and from the application of the epoxy resin 13 to the resin baking (the process of curing the epoxy resin 13 by applying temperature). Strict management of the process, such as shortening the time.
  • expensive environmental equipment is required, which is undesirable in terms of cost.
  • the electronic parts must be put into the baking furnace in small amounts, which increases labor costs and makes it difficult to control the temperature of the baking furnace. This is also undesirable in terms of cost.
  • the microphone 11 is fixed to the region where the conductor pattern of the printed circuit board 14 is removed by the epoxy resin 13.
  • the conductor pattern of the printed circuit board 14 functions to shield high frequency noise from the outside together with the metal cap. Therefore, in the configuration as shown in FIG.
  • the conductor pattern of the printed circuit board 14 is a member that greatly contributes to the rigidity of the entire electronic component, the rigidity of the electronic component is deteriorated by removing the conductor pattern in the region, thereby improving the function of the electronic component. May also have adverse effects.
  • a die bonding pad is provided on the upper surface of a substrate, the die bonding pad having at least the outer peripheral portion of the surface formed of an inorganic material and the exposed inorganic material of the outer peripheral portion is exposed, and the die bonding resin is formed on the pad.
  • a die-bonding pad in which at least the outer peripheral portion of the surface is formed of an inorganic material and the inorganic material of the outer peripheral portion is exposed is provided on the upper surface of the substrate, and a semiconductor is formed on the pad by a die-bond resin. Since the elements are bonded, the die bond resin maintains a large contact angle with respect to the inorganic material at the end of the die bond pad, so that it is difficult for the die bond resin to flow out of the die bond pad. Further, the conductive pattern adjacent to the die bonding pad and the die bonding pad are separated by a gap so that the covering member covering the conductive pattern does not come into contact with the die bonding pad. Even when the covering member is applied to the adjacent conductive pattern, the die bond resin does not touch the covering member, and the die bond resin hardly flows out of the die bonding pad.
  • the bonding of the conductive cap to the ground electrode does not become insufficient, and the high frequency noise shielding property is not easily lowered.
  • the die bond resin hardly flows out, the thickness of the die bond resin between the semiconductor element and the die bond pad can be controlled by the amount of the bond resin applied, and the die bond between the semiconductor element and the die bond pad can be controlled. The resin thickness is less likely to vary.
  • there is a die-bonding pad under the semiconductor element there is no possibility that the strength of the substrate or the electronic component is lowered as in the conventional example.
  • the inorganic material is at least one of Cu and Au.
  • Cu and Au are not particularly good in wettability with the die bond resin, so that the effect of preventing the die bond resin from flowing out can be enhanced by using Cu or Au as the inorganic material.
  • Another embodiment of the electronic component according to the present invention is characterized in that the substrate is a printed circuit board, and the main part of the die bonding pad is formed of the same material as the conductive pattern of the printed circuit board. According to such an embodiment, since the die bonding pad can be produced using the conductive pattern of the printed circuit board, the cost of the electronic component can be suppressed.
  • Still another embodiment of the electronic component according to the present invention is characterized in that the main part of the die bonding pad is made of Cu, and at least the outer peripheral part of the surface thereof is made of Au which is the inorganic material. It is said.
  • the main part of the die bonding pad is formed of Cu, the die bonding pad can be manufactured using the conductive pattern of the printed circuit board, and the cost of the electronic component can be suppressed.
  • the outer peripheral portion of the surface of the die bonding pad is made of Au, the effect of preventing the die bonding resin from flowing out can be enhanced by deteriorating the wettability of the die bonding resin.
  • Still another embodiment of the electronic component according to the present invention is characterized in that a coating member is applied to a region excluding the outer peripheral portion of the surface of the die bonding pad. Since the bond strength of the die bond resin to the cover member is higher than that of the inorganic material, the bond strength of the semiconductor element can be increased by applying the cover member to the region excluding the outer peripheral portion of the die bond pad.
  • the means for solving the above-described problems in the present invention has a feature in which the above-described constituent elements are appropriately combined, and the present invention enables many variations by combining such constituent elements. .
  • FIG. 1 is a cross-sectional view illustrating an embodiment of an electronic component disclosed in Patent Document 1.
  • FIG. 2 is a cross-sectional view showing another form of the electronic component disclosed in Patent Document 1.
  • FIG. 3 is a cross-sectional view showing still another form of the electronic component disclosed in Patent Document 1.
  • FIG. 4 is a cross-sectional view showing the structure of the electronic component according to Embodiment 1 of the present invention.
  • FIG. 5 is an enlarged view of a portion X in FIG.
  • FIG. 6 is a top view showing the substrate of the electronic component.
  • FIG. 7 is a schematic cross-sectional view showing the state of the die bond resin applied to the die bond pad when an inorganic material is formed on the edge of the die bond pad.
  • FIG. 8 is a schematic cross-sectional view showing the state of the die bond resin applied to the die bond pad when the entire surface of the die bond pad is covered with a solder resist.
  • FIG. 9 is a schematic diagram showing different wetness of the die bond resin for bonding the semiconductor element to the die bond pad.
  • FIG. 10 is a schematic cross-sectional view showing the state of the die bond resin applied to the die bond pad, in which the solder resist applied to the adjacent conductive pattern reaches the edge of the die bond pad.
  • FIGS. 11A to 11C are explanatory views for explaining how the die bond resin spreads over the die bond pad when the semiconductor element is bonded to the die bond pad.
  • FIG. 12 is a cross-sectional view showing a modification of the first embodiment.
  • FIG. 4 is a cross-sectional view showing the structure of the electronic component according to Embodiment 1 of the present invention
  • FIG. 5 is an enlarged view of a portion X in FIG.
  • FIG. 6 is a top view of the substrate.
  • the electronic component 51 shown here is obtained by mounting a semiconductor element 53 on the upper surface of a substrate 52 and placing the semiconductor element 53 in a package (Faraday cage) made up of the substrate 52 and a conductive cap 54.
  • the substrate 52 is constituted by a printed circuit board. As shown in FIG. 6, a die bonding pad is formed on the upper surface of the substrate 52 by a conductive pattern obtained by patterning a metal thin film such as Cu attached to the upper surface of the substrate core material 52a. 55, a wire bonding pad 56, a ground electrode 57, and the like are formed. The ground electrode 57 is formed on the outer periphery of the substrate 52 so as to surround the die bonding pad 55 and the pad 56, and the pad 56 is disposed in the vicinity of the die bonding pad 55.
  • the die bonding pad 55 is formed in an angular ring shape accordingly.
  • surface-side ground patterns 58 and 59 are formed by a conductive pattern in a region without the die bonding pad 55 and the pad 56.
  • a rectangular surface-side ground pattern 58 is provided inside the die bonding pad 55.
  • the die bonding pad 55, the pad 56, the ground electrode 57, and the surface side ground patterns 58 and 59 are separated from each other by a groove 60 (gap).
  • the groove 60 refers to a region where the conductive patterns are separated and the substrate core material 52a is exposed on the bottom surface.
  • the groove 60 is formed by etching a metal thin film, and its width is about 0.10 mm.
  • the surface-side ground pattern 59 may be connected to the ground electrode 57 or may be integrated.
  • solder resist 67 for protecting the surface of the conductor pattern.
  • the entire upper surfaces of the surface-side ground patterns 58 and 59 are also covered with the solder resist 67.
  • the solder resist 67 is cured by heating after applying a uniform thickness to the surface of the substrate 52 by screen printing a molten solder resist.
  • a solder resist is used as the covering member, but a silk pattern or the like may be used in addition to this.
  • the region exposed from the solder resist 67 in the conductive pattern that is, the inner periphery and the outer periphery of the ground electrode 57, the pad 56, and the die bond pad 55, is formed with respect to the die bond resin.
  • the inorganic material 61b (for example, Au plating etc.) with poor wettability is coated.
  • the die bonding pad 55 is formed by depositing an inorganic material 61b such as Au plating on the outer peripheral portion and inner peripheral portion of the surface of the conductive pattern portion 61a formed of a conductive pattern. That is, the die bond pad 55 is composed of the conductive pattern portion 61 a and the inorganic material 61 b, and the conductive pattern portion 61 a (a part of the conductive pattern) is the main portion of the die bond pad 55.
  • a solder resist 67 is applied to a region excluding the outer peripheral portion and the inner peripheral portion of the surface of the die bonding pad 55.
  • the inner periphery and the outer periphery of the die bonding pad 55 are surrounded by the groove 60, and are structurally separated from the adjacent conductive patterns, that is, the surface-side ground patterns 58, 59, 56.
  • the solder resist 67 applied to the adjacent conductive pattern, that is, the solder resist 67 applied to the surface-side ground patterns 58 and 59 is not in contact with the die bonding pad 55, and is preferably disposed in the groove 60. 67 is prevented from entering.
  • a lead electrode 62 and a backside ground pattern 63 are formed by a conductive pattern obtained by patterning a metal thin film such as Cu attached to the lower surface of the substrate core material 52a.
  • the back surface side ground pattern 63 covers almost the entire region where the extraction electrode 62 is not present, and the extraction electrode 62 and the back surface side ground pattern 63 are separated from each other by a groove 64.
  • the lead electrode 62 and the back surface side ground pattern 63 are patterns for solder mounting on a substrate (for example, a mother board for a mobile phone) on which the electronic component 51 is mounted.
  • Through holes are provided in the substrate core material 52a so as to penetrate the front and back surfaces, and the pads 56 are electrically connected to the lead electrodes 62 through the through holes 65.
  • the die bonding pads 55, the surface-side ground pattern 58, The ground electrode 57 is connected to the back surface side ground pattern 63 by a through hole 66.
  • the semiconductor element 53 is an element such as a sensor chip for various sensing (for example, an acoustic sensor, an acceleration sensor, a pressure sensor, etc.), an LSI, an ASIC, etc.
  • an acoustic sensor (or an acoustic sensor) that detects acoustic vibrations is used.
  • the acoustic sensor which is the semiconductor element 53, has a thin film (diaphragm) for detecting acoustic vibrations formed in the center, and a cavity 53a is formed on the lower surface side of the thin film. It is something to detect with.
  • the lower surface of the semiconductor element 53 has a rectangular shape surrounding the cavity 53a, and is bonded and fixed on the die bonding pad 55 by a die bonding resin 68.
  • a die bond resin 68 an adhesive resin such as silicone having flexibility is used. After the die bond resin 68 applied to the transfer pin (stamper) is transferred onto the die bond pad 55, a semiconductor element is formed thereon. 53 is placed and pressed with an equal force, and the die bond resin 68 is heated and cured to fix the semiconductor element 53.
  • the die bond resin 68 not only fixes the semiconductor element 53 but also functions to block extra force from the external environment.
  • the terminal of the semiconductor element 53 and the pad 56 are connected by a bonding wire 69, so that the terminal of the semiconductor element 53 is electrically connected to the lead electrode 62 on the lower surface.
  • the surface-side ground pattern 58 is located at the lower surface opening of the cavity 53a.
  • a plurality of semiconductor elements may be mounted on the upper surface of the substrate 52, and other electric and electronic components may also be mounted.
  • the pattern of the metal thin film can be freely designed as appropriate according to the form of the semiconductor element or electrical / electronic component to be mounted.
  • the conductive cap 54 is formed in a cap shape by a metal material having a small specific resistance, and a space for accommodating the semiconductor element 53 and the like is formed on the lower surface.
  • a flange 70 extending substantially horizontally is formed on the entire periphery of the lower end of the conductive cap 54.
  • the conductive cap 54 is placed on the substrate 52 so as to cover the semiconductor element 53 and the like, and the lower surface of the flange 70 is bonded and fixed to the ground electrode 57 by the conductive bonding member 71 and the conductive bonding member 71 conducts electricity. Depending on the nature, it is electrically connected to the ground electrode 57. Therefore, the conductive cap 54 has the same potential (ground potential) as the back surface side ground pattern 63 on the lower surface.
  • a material such as a conductive epoxy resin (for example, an epoxy resin containing a silver filler) or solder is used.
  • the semiconductor element 53 to be mounted is an acoustic sensor
  • a hole (not shown) for allowing acoustic vibrations to pass therethrough may be provided at the top of the conductive cap 54 or the like.
  • the package including the conductive cap 54 and the substrate 52 may have a sealed structure according to the type of the semiconductor element 53 to be accommodated. For example, when it is sufficient to block dust, light, etc. from the outside, it is only necessary to cover the semiconductor element 53 etc. with a package, and airtightness is not necessarily required, but moisture resistance and chemical resistance are required. For this reason, it is desirable that the package be airtight.
  • the Faraday cage is constituted by the conductive cap 54 connected to the ground and the substrate 52 having the back-side ground pattern 63 and the front-side ground patterns 58 and 59 connected to the ground. Therefore, the semiconductor element 53 can be shielded from external high-frequency noise, and the influence of the external noise of the semiconductor element 53 can be reduced.
  • the substrate 52 since almost all of the front and back surfaces of the substrate 52 are covered with the conductive pattern, it is possible to prevent the substrate 52 from warping due to a temperature change or the like.
  • a solder resist 67 is applied to the region excluding the outer peripheral portion and the inner peripheral portion. Since the die bond resin 68 such as silicone has a higher adhesive strength to the solder resist 67 than to the Cu conductive pattern portion 61a or the Au plating inorganic material 61b, the solder resist 67 is applied to a part of the die bond pad 55. By doing so, the adhesive strength of the semiconductor element 53 by the die bond resin 68 can be increased.
  • the die bond resin 68 can be prevented from flowing out to the inside or the outside of the die bond pad 55. The reason for this will be described with reference to FIGS.
  • the die bond resin 68 a flexible resin is used in order to relieve characteristic fluctuation factors such as external impacts, and in particular, silicone is used, which is easy to flow.
  • This resin such as silicone has good wettability with respect to a solder resist which is the same organic material, and the contact angle becomes small. Moreover, the solder resist is less likely to be rounded at the end face and easily rounded. Therefore, as shown in FIG. 8, when the entire surface of the die bond pad 55 is covered with the solder resist 67, the contact angle ⁇ when the die bond resin 68 is applied becomes small, and as a result, the applied die bond resin 68 is applied. Easily flows out from the die bonding pad 55 to the outside or the inside, and once the die bond resin 68 flows out, the outflow amount increases with time.
  • a resin such as silicone has poor wettability with respect to an inorganic material such as Au and Cu, and the contact angle becomes large.
  • the end face is likely to be perpendicular as compared with the solder resist. Therefore, as in the present embodiment shown in FIG. 7, when the edge of the die bonding pad 55 is made of the inorganic material 61b, the contact angle ⁇ when the die bonding resin 68 is applied becomes large, and the die bonding pad 55 Since the die bond resin 68 has a spherical shape at the edge, the applied die bond resin 68 is less likely to flow out from the die bond pad 55 to the outside or the inside.
  • the die bond resin 68 does not have a spherical shape (convex curved surface) as shown in FIG. As described above, the die bond resin 68 may be a concave curved surface at the edge of the die bond pad 55.
  • the wetness as shown in FIG. 9 tends to occur when the wettability of the die bond resin 68 with respect to the semiconductor element 53 is better than the wettability with respect to the inorganic material 61b.
  • the die bond resin 68 becomes the die bond pad 55.
  • the solder resist 67 is touched at the end of the die bond resin 68, the die bond resin 68 easily flows out from the die bond pad 55.
  • a groove 60 is formed between the adjacent conductive pattern and the die bonding pad 55, and the solder resist 67 applied to the adjacent conductive pattern is used as the die bonding pad 55. If it is not touched, the die bond resin 68 is difficult to flow out from the die bond pad 55 to the outside or inside for the reasons described above.
  • the die bond resin 68 When the die bond resin 68 is prevented from flowing out from the die bond pad 55 in this way, the flowed die bond resin 68 covers a part of the ground electrode 57 and prevents the conductive cap 54 from joining to the ground electrode 57, thereby shielding high frequency noise. Can be prevented.
  • the die bond resin 68 flows out from the die bond pad 55, the die bond resin 68 between the semiconductor element 53 and the die bond pad 55 becomes thinner with an increase in the outflow amount. Since the outflow of 68 can be prevented, the variation in the thickness of the die bond resin 68 can be reduced by managing the coating amount of the die bond resin 68. As a result, the bonding strength of the semiconductor element 53 can be made uniform, the volume of the cavity 53a becomes uniform, the elasticity of the die bond resin 68 becomes uniform, and the quality of the electronic component 51 is stabilized.
  • FIGS. 11A to 11C are diagrams for explaining the reason.
  • FIG. 11A shows a state in which the semiconductor element 53 having the lower surface transferred with the die bond resin 68 is pressed against the die bond pad 55.
  • the die bond resin 68 is pressed by the pressing force applied to the semiconductor element 53 and the dead weight of the semiconductor element 53, and from the gap between the semiconductor element 53 and the die bond pad 55 as shown in FIG.
  • the thickness of the lower surface of the semiconductor element 53 is gradually reduced.
  • the die bond resin 68 that has flowed out reaches the end of the die bond pad 55 as shown in FIG. 11C
  • the die bond resin 68 becomes the end of the die bond pad 55 (inorganic material 61b). Therefore, the outflow from the lower surface of the semiconductor element 53 is stopped.
  • the die bond resin 68 that has been prevented from flowing out of the lower surface of the semiconductor element 53 and has lost its place of accumulation is accumulated on the lower surface of the semiconductor element 53, so that the end of the die bond pad 55 is covered with the solder resist 67.
  • the thickness of the die bond resin 68 on the lower surface of the semiconductor element 53 is increased.
  • the thickness of the die bond resin 68 under the semiconductor element 53 can be increased in addition to the effect of reducing the thickness variation of the die bond resin 68 in this way.
  • the effect of blocking excess external force with the die bond resin 68 is further enhanced.
  • the conductive pattern (conductive pattern portion 61a, surface side ground pattern 58) remains on the lower surface of the die bonding pad 55, the strength of the substrate 52 is reduced as in the conventional example, or the cost of the electronic component 51 is increased. It will never be.
  • FIG. 12 is a cross-sectional view showing a modification of the electronic component according to Embodiment 1 of the present invention, and shows a cross section of a portion corresponding to FIG.
  • the solder resist 67 is not provided on the die bonding pad 55. That is, the entire upper surface of the conductive pattern portion 61 a is covered with an inorganic material 61 b such as Au plating, and the lower surface of the semiconductor element 53 is bonded and fixed thereon with a die bond resin 68. Even with such a structure, there is no possibility that the die bond resin 68 flows out to the inner peripheral side or the outer peripheral side of the die bonding pad 55 during die bonding. Further, since there is no fear that the die bond resin 68 flows out, the variation in the thickness of the die bond resin 68 between the lower surface of the semiconductor element 53 and the die bonding pad 55 can be reduced, and the characteristics of the electronic component can be stabilized.
  • the outer peripheral portion and inner peripheral portion of the die bonding pad 55 exposed from the solder resist 67 are not provided with the inorganic material 61b by Au plating, and the Cu conductive pattern portion 61a is left exposed. It may be. This is because Cu also has poor wettability with the die bond resin 68 compared to the solder resist 67, and the contact angle of the die bond resin 68 can be increased.
  • the die bonding pad 55 may be formed in a rectangular shape accordingly.
  • the conductive pattern portion 61a is made of a material other than Cu, the outer peripheral portion or the inner peripheral portion may be subjected to Au plating or Cu plating.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

　基板５２（プリント基板）の上面に、導電パターン部６１ｂの表面をＡｕメッキ等の無機材料６１ｂで被覆したダイボンド用パッド５５を設ける。ダイボンド用パッド５５の中央部にはソルダーレジスト６７を塗布してあり、ダイボンド用パッド５５の外周部には無機材料６１ｂが露出している。半導体素子５３は、ダイボンド樹脂によってダイボンド用パッドの上に接着固定されている。ダイボンド用パッド５５と他の隣接する導電パターンとの間は溝６０によって分離されており、導電パターンを覆うソルダーレジスト６７がダイボンド用パッド５５に接触しないように構成している。

Description

電子部品
　本発明は電子部品に関する。具体的には、センサチップや電子回路等の半導体素子を基板上に実装した電子部品に関するものである。
　半導体素子をプリント基板上に実装してキャップで覆った電子部品（マイクロフォンパッケージ）としては、例えば特許文献１に開示されたものがある。特許文献１に開示された電子部品では、図１～図３の各形態に示すように、ＭＥＭＳ技術を用いて作製されたマイクロフォン１１は下面中央部に空洞１２を有しており、エポキシ樹脂１３を用いてマイクロフォン１１の下面をプリント基板１４の上面にダイボンドされている。このようにしてマイクロフォン１１をプリント基板１４にダイボンドするとき、マイクロフォン１１で押さえ付けられたエポキシ樹脂１３が空洞内１２内に流れ込むと、流れ込んだ樹脂によって空洞１２内の容積がばらついたり、エポキシ樹脂１３が流れ出ることでマイクロフォン１１とプリント基板１４との間のエポキシ樹脂１３の膜厚がばらついたりして、マイクロフォン１１の特性が悪影響を受ける恐れがある。そのため、特許文献１では、空洞１２内においてプリント基板１４の上面に保持リング１５を設けることにより、ダイボンド用のエポキシ樹脂１３が空洞１２内に流れ込むことを防止し、マイクロフォン１１への悪影響を抑制している。
　具体的には、図１に示すような形態では、マイクロフォン１１の下面内周部を保持リング１５の上に重ね、マイクロフォン１１の下面外周部とプリント基板１４との間をエポキシ樹脂１３によって接着している。よって、マイクロフォン１１をエポキシ樹脂１３によってダイボンドする際、エポキシ樹脂１３は保持リング１５により空洞１２の内部へ流れ込むのを阻止される。
　しかしながら、この形態では、マイクロフォン１１の外側へ流れ出るエポキシ樹脂１３については何ら考慮されていないので、外側へ流れ出るエポキシ樹脂１３を抑制することができない。そのため、エポキシ樹脂１３を加熱硬化させるまでの間にエポキシ樹脂１３が外側へ流れ出し、流れ出したエポキシ樹脂１３が金属キャップ１６をグランド電位に接続するための接地パターン１７にまで達することがある。金属キャップ１６は、プリント基板１４とともにファラデーケージを構成して外部の高周波ノイズを遮蔽させるために、導電性接着樹脂で接地パターン１７に接着されるが、金属キャップ１６を接着する前に、流れ出したエポキシ樹脂１３が接地パターン１７の表面に非導電性の被膜を形成すると、その箇所では金属キャップ１６と接地パターン１７の導通不良を引き起こし、高周波ノイズの遮蔽性を低下させる問題があった。
　このような不具合を回避するため、従来においては、マイクロフォン１１をダイボンドする領域と接地パターン１７との間に十分な距離を持たせるようにしている。しかし、この距離を大きくすると、結局電子部品の設置面積（footprint）が大きくなり、電子部品のサイズが大きくなって電子部品の小型化が妨げられる。
　また、図２に示す形態では、マイクロフォン１１の下面全面をエポキシ樹脂１３によってプリント基板１４に接着させ、空洞１２内に保持リング１５を設けて流れ込んできたエポキシ樹脂１３を保持リング１５で堰き止めるようにしている。
　さらに、図３に示す形態では、保持リング１５によるエポキシ樹脂１３の堰き止め効果を高くするために、図２の形態において保持リング１５の厚みを大きくしている。
　しかし、図２及び図３の形態では、エポキシ樹脂１３の塗布量を正確に管理したり、マイクロフォン１１の押圧力が一定となるように管理したとしても、塗布されたエポキシ樹脂１３を硬化させるまでの時間や外部環境の温度などによってマイクロフォン１１の下面から流れ出るエポキシ樹脂１３の量が変動するので、マイクロフォン１１の下面とプリント基板１４との間の硬化後の樹脂厚のばらつきが大きくなる。その結果、空洞１２の容積が変動したり、エポキシ樹脂１３の厚みがばらついてその弾性が変化したりしてマイクロフォン１１の特性が影響を受けるという問題があった。
　このような不具合を抑制するため、従来においては組立て工程で外部環境の管理を厳しくし、またエポキシ樹脂１３を塗布してから樹脂ベーク（温度を加えてエポキシ樹脂１３を硬化させる工程）するまでの時間を短くするなどの工程上の管理を厳しく実施している。しかし、組立て工程における外部環境の管理を厳しくするためには、高価な環境設備が必要となってコスト上望ましくない。また、エポキシ樹脂１３を塗布してから樹脂ベークを行うまでの時間を短くすると、電子部品を小まめにベーク炉に投入しなければならないので、人件費が増加すると共にベーク炉の温度管理が難しくなり、この点でもコスト上望ましくない。
　さらに、図２の形態では、プリント基板１４の導体パターンで保持リング１５を形成するので、マイクロフォン１１はプリント基板１４の導体パターンを除去された領域にエポキシ樹脂１３で固定される。プリント基板１４の導体パターンは、金属キャップと合わせて外部からの高周波ノイズを遮蔽する働きをするので、図２のような形態ではマイクロフォン１１の直下における高周波ノイズの遮蔽性が悪化することになる。また同時に、プリント基板１４の導体パターンは電子部品全体の剛性にも大きく寄与する部材であるため、当該領域で導体パターンを除去することによって電子部品の剛性が劣化し、それによって電子部品の機能にも悪影響が生じる可能性がある。
　一方、図３の形態では、厚みの大きな保持リング１５を設けるためには、プリント基板１４の導体パターンとは別な部材を追加して保持リング１５を形成しなければならず、コスト高になる不都合がある。
米国特許第７,１６６,９１０号明細書
　本発明は、上記のような技術的課題に鑑みてなされたものであって、その目的とするところは、半導体素子を基板上に固定するためのダイボンド樹脂がダイボンド領域から流れ出すことを防止することができ、かつ半導体素子の特性を安定化することのできる電子部品を提供することにある。
　本発明にかかる電子部品は、基板の上面に、表面の少なくとも外周部が無機材料によって形成され、かつ当該外周部の無機材料が露出したダイボンド用パッドを設け、当該パッドの上にダイボンド樹脂によって半導体素子を接着した電子部品であって、前記ダイボンド用パッドに隣接する導電パターンと前記ダイボンド用パッドとの間を空隙によって分離し、前記導電パターンを覆う被覆部材が前記ダイボンド用パッドに接触しないようにしたことを特徴としている。
　本発明の電子部品においては、基板の上面に、表面の少なくとも外周部が無機材料によって形成され、かつ当該外周部の無機材料が露出したダイボンド用パッドを設け、当該パッドの上にダイボンド樹脂によって半導体素子を接着しているので、ダイボンド樹脂がダイボンド用パッドの端において無機材料に対して大きな接触角を保つことにより、ダイボンド用パッドの外へ流れ出しにくくなる。また、ダイボンド用パッドに隣接する導電パターンとダイボンド用パッドとの間を空隙によって分離し、前記導電パターンを覆う被覆部材がダイボンド用パッドに接触しないようにしているので、ダイボンド樹脂と濡れ性のよい被覆部材が隣接する導電パターンに塗布されている場合でも、ダイボンド樹脂が被覆部材に触れることがなく、ダイボンド樹脂がダイボンド用パッドの外へ流れ出しにくくなる。
　よって、導電性キャップを接合させるための接地電極がダイボンド樹脂に覆われることがないため、導電性キャップの接地電極への接合が不十分になることがなく、高周波ノイズの遮蔽性が低下しにくくなる。また、ダイボンド樹脂が外に流れ出しにくくなるので、半導体素子とダイボンド用パッドとの間のダイボンド樹脂の厚みをボンド樹脂の塗布量で制御することができ、半導体素子とダイボンド用パッドとの間のダイボンド樹脂の厚みがばらつきにくくなる。さらに、半導体素子の下にダイボンド用パッドがあるので、従来例のように基板ないし電子部品の強度が低下する恐れがない。
　本発明にかかる電子部品のある実施態様における前記無機材料は、Ｃｕ又はＡｕのうち少なくとも一方であることを特徴としている。無機材料のうちでもＣｕやＡｕは特にダイボンド樹脂と濡れ性がよくないので、無機材料としてＣｕやＡｕを用いることによってダイボンド樹脂の流れ出しを阻止する効果を高めることができる。
　本発明にかかる電子部品の別な実施態様は、前記基板がプリント基板であって、前記ダイボンド用パッドの主部がプリント基板の導電パターンと同一材料によって形成されていることを特徴としている。かかる実施態様によれば、プリント基板の導電パターンを利用してダイボンド用パッドを作製することができるので、電子部品のコストを抑えることができる。
　本発明にかかる電子部品のさらに別な実施態様は、前記ダイボンド用パッドの主部がＣｕによって形成されていて、その表面の少なくとも外周部が前記無機材料であるＡｕによって形成されていることを特徴としている。かかる実施態様では、ダイボンド用パッドの主部がＣｕによって形成されているので、プリント基板の導電パターンを利用してダイボンド用パッドを作製することができ、電子部品のコストを抑えることができる。また、ダイボンド用パッドの表面外周部をＡｕで形成しているので、ダイボンド樹脂の濡れ性を悪くすることでダイボンド樹脂の流れ出しを阻止する効果を高めることができる。
　本発明にかかる電子部品のさらに別な実施態様は、前記ダイボンド用パッドの表面において、その外周部を除く領域に被覆部材が塗布されていることを特徴としている。ダイボンド樹脂は無機材料よりも被覆部材に対して接着強度が高くなるので、ダイボンド用パッドの外周部を除く領域に被覆部材を塗布することにより、半導体素子の接着強度を高くできる。
　なお、本発明における前記課題を解決するための手段は、以上説明した構成要素を適宜組み合せた特徴を有するものであり、本発明はかかる構成要素の組合せによる多くのバリエーションを可能とするものである。
図１は、特許文献１に開示された電子部品の一形態を示す断面図である。 図２は、特許文献１に開示された電子部品の別な形態を示す断面図である。 図３は、特許文献１に開示された電子部品のさらに別な形態を示す断面図である。 図４は、本発明の実施形態１による電子部品の構造を示す断面図である。 図５は、図４のＸ部拡大図である。 図６は、電子部品の基板を示す上面図である。 図７は、ダイボンド用パッドの縁に無機材料を形成している場合の、ダイボンド用パッドに塗布されたダイボンド樹脂の状態を示す概略断面図である。 図８は、ダイボンド用パッドの全面をソルダーレジストで覆った場合の、ダイボンド用パッドに塗布されたダイボンド樹脂の状態を示す概略断面図である。 図９は、半導体素子をダイボンド用パッドに接着するダイボンド樹脂の異なる濡れ具合を表した概略図である。 図１０は、隣接する導電パターンに塗布されているソルダーレジストがダイボンド用パッドの縁に達しているの、ダイボンド用パッドに塗布されたダイボンド樹脂の状態を示す概略断面図である。 図１１（ａ）～（ｃ）は、半導体素子をダイボンド用パッドに接着する際に、ダイボンド樹脂がダイボンド用パッドに広がる様子を説明する説明図である。 図１２は、実施形態１の変形例を示す断面図である。
符号の説明
　５１　　　電子部品
　５２　　　基板
　５２ａ　　　基板コア材
　５３　　　半導体素子
　５３ａ　　　空洞
　５５　　　ダイボンド用パッド
　５６　　　パッド
　５７　　　接地電極
　５８、５９　　　表面側接地パターン
　６０　　　溝
　６１ａ　　　導電パターン部
　６１ｂ　　　無機材料
　６５　　　スルーホール
　６６　　　スルーホール
　６７　　　ソルダーレジスト
　６８　　　ダイボンド樹脂
　６９　　　ボンディングワイヤ
　以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
（第１の実施形態）
　図４は本発明の実施形態１による電子部品の構造を示す断面図、図５は図４のＸ部拡大図である。また、図６は基板の上面図である。ここに示す電子部品５１は、基板５２の上面に半導体素子５３を実装し、基板５２と導電性キャップ５４からなるパッケージ（ファラデーケージ）内に半導体素子５３を納めたものである。
　基板５２はプリント基板によって構成されており、図６に示すように、基板５２の上面には、基板コア材５２ａの上面に貼られたＣｕ等の金属薄膜をパターニングした導電パターンにより、ダイボンド用パッド５５、ワイヤボンディング用のパッド５６、接地電極５７などが形成されている。接地電極５７は、基板５２の外周部において、ダイボンド用パッド５５やパッド５６を囲むように形成されており、パッド５６はダイボンド用パッド５５の近傍に配置されている。
　また、半導体素子５３としては、後述のように下面中央部に空洞を有していて下面が角環状となったものを想定しているので、ダイボンド用パッド５５もそれに合わせて角環状に形成されている。接地電極５７よりも内側の領域のうち、ダイボンド用パッド５５やパッド５６の無い領域には、導電パターンによって表面側接地パターン５８、５９が形成されている。特に、ダイボンド用パッド５５の内側には、四角形の表面側接地パターン５８を設けている。
　ダイボンド用パッド５５、パッド５６、接地電極５７、表面側接地パターン５８、５９は、溝６０（空隙）によって互いに分離されている。ここで、溝６０とは、導電パターンどうしが分離していて底面に基板コア材５２ａが露出した領域をいう。溝６０は金属薄膜をエッチングすることによって形成されており、その幅は０.１０ｍｍ程度となっている。ただし、表面側接地パターン５９は、接地電極５７につながっていたり、一体になっていても差し支えない。
　さらに、ダイボンド用パッド５５の上面の外周部及び内周部を除く領域は、導体パターンの表面を保護するためのソルダーレジスト６７によって覆われている。表面側接地パターン５８、５９の上面全体もソルダーレジスト６７によって覆われている。このソルダーレジスト６７は、溶融状態のソルダーレジストをスクリーン印刷することによって基板５２の表面に均一な厚みに塗布した後、加熱することによって硬化させてある。なお、この実施形態においては被覆部材としてソルダーレジストを用いているが、これ以外にもシルクパターンなどを用いてもよい。
　また、図４に示すように、導電パターンのうちソルダーレジスト６７から露出している領域、すなわち接地電極５７、パッド５６、ダイボンド用パッド５５の内周部及び外周部には、ダイボンド樹脂に対して濡れ性の悪い無機材料６１ｂ（例えば、Ａｕメッキ等）による被覆が施されている。
　よって、ダイボンド用パッド５５は、導電パターンで形成された導電パターン部６１ａの表面外周部及び内周部にＡｕメッキ等の無機材料６１ｂを成膜して形成されている。すなわち、ダイボンド用パッド５５は導電パターン部６１ａと無機材料６１ｂとからなり、導電パターン部６１ａ（導電パターンの一部）がダイボンド用パッド５５の主部となっている。そして、ダイボンド用パッド５５の表面の外周部及び内周部を除く領域には、ソルダーレジスト６７が塗布されている。また、ダイボンド用パッド５５の内周及び外周は溝６０によって囲まれており、近接する導電パターン、すなわち表面側接地パターン５８、５９、５６と構造的に分離されている。隣接する導電パターンに塗布されているソルダーレジスト６７、すなわち表面側接地パターン５８、５９に塗布されたソルダーレジスト６７はダイボンド用パッド５５に接触しないようになっており、好ましくは溝６０内にソルダーレジスト６７が入り込まないようにしている。
　基板５２の下面には、基板コア材５２ａの下面に貼られたＣｕ等の金属薄膜をパターニングした導電パターンにより、引き出し電極６２と裏面側接地パターン６３とが形成されている。裏面側接地パターン６３は引き出し電極６２の無い領域のほぼ全体を覆っており、引き出し電極６２と裏面側接地パターン６３は溝６４によって互いに分離されている。引き出し電極６２や裏面側接地パターン６３は、電子部品５１を実装するための基板（例えば携帯電話用のマザーボード）にハンダ実装するためのパターンである。
　基板コア材５２ａには表裏に貫通するようにスルーホールが設けられており、パッド５６はスルーホール６５によって引き出し電極６２に電気的に接続されており、ダイボンド用パッド５５や表面側接地パターン５８、接地電極５７はスルーホール６６によって裏面側接地パターン６３に接続されている。
　半導体素子５３は、各種センシング用のセンサチップ（例えば、音響センサ、加速度センサ、圧力センサなど）、ＬＳＩ、ＡＳＩＣなどの素子であるが、この実施形態では音響振動を検知する音響センサ（あるいは、音響振動を電気エネルギーに変換するトランスデューサ）としている。この半導体素子５３である音響センサは、音響振動を感知する薄膜（ダイアフラム）が中央部に形成され、薄膜の下面側に空洞５３ａが形成されており、音響振動による薄膜の変位を静電方式などで検出するものである。
　半導体素子５３の下面は空洞５３ａを囲んで角環状となっており、ダイボンド樹脂６８によってダイボンド用パッド５５の上に接着固定されている。ダイボンド樹脂６８としては柔軟性を有するシリコーン等の接着樹脂が用いられており、転写ピン（スタンパ）に塗布されたダイボンド樹脂６８をダイボンド用パッド５５の上に転写させた後、その上に半導体素子５３を載せて均等な力で押圧し、ダイボンド樹脂６８を加熱硬化させて半導体素子５３を固定する。ダイボンド樹脂６８は、半導体素子５３を固定するほか、外部環境からの余分な力を遮断する働きもしている。半導体素子５３の端子とパッド５６とはボンディングワイヤ６９によって結線されており、よって半導体素子５３の端子は下面の引き出し電極６２に導通している。また、表面側接地パターン５８は空洞５３ａの下面開口部分に位置している。
　なお、基板５２の上面には、複数個の半導体素子が実装されていてもよく、また他の電気電子部品も実装されていてもよい。さらに、金属薄膜のパターンは、実装される半導体素子や電気電子部品などの形態に応じて適宜自由に設計しうる。
　導電性キャップ５４は、比抵抗の小さな金属材料によってキャップ状に形成されており、下面には半導体素子５３等を収容するための空間が形成されている。導電性キャップ５４の下端部全周には略水平に延びたフランジ７０が形成されている。
　導電性キャップ５４は半導体素子５３等を覆うようにして基板５２の上に載置され、フランジ７０下面が導電性接合部材７１によって接地電極５７に接合固定されると共に、導電性接合部材７１の導電性によって接地電極５７に電気的に接続されている。よって、導電性キャップ５４は、下面の裏面側接地パターン６３と同電位（グランド電位）となる。導電性接合部材７１としては、導電性エポキシ樹脂（例えば、銀フィラーを含有したエポキシ樹脂）やはんだ等の材料を用いる。
　なお、実装される半導体素子５３が音響センサである場合には、導電性キャップ５４の頂部などに音響振動を通過させるための孔（図示せず）があいていてもよい。また、導電性キャップ５４と基板５２からなるパッケージは、収容する半導体素子５３の種類に応じて密閉構造となっていてもよい。例えば、外部からのゴミ、光などを遮断すればよい場合には、パッケージで半導体素子５３等を覆ってあればよく、必ずしも気密性まで要求されないが、耐湿性、耐薬品性を必要とする場合には、パッケージは気密性を持たせることが望ましい。
　しかして、この電子部品５１によれば、グランドに接続される導電性キャップ５４とグランドに接続される裏面側接地パターン６３や表面側接地パターン５８、５９を有する基板５２によってファラデーケージが構成されるので、半導体素子５３を外部の高周波ノイズから遮断することができ、半導体素子５３の外部ノイズによる影響を低減することができる。
　また、基板５２の表裏面のいずれもほぼ全面を導電パターンによって覆われているので、温度変化等による基板５２の反りを防ぐことができる。
　さらに、ダイボンド用パッド５５においては、その外周部及び内周部を除く領域にソルダーレジスト６７を塗布している。シリコーン等のダイボンド樹脂６８は、Ｃｕの導電パターン部６１ａやＡｕメッキの無機材料６１ｂに対するよりも、ソルダーレジスト６７に対する接着強度の方が高いので、ダイボンド用パッド５５の一部にソルダーレジスト６７を塗布しておくことにより、ダイボンド樹脂６８による半導体素子５３の接着強度を高くすることができる。
　また、ダイボンド用パッド５５の外周部及び内周部は、Ａｕメッキ等の無機材料６１ｂによって形成しているので、ダイボンド樹脂６８がダイボンド用パッド５５の内側や外側へ流れ出すのを防ぐことができる。この理由を図７～図１１により説明する。
　ダイボンド樹脂６８としては外部からの衝撃等の特性変動要因を緩和させるため柔軟な樹脂が用いられており、特にシリコーン等が用いられており、これは流動しやすい。このシリコーン等の樹脂は、同じ有機材料であるソルダーレジストに対しては濡れ性が良く、接触角が小さくなる。しかも、ソルダーレジストは端面が直角になりにくく丸味を帯びやすい。そのため、図８に示すように、ダイボンド用パッド５５の全面をソルダーレジスト６７で覆っている場合には、ダイボンド樹脂６８を塗布したときの接触角θが小さくなり、その結果塗布されたダイボンド樹脂６８がダイボンド用パッド５５から外側あるいは内側へ流れ出しやすくなり、いったんダイボンド樹脂６８が流れ出ると時間とともに流出量が増加する。
　これに対し、シリコーン等の樹脂は、ＡｕやＣｕ等の無機材料に対しては濡れ性が悪く、接触角が大きくなる。しかも、ソルダーレジストに比較すれば端面が直角になりやすい。そのため、図７に示す本実施形態のように、ダイボンド用パッド５５の縁が無機材料６１ｂとなっている場合には、ダイボンド樹脂６８を塗布したときの接触角θが大きくなり、ダイボンド用パッド５５の縁でダイボンド樹脂６８が球面状になるので、塗布されたダイボンド樹脂６８がダイボンド用パッド５５から外側あるいは内側へ流れ出しにくくなる。
　ただし、ダイボンド樹脂６８の濡れ性が悪くて、ダイボンド用パッド５５の縁における接触角θが大きい場合でも、ダイボンド樹脂６８が図７のように球面状（凸曲面）とならず、図９に示すように、ダイボンド樹脂６８がダイボンド用パッド５５の縁で凹曲面となる場合もある。図９のような濡れ具合は、ダイボンド樹脂６８の半導体素子５３に対する濡れ性が、無機材料６１ｂに対する濡れ性よりも良い場合に起こりやすい。
　また、図１０に示すように、隣接する導電パターン（表面側接地パターン５８、５９）に塗布されたソルダーレジスト６７がダイボンド用パッド５５の端面まで達していると、ダイボンド樹脂６８がダイボンド用パッド５５の端でソルダーレジスト６７に触れたときにダイボンド樹脂６８がダイボンド用パッド５５から流れ出しやすくなる。
　これに対し、図７に示す本実施形態のように、隣接する導電パターンとダイボンド用パッド５５との間に溝６０を形成し、隣接する導電パターンに塗布されたソルダーレジスト６７がダイボンド用パッド５５に触れないようにしてあれば、上記のような理由によってダイボンド樹脂６８がダイボンド用パッド５５から外側あるいは内側へ流れ出しにくくなる。
　こうしてダイボンド樹脂６８がダイボンド用パッド５５から流れ出るのを阻止すると、流れ出したダイボンド樹脂６８が接地電極５７の一部を覆って導電性キャップ５４の接地電極５７への接合を妨げ、高周波ノイズの遮蔽性を低下させる現象を防止することができる。
　また、ダイボンド用パッド５５からダイボンド樹脂６８が流れ出ると、流出量の増加に伴って半導体素子５３とダイボンド用パッド５５の間のダイボンド樹脂６８の厚みが薄くなるが、本実施形態によればダイボンド樹脂６８の流出を防止することができるので、ダイボンド樹脂６８の塗布量を管理することでダイボンド樹脂６８の厚みのばらつきを小さくすることができる。その結果、半導体素子５３の接合強度を均一化でき、空洞５３ａの容積が均一となり、またダイボンド樹脂６８の弾性が均一になり、電子部品５１の品質が安定する。
　さらに、本実施形態によれば、ダイボンド樹脂６８の流出を防止できるので、半導体素子５３の下面におけるダイボンド樹脂６８の厚みを大きくすることができる。図１１（ａ）～（ｃ）は、この理由を説明する図である。図１１（ａ）は、下面にダイボンド樹脂６８を転写された半導体素子５３をダイボンド用パッド５５に押し付けた様子を示す。このとき、ダイボンド樹脂６８は、半導体素子５３に加えられた押し付け力と半導体素子５３の自重により押圧され、図１１（ｂ）に示すように、半導体素子５３とダイボンド用パッド５５の間の隙間から外へ押し出され、半導体素子５３の下面における厚みが次第に薄くなる。
　しかし、本実施形態の電子部品５１では、流れ出たダイボンド樹脂６８が図１１（ｃ）のようにダイボンド用パッド５５の端に達すると、ダイボンド樹脂６８はダイボンド用パッド５５（無機材料６１ｂ）の端で止められるので、半導体素子５３の下面からの流出が止まる。その結果、半導体素子５３の下面からの流出を抑制されて行き場を失ったダイボンド樹脂６８は、半導体素子５３の下面に溜まるので、ダイボンド用パッド５５の端までソルダーレジスト６７で覆った場合と比較して半導体素子５３の下面におけるダイボンド樹脂６８の厚みが大きくなる。
　ダイボンド用パッド５５の端を無機材料６１ｂで形成していると、このようにしてダイボンド樹脂６８の厚みばらつきを小さくできる効果に加え、半導体素子５３の下のダイボンド樹脂６８の厚みを大きくすることができる効果が加わる。その結果、ダイボンド樹脂６８で余分な外力を遮断する効果がさらに増強されることになる。
　さらに、ダイボンド用パッド５５の下面に導電パターン（導電パターン部６１ａ、表面側接地パターン５８）が残っているので、従来例のように基板５２の強度が低下したり、電子部品５１のコスト増加要因となったりすることもない。
（第１の実施形態の変形例）
　図１２は本発明の実施形態１による電子部品の変形例を示す断面図であって、図５に対応する箇所の断面を表している。この変形例では、ダイボンド用パッド５５の上にソルダーレジスト６７を設けていない。すなわち、導電パターン部６１ａの上面全体をＡｕメッキ等の無機材料６１ｂで覆い、この上にダイボンド樹脂６８によって半導体素子５３の下面を接合固定したものである。このような構造であっても、ダイボンド時にダイボンド樹脂６８がダイボンド用パッド５５の内周側にも外周側にも流れ出る恐れがない。また、ダイボンド樹脂６８が流れ出る恐れがないので、半導体素子５３の下面とダイボンド用パッド５５との間のダイボンド樹脂６８の厚みのばらつきを小さくでき、電子部品の特性を安定させることができる。
　また、別な変形例としては、ソルダーレジスト６７から露出しているダイボンド用パッド５５の外周部及び内周部にＡｕメッキによる無機材料６１ｂを設けず、Ｃｕの導電パターン部６１ａが露出したままになっていてもよい。Ｃｕもソルダーレジスト６７に比べれば、ダイボンド樹脂６８との濡れ性が悪く、ダイボンド樹脂６８の接触角を大きくできるからである。
　さらに別な変形例としては、下面中央部に空洞部を有しない半導体素子５３を実装する場合には、ダイボンド用パッド５５もそれに合わせて矩形状とすればよい。また、導電パターン部６１ａがＣｕ以外の材料である場合には、その外周部や内周部にＡｕメッキやＣｕメッキを施してもよい。

Claims (5)

  1. 　基板の上面に、表面の少なくとも外周部が無機材料によって形成され、かつ当該外周部の無機材料が露出したダイボンド用パッドを設け、当該パッドの上にダイボンド樹脂によって半導体素子を接着した電子部品であって、
    　前記ダイボンド用パッドに隣接する導電パターンと前記ダイボンド用パッドとの間を空隙によって分離し、前記導電パターンを覆う被覆部材が前記ダイボンド用パッドに接触しないようにしたことを特徴とする電子部品。
  2. 　前記無機材料は、Ｃｕ又はＡｕのうち少なくとも一方であることを特徴とする、請求項１に記載の電子部品。
  3. 　前記基板がプリント基板であって、前記ダイボンド用パッドの主部がプリント基板の導電パターンと同一材料によって形成されていることを特徴とする、請求項１に記載の電子部品。
  4. 　前記ダイボンド用パッドの主部がＣｕによって形成されていて、その表面の少なくとも外周部が前記無機材料であるＡｕによって形成されていることを特徴とする、請求項１に記載の電子部品。
  5. 　前記ダイボンド用パッドの表面において、その外周部を除く領域に被覆部材が塗布されていることを特徴とする、請求項１に記載の電子部品。
PCT/JP2009/000637 2008-07-02 2009-02-17 電子部品 WO2010001504A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020107002767A KR101135858B1 (ko) 2008-07-02 2009-02-17 전자 부품
EP09773082.4A EP2187436B1 (en) 2008-07-02 2009-02-17 Electronic component
US12/674,701 US8338950B2 (en) 2008-07-02 2009-02-17 Electronic component
CN200980100229XA CN101785099B (zh) 2008-07-02 2009-02-17 电子零件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008173126A JP5320863B2 (ja) 2008-07-02 2008-07-02 電子部品
JP2008-173126 2008-07-02

Publications (1)

Publication Number Publication Date
WO2010001504A1 true WO2010001504A1 (ja) 2010-01-07

Family

ID=41465614

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/000637 WO2010001504A1 (ja) 2008-07-02 2009-02-17 電子部品

Country Status (6)

Country Link
US (1) US8338950B2 (ja)
EP (1) EP2187436B1 (ja)
JP (1) JP5320863B2 (ja)
KR (1) KR101135858B1 (ja)
CN (1) CN101785099B (ja)
WO (1) WO2010001504A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9162303B2 (en) * 2011-07-21 2015-10-20 Blackberry Limited Grooved circuit board accommodating mixed-size components
JP5917613B2 (ja) * 2014-07-01 2016-05-18 株式会社フジクラ 接着方法、及び構造物の製造方法
JP6559236B2 (ja) * 2015-06-10 2019-08-14 三菱電機株式会社 半導体装置およびその製造方法
US9793231B2 (en) * 2015-06-30 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Under bump metallurgy (UBM) and methods of forming same
US9870967B2 (en) * 2016-03-10 2018-01-16 Analog Devices, Inc. Plurality of seals for integrated device package

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0875580A (ja) * 1994-09-06 1996-03-22 Mitsubishi Electric Corp 半導体圧力センサ
JP2001210754A (ja) * 1997-02-10 2001-08-03 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
WO2006089638A1 (de) * 2005-02-24 2006-08-31 Epcos Ag Elektrisches modul mit einem mems-mikrofon
US7166910B2 (en) 2000-11-28 2007-01-23 Knowles Electronics Llc Miniature silicon condenser microphone
JP2008109649A (ja) * 2006-09-27 2008-05-08 Yamaha Corp マイクロフォンパッケージ
JP2008147266A (ja) * 2006-12-07 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3694796B2 (ja) * 1994-12-12 2005-09-14 イビデン株式会社 プリント配線板及びその製造方法
JP3432982B2 (ja) * 1995-12-13 2003-08-04 沖電気工業株式会社 表面実装型半導体装置の製造方法
JPH09262915A (ja) 1996-03-29 1997-10-07 Mitsubishi Heavy Ind Ltd シングルフェーサ用段ロール及びその製造方法
JP3417247B2 (ja) * 1996-05-28 2003-06-16 株式会社デンソー 樹脂封止型電子装置の製造方法
US6291274B1 (en) * 1997-02-10 2001-09-18 Matsushita Electric Industrial Co., Ltd. Resin molded semiconductor device and method for manufacturing the same
US5907189A (en) * 1997-05-29 1999-05-25 Lsi Logic Corporation Conformal diamond coating for thermal improvement of electronic packages
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
JP4343943B2 (ja) * 2006-11-24 2009-10-14 日東電工株式会社 半導体装置製造用の耐熱性粘着テープ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0875580A (ja) * 1994-09-06 1996-03-22 Mitsubishi Electric Corp 半導体圧力センサ
JP2001210754A (ja) * 1997-02-10 2001-08-03 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置
US7166910B2 (en) 2000-11-28 2007-01-23 Knowles Electronics Llc Miniature silicon condenser microphone
WO2006089638A1 (de) * 2005-02-24 2006-08-31 Epcos Ag Elektrisches modul mit einem mems-mikrofon
JP2008109649A (ja) * 2006-09-27 2008-05-08 Yamaha Corp マイクロフォンパッケージ
JP2008147266A (ja) * 2006-12-07 2008-06-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2187436A4

Also Published As

Publication number Publication date
KR20100031766A (ko) 2010-03-24
US20120139111A1 (en) 2012-06-07
JP5320863B2 (ja) 2013-10-23
CN101785099B (zh) 2011-09-28
EP2187436A1 (en) 2010-05-19
EP2187436B1 (en) 2017-02-01
KR101135858B1 (ko) 2012-04-16
CN101785099A (zh) 2010-07-21
US8338950B2 (en) 2012-12-25
JP2010016077A (ja) 2010-01-21
EP2187436A4 (en) 2013-11-20

Similar Documents

Publication Publication Date Title
JP5277755B2 (ja) 電子部品
JP5045769B2 (ja) センサ装置の製造方法
JP5675653B2 (ja) センサモジュールとその製造方法
JP5746919B2 (ja) 半導体パッケージ
US20090230487A1 (en) Semiconductor device, semiconductor device manufacturing method and lid frame
US9585287B2 (en) Electronic component, electronic apparatus, and method for manufacturing the electronic component
JP5320863B2 (ja) 電子部品
KR101166654B1 (ko) 반도체 장치
JP5458517B2 (ja) 電子部品
US20060097405A1 (en) IC chip package and method for packaging same
JP4963989B2 (ja) 半導体素子搭載用基板およびその製造方法
JP2012146947A (ja) 光学デバイス
JP6507596B2 (ja) 半導体センサ装置
KR101067497B1 (ko) 반도체 패키지
KR20080074656A (ko) 반도체 패키지

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980100229.X

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 20107002767

Country of ref document: KR

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2009773082

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2009773082

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09773082

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12674701

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE