JP5675653B2 - センサモジュールとその製造方法 - Google Patents

センサモジュールとその製造方法 Download PDF

Info

Publication number
JP5675653B2
JP5675653B2 JP2011548652A JP2011548652A JP5675653B2 JP 5675653 B2 JP5675653 B2 JP 5675653B2 JP 2011548652 A JP2011548652 A JP 2011548652A JP 2011548652 A JP2011548652 A JP 2011548652A JP 5675653 B2 JP5675653 B2 JP 5675653B2
Authority
JP
Japan
Prior art keywords
sensor module
chip
sensor
carrier
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011548652A
Other languages
English (en)
Other versions
JP2012517009A (ja
Inventor
パール、ウォルフガング
ファイエルターク、グレゴール
ライドル、アントン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2012517009A publication Critical patent/JP2012517009A/ja
Application granted granted Critical
Publication of JP5675653B2 publication Critical patent/JP5675653B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0045Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023Packaging together an electronic processing unit die and a micromechanical structure die
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/09Packages
    • B81B2207/091Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/092Buried interconnects in the substrate or in the lid
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/09Packages
    • B81B2207/091Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094Feed-through, via
    • B81B2207/096Feed-through, via through the substrate
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0136Growing or depositing of a covering layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/0557Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)
  • Details Of Audible-Bandwidth Transducers (AREA)

Description

本発明はセンサモジュールの取り付けとハウジングに関する。
センサモジュールは、一般に、センサチップと、センサチップの信号を処理する評価チップとから構成される。チップはリードフレームやパネルにマウントされ、電気的に接続され、その後、モールド材料で直接カプセル化される。センサチップが機械的歪みに敏感な場合、センサチップと評価チップとは空洞のあるハウジングに配置され、接続される。ハウジングは、例えば、ボンド、はんだ付け、溶接により金属カバーで封止される。
センサモジュールのマウンティングとハウジングに関する一つの課題は、ハウジングを小型化することにある。さらに、センサチップが機械的歪みに敏感ならば、悪影響を与えない適切な方法でマウントしなければならない。
従って、この発明の目的は、小形のハウジングを備え、センサチップに機械的歪みを与えないセンサモジュールを提供することである。
本発明のセンサモジュールは、以下のセンサモジュールにより発明の目的を達成する。
センサモジュールであって、キャリアと、少なくとも一つのセンサチップと、センサチップに電気的に接続された少なくとも一つの評価チップと、から構成される。キャリアはカットアウトを備え、センサチップは、少なくとも部分的にはカットアウト内に配置されている。評価チップは、キャリア上に位置し、少なくとも部分的にはカットアウトを覆っている。カットアウト付きのキャリアはセンサチップのハウジング(筐体)として、評価チップはカバーとして、別々のカバーが得られるようになっている。この場合、評価チップの少なくとも長さ又は幅はカットアウトの長さ又は幅よりも大きく、カットアウトをブリッジする(またぐ)ことができる。
ある実施形態では、評価チップによりカットアウトが完全に覆われている。そのためセンサチップはキャリアと評価チップに囲まれ、守られている。
ある実施形態では、センサチップはカットアウト中に収まっている。カットアウトの深さは、センサチップが完全にカットアウトに収まるように設計するので、非常に平坦なセンサモジュールが得られる。センサチップはこのために薄くできる。
ある実施形態では、評価チップが、キャリアに面していて、フリップチップ技術により、キャリアの第1電気的コンタクト領域に電気的に接続されている電気的コンタクト領域を備えている。こうして、評価チップはフリップチップ技術によりキャリア上に機械的、電気的に固定される。評価チップの電気的コンタクト領域はキャリアに面しているので、外界から守る必要はない。さらに、キャリアの第1電気的コンタクト領域を経由して、電気信号は評価チップとの間で双方向に流れる。その信号は例えばセンサチップから生じ、もしくは、センサモジュールの外部にさらなる処理のために提供される。
ある実施形態では、キャリアは第2電気的コンタクト領域を持っている。それは前述の電気的コンタクト領域とスルーホールを通して電気的に繋がっている。第2電気的コンタクト領域は、信号がセンサチップと評価チップの間で交換されるように、センサチップの電気的コンタクト領域に繋がれうる。
ある実施形態では、センサチップを弾性接着剤でキャリアのカットアウトの中に固定し、センサチップの電気的コンタクト領域が第2電気的コンタクト領域にボンディングワイヤで電気的に接続されている。弾性接着剤とボンディングワイヤは、センサチップに機械的歪みが影響しないように使用される。
ある実施形態では、第2電気的コンタクト領域はカットアウトの中に存在している。センサチップの電気的コンタクト領域はフリップチップ技術によりキャリアの第2電気的コンタクト領域に接続される。ボンディングワイヤ用のスペースはないので、フリップチップ技術用のボンディングパッドが必要となる。この実施形態は、評価チップがセンサチップより十分に大きくない時に特に優れている。この場合、センサチップはメッキされたスルーホールによって評価チップに接続されている。
ある実施形態では、センサチップの電気的接触領域は、導電性のバネによりキャリアの第2電気的コンタクト領域に電気的に接続されている。センサチップは機械的に導電性のバネにのみ繋がっている。フリップチップ技術により、キャリアの機械的歪みはセンサチップに直接伝わる。しかし、センサチップが導電性のバネのみによりキャリアに接続されると、キャリアの機械的歪みはほんの僅かにセンサチップに影響を及ぼす。
ある実施形態では、少なくとも一つの導電性のバネが曲がり角を二つ以上持つ。曲がり角は少なくとも二つの違った空間的方向に向く。曲がり角が違った方向に向くことにより、多数の方向からくる機械的歪みは導電性のバネに吸収され、大きく減衰され、センサチップにはほとんど影響しない。
ある実施形態では、センサチップは電気的コンタクト領域を持つ評価チップの側に固定されている。評価チップとセンサチップは大抵同じ材質で作られる(シリコンなど)。これは温度変化による歪みを全く起こさせない熱機械学的に良い組み合わせである。また、センサチップは評価チップにより機械的に安定させられる。
ある実施形態では、センサチップの電気的コンタクト領域がフリップチップ技術により評価チップの電気的コンタクト領域と電気的に接続されている。フリップチップ技術はセンサチップから評価チップへの機械的、電気的接続の省スペースに寄与している。
ある実施形態では、センサチップの電気的コンタクト領域がボンディングワイヤにより評価チップの電気的コンタクト領域に電気的に接続されている。評価チップからセンサチップへの機械的歪みの伝播はボンディングワイヤにより軽減される。
ある実施形態では、ボンディングワイヤを受け入れるもう一つカットアウトがキャリアに形成されている。そのカットアウトはセンサモジュールを小型化するために、ボンディングワイヤの必要とするスペースを減らすことができる。
ある実施形態では、評価チップとキャリアの間にシールが配置されている。シールはセンサチップと電気的コンタクト領域を持つ評価チップの側面とを、湿気・湿度・蒸気などの環境の影響から保護する。この場合、シールは密封、不浸透性である。
ある実施形態では、シールははんだフレーム、粘着性材料もしくはアンダーフィラーから形成されている。これらにより、フリップチップ技術による導電接続で形成されたキャリアと評価チップとの間の隙間を埋める事ができる。これによりセンサモジュールの内部構造を外部環境から守り、フリップチップ接続を機械的に安定な状態にさせる。
ある実施形態では、第1層が、評価チップとキャリア上に配置され、第1層は、カットアウトを完全に覆い、キャリアと共に評価チップを完全に囲う。第1層は、少なくとも1つの熱可塑性層、熱硬化性プラスチック層、熱溶融性接着剤コーティング、又は反応性接着剤コーティングを備える。第1層がカットアウトを完全に覆い、評価チップを囲むことで、環境の影響に対してセンサモジュールを保護される。
ある実施形態では、少なくとも一つの層を重ねている。この層は金属製の層である。金属層は不浸透性とセンサモジュールの機械的構造安定性を促進させ、電磁的放射からセンサモジュールを守っている。
評価チップが、評価チップのへりからキャリアのへりまでマージンができるように、キャリアよりも小さい。第1層がマージンの内側部分を覆い、マージンの外側部分は覆わない。もう一つの層は、第1層を完全に覆い、マージンの外側部分でキャリアに接続されている。最初の層がマージンの外側部分を覆っていないので、もう一つの層である金属層が不浸透で固定的に接着される。この構造には、センサモジュールの不浸透性と機械的な頑丈さを向上する。
ある実施形態では、評価チップの周囲に閉じられたフレーム型のマージンが広がる。この場合、センサモジュールは全ての箇所がシールされ密封される。
ある実施形態では、評価チップが増幅器、ASIC、MEMSである。機械的歪み、熱歪みを分離したため、ハウジングは前述の歪みに敏感に反応するMEMSに特に適する。評価チップやASICでは、MEMSの信号が省スペースの形態で処理されうる。
ある実施形態では、MEMSは圧力センサ、マイク、湿度(蒸気)センサ、または加速度センサである。
ある実施形態では、キャリアがセラミックで出来ている。セラミックは機械的に強く、必要な電気的コンタクト領域とメッキされたスルーホールを備える。
ある実施形態では、センサチップは100〜200μmの厚さを持ち、評価チップは200〜400μmの厚さを持つ。機械的歪み、熱歪みがあまりおきないので、チップ厚を薄くすることができ、センサモジュールの全高を大幅に減らすことができる。
本発明は、センサモジュールの生産方法も提供する。この生産方法は、少なくとも第1層が、パネル技術を用いて、複数のセンサモジュールの上に適用され、センサモジュールは、続いて、単一化されている。センサモジュールを組み合わせる処理は、取り扱いステップを減らし、センサモジュールの低コスト化に寄与する。
フリップチップ技術によってセンサチップがキャリアに固定されたものの断面図である。 導電性のバネによりセンサチップがキャリアに接続されたものの断面図である。 導電性のバネによりセンサチップがキャリアに接続されたものの平面図である。 センサチップが評価チップに固定されたものの断面図である。 センサチップが評価チップに固定されたものの平面図である。
図1はセンサモジュール22の実施例の断面図である。キャリア1はカットアウト(切り抜き部)2を持ち、センサチップ3がフリップチップ技術によりカットアウトの底に取り付けられている。評価チップ4はカットアウト2とセンサチップ3を覆っている。この場合、キャリア1は、セラミック、例えば、高温焼成セラミック(HTCC)又は低温焼成セラミック(LTCC)から構成可能である。このタイプのセラミックは、メッキされたスルーホール10を有効にする金属構造を含んでもよい。この場合、キャリア1はフレームが載置された基盤を備えても良い。
センサチップ3は、圧力センサ、マイク、加速度センサ等であり、例えば、MEMS(メムス:Micro Electro Mechanical Systems)を備える。他のタイプのセンサも同様に可能である。
一例として、図1は、メンブレン5を備えるセンサチップ3と開口部6を備えるキャリア1を備える圧力センサとを示している。
計測対象の圧力は、開口部6を介してセンサチップ3に到達する。開口部6はセンサモジュール22の他の場所に形成されてもよい。
センサチップ3は、測定信号を取り出すための電気的コンタクト領域7を持つ。電気的コンタクト領域7は、はんだボール、金スタッドバンプ、導電接着剤等の導電接続9により、キャリア1の第2電気的コンタクト領域8と接続される。しかし、センサチップ3の電気的コンタクト領域7がボンディングワイヤによりキャリア1の第2電気的コンタクト領域8に接続される「フェイスアップ」マウンティングも可能である。このタイプの接合・接続は評価チップ4がセンサチップ3より圧倒的に大きければ、横方向に伸びるボンディングワイヤの必要平面領域はどのみち提供されるので、不利益は生じない。ボンディングワイヤを用いた接合・接続の利点は、キャリア1の機械的歪みがセンサチップ3に直接伝わらないことである。機械的歪みの分離は、柔軟な粘着性フィルムによりセンサチップ3がキャリア1と繋がれれば更に改善される。粘着フィルムは、シリコンゴムなどから形成され、例えば、50μm以上の厚さを有する。
キャリア1は更に、第1電気的コンタクト領域11を備える。第1電気的コンタクト領域11には、評価チップの電気的コンタクト領域17が導電接続9により接続されている。第1電気的コンタクト領域11とキャリア1の第2電気的コンタクト領域8はスルーホール10を通じてお互い接続されている。このように、センサの信号は評価回路4に伝達され、評価回路4で処理される。
図1は、評価チップ4から、センサチップ22の一部の接合接続、即ち、処理されたセンサ信号を取り出すための接合接続や、評価チップを駆動するための接合・接続は省略している。これらは、キャリア4の下面のコンタクトエリアに、例えば、メッキされたスルーホールを介して、接続される。これにより、センサモジュール22は、表面実装装置(SMD)技術により接続可能となる。
評価チップ4はキャリア1に「フェイスダウン」で取り付けられており、キャリア1の方向に電気的に接触する領域17が向いている。評価チップ4はフリップチップ技術によってキャリア1に接続されている。評価チップ4はカットアウト2よりも少なくとも長さか幅では大きく、少なくとも部分的にはカットアウトをブリッジしている(乗り越えている)。これにより、センサチップ3は一側をキャリア1で保護され、他側を評価チップ4によって保護されている。
図1の右側には、シール12が描かれている。シール12は、評価チップ4とキャリア1の間を塞いでいて評価チップ4とキャリア1の間に配置されており、導電接続9を囲んでいる。シール12は、例えば、そのような場所に適用される硬化ポリマー等である。毛管力によって、接合部分に広がるアンダフィルや、ジェットプリンティングなどに使われる接着剤等でもよい。
第1層13が評価チップ4上に配置されてもよい。第1層は、例えば、熱可塑性フィルム、熱溶融性接着剤がコーティングされたフィルム、「B−Stage」を有する材料(所謂、熱硬化性ポリマーの硬化反応において可塑性と粘着性との中間状態を有する材料)、又は、反応性接着剤がコーティングされたフィルム、から構成される。これは、多数のセンサモジュール22が1つの領域に配置され、さらに、パネル技術により、1枚の第1層13が共通に1ステップで提供される場合に、特に有効である。図1の構成とは対照的に、この場合には、隣のセンサモジュール22との隙間も埋められ、単一化の後、格子状の部分が生成される。この場合、第1層13は、全評価チップ4上にフード型で配置され、全側面でキャリア1に接続される。
より高い不浸透性や密封性がセンサモジュール22に要求されたり、電磁シールドが必要ならば、金属製のもう一つの層14を第1層13上に配置してもよい。この場合、第1層13ともう一つの層14は合成フィルムでもよい。もう一つの層14は、チタン、タングステン、クロムのスパッタ等の金属から形成されたシード層と、後続する、銅、ニッケルによる電解メッキにより、例えば、5μm〜100μmの総厚を有するように形成されたものでもよい。第1層13の厚さは20〜200μmである。
もう一つの層14の金属層を不浸透かつ粘着、固定させてキャリア1に繋げるためには、マージン19の外側部分21に第1層13を設けないことが有効である。この場合、平面図3と平面図5にも示されているように、マージン19は評価チップ4のへりからキャリア1のへりまで位置する、マージン19の内側部分20では、第1層13がキャリア1に接触接続し、外側部分21では、もう一つの層14だけがキャリア1に接触接続しているこの場合、もう一つの層14はフードタイプで第1層13に適合し、デバイスをさらに密閉する。金属層の厚みが30μm以上ならば、センサモジュール22は、良好な機械的強度を示し、負荷に関して安定的で、プリント基板にピックアンドプレース製法で処理する際等に有効である。
図2は図1とは異なり、キャリア1の機械的歪みが、導電性のバネ15が伸びることによりセンサチップ3に伝わらないようになっている。導電性のバネ15はセンサチップ3に電気的接続を提供し、機械的に固定する。センサチップ3が導電性のバネ15によってのみ支えられているので、機械的歪みと熱歪みは補填される。導電性のバネ15は、金属構造として実現されうる。この構造は、犠牲層プロセス(sacrificial layer process)により形成され、部分的にキャリア8から離れて(分離して)いる、これにより、特に、柔軟なバネが形成される。弾力のある金属構造は、キャリアの底に、フォトリソグラフィ法で作るのが好ましい。この場合、それらは、全体上に堆積された層からエッチングにより形成される。或いは、それらは、フォトレジスト構造中の開口内に電気的に形成される。この場合、部分的に、配置された犠牲層構造定義領域−そこにおいては、バネは、最終的にレジスト層と犠牲層を除去した後では、自由となる。導電性のバネ15は、望ましくは少なくとも二回、曲げて形成される。
図3は図2の平面図である。導電性のバネ15は、違う方向からの機械的歪み及び熱歪みを取り除くように、最低二度は違う方向に曲られている。センサチップ3の電気的コンタクト領域7は、フリップチップ技術で使用された固定導電接続9の代わりに、導電性のバネ15によって、キャリア1の第2電気的コンタクト領域8に弾性を持って接続されている。
評価チップ4が幅B4と長さL4を有することが図3で分かり、それはカットアウト2の幅B2と長さL2よりそれぞれ大きい。特徴的な事は、評価チップ4は少なくとも一つの方向ではカットアウト2よりも小さくできる事である。この場合、第1層13と、可能ならば、もう一つの層14はカットアウト2の、評価チップ4にカバーされていない部分(ギャップ)を覆う。
図3もまた、マージン19が内側部分20と外側部分21を有することを示している。この場合、マージン19は、閉じたフレームタイプの形態で評価チップ4の周りに広がる。
図4は、キャリア1にセンサチップ3が繋がれておらず、評価チップ4に固定されている典型的なセンサモジュールの実施形態の断面図である。これは、評価チップ4のウエハが切られる前に、接着ボンデイングすることにより達成される。図4で見られる配置は、評価チップ4とセンサチップ3が一般的にシリコンなどの同じ金属でできているので、熱機械的にとても都合が良い。それ故、違う線膨張が熱変化によって起こらない。評価チップ4によって、センサチップ3は機械的に安定し、さらに、キャリア1とは機械的に接続されない。これにより、センサモジュール22は、小さい内部の歪みを有し、外部機械歪みに対しより頑丈である。
センサチップ3の電気的コンタクト領域7はボンディングワイヤ16によって評価チップの電気的コンタクト領域17に電気的に接続されている。ボンディングワイヤのスペースを小さくすることによりセンサモジュールをより小さくするためには、ボンディングワイヤ16が配置されるもう一つのカットアウト18を形成してもよい。フリップチップ技術によって、センサチップ3の電気的コンタクト領域7が評価チップ4の電気的コンタクト領域17に接続されるように、フリップチップ技術によって接着剤とワイヤボンディングを取り替える。センサチップ3の電気的コンタクト領域7を、接着剤とワイヤボンディングにより、評価チップ4の電気的コンタクト領域17に接続構造を、フリップチップ技術により、領域7が電気的コンタクト領域17に直接接続する構造に置換してもよい。
図5は、図4の平面図であり、もう一つのカットアウト18とボンディングワイヤ16のコースを示している。評価チップ4はフリップチップコンタクトとメッキされたスルーホール10とを経由して外部接続回路に繋がっている。この外部接続回路は、例えば、キャリア1の下面に形成されたSMDはんだパッドである。これにより、センサ信号を外部に送ることができる。
全ての典型的な実施形態では、センサチップ3の上の評価チップ4の場所はセンサモジュール22の中のとても狭いエリアになる。記述したように、機械的歪み、熱歪みは減るので、評価チップ4とセンサチップ3を薄くすることが可能である。キャリア1の厚さを100〜300μmに、センサチップ3の厚さを100〜200μmに、評価チップ4の厚さを200〜400μmにすることで、センサモジュール全体の高さを1mmかそれ以下にすることができる。
1 キャリア
2 カットアウト
3 センサチップ
4 評価チップ
5 メンブレン
6 開口部
7 センサチップの電気的コンタクト領域
8 キャリアの第2電気的コンタクト領域
9 導電接続
10 スルーホール
11 キャリアの第1電気的コンタクト領域
12 シール
13 第1層
14 もう一つの層
15 導電性のバネ
16 ボンディングワイヤ
17 評価チップの電気的コンタクト領域
18 もう一つのカットアウト
19 マージン
20 内側部分
21 外側部分
22 センサモジュール

Claims (14)

  1. センサモジュールであって、
    キャリア(1)と、
    少なくとも一つのセンサチップ(3)と、
    センサチップ(3)と電気的に接続された少なくとも一つの評価チップ(4)と、から構成され、
    前記キャリア(1)はカットアウト(2)を備え、
    前記センサチップ(3)は、前記カットアウト(2)内に配置されており、
    前記評価チップ(4)は、前記キャリア(1)上に位置し、少なくとも部分的にはカットアウト(2)を覆っており、
    第1層(13)が、前記評価チップ(4)と前記キャリア(1)上に配置され、前記第1層(13)は、前記評価チップ(4)に接触した状態で、前記カットアウト(2)を密封し、前記キャリア(1)と共に前記評価チップ(4)を密封し、前記第1層(13)は、少なくとも1つの熱可塑性層、熱硬化性プラスチック層、熱溶融性接着剤コーティング又は反応性接着剤コーティングを備え
    前記キャリア(1)が、スルーホール(10)を介して前記キャリア(1)の第1電気的コンタクト領域(11)に電気的に接触している、第2電気的コンタクト領域(8)を前記カットアウト(2)の中に備え、
    前記評価チップ(4)が、前記キャリア(1)に面していて、フリップチップ技術により、前記キャリア(1)の前記第1電気的コンタクト領域(11)に電気的に接続されている、電気的コンタクト領域(17)を備え、
    前記センサチップ(3)の電気的コンタクト領域(7)は、導電性のバネ(15)にのみ該センサチップ(3)が機械的に接続されるように、該導電性のバネ(15)により、前記キャリア(1)の前記第2電気的コンタクト領域(8)に電気的にフリップチップ技術によって接続されている、
    ことを特徴とするセンサモジュール。
  2. 請求項1に記載のセンサモジュールであって、
    前記評価チップ(4)は、前記カットアウト(2)を完全に覆っている、
    ことを特徴とするセンサモジュール。
  3. 請求項に記載のセンサモジュールであって、
    前記導電性のバネ(15)の少なくとも1つは、少なくとも二つの曲がり角を有する、
    ことを特徴とするセンサモジュール。
  4. 請求項に記載のセンサモジュールであって、
    曲がり角は少なくとも二つの異なる空間的方向に面する、
    ことを特徴とするセンサモジュール。
  5. 請求項1からの何れかに記載のセンサモジュールであって、
    前記評価チップ(4)と前記キャリア(1)の間に、シール(12)が配置されている、
    ことを特徴とするセンサモジュール。
  6. 請求項に記載のセンサモジュールであって、
    前記シール(12)は、はんだ付けされたフレーム、粘着性のもの、もしくはアンダフィル、から構成される、
    ことを特徴とするセンサモジュール。
  7. 請求項1に記載のセンサモジュールであって、
    金属から形成される少なくとももう一つの層(14)が、前記第1層(13)上に形成されている、
    ことを特徴とするセンサモジュール。
  8. 請求項に記載のセンサモジュールであって、
    前記評価チップ(4)が、前記評価チップ(4)のへりからキャリア(1)のへりまでマージン(19)ができるように、前記キャリア(1)よりも小さく、
    前記第1層(13)が前記マージン(19)の内側部分(20)を覆い、前記マージン(19)の外側部分(21)は覆わず、
    前記もう一つの層(14)は、前記第1層(13)を完全に覆い、前記マージン(19)の外側部分(21)で前記キャリア(1)に接続されている、
    ことを特徴とするセンサモジュール。
  9. 請求項に記載のセンサモジュールであって、
    マージン(19)は、前記評価チップ(4)の周囲に、閉じたフレーム型に広がっている、
    ことを特徴とするセンサモジュール。
  10. 請求項1からの何れかに記載のセンサモジュールであって、
    前記評価チップ(4)は、増幅器かASICから構成され、
    前記センサチップ(3)は、MEMSから構成される、
    ことを特徴とするセンサモジュール。
  11. 請求項0に記載のセンサモジュールであって、
    前記MEMSは、圧力センサ、マイク、湿度センサ、加速度センサ、を構成する、
    ことを特徴とするセンサモジュール。
  12. 請求項1から1の何れかに記載のセンサモジュールであって、
    前記キャリア(1)はセラミック製である、
    ことを特徴とするセンサモジュール。
  13. 請求項0に記載のセンサモジュールであって
    前記センサチップ(3)の厚さは100〜200μmであり、
    前記評価チップ(4)の厚さは200〜400μmである、
    ことを特徴とするセンサモジュール。
  14. 請求項1、又は、請求項から3の何れかに記載のセンサモジュールの製造方法であって、
    少なくとも第1層(13)が、パネル技術を用いて、複数のセンサモジュールの上に適用され、前記センサモジュールは、続いて、単一化されている、
    ことを特徴とするセンサモジュールの製造方法。
JP2011548652A 2009-02-06 2010-01-29 センサモジュールとその製造方法 Expired - Fee Related JP5675653B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009007837.1 2009-02-06
DE102009007837A DE102009007837A1 (de) 2009-02-06 2009-02-06 Sensormodul und Verfahren zum Herstellen von Sensormodulen
PCT/EP2010/051113 WO2010089261A2 (de) 2009-02-06 2010-01-29 Sensormodul und verfahren zum herstellen von sensormodulen

Publications (2)

Publication Number Publication Date
JP2012517009A JP2012517009A (ja) 2012-07-26
JP5675653B2 true JP5675653B2 (ja) 2015-02-25

Family

ID=42338535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011548652A Expired - Fee Related JP5675653B2 (ja) 2009-02-06 2010-01-29 センサモジュールとその製造方法

Country Status (4)

Country Link
US (1) US9061888B2 (ja)
JP (1) JP5675653B2 (ja)
DE (1) DE102009007837A1 (ja)
WO (1) WO2010089261A2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542850B2 (en) * 2007-09-12 2013-09-24 Epcos Pte Ltd Miniature microphone assembly with hydrophobic surface coating
DE102007058951B4 (de) * 2007-12-07 2020-03-26 Snaptrack, Inc. MEMS Package
DE102010006132B4 (de) 2010-01-29 2013-05-08 Epcos Ag Miniaturisiertes elektrisches Bauelement mit einem Stapel aus einem MEMS und einem ASIC
US8171800B1 (en) * 2011-01-25 2012-05-08 Continental Automotive Systems, Inc. Differential pressure sensor using dual backside absolute pressure sensing
JP5365665B2 (ja) 2011-06-23 2013-12-11 横河電機株式会社 センサユニット
US8981497B2 (en) * 2011-07-19 2015-03-17 Xintec Inc. Chip package structure and method for forming the same
JP5768594B2 (ja) * 2011-08-24 2015-08-26 株式会社デンソー 半導体装置、及び、その製造方法
JP5633493B2 (ja) * 2011-09-16 2014-12-03 オムロン株式会社 半導体装置及びマイクロフォン
DE102012102021A1 (de) * 2012-03-09 2013-09-12 Epcos Ag Mikromechanisches Messelement und Verfahren zur Herstellung eines mikromechanischen Messelements
US8941223B2 (en) * 2012-09-10 2015-01-27 Invensense, Inc. MEMS device package with conductive shell
WO2014040017A1 (en) 2012-09-10 2014-03-13 Robert Bosch Gmbh Mems microphone package with molded interconnect device
DE102013100388B4 (de) * 2013-01-15 2014-07-24 Epcos Ag Bauelement mit einer MEMS Komponente und Verfahren zur Herstellung
EP2881995B1 (en) * 2013-12-09 2020-07-15 Oxford Instruments Technologies Oy Semiconductor radiation detector with large active area, and method for its manufacture
DE102014200500A1 (de) * 2014-01-14 2015-07-16 Robert Bosch Gmbh Mikromechanische Drucksensorvorrichtung und entsprechendes Herstellungsverfahren
CN105280630B (zh) * 2014-06-10 2019-01-01 意法半导体(格勒诺布尔2)公司 包括光学传感器芯片的电子设备
US9714166B2 (en) * 2014-07-16 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Thin film structure for hermetic sealing
ITUB20153580A1 (it) * 2015-09-11 2017-03-11 St Microelectronics Srl Dispositivo sensore microelettromeccanico con ridotta sensibilita' agli stress e relativo procedimento di fabbricazione
WO2017054868A1 (en) * 2015-09-30 2017-04-06 Tdk Corporation Resiliently mounted sensor system with damping
DE102015122434A1 (de) * 2015-12-21 2017-06-22 Snaptrack, Inc. MEMS Bauelement
US20170325012A1 (en) * 2016-05-06 2017-11-09 Infineon Technologies Ag Device for detecting acoustic waves
US10163660B2 (en) 2017-05-08 2018-12-25 Tt Electronics Plc Sensor device with media channel between substrates
US10285275B2 (en) 2017-05-25 2019-05-07 Tt Electronics Plc Sensor device having printed circuit board substrate with built-in media channel
JPWO2018221400A1 (ja) * 2017-05-30 2020-04-02 日本精機株式会社 圧力検出装置及び同製造方法
CN112158792B (zh) * 2020-09-22 2024-07-02 浙江大学 一种适用于mems加速度传感器芯片的低应力封装结构
CN113905314A (zh) * 2021-09-22 2022-01-07 重庆万泰电力科技有限公司 一种硅麦克风及其加工方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6320257B1 (en) * 1994-09-27 2001-11-20 Foster-Miller, Inc. Chip packaging technique
JPH08226861A (ja) * 1995-02-22 1996-09-03 Omron Corp 圧力センサ並びにその実装構造
JPH10104101A (ja) * 1996-10-02 1998-04-24 Mitsubishi Electric Corp 半導体圧力センサ
US6154370A (en) * 1998-07-21 2000-11-28 Lucent Technologies Inc. Recessed flip-chip package
JP2001083174A (ja) * 1999-09-14 2001-03-30 Matsushita Electric Ind Co Ltd 加速度センサ
JP2002082009A (ja) * 2000-06-30 2002-03-22 Denso Corp 圧力センサ
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
US20040041254A1 (en) * 2002-09-04 2004-03-04 Lewis Long Packaged microchip
JP2005169541A (ja) * 2003-12-10 2005-06-30 Hitachi Metals Ltd 半導体装置およびその製造方法
JP2005180930A (ja) * 2003-12-16 2005-07-07 Ricoh Co Ltd 半導体センサ装置及びその製造方法
DE102004019428A1 (de) * 2004-04-19 2005-08-04 Infineon Technologies Ag Halbleiterbauteil mit einem Hohlraumgehäuse und Verfahren zur Herstellung desselben
JP4244920B2 (ja) * 2004-12-14 2009-03-25 株式会社デンソー 半導体センサ
JP4835058B2 (ja) * 2005-07-26 2011-12-14 パナソニック電工株式会社 センサパッケージ
DE102005050398A1 (de) 2005-10-20 2007-04-26 Epcos Ag Gehäuse mit Hohlraum für ein mechanisch empfindliches elektronisches Bauelement und Verfahren zur Herstellung
JP4380618B2 (ja) 2005-10-21 2009-12-09 株式会社デンソー センサ装置
US7282786B2 (en) * 2006-01-17 2007-10-16 Advanced Semiconductor Engineering Inc. Semiconductor package and process for making the same
KR101050334B1 (ko) * 2006-10-02 2011-07-19 파나소닉 전공 주식회사 압력센서
JP2008103571A (ja) * 2006-10-19 2008-05-01 Toshiba Corp 半導体装置及びその製造方法
DE102007010711B4 (de) * 2007-02-28 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltanordnung, Messvorrichtung damit und Verfahren zu deren Herstellung
DE102007012335B4 (de) * 2007-03-14 2013-10-31 Infineon Technologies Ag Sensorbauteil und Verfahren zur Herstellung eines Sensorbauteils
JP4933934B2 (ja) * 2007-03-28 2012-05-16 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
DE102008028757B4 (de) 2008-06-17 2017-03-16 Epcos Ag Verfahren zur Herstellung einer Halbleiterchipanordnung

Also Published As

Publication number Publication date
US9061888B2 (en) 2015-06-23
JP2012517009A (ja) 2012-07-26
US20110298064A1 (en) 2011-12-08
WO2010089261A2 (de) 2010-08-12
DE102009007837A1 (de) 2010-08-19
WO2010089261A3 (de) 2011-06-03

Similar Documents

Publication Publication Date Title
JP5675653B2 (ja) センサモジュールとその製造方法
JP5763682B2 (ja) Mems及びasicを備える小型化した電気的デバイス及びその製造方法
US10154582B2 (en) Method for producing a cased electrical component
JP5045769B2 (ja) センサ装置の製造方法
US8043897B2 (en) Method for forming micro-electro-mechanical system (MEMS) package
CN110194435B (zh) 电子设备
US7557417B2 (en) Module comprising a semiconductor chip comprising a movable element
US7994618B2 (en) Sensor module and method for manufacturing same
US20070158826A1 (en) Semiconductor device
US11174152B2 (en) Over-under sensor packaging with sensor spaced apart from control chip
US20070044557A1 (en) Package structure for an acceleration sensor
JP2018517572A (ja) Memsセンサ部品
KR101411666B1 (ko) 실리콘 마이크로폰 패키지 및 그 제조방법
KR101366418B1 (ko) 반도체 디바이스
US9392376B2 (en) Microphone on printed circuit board (PCB)
KR101176350B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
JP7542738B2 (ja) 気密パッケージ素子および素子モジュール
JP2013539253A (ja) モジュール及びその製造方法
KR101209475B1 (ko) 인터포져를 이용한 반도체 패키지
JP4404647B2 (ja) 電子装置および電子部品封止用基板
US20080164598A1 (en) Semiconductor module
KR20090042214A (ko) 복층 범프 구조물 및 그 제조 방법
JP2008076259A (ja) 電気機械変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141024

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141224

R150 Certificate of patent or registration of utility model

Ref document number: 5675653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees