JP4049160B2 - 蓋体フレーム、半導体装置、及びその製造方法 - Google Patents

蓋体フレーム、半導体装置、及びその製造方法 Download PDF

Info

Publication number
JP4049160B2
JP4049160B2 JP2005074901A JP2005074901A JP4049160B2 JP 4049160 B2 JP4049160 B2 JP 4049160B2 JP 2005074901 A JP2005074901 A JP 2005074901A JP 2005074901 A JP2005074901 A JP 2005074901A JP 4049160 B2 JP4049160 B2 JP 4049160B2
Authority
JP
Japan
Prior art keywords
circuit board
lid
semiconductor chip
semiconductor device
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005074901A
Other languages
English (en)
Other versions
JP2006261298A (ja
Inventor
博 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005074901A priority Critical patent/JP4049160B2/ja
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to CNB2006800081820A priority patent/CN100517659C/zh
Priority to PCT/JP2006/305060 priority patent/WO2006098339A1/ja
Priority to EP06729094A priority patent/EP1860694A1/en
Priority to US11/908,590 priority patent/US20090230487A1/en
Priority to TW095108588A priority patent/TWI303094B/zh
Priority to KR1020077023360A priority patent/KR20070116097A/ko
Publication of JP2006261298A publication Critical patent/JP2006261298A/ja
Application granted granted Critical
Publication of JP4049160B2 publication Critical patent/JP4049160B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

この発明は、加速度センサチップ等、可動部を有する半導体チップを備える半導体装置、その製造方法、並びにこれに使用する蓋体フレームに関する。
従来、半導体装置には、加速度センサチップ等、可動部を有する半導体チップを備えたものがある。この種の半導体装置では、半導体チップを固定した回路基板と樹脂体（樹脂モールド部）との間に中空の空間部（空洞部）を設け、この空間部に半導体チップを配している（例えば、特許文献１参照。）。空間部は、回路基板の表面に半導体チップを覆う蓋体を配することにより形成される。
ところで、この種の半導体装置の樹脂体は、これを形成するためのキャビティを有する金型に、半導体チップ及び蓋体を取り付けた回路基板を収容し、このキャビティに溶融した樹脂を流し込むことにより形成される。この樹脂体の形成においては、樹脂体を形成する溶融樹脂の流れによって、回路基板に対する蓋体の位置がずれることを防ぐと共に、空間部に溶融樹脂が流入することを防ぐ必要がある。そこで、従来では、この樹脂体を形成する前に、蓋体を回路基板の表面に接着する工程や、回路基板に蓋体の端部を支持するための凹部や支持部を形成する工程を行っている。
特開平８−６４７０９号公報
しかしながら、上記従来の半導体装置を製造する際には、蓋体を回路基板に接着する工程や、回路基板に凹部や支持部を形成する工程が必要となるため、半導体装置の製造コストが増加する虞がある。
この発明は、上述した事情に鑑みてなされたものであって、製造コストを削減できる半導体装置、その製造方法、並びにこれに使用する蓋体フレームを提供することを目的としている。
上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームであって、前記半導体チップを覆うように前記回路基板の一端側に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出して形成される突起部とを備え、前記突起部が、前記蓋体部の上端部からさらに前記厚さ方向に延びることを特徴とする蓋体フレームを提案している。
この発明に係る蓋体フレームを用いて半導体装置を製造する際には、回路基板に固定された半導体チップを蓋体部により覆うように蓋体フレームを回路基板に重ねて配し、その後に、蓋体部を覆う樹脂モールド部を形成する。この際には、はじめに、樹脂モールド部形成用の一対の金型により回路基板及び蓋体フレームを回路基板の厚さ方向から挟み込む。ここで、蓋体フレームの突起部は、蓋体部の上端部から回路基板に対してさらに離間する方向に延びているため、一方の金型が突起部に当接し、一方の金型と蓋体部の上端部との間には隙間が形成される。
また、一対の金型により挟み込むため、突起部が回路基板に向けて押圧されることになる。そして、この突起部の押圧により、回路基板に接する蓋体部の下端部が回路基板に押し付けられるため、蓋体部の下端部と回路基板との隙間を塞ぐことができる。すなわち、空洞部が外方に対して密閉されることになる。
この一対の金型による挟み込みの後に、一方の金型、蓋体部及び回路基板により画定される樹脂形成空間に溶融樹脂を注入し、蓋体フレーム及び回路基板を一体的に固定する樹脂モールド部を形成する。この際、蓋体部の下端部と回路基板との隙間は突起部の押圧力により塞がれているため、樹脂形成空間に注入された溶融樹脂が空洞部に流入することを防止できる。
また、一対の金型で蓋体フレームを回路基板に押さえつけることにより、蓋体フレームと回路基板との相対的な位置を固定できる。したがって、樹脂モールド部を形成する際に、樹脂形成空間に注入された溶融樹脂によって蓋体フレームが回路基板に対して動くことを防止できる。
請求項２に係る発明は、請求項１に記載の蓋体フレームにおいて、前記蓋体部が導電性を有することを特徴とする蓋体フレームを提案している。
この発明に係る蓋体フレームによれば、導電性を有する蓋体部により半導体チップを覆うことにより、半導体装置の外方側において発生した電気的なノイズが樹脂モールド部側から侵入しても、蓋体部においてノイズが空洞部内に侵入すること防いで半導体チップに到達することを防止できる。
請求項３に係る発明は、請求項１又は請求項２に記載の蓋体フレームにおいて、前記突起部が、前記蓋体部に対して弾性変形可能に形成されていることを特徴とする蓋体フレームを提案している。
この発明に係る蓋体フレームによれば、一対の金型により回路基板及び蓋体部を挟み込んで、一方の金型が突起部を回路基板に向けて押圧する際には、突起部が蓋体部に対して弾性変形する。すなわち、一方の金型により蓋体部を回路基板に押さえつける力を突起部の弾性変形によって吸収できる。このため、一方の金型により蓋体フレームを回路基板に押さえつける力が、突起部の弾性変形により蓋体部に余剰に伝達されることを防いで蓋体部が変形することを防止できる。
また、この突起部の弾性力によって蓋体部の下端部が回路基板に適度な力で押さえつけられることになるため、蓋体部の下端部と回路基板との隙間を確実に塞ぐことができる。
請求項４に係る発明は、回路基板と、該回路基板にその厚さ方向の一端側に重ねて固定されると共に電気接続される半導体チップと、前記回路基板の一端側に重ねて配されると共に前記半導体チップを覆う蓋体フレームと、該蓋体フレームを介して前記半導体チップとの間に中空の空洞部を設けて配されると共に、前記回路基板及び前記蓋体フレームを一体的に固定する樹脂モールド部とを備え、前記蓋体フレームが、前記回路基板に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出して形成される突起部とを備え、前記突起部が、前記蓋体部の上端部からさらに前記厚さ方向に延びると共に、その先端部が、前記樹脂モールド部の外方に露出していることを特徴とする半導体装置を提案している。
この発明に係る半導体装置において、突起部の先端部が樹脂モールド部から外方に露出するのは、金型を用いて樹脂モールド部を形成する際に、突起部の先端部を金型に当接させるためである。すなわち、この半導体装置を製造する際には、樹脂モールド部形成用の一対の金型により回路基板及び蓋体フレームを回路基板の厚さ方向から挟み込む。ここで、蓋体フレームの突起部は、蓋体部の上端部から回路基板に対してさらに離間する方向に延びているため、一方の金型が突起部の先端部に当接し、一方の金型と蓋体部の上端部との間には隙間が形成される。
また、一対の金型により挟み込むため、突起部が回路基板に向けて押圧されることになる。そして、この突起部の押圧により、回路基板に接する蓋体部の下端部が回路基板に押し付けられるため、蓋体部の下端部と回路基板との隙間を塞ぐことができる。すなわち、空洞部が外方に対して密閉されることになる。
この一対の金型による挟み込みの後に、一方の金型、蓋体部及び回路基板により画定される樹脂形成空間に溶融樹脂を注入することで、突起部の先端部を外方に露出させた樹脂モールド部が形成される。この際、蓋体部の下端部と回路基板との隙間は突起部の押圧力により塞がれているため、樹脂形成空間に注入された溶融樹脂が空洞部に流入することを防止できる。
また、一対の金型で蓋体フレームを回路基板に押さえつけることにより、蓋体フレームと回路基板との相対的な位置を固定できる。したがって、樹脂モールド部を形成する際に、樹脂形成空間に注入された溶融樹脂によって蓋体フレームが回路基板に対して動くことを防止できる。
請求項５に係る発明は、請求項４に記載の半導体装置において、前記半導体チップが、前記回路基板の一端側から前記厚さ方向に窪んで形成された凹部の底面に配されると共に、前記蓋体フレームが、前記凹部を跨いで配されることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、半導体チップと回路基板との電気接続をワイヤーの配線により行う場合に、半導体チップと凹部の底面とをワイヤーにより電気接続することにより、ワイヤーが凹部の外方に突出することを抑制できる。したがって、このワイヤーを配した後に、蓋体フレームを回路基板に重ねて配する際、また、一対の金型により蓋体フレームを回路基板に押しつける際に、ワイヤーが蓋体フレームに触れることを防いで、ワイヤーの変形を防止することができる。
請求項６に係る発明は、請求項４又は請求項５に記載の半導体装置において、前記蓋体部が導電性を有し、前記回路基板に、導電性を有し、前記蓋体部と共に前記半導体チップを含んで前記空洞部を囲むシールド部材が設けられ、該シールド部材が前記蓋体部と電気的に接続されていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、導電性を有する蓋体部と回路基板のシールド部材が半導体チップを取り囲むため、半導体装置の外方側において発生した電気的なノイズが、回路基板及び樹脂モールド部に侵入しても、蓋体部及びシールド部材においてノイズが空洞部内に侵入すること防いで、半導体チップに到達することを確実に防止できる。
請求項７に係る発明は、請求項４から請求項６のいずれか１項に記載の半導体装置において、前記回路基板に、前記厚さ方向に貫通すると共に前記半導体チップが固定される前記回路基板の一端側に向けて先細りとなるテーパ状の貫通孔が形成され、前記貫通孔の内部に、前記貫通孔のうち先細りとなる側の開口部を介して前記樹脂モールド部と一体的に形成されるアンカー部が設けられることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、半導体装置が加熱された際には空洞部が膨張するため、樹脂モールド部には、この膨張に基づいて回路基板から離間する方向、すなわち、回路基板から半導体チップに向かう方向に力が作用するが、貫通孔がテーパ状に形成されているため、この力によって貫通孔のうち先細りとなる側の開口部からアンカー部が引き抜かれることはない。したがって、樹脂モールド部が回路基板から剥がれることを防止できる。
請求項８に係る発明は、請求項４から請求項７のいずれか１項に記載の半導体装置において、前記回路基板が、前記回路基板の一端側のうち、前記空洞部に露出して配されると共に前記半導体チップと電気接続するためのパッド電極と、前記回路基板の厚さ方向の他端側に露出して配される電極部と、前記回路基板の内部に配され、前記パッド電極と前記電極部とを相互に電気的に接続する配線部と備えることを特徴とする半導体装置を提案している。
この半導体装置を実装基板に搭載する際には、回路基板の他端側を実装基板に対向配置し、電極部を実装基板の表面に形成されるランド部と電気接続させる。これにより、半導体チップが実装基板と電気的に接続されることになる。ここで、電極部は、実装基板に対向する回路基板の他端側に配されているため、実装基板に対する半導体装置の搭載領域を小さくすることができる。
請求項９に係る発明は、請求項８に記載の半導体装置において、前記電極部が、前記空洞部と前記厚さ方向に重ならない位置に配されることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、半導体装置を実装基板に搭載する際には、実装基板のランド部と電極部とを半田付け等により接着して電気的に接続する。この状態において、半導体装置が加熱・冷却された場合には、空洞部が膨張・収縮するため、回路基板のうち、空洞部と前記厚さ方向に重なる部分が撓むことになる。
ここで、電極部は空洞部と前記厚さ方向に重ならない位置に配されているため、この回路基板の撓みに基づいて、実装基板に対する電極部の位置が変化することを抑制できる。したがって、電極部が実装基板から剥離することを防止できる。
請求項１０に係る発明は、回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置を製造する半導体装置の製造方法であって、前記回路基板と共に前記空洞部を形成する蓋体部と、前記蓋体部の上端部からさらに前記厚さ方向に延びるように突出する突起部とを有する蓋体フレームを用意するフレーム準備工程と、前記蓋体部が前記半導体チップを覆うように前記蓋体フレームを前記回路基板の一端側に重ねて設けるフレーム配置工程と、上下一対の金型により前記回路基板及び蓋体フレームを前記厚さ方向に挟み込むと共に、一方の金型により前記突起部を前記回路基板に向けて押圧する押圧工程と、前記一方の金型、前記蓋体部及び回路基板により形成される間隙に樹脂を充填して、樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法を提案している。
この発明に係る半導体装置の製造方法によれば、押圧工程においては、突起部を介して、回路基板に接する蓋体部の下端部が回路基板に押し付けられるため、蓋体部の下端部と回路基板との隙間を塞ぐことができる。すなわち、空洞部が外方に対して密閉されることになる。また、この押圧工程においては、一対の金型で蓋体フレームを回路基板に押さえつけているため、蓋体フレームと回路基板との相対的な位置が固定されることになる。
そして、モールド工程においては、蓋体部の下端部と回路基板との隙間が突起部の押圧力により塞がれているため、樹脂形成空間に注入された溶融樹脂が空洞部に流入することを防止できる。また、このモールド工程においては、蓋体フレームと回路基板との相対的な位置が既に固定されているため、樹脂形成空間に注入された溶融樹脂によって蓋体フレームが回路基板に対して動くことを防止できる。
請求項１、請求項４及び請求項１０に係る発明によれば、樹脂モールド部形成用の一対の金型により回路基板及び蓋体フレームを挟み込むだけで、樹脂モールド部を形成する際に、溶融樹脂が空洞部に流入することを防止できると共に、蓋体フレームが回路基板に対して動くことを防止できる。したがって、半導体チップを覆う蓋体部を回路基板に接着する工程や、回路基板に蓋体部の下端部を支持するための凹部や支持部を形成する工程が不要となり、半導体装置の製造コスト削減、及び、製造効率の向上を図ることができる。
また、請求項２に係る発明によれば、導電性を有する蓋体部により、半導体装置の外方側において発生した電気的なノイズが半導体チップに到達することを防ぐため、ノイズに基づく半導体チップの誤作動を防止することができる。
また、請求項３に係る発明によれば、一方の金型により蓋体フレームを回路基板に押さえつける力が、突起部の弾性変形により蓋体部に余剰に伝達されることを防いで蓋体部が変形することを防止するため、蓋体部の変形に基づく空洞部のばらつきを抑えることができる。
また、この突起部の弾性力によって蓋体部の下端部が回路基板に適度な力で押さえつけられることになるため、蓋体部の下端部と回路基板との隙間を確実に塞ぐことができる。
また、請求項５に係る発明によれば、回路基板に半導体チップを収容する凹部を形成しておくことにより、半導体装置を製造する際にワイヤーが蓋体フレームに触れることを防いで、ワイヤーの変形を防止することができるため、回路基板と半導体チップとをワイヤーにより接続しても、回路基板と半導体チップとの電気的な接続を容易に確保することができる。
また、請求項６に係る発明によれば、導電性を有する蓋体部及びシールド部材により、半導体装置の外方側において発生した電気的なノイズが半導体チップに到達することを確実に防ぐため、ノイズに基づく半導体チップの誤作動を確実に防止することができる。
また、請求項７に係る発明によれば、テーパ状の貫通孔を形成すると共に樹脂モールド部を先細りとなる貫通孔の開口部を介してアンカー部と一体的に形成することにより、空洞部の膨張に基づいて樹脂モールド部が回路基板の表面から剥がれることを防止できる。
また、請求項８に係る発明によれば、実装基板に対する半導体装置の搭載領域を小さくすることができるため、実装基板の小型化を図ることができる。
また、請求項９に係る発明によれば、空洞部の膨張収縮による回路基板の撓みに基づいて、実装基板に対する電極部の位置変化を抑制できるため、電極部が実装基板から剥離することを防止して、半導体チップと実装基板との電気的な接続を確保することができる。
図１から図６は、本発明の第１の実施形態を示している。図１に示すように、この半導体装置１は、回路基板３と、回路基板３の厚さ方向の一端側に重ねて配された半導体チップ５、蓋体フレーム７及び樹脂モールド部９とを備えている。
半導体チップ５は、略板状に形成されており、その厚さ方向の一端面５ａが回路基板３の一端側に位置する表面３ａ上に接着固定されている。この半導体チップ５は、例えば、加速度を検知する機能を有した加速度センサチップからなる。
すなわち、図２に示すように、半導体チップ５には、その厚さ方向に貫通する貫通孔５ｂが形成されている。この貫通孔５ｂ内には重り１１が配されており、重り１１の一端は、撓み部１３によって貫通孔５ｂの内面に一体的に固定されている。撓み部１３は、半導体チップ５の厚さ寸法よりも薄く形成されており、重り１１に加速度が印加された際に、撓むことができるようになっている。この撓み部１３には、撓み部１３の撓みに基づいて加速度を電気信号に変換するピエゾ素子１４が貼付されている。
また、半導体チップ５の厚さ方向の他端面５ｃには、複数のパッド電極１５が露出して形成されている。これらパッド電極１５は、半導体チップ５に電力を供給する役割や、ピエゾ素子１４から取り出された電気信号を外部に伝達する端子としての機能を有するものである。
図１に示すように、蓋体フレーム７は、耐熱性を有する熱硬化性樹脂から形成されており、半導体チップ５を覆うように回路基板３の表面３ａに配される蓋体部１７と、蓋体部１７から一体的に突出する突起部１９とを備えている。
蓋体部１７は、回路基板３の表面３ａから厚さ方向に離間した位置に配される略板状の上端壁部（上端部）２１と、上端壁部２１の周縁から回路基板３の表面３ａに向けて突出する側壁部２３とを備えている。すなわち、蓋体部１７は、これら上端壁部２１及び側壁部２３により側壁部２３の先端部２３ａ側に開口する略凹状に形成されている。そして、側壁部２３の先端部２３ａを半導体チップ５の周縁に位置する回路基板３の表面３ａに配した状態においては、回路基板３の表面３ａと、上端壁部２１及び側壁部２３の内面２１ａ，２３ｃとにより中空の空洞部２５が画定される。なお、この状態においては、上端壁部２１が、蓋体部１７のうち回路基板３の表面３ａから最も離間して位置しており、また、上端壁部２１及び側壁部２３の内面２１ａ，２３ｃが、半導体チップ５に触れないように位置している。
また、この蓋体フレーム７には、空洞部２５に対向する上端壁部２１及び側壁部２３の内面２１ａ，２３ｃに形成された薄膜状のシールド部２７が設けられている。このシールド部２７は、銅や銀等の導電性を有する導電性ペーストを上端壁部２１及び側壁部２３の内面２１ａ，２３ｃに塗布若しくは吹付をしてなる。すなわち、蓋体部１７は、このシールド部２７によって導電性を有することになる。また、シールド部２７は、側壁部２３の先端部２３ａまで延びて形成されており、蓋体フレーム７を配した状態において、回路基板３の表面３ａ上に接することになり、空洞部２５はこのシールド部２７によって覆われることになる。
突起部１９は、上端壁部２１の周縁から一対突出しており、上端壁部２１よりも回路基板３の表面３ａからさらに離間する方向に延びている。また、各突起部１９は、上端壁部２１の長手方向に対して傾斜するように延びており、蓋体部１７に対して弾性変形可能となっている。すなわち、各突起部１９は、その基端部１９ａを軸として蓋体部１７に対して揺動したり、撓むことにより弾性変形するようになっている。
また、この蓋体フレーム７には、上端壁部２１の周縁から上端壁部２１の長手方向に一体的に延びる一対の連結部２９が形成されている。
回路基板３は、略板状に形成されており、表面３ａに配された複数のパッド電極３１と、回路基板３の厚さ方向の他端側に位置する裏面３ｂに配された複数の半田ボール（電極部）３３と、回路基板３の内部に配され、複数のパッド電極３１及び半田ボール３３を個々に電気的に接続する配線部３５とを備えている。この配線部３５は、例えば銅箔から形成されている。
パッド電極３１は、半導体チップ５のパッド電極１５とワイヤー３７により電気的に接続するものであり、半導体チップ５の配置領域の周囲に配されると共に空洞部２５に露出している。このパッド電極３１は、例えば、銅箔に厚さ３〜５μｍのニッケル（Ｎｉ）及び厚さ０．５μｍの金（Ａｕ）のめっきを施したものからなる。
半田ボール３３は、略球体状に形成されており、回路基板３の裏面３ｂから突出すると共に空洞部２５とは回路基板３の厚さ方向に重ならない位置に配されている。
また、回路基板３の表面３ａには、導電性を有する薄膜状のシールド部材３９が設けられている。このシールド部材３９は、回路基板３の表面のうち、空洞部２５と対向する領域、半導体チップ５の配置領域、及び蓋体部１７の側壁部２３の先端部２３ａを配する領域にわたって形成されている。すなわち、蓋体フレーム７を回路基板３の表面３ａに配した状態においては、シールド部材３９が蓋体フレーム７のシールド部２７に接触するようになっている。したがって、シールド部材３９は、蓋体フレーム７のシールド部２７と共に半導体チップ５を含んで空洞部２５を囲むように構成することになる。
なお、以上のことから前述した半導体チップ５は、このシールド部材３９を介して回路基板３の表面３ａに固定され、また、蓋体フレーム７の側壁部２３の先端部２３ａも、このシールド部材３９を介して回路基板３の表面３ａに配されることになる。ただし、このシールド部材３９には、回路基板３のパッド電極３１が空洞部２５に露出するように、この各パッド電極３１を避ける孔３９ａが形成されており、シールド部材３９とパッド電極３１とは電気的に絶縁されている。
樹脂モールド部９は、回路基板３の表面３ａ、及び、内面２１ａ，２３ｃと反対側に位置する蓋体部１７の外面２１ｂ，２３ｂに接すると共に蓋体フレーム７の突起部１９及び連結部２９を包み込んでおり、回路基板３及び蓋体フレーム７を一体的に固定している。なお、蓋体部１７から突出する突起部１９及び連結部２９の先端部１９ｂ，２９ａは、回路基板３ａと同方向を向く樹脂モールド部９の表面９ａ、及び、この表面９ａに隣接する側面９ｂからそれぞれ外方に露出している。
すなわち、この樹脂モールド部９は、蓋体部１７によって形成される中空の空洞部２５を介して半導体チップ５を覆うように構成されている。なお、図１において、樹脂モールド部９は、突起部１９や連結部２９によって分割して形成されているように図示されているが、実際には、これら突起部１９や連結部２９を１つの樹脂モールド部９により包み込んでおり、樹脂モールド部９は一体的に形成されている。
次に、以上のように構成された半導体装置１の製造方法について説明する。
なお、この製造方法においては、予め、半導体装置１を構成するための複数のパッド電極３１、配線部３５及びシールド部材３９からなるユニットを複数形成した１枚の回路基板３を用意しておく。
そして、各シールド部材３９を介して回路基板３の表面３ａに半導体チップ５をそれぞれ接着する。この半導体チップ５の接着は、銀ペーストを介して半導体チップ５を回路基板３の表面３ａに配し、この銀ペーストを硬化させることにより行われる。この接着終了後には、回路基板３や半導体チップ５の表面３ａ，５ｃ、特に、パッド電極１５，３１に付着している汚れを落とすプラズマクリーニングを施す。その後、ワイヤボンディングによりワイヤー３７を配して半導体チップ５及び回路基板３のパッド電極１５，３１を相互に電気接続する。
その後、図３に示すように、連結部２９によって一体的に連結された複数の蓋体フレーム７を用意する（フレーム準備工程）。このフレーム準備工程では、耐熱性を有する熱硬化樹脂を用いてインジェクション成形法により相互に連結された複数の蓋体フレーム７を形成する。
次いで、各蓋体部１７により各半導体チップ５を覆うように複数の蓋体フレーム７を回路基板３の表面３ａに重ねて配する（フレーム配置工程）。ここで、各連結部２９は、各蓋体フレーム７が各半導体チップ５を覆う所定位置に配されるように設定されているため、複数の半導体チップ５に対する各蓋体フレーム７の位置決めを容易に行うことができる。
そして、回路基板３の裏面３ｂ側に平坦面Ｅ１を有する金型Ｅを配すると共に。回路基板３の表面３ａ側には、表面Ｆ１から窪んだ凹部Ｆ２を有する金型（一方の金型）Ｆを対向して配する。すなわち、これら一対の金型Ｅ，Ｆは、回路基板３をその厚さ方向から挟み込むように構成されている。また、金型Ｆの凹部Ｆ２の底面Ｆ３には、断面視略Ｖ字状の凸条部Ｆ４が突出して形成されており、各凸条部Ｆ４は相互に隣接する半導体チップ５及び蓋体フレーム７の中間地点と厚さ方向に重なるように配される。
また、これら一対の金型Ｅ，Ｆを配置すると同時に、回路基板３及び蓋体フレーム７と金型Ｆとの間には、樹脂モールド部を形成する樹脂と金型Ｆとの離型性を良好とする薄膜状のシートＳを配しておく。このシートＳは、例えばフッ素樹脂から形成されている。
その後、金型Ｆを金型Ｅに近づける方向に移動させ、図４に示すように、これら一対の金型Ｅ，Ｆの平坦面Ｅ１及び表面Ｆ１により回路基板３を挟み込むと共に、金型Ｆの凹部Ｆ２の底面Ｆ３により突起部１９を回路基板３に向けて押圧する（押圧工程）。この押圧工程の際には、予めシートＳを金型Ｆの底面Ｆ３に真空吸着（矢印ａ）させておく。
したがって、この押圧工程を行った状態においては、回路基板３の裏面３ｂが金型Ｅの平坦面Ｅ１に接触すると共に、回路基板３の表面３ａがシートＳを介して金型Ｆの表面Ｆ１に接触することになる。また、蓋体フレーム７の突起部１９の先端部１９ｂがシートＳを介して金型Ｆの底面Ｆ３に当接することになる。さらに、突起部１９は、蓋体部１７から回路基板３に対してさらに離間する方向に延びているため、金型Ｆと蓋体部１７との間には隙間が形成されることになる。
この押圧工程においては、突起部１９を介して回路基板３に接する蓋体部１７の先端部２３ａが回路基板３に押し付けられるため、蓋体部１７の先端部２３ａと回路基板３との隙間を塞ぐことができる。すなわち、空洞部２５が外方に対して密閉されることになる。また、この押圧工程においては、一対の金型Ｅ，Ｆで蓋体フレーム７を回路基板３に押さえつけているため、蓋体フレーム７と回路基板３との相対的な位置が固定されることになる。
さらに、この押圧工程においては、突起部１９が蓋体部１７に対して弾性変形する。すなわち、金型Ｆにより蓋体部１７を回路基板３に押さえつける力を突起部１９の弾性変形によって吸収できる。このため、金型Ｆにより蓋体フレーム７を回路基板３に押さえつける力が、突起部１９の弾性変形により蓋体部１７に余剰に伝達されることを防いで蓋体部１７が変形することを防止できる。
また、この突起部１９の弾性力によって蓋体部１７の先端部２３ａが回路基板３に適度な力で押さえつけられることになるため、蓋体部１７の先端部２３ａと回路基板３との隙間を確実に塞ぐことができる。
その後、金型Ｆの平坦面Ｆ１により突起部１９を押圧した状態で、金型Ｆの凹部Ｆ２、回路基板３及び複数の蓋体部１７により形成される１つの間隙に、エポキシ樹脂等の熱硬化樹脂を溶融した状態で注入し、回路基板３及び複数の蓋体フレーム７を一体的に固定する樹脂モールド部９を形成する（モールド工程）。なお、前述の間隙とは、樹脂モールド部９を形成するための樹脂形成空間を示している。また、この樹脂モールド部９は、１つの大きな樹脂形成空間の端部から順次溶融樹脂を注入するトランスファー成形法により形成される。
このモールド工程においては、蓋体部１７の先端部２３ａと回路基板３との隙間が突起部１９の押圧力により塞がれているため、樹脂形成空間に注入された溶融樹脂が空洞部２５に流入することを防止できる。また、このモールド工程においては、蓋体フレーム７と回路基板３との相対的な位置が既に固定されているため、樹脂形成空間に注入される溶融樹脂によって蓋体フレーム７が回路基板３に対して動くことを防止できる。
なお、このモールド工程では、溶融樹脂を樹脂形成空間に充填した後に、樹脂を加熱して硬化させることで、図５に示すように、樹脂モールド部９が形成されることになる。この樹脂モールド部９の表面９ａには、前述した金型Ｆの凸条部Ｆ４によってＶ字状の溝４１が形成されている。
このモールド工程の後には、回路基板３の裏面３ｂの全体にダイシングテープＤを貼付し、この状態でブレードＢによりＶ字状の溝４１に沿って個々の半導体装置１に切り分けるダイシング工程を行う。この際、樹脂モールド部９、回路基板３及び連結部２９は切断するが、ダイシングテープＤは切断しない。
最後に、個々の半導体装置１をダイシングテープＤから取り外し、図１に示すように、回路基板３の裏面３ｂに露出する配線部３５に半田ボール３３を取り付けることで、半導体装置１の製造が終了する。
この半導体装置１を実装基板に搭載する場合には、図６に示すように、回路基板３の裏面３ｂを実装基板４５の表面４５ａに対向させ、半田ボール３３を実装基板４５の表面４５ａに形成されたランド部４７に配する。そして、半田ボール３３を加熱しながら半導体装置１を実装基板４５の表面４５ａに押しつけることにより、半田ボール３３がランド部４７に固定されると共に電気的に接続される。
この状態において、半導体装置１が加熱・冷却された場合には、空洞部２５が膨張・収縮するため、回路基板３のうち、空洞部２５と厚さ方向に重なる部分が撓むことになる。ここで、半田ボール３３は空洞部２５と厚さ方向に重ならない位置に配されているため、この回路基板３の撓みに基づいて、実装基板４５に対する半田ボール３３の位置が変化することを抑制できる。また、半田ボール３３は、回路基板３の裏面３ｂから突出して設けられているため、空洞部２５が膨張しても回路基板３が実装基板４５の表面４５ａに当接することも防止できる。したがって、半田ボール３３が実装基板４５のランド部４７から剥離することを防止できる。
上記の半導体装置１、半導体装置の製造方法及びこれに使用する蓋体フレーム７によれば、一対の金型Ｅ，Ｆにより回路基板３及び蓋体フレーム７を挟み込むだけで、樹脂モールド部９を形成する際に溶融樹脂が空洞部２５に流入することを防止できると共に、蓋体フレーム７が回路基板３に対して動くことを防止できる。したがって、半導体チップ５を覆う蓋体部１７を回路基板３に接着する工程や、回路基板３に蓋体部１７の先端部２３ａを支持するための凹部や支持部を形成する工程が不要となり、半導体装置１の製造コスト削減、及び、製造効率の向上を図ることができる。
また、導電性を有する蓋体部１７のシールド部２７と回路基板３のシールド部材３９が半導体チップ５を取り囲むため、半導体装置１の外方側において発生した電気的なノイズが、回路基板３及び樹脂モールド部９に侵入しても、蓋体部１７及びシールド部材３９においてノイズが空洞部２５内に侵入すること防ぐ。したがって、このノイズが半導体チップ５に到達することを確実に防止して、ノイズに基づく半導体チップ５の誤作動を確実に防止することができる。
さらに、押圧工程において凹部Ｆ２を有する金型Ｆにより蓋体フレーム７を回路基板３に押さえつける力が、突起部１９の弾性変形により蓋体部１７に余剰に伝達されることを防いで蓋体部１７が変形することを防止するため、蓋体部１７の変形に基づく空洞部２５のばらつきを抑えることができる。
また、この突起部１９の弾性力によって蓋体部１７の先端部２３ａが回路基板３に適度な力で押さえつけられるため、蓋体部１７の先端部２３ａと回路基板３との隙間を確実に塞ぐことができる。
さらに、半導体装置１は、実装基板４５に対向する回路基板の裏面側のみに半田ボール３３を配した所謂表面実装型の構成となっているため、実装基板４５における半導体装置１の実装領域は回路基板３の裏面３ｂの面積のみとなる。したがって、実装基板４５に対する半導体装置１の搭載領域を小さくすることができ、実装基板４５の小型化を図ることができる。
また、空洞部２５の膨張収縮による回路基板３の撓みに基づいて、実装基板４５に対する電極部の位置変化を抑制できるため、半田ボール３３が実装基板４５から剥離することを防止して、半導体チップ５と実装基板４５との電気的な接続を確保することができる。
さらに、複数の半導体装置１を製造する際には、複数の蓋体フレーム７を連結部２９により連結しておくことにより、回路基板３に配された各半導体チップ５に対する各蓋体フレーム７の位置決めを容易に行うことができる。また、複数の半導体装置１を同時かつ容易に製造することができ、半導体装置１の製造効率の向上を図ることができる。
また、押圧工程において、蓋体フレーム７の突起部１９は、シートＳを介して金型Ｆの底面Ｆ３に当接するため、突起部１９の当接によって金型Ｆに傷がつくことを防止できる。また、金型Ｆの底面Ｆ３にシートＳを配した状態でモールド工程を行うため、溶融樹脂によって金型Ｆが汚れることも防止できる。
なお、上記の実施の形態において、シールド部材３９は、回路基板３の表面３ａに配されるとしたが、これに限ることはなく、少なくとも蓋体部１７と共に半導体チップ５を含んで空洞部２５を囲むように形成されていればよい。すなわち、シールド部材３９は、その一部が回路基板３の内部に配されるとしても構わない。
次に、本発明による第２の実施形態について図７を参照して説明する。なお、ここでは、第１の実施形態との相違点のみについて説明し、半導体装置１の構成要素と同一の部分については同一符号を付し、その説明を省略する。
図７に示すように、この実施形態に係る半導体装置５１を構成する回路基板４には、その表面４ａから厚さ方向に窪んで形成された断面視略矩形状の凹部５３が形成されており、この凹部５３の底面５３ａに半導体チップ５が配されている。
また、蓋体フレーム７は、この凹部５３を跨いで配されている、すなわち、蓋体部１７の先端部２３ａが凹部５３の周縁に位置する回路基板４の表面４ａに配されている。この状態においては、回路基板４の凹部５３と、蓋体フレーム７の上端壁部２１及び側壁部２３とにより中空の空洞部５５が画定される。
凹部５３の底面５３ａには、半導体チップ５のパッド電極１５とワイヤー３７により電気的に接続する複数のパッド電極５７が配されている。これらパッド電極５７は、配線層３５を介して回路基板４の裏面４ｂに配された複数の半田ボール３３と、電気的に接続されている。なお、半田ボール３３は、第１の実施形態と同様に、空洞部５５とは厚さ方向に重ならない位置に配されている。
また、この回路基板４には、蓋体フレーム７のシールド部１７と共に半導体チップ５を含んで空洞部５５を囲むシールド部材５９が設けられている。すなわち、シールド部材５９は、凹部５３の底面５３ａに配されると共に、この底面５３ａの周縁から回路基板４の内部を通って、凹部５３の周縁に位置する回路基板４の表面４ａまで延びて露出するように設けられている。したがって、蓋体フレーム７を回路基板４の表面４ａに配した状態においては、シールド部材５９が蓋体フレーム７のシールド部２７に接触するようになっている。
なお、以上のことから半導体チップ５は、このシールド部材５９を介して回路基板４の表面４ａに固定され、また、蓋体フレーム７の側壁部２３の先端部２３ａも、このシールド部材５９を介して回路基板４の表面４ａに配されることになる。また、このシールド部材５９には、回路基板４のパッド電極５７が空洞部５５に露出するように、この各パッド電極５７を避ける孔５９ａが形成されており、シールド部材５９とパッド電極５７とは電気的に絶縁されている。
この回路基板４の周縁には、その厚さ方向に貫通すると共に、その裏面４ｂから表面４ａに向けて先細りに形成されたテーパ状の貫通孔６１が複数形成されている。各貫通孔６１の内部には、回路基板４の表面４ａ側に位置する貫通孔６１の開口部６１ａを介して樹脂モールド部９と一体的に形成されたアンカー部６３が設けられている。すなわち、アンカー部６３は、樹脂モールド部９と同一の樹脂材料を貫通孔６１に充填して形成されている。なお、アンカー部６３は、回路基板４の裏面４ｂと同一平面を形成するようになっている。
以上のように構成された半導体装置５１は、第１の実施形態と同様の一対の金型Ｅ，Ｆを利用して製造することができる。
なお、アンカー部６３は、モールド工程において貫通孔６１の開口部６１ａから樹脂モールド部９を形成するための溶融樹脂を流入させることで、形成することができる。また、モールド工程において、貫通孔６１は平坦面Ｅ１を有する金型Ｅに向けて開口するため、回路基板４の裏面４ｂと金型Ｅとの間にも第１の実施形態と同様のシートＳを配しておくことが好ましい。
この半導体装置５１が、半田付け等による半導体装置５１の実装基板４５への実装時や、半導体チップ５の動作等によって加熱された際には空洞部５５が膨張する。このため、樹脂モールド部９には、この膨張に基づいて回路基板４から離間する方向に力が作用する。ここで、アンカー部６３を充填した貫通孔６１はテーパ状に形成されているため、この力によって先細りとなる貫通孔６１の開口部６１ａからアンカー部６３が引き抜かれることはない。したがって、樹脂モールド部９が回路基板４から剥がれることを防止できる。
上記の半導体装置５１によれば、第１の実施形態と同様の効果を奏する。
また、半導体チップ５と凹部５３の底面５３ａに配されたパッド電極５７とがワイヤー３７により電気接続されるため、ワイヤー３７が凹部５３の外方に突出することを抑制できる。したがって、このワイヤー３７を配した状態でフレーム配置工程や押圧工程を行う際に、ワイヤー３７が蓋体フレーム７に触れることを防いでワイヤー３７の変形を確実に防止することができる。したがって、半導体装置５１を製造する際に、回路基板４と半導体チップ５との電気的な接続を容易に確保することができる。
さらに、テーパ状の貫通孔６１を形成すると共に樹脂モールド部９を先細りとなる貫通孔６１の開口部６１ａを介してアンカー部６３と一体的に形成することにより、空洞部５５の膨張に基づいて樹脂モールド部９が回路基板４の表面４ａから剥がれることを防止できる。なお、貫通孔６１及びアンカー部６３は、第１の実施形態の半導体装置１の構成に含めたとしても、同様の効果を奏することができる。
なお、上述した第１，第２の実施形態において、蓋体フレーム７の突起部１９は、蓋体部１７に対して揺動したり撓むことにより弾性変形するとしたが、これに限ることはなく、少なくとも蓋体部１７に対して弾性変形可能となっていればよい。
また、突起部１９は、蓋体部１７に対して弾性変形可能に設けられるとしたが、これに限ることはなく、少なくとも上端壁部２１の周縁から突出していればよい。
さらに、突起部１９は、上端壁部２１の周縁から突出するとしたが、これに限ることはなく、少なくとも上端壁部２１よりも回路基板３，４の表面３ａ，４ａからさらに離間する方向に延びていればよい。すなわち、突起部１９は、例えば、上端壁部２１の中央部分から突出するとしてもよいし、側壁部２３から突出するとしても構わない。この構成であっても、突起部１９を金型Ｆで押圧することができるため、半導体装置１，５１を製造する際に、溶融した樹脂が空洞部２５，５５に流入したり、蓋体フレーム７が回路基板３，４に対して動くことを防止できる。
また、蓋体フレーム７のシールド部２７は、蓋体部１７を構成する上端壁部２１及び側壁部２３の内面２１ａ，２３ｃに導電性ペーストを塗布して形成されるとしたが、これに限ることはなく、少なくとも蓋体部１７を介して空洞部２５，５５内に電気的なノイズが侵入することを防止すればよい。すなわち、シールド部２７は、例えば、上端壁部２１及び側壁部２３の外面に導電性ペーストを塗布して形成されるとしてもよいし、導電性ペーストに漬け込んで形成されるとしても構わない。
さらに、例えば、導電性を有する樹脂により蓋体フレーム７を形成し、空洞部２５，５５に面する蓋体部１７の内面２１ａ，２３ｃに絶縁性の樹脂を塗布するとしても構わないし、また、同内面２１ａ，２３ｃに前述の絶縁性樹脂及びシールド部２７を重ねて塗布するとしてもよい。
さらに、蓋体フレーム７は、耐熱性を有する熱硬化樹脂からなるとしたが、少なくとも樹脂材料から形成されていればよい。ただし、モールド工程や半導体装置１の実装基板への実装時において、蓋体フレーム７が加熱されても熱変形しない程度の耐熱性を有している樹脂材料であることが好ましい。具体的には、１７０〜１８０℃程度の熱に耐えられるエンジニアプラスチック等の樹脂材料から蓋体フレーム７を形成することが好ましい。
また、空洞部２５，５５内への電気的なノイズの侵入防止を考慮する場合には、蓋体フレーム７を金属等の導電性材料から形成するとしても構わない。この構成の場合には、モールド工程や半導体装置１の実装基板への実装時において、蓋体フレーム７はより高温に耐えることができる。また、導電性材料は樹脂材料と比較して剛性が高いため、モールド工程において蓋体フレーム７の上端壁部２１や側壁部２３が撓んで変形することを防止し、空洞部２５，５５の確保を容易に行うことができる。
さらに、上述した樹脂材料や導電性材料から蓋体フレーム７を形成することに限らず、例えば、半導体チップ５の帯電を特に防止する場合には、カーボンを練り込んだ樹脂材料から蓋体フレーム７を形成することが好ましい。
また、半導体装置１，５１を製造する際には、連結部２９によって連結された複数の蓋体フレーム７を回路基板３，４の表面３ａ，４ａに配するとしたが、連結部２９を有さない個別の蓋体フレーム７を用いるとしても構わない。
さらに、樹脂モールド部９は、エポキシ樹脂等の熱硬化樹脂から形成されるとしたが、モールド工程においては、加熱等によって樹脂から発生するガスが空洞部２５，５５内に充満することがある。このガスが、臭素（Ｂｒ）等の臭気系のガスである場合には、半導体チップ５に悪影響を及ぼすことがある。したがって、この種のガスを考慮する場合には、樹脂モールド部９を形成する樹脂として、ハロゲン化合物等の難燃性の化合物を含まないものを選定することが好ましく、特に、臭素等、半導体チップ５に悪影響を及ぼすガスを発生しないものを選択することが好ましい。
また、回路基板３，４の裏面３ｂ，４ｂには、配線部３５と電気的に接続された半田ボール３３が設けられるとしたが、これに限ることはなく、少なくとも回路基板３，４の裏面３ｂ，４ｂに実装基板４５と電気的に接続するための電極部が露出していればよい。すなわち、この電極部は、配線部３５と一体的に形成されるとしても構わないし、配線部３５が回路基板３，４の裏面３ｂ，４ｂから突出するとしてもよい。
さらに、半導体チップ５と回路基板３，４とは、ワイヤー３７により電気接続されるとしたが、これに限ることはなく、少なくとも半導体チップ５と回路基板３，４とが電気接続されていればよい。すなわち、例えば、半導体チップ５及び回路基板３，４のパッド電極１５，３１，５７が相互に対向するように、半導体チップ５を回路基板３，４の表面３ａや凹部５３の底面５３ａに配するとしても構わない。
また、半導体チップ５として加速度センサチップを一例に挙げたが、これに限ることはなく、半導体チップ５は、加速度センサチップを構成する撓み部１３のように、少なくとも動く部分を備えるものであればよい。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
この発明の第１の実施形態に係る半導体装置を示す概略側断面図である。 図１の半導体装置において、半導体チップの一例を示す概略断面図である。 図１の半導体装置の製造方法を示す概略側断面図である。 図１の半導体装置の製造方法を示す概略側断面図である。 図１の半導体装置の製造方法を示す概略側断面図である。 図１の半導体装置を実装基板に搭載した状態を示す概略側断面図である。 この発明の他の実施形態に係る半導体装置を示す概略側断面図である。
符号の説明
１，５１・・・半導体装置、３・・・回路基板、５・・・半導体チップ、７・・・蓋体フレーム、９・・・樹脂モールド部、１７・・・蓋体部、１９・・・突起部、１９ｂ・・・先端部、２１・・・上端壁部（上端部）、２５，５５・・・空洞部、３１，５７・・・パッド電極、３３・・・半田ボール（電極部）、３５・・・配線部、３９，５９・・・シールド部材、５３・・・凹部、５３ａ・・・底面、６１・・・貫通孔、６１ａ・・・開口部、６３・・・アンカー部、Ｅ・・・金型、Ｆ・・・金型（一方の金型）

Claims (10)

  1. 回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームであって、
    前記半導体チップを覆うように前記回路基板の一端側に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出して形成される突起部とを備え、
    前記突起部が、前記蓋体部の上端部からさらに前記厚さ方向に延びることを特徴とする蓋体フレーム。
  2. 前記蓋体部が導電性を有することを特徴とする請求項１に記載の蓋体フレーム。
  3. 前記突起部が、前記蓋体部に対して弾性変形可能に形成されていることを特徴とする請求項１又は請求項２に記載の蓋体フレーム。
  4. 回路基板と、該回路基板にその厚さ方向の一端側に重ねて固定されると共に電気接続される半導体チップと、前記回路基板の一端側に重ねて配されると共に前記半導体チップを覆う蓋体フレームと、該蓋体フレームを介して前記半導体チップとの間に中空の空洞部を設けて配されると共に、前記回路基板及び前記蓋体フレームを一体的に固定する樹脂モールド部とを備え、
    前記蓋体フレームが、前記回路基板に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出して形成される突起部とを備え、
    前記突起部が、前記蓋体部の上端部からさらに前記厚さ方向に延びると共に、その先端部が、前記樹脂モールド部の外方に露出していることを特徴とする半導体装置。
  5. 前記半導体チップが、前記回路基板の一端側から前記厚さ方向に窪んで形成された凹部の底面に配されると共に、
    前記蓋体フレームが、前記凹部を跨いで配されることを特徴とする請求項４に記載の半導体装置。
  6. 前記蓋体部が導電性を有し、
    前記回路基板に、導電性を有し、前記蓋体部と共に前記半導体チップを含んで前記空洞部を囲むシールド部材が設けられ、
    該シールド部材が前記蓋体部と電気的に接続されていることを特徴とする請求項４又は請求項５に記載の半導体装置。
  7. 前記回路基板に、前記厚さ方向に貫通すると共に前記半導体チップが固定される前記回路基板の一端側に向けて先細りとなるテーパ状の貫通孔が形成され、
    前記貫通孔の内部に、前記貫通孔のうち先細りとなる側の開口部を介して前記樹脂モールド部と一体的に形成されるアンカー部が設けられることを特徴とする請求項４から請求項６のいずれか１項に記載の半導体装置。
  8. 前記回路基板が、前記回路基板の一端側のうち、前記空洞部に露出して配されると共に前記半導体チップと電気接続するためのパッド電極と、
    前記回路基板の厚さ方向の他端側に露出して配される電極部と、
    前記回路基板の内部に配され、前記パッド電極と前記電極部とを相互に電気的に接続する配線部と備えることを特徴とする請求項４から請求項７のいずれか１項に記載の半導体装置。
  9. 前記電極部が、前記空洞部と前記厚さ方向に重ならない位置に配されることを特徴とする請求項８に記載の半導体装置。
  10. 回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置を製造する半導体装置の製造方法であって、
    前記回路基板と共に前記空洞部を形成する蓋体部と、前記蓋体部の上端部からさらに前記厚さ方向に延びるように突出する突起部とを有する蓋体フレームを用意するフレーム準備工程と、
    前記蓋体部が前記半導体チップを覆うように前記蓋体フレームを前記回路基板の一端側に重ねて設けるフレーム配置工程と、
    上下一対の金型により前記回路基板及び蓋体フレームを前記厚さ方向に挟み込むと共に、一方の金型により前記突起部を前記回路基板に向けて押圧する押圧工程と、
    前記一方の金型、前記蓋体部及び回路基板により形成される間隙に樹脂を充填して、樹脂モールド部を形成するモールド工程とを備えることを特徴とする半導体装置の製造方法。

JP2005074901A 2005-03-16 2005-03-16 蓋体フレーム、半導体装置、及びその製造方法 Expired - Fee Related JP4049160B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005074901A JP4049160B2 (ja) 2005-03-16 2005-03-16 蓋体フレーム、半導体装置、及びその製造方法
PCT/JP2006/305060 WO2006098339A1 (ja) 2005-03-16 2006-03-14 半導体装置、半導体装置の製造方法、および蓋体フレーム
EP06729094A EP1860694A1 (en) 2005-03-16 2006-03-14 Semiconductor device, semiconductor device manufacturing method and cover frame
US11/908,590 US20090230487A1 (en) 2005-03-16 2006-03-14 Semiconductor device, semiconductor device manufacturing method and lid frame
CNB2006800081820A CN100517659C (zh) 2005-03-16 2006-03-14 半导体装置、半导体装置的制造方法及壳体框架
TW095108588A TWI303094B (en) 2005-03-16 2006-03-14 Semiconductor device, method for manufacturing semiconductor device, and cover frame
KR1020077023360A KR20070116097A (ko) 2005-03-16 2006-03-14 반도체 장치, 반도체 장치의 제조 방법, 및 덮개 프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005074901A JP4049160B2 (ja) 2005-03-16 2005-03-16 蓋体フレーム、半導体装置、及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007268030A Division JP2008028428A (ja) 2007-10-15 2007-10-15 蓋体フレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006261298A JP2006261298A (ja) 2006-09-28
JP4049160B2 true JP4049160B2 (ja) 2008-02-20

Family

ID=37100222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005074901A Expired - Fee Related JP4049160B2 (ja) 2005-03-16 2005-03-16 蓋体フレーム、半導体装置、及びその製造方法

Country Status (2)

Country Link
JP (1) JP4049160B2 (ja)
CN (1) CN100517659C (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011031385A (ja) * 2009-07-07 2011-02-17 Rohm Co Ltd Ｍｅｍｓセンサ
WO2011061771A1 (en) * 2009-11-20 2011-05-26 Unimicron Technology Corp. Lid, fabricating method thereof, and mems package made thereby
DE102011004577B4 (de) * 2011-02-23 2023-07-27 Robert Bosch Gmbh Bauelementträger, Verfahren zur Herstellung eines solchen Bauelementträgers sowie Bauteil mit einem MEMS-Bauelement auf einem solchen Bauelementträger
WO2012124282A1 (ja) * 2011-03-11 2012-09-20 パナソニック株式会社 センサ
CN102745639B (zh) * 2011-04-22 2015-09-09 欣兴电子股份有限公司 微机电的承载件及其制法
DE102011086722A1 (de) * 2011-11-21 2013-05-23 Robert Bosch Gmbh Mikromechanische Funktionsvorrichtung, insbesondere Lautsprechervorrichtung, und entsprechendes Herstellungsverfahren
JP6016228B2 (ja) * 2012-07-03 2016-10-26 ソニーセミコンダクタソリューションズ株式会社 センサデバイス
ITTO20120976A1 (it) 2012-11-09 2014-05-10 St Microelectronics Srl Procedimento per la fabbricazione di un cappuccio per una struttura di incapsulamento di dispositivi elettronici e cappuccio per una struttura di incapsulamento di dispositivi elettronici
ITTO20130651A1 (it) 2013-07-31 2015-02-01 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo incapsulato, in particolare un sensore micro-elettro-meccanico incapsulato, dotato di una struttura accessibile, quale un microfono mems e dispositivo incapsulato cosi' ottenuto
CN103539063A (zh) * 2013-11-05 2014-01-29 华进半导体封装先导技术研发中心有限公司 环境mems传感器基板封装结构及制作方法
JP6297392B2 (ja) * 2014-04-08 2018-03-20 アルプス電気株式会社 圧力検出装置
JP6262086B2 (ja) * 2014-07-04 2018-01-17 アルプス電気株式会社 圧力検出装置
JP6274058B2 (ja) * 2014-09-22 2018-02-07 株式会社デンソー 電子装置、及び電子装置を備えた電子構造体
US10041851B2 (en) * 2015-09-24 2018-08-07 Silicon Microstructures, Inc. Manufacturing catheter sensors
EP3279630B1 (en) * 2016-08-03 2019-06-26 ams AG Pressure sensor module
JP6561940B2 (ja) * 2016-08-12 2019-08-21 株式会社デンソー 半導体センサ及びその製造方法
CN107818291B (zh) * 2016-09-14 2022-01-04 致伸科技股份有限公司 组装指纹辨识模块的方法及指纹辨识感应元件的切削方法
JP6527193B2 (ja) * 2017-04-07 2019-06-05 株式会社鷺宮製作所 圧力センサ
DE102018106560A1 (de) * 2017-10-17 2019-04-18 Infineon Technologies Ag Drucksensorbauelemente und Verfahren zum Herstellen von Drucksensorbauelementen
CN111312667B (zh) * 2019-09-20 2023-04-18 天津大学 带导电通孔偏移结构的半导体器件、供电结构和电子设备
CN112492478B (zh) * 2020-12-02 2022-08-19 潍坊歌尔微电子有限公司 微型麦克风防尘装置及mems麦克风

Also Published As

Publication number Publication date
CN100517659C (zh) 2009-07-22
CN101142672A (zh) 2008-03-12
JP2006261298A (ja) 2006-09-28

Similar Documents

Publication Publication Date Title
JP4049160B2 (ja) 蓋体フレーム、半導体装置、及びその製造方法
JP3793628B2 (ja) 樹脂封止型半導体装置
JP6400509B2 (ja) 電子部品の製造方法
KR20010014882A (ko) 반도체 장치 및 그 제조 방법
JP4967701B2 (ja) 電力半導体装置
JPWO2020129195A1 (ja) 半導体装置、及び、半導体装置の製造方法
JP5452210B2 (ja) 半導体装置及びその製造方法
JP2010272556A (ja) モールドパッケージおよびその製造方法
JP4334335B2 (ja) 混成集積回路装置の製造方法
JP4049167B2 (ja) 蓋体フレーム、半導体装置、及びその製造方法
JP4742706B2 (ja) 半導体装置及びその製造方法
JP5898906B2 (ja) 半導体素子の電気接続構造
JP5178648B2 (ja) パッケージの製造方法、及び半導体装置
JP2009164240A (ja) 半導体装置
JP2003133329A (ja) 半導体装置
JP2008028428A (ja) 蓋体フレーム及びその製造方法
JP4609478B2 (ja) 蓋体フレーム及びその製造方法
JP4833678B2 (ja) 圧電発振器の製造方法
JP3734225B1 (ja) 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置
JP5972158B2 (ja) 半導体装置および半導体装置の製造方法
JP2012004594A (ja) 半導体装置
JP4293232B2 (ja) 半導体装置の製造方法
JP3705235B2 (ja) 半導体装置の製造方法
JP4357492B2 (ja) 半導体装置
JP5017228B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071119

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees