CN101142672A - 半导体装置、半导体装置的制造方法及壳体框架 - Google Patents

半导体装置、半导体装置的制造方法及壳体框架 Download PDF

Info

Publication number
CN101142672A
CN101142672A CNA2006800081820A CN200680008182A CN101142672A CN 101142672 A CN101142672 A CN 101142672A CN A2006800081820 A CNA2006800081820 A CN A2006800081820A CN 200680008182 A CN200680008182 A CN 200680008182A CN 101142672 A CN101142672 A CN 101142672A
Authority
CN
China
Prior art keywords
chip
abutment portion
semiconductor device
circuit substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800081820A
Other languages
English (en)
Other versions
CN100517659C (zh
Inventor
齐藤博
铃木利尚
大村昌良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Publication of CN101142672A publication Critical patent/CN101142672A/zh
Application granted granted Critical
Publication of CN100517659C publication Critical patent/CN100517659C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

本发明提供一种半导体装置,其结构为,具有:基体;半导体芯片,其固定在该基体的第一面上;芯片覆盖壳体,其以覆盖所述半导体芯片的方式设置在所述基体的所述第一面上,形成将所述半导体芯片包含在内的中空的第一空间部,并且,设置有大致呈圆筒状的开口部,该开口部在所述第一空间部的向外侧延伸的前端具有开口端且与所述第一空间部连通;第一树脂模制部,其以形成所述第一空间部、且露出所述开口端的方式经由该芯片覆盖壳体覆盖所述基体,并将所述基体和所述芯片覆盖壳体固定为一体。

Description

半导体装置、半导体装置的制造方法及壳体框架
技术领域
本发明涉及具有声压传感器芯片或压力传感器芯片等半导体芯片的半导体装置、其制造方法、及其所使用的壳体框架。
本申请基于2005年3月16日提交申请的特愿2005-74901号、2005年5月11日提交申请的特愿2005-138371号、2005年7月6日提交申请的特愿2005-197440号、以及2005年8月29日提交申请的特愿2005-247498号主张优先权,其内容在此引用。
背景技术
现在,利用硅半导体制造的、例如压力传感器或硅麦克风等半导体装置具有形成为大致矩形板状、且形成有从其表面朝向背面凹陷的凹状部的半导体传感器芯片。在这种半导体装置中,该半导体传感器芯片安装在印刷基板上。该半导体传感器芯片将由凹状部而薄壁化的部分作为隔膜(可动电极),例如,施加声压等压力,则在该隔膜上产生位移或变形。在隔膜上形成的、例如桥接电阻电路将该位移或变形作为电阻的变化而捕获,基于对应位移或变形(以下,称为位移)大小的电阻的变化检测压力。
这种半导体装置一般具有如下特征,即,越是在微小的范围内使用隔膜的位移,或越是在隔膜上没有流体的附着,精度和再现性越好。因此,在半导体装置上,设置有将由隔膜微小位移而输出的电信号放大的运算放大器等放大器。该放大器与半导体传感器芯片一并安装在印刷基板上。以将半导体传感器芯片和放大器设置于同一空间内的方式,使罩(壳体)覆盖在印刷基板的表面上并封装,保护它们不受外部环境的影响(例如,参照专利文献1)。
在这样的半导体装置中,在将半导体传感器芯片和放大器收容在同一空间内的罩上,设置有使该空间和外部连通的开口部。经由该开口部,在外部生成的、例如声压等变动的压力被导入空间内,并到达半导体传感器芯片。另外,位于印刷基板的隔膜的正下方的部分,设置有从印刷基板的表面朝向背面凹陷的凹部。通过由该凹部在隔膜正下方形成空间,隔膜以对应于到达的压力的变形量正确地振动(位移)。
另外,例如,在专利文献2中公开有如下技术方案,即,在该种半导体装置中,通过在电路基板及封固树脂封装上形成的贯通孔,使半导体芯片与外部空间连通。形成在该封固树脂封装上的贯通孔,例如,由与电路基板的贯通孔连结的筒状的管构成。
这种半导体装置的封固树脂封装如下形成:在具有用于形成它的腔室的模具中,收容安装有半导体芯片和管的电路基板,通过将熔融的树脂注入该腔室而形成。
因此,有必要防止由于形成封固树脂封装的熔融树脂的流动使管相对电路基板的位置偏移,并且,需要防止熔融树脂流入管和电路基板之间的间隙。因此,现有技术中,在形成封固树脂封装之前,预先将管固定在电路基板上。该管的固定,例如,通过将管与电路基板的贯通孔铆接、焊接、锡焊、使用粘结剂粘结等方法进行。
并且,现有的半导体装置中存在具有加速度传感器芯片等可动部的半导体芯片的结构。这种半导体装置在固定半导体芯片的电路基板和树脂体(树脂模制部)之间设置中空的空间部空间,在该空间部配置有半导体芯片(例如,参照专利文献3)。空间部通过在电路基板的表面上设置覆盖半导体芯片的壳体而形成。
这种半导体装置的树脂体如下形成:在具有用于形成它的腔室的模具中,收容安装有半导体芯片及壳体的电路基板,通过将熔融的树脂注入该腔室而形成。在该树脂体的形成中,有必要防止由于形成树脂体的熔融树脂的流动壳体相对电路基板的位置偏移,并且,需要防止熔融树脂流入空间部。在此,现有技术中,在形成该树脂体之前,进行将壳体粘结到电路基板表面的工序,或在电路基板上形成用于支承壳体端部的凹部或支承部的工序。
专利文献1:日本国特许公表2004-537182号公报
专利文献2:日本国特许公开平9-119875号公报
专利文献3:日本国特许公开平8-64709号公报
但是,专利文献1中记载的现有的半导体装置,对应半导体芯片的特性有必要变更在电路基板上形成的凹部的尺寸。为此,电路基板的制造变得复杂,存在半导体装置的制造效率降低,同时,半导体装置的制造成本增加的问题。
并且,在设置有半导体传感器芯片和放大器的印刷基板的同一表面上,罩在半导体传感器芯片和放大器的上方形成空间,并覆盖它们。在设置该罩时,与半导体传感器芯片和放大器,或将它们分别电连接的导线等接触,存在可能损伤它们的问题。另外,该罩因将其前端部,例如仅通过粘结剂固定在印刷基板上而保持,所以,例如承受冲击等时可能脱落,也存在导致半导体装置的耐久性、甚至半导体装置的可靠性降低的问题。
并且,在制造专利文献2中记载的具有树脂封装的半导体装置时,在电路基板上形成贯通孔的工序和将管固定在电路基板上的工序变得必要。因此,存在半导体装置的制造成本增加,同时半导体装置的制造效率降低的问题。
并且,在制造专利文献3中记载的半导体装置时,因为将壳体粘结到电路基板的工序和在电路基板上形成凹部或支承部的工序变得必要,所以,存在半导体装置的制造成本增加的问题。
发明内容
本发明是鉴于上述问题而开发的,本发明的目的在于提供可实现制造成本的削减、制造效率的提高及耐久性的提高的半导体装置、其制造方法、及其所使用的壳体框架。
本发明的半导体装置,具有:基体;半导体芯片,其固定在所述基体的第一面上;芯片覆盖壳体,其以覆盖所述半导体芯片的方式设置在所述基体的所述第一面上,形成将所述半导体芯片包含在内的中空的第一空间部,并且,设置有大致呈圆筒状的开口部,该开口部在所述第一空间部的向外侧延伸的前端具有开口端且与所述第一空间部连通;树脂模制部,其以形成所述第一空间部、且露出所述开口端的方式经由所述芯片覆盖壳体覆盖所述基体,并将所述基体与所述芯片覆盖壳体固定为一体。
在本发明的半导体装置中,所述基体为电路基板,所述半导体芯片也可与所述电路基板电连接。
在本发明的半导体装置中,所述基体是自引线框架分离的基台部,所述半导体装置具有电连接引线,该电连接引线配置在所述基台部的周围,以一端从所述第一树脂模制部露出的方式由所述第一树脂模制部固定,在所述第一空间部内,所述半导体芯片也可与所述电连接引线电连接。
本发明的半导体装置也可具有:芯片用贯通孔,其形成在所述基台部的所述半导体芯片的搭载位置上,并在所述基台的厚度方向从所述第一面贯通到与所述第一面相反侧的第二面;第二树脂模制部,其形成在所述基台部的所述第二面上,以形成连通所述芯片用贯通孔的第二空间部的方式一体固定于所述基台部的所述第二面。
在本发明的半导体装置中,所述第二空间部也可由覆盖所述基台部第二面的基台覆盖壳体形成。
在本发明的半导体装置中,在所述半导体芯片上形成隔膜,所述芯片用贯通孔与所述隔膜相对而形成,在所述基台部上连结有在所述第二面侧位移的连结引线,所述第二树脂模制部也可以将所述电连接引线及所述连结引线包含在内的方式固定在所述基台部的所述第二面上。
另外,本发明的半导体装置具有:基台部,其具有第一面及第二面;芯片用贯通孔,其形成在所述基台部,在厚度方向贯通所述第一面及第二面;半导体芯片,其被固定在所述基台部的所述第一面、且形成有所述芯片用贯通孔的位置上;芯片覆盖壳体,其以覆盖所述半导体芯片的方式设置在所述基台部的所述第一面上,形成将所述半导体芯片包含在内的中空的第一空间部;树脂模制部,其以形成所述第一空间部的方式经由所述芯片覆盖壳体覆盖所述基台部的所述第一面,并且,在所述基台部的所述第二面上,以形成与所述芯片用贯通孔连通的第二空间部以及使所述第二空间部与外部连通的开口部的方式、覆盖所述基台部的所述第二面,且将所述基台部与所述芯片覆盖壳体固定为一体。
在该半导体装置中,在所述半导体芯片上形成隔膜,所述芯片用贯通孔与所述隔膜相对而形成,在所述基台部上连结有在所述基台部的所述第二面侧位移的连结引线,在所述基台部的周围配置电连接引线,所述树脂模制部也可具有:第一树脂层,其以形成所述第一空间部的方式经由所述芯片覆盖壳体覆盖所述基台部的所述第一面;第二树脂层,其在所述基台部的所述第二面形成所述第二空间部及所述开口部,以将所述电连接引线及所述连结引线包含在内的方式覆盖所述基台部的所述第二面。
并且,本发明的半导体装置具有:电路基板;半导体芯片,其重叠固定于所述电路基板的厚度方向的一侧,并与之电连接;壳体框架,其与所述电路基板的所述一侧重叠配置,并且覆盖所述半导体芯片;树脂模制部,其配置为经由所述壳体框架、在其与所述半导体芯片之间设置中空的空间部,并且将所述电路基板及所述壳体框架固定为一体;在所述壳体框架上,形成:壳体,其设置于所述电路基板、形成所述空间部;突起部,其从所述空间部上面向外侧突出地从所述壳体在所述厚度方向上延伸,并且其前端部向所述树脂模制部的外侧露出。
在本发明的半导体装置中,开口部的开口端从树脂模制部向外侧露出是为了在使用模具形成树脂模制部时,使开口部的开口端与模具相抵接。即,在制造该半导体装置时,通过用于形成树脂模制部的一对模具从电路基板的厚度方向夹持电路基板及壳体框架。在此,壳体框架的形成为大致呈筒状的开口部因从壳体的上端部相对电路基板进一步向离开的方向延伸,所以,一个模具与开口部的开口端抵接,在一个模具与壳体的上端部之间形成间隙。
另外,因通过一对模具而夹持,所以开口部被向电路基板按压。接着,通过该开口部的按压,与电路基板相接的壳体的下端部因被按压在电路基板上,所以,可堵塞壳体的下端部和电路基板之间的间隙。并且,因开口部的开口端也与一个模具抵接,所以,通过一个模具可堵塞开口部的开口端。根据以上操作,空间部相对外侧被密闭。
通过该一对模具夹持后,通过将熔融树脂注入到由一个模具、壳体、开口部、及电路基板形成的树脂形成空间,形成使开口部的前端部向外侧露出的树脂模制部。此时,壳体的下端部和电路基板之间的间隙,以及一个模具和开口部的开口端之间的间隙,因通过由一个模具对开口部的按压而堵塞,所以,可以防止注入到树脂形成空间的熔融树脂流入空间部。
另外,通过使用一对模具将壳体框架按压在电路基板上,可固定壳体框架和电路基板的相对位置。因此,在形成树脂模制部时,通过注入到树脂形成空间的熔融树脂可防止壳体框架相对电路基板的移动。
另外,根据上述半导体装置,半导体芯片由具有隔膜的声压传感器芯片或压力传感器芯片等构成时,音响等压力变动从外侧经由开口部及基台部的芯片用贯通孔传递到隔膜时,基于该压力变动半导体芯片的隔膜振动,从而可检测所述压力变动。
通过芯片覆盖壳体或芯片覆盖壳体形成的第一或第二空间部的容积,不用变更基台部的设计,可以仅对应壳体的形状和大小容易地变更。因此,可充分地确保第一或第二空间部的容积,可将基于隔膜振动的第一或第二空间部的压力变化抑制为较小。因此,半导体芯片的隔膜不受第一或第二空间部的压力变化的影响,可使其以与来自外侧的音响等压力振动成比例的变形量正确地振动。
另外,在基台部通过连结引线以抬起状态被支承的实施例中,可将第二树脂层的层厚度增大。在形成该第二树脂层时,将模具的突起部向基台部的下方延伸,从而可以大容量形成第二空间部。因此,可将伴随隔膜的振动而产生的芯片贯通孔和第二空间部的压力变化抑制为较小,从而可防止隔膜的变形被阻碍的情况。由此,使隔膜以对应所施加的压力的变形量正确地振动变为可能,可使通过该半导体装置检测出的压力为正确的压力。
并且,在壳体上形成有突起部的半导体装置中,突起部的前端部从树脂模制部向外侧露出是为了在使用模具形成树脂模制部时,使突起部的前端部与模具抵接。即,在制造该半导体装置时,通过用于形成树脂模制部的一对模具从电路基板的厚度方向夹持电路基板及壳体框架。壳体框架的突起部因从壳体的上端部相对电路基板进一步向离开的方向延伸,所以,一个模具与突起部的前端部抵接,在一个模具与壳体的上端部之间形成间隙。
因通过一对模具而夹持,所以突起部被向电路基板按压。因通过该突起部的按压,与电路基板相接的壳体的下端部被按压在电路基板上,所以,可堵塞壳体的下端部和电路基板之间的间隙。即,空间部相对外侧被密闭。
通过该一对模具夹持后,通过将熔融树脂注入到由一个模具、壳体、及电路基板形成的树脂形成空间,形成使突起部的前端部向外侧露出的树脂模制部。此时,壳体的下端部和电路基板之间的间隙,因通过突起部的按压力而堵塞,所以,可以防止注入到树脂形成空间的熔融树脂流入空间部。
另外,通过使用一对模具将壳体框架按压在电路基板上,可固定壳体框架和电路基板的相对位置。因此,在形成树脂模制部时,通过注入到树脂形成空间的熔融树脂可防止壳体框架相对电路基板的移动。
因此,根据本发明,因为不需要将覆盖半导体芯片的壳体框架固定在电路基板上的工序和在电路基板上形成贯通孔的工序,所以,可实现使配置在空间部的半导体芯片与外侧空间连通的半导体装置的制造成本削减、以及制造效率的提高。
附图说明
图1是表示本发明的第一实施例的半导体装置的侧剖面图;
图2是表示图1中所示的本发明第一实施例的半导体装置中使用的半导体芯片一个例子的剖面图;
图3是表示图1中所示的半导体装置的制造方法的侧剖面图;
图4是表示图1中所示的半导体装置的制造方法的侧剖面图;
图5是表示图1中所示的半导体装置的制造方法的侧剖面图;
图6是表示本发明的第二实施例的半导体装置的侧剖面图;
图7是表示运送本发明实施例的半导体装置的方法的一个例子的剖面图;
图8是表示从基台部的一侧观察的本发明第三实施例的半导体装置的平面剖面图;
图9是表示从基台部的另一侧观察的本发明第三实施例的半导体装置的平面剖面图;
图10是表示本发明第三实施例的半导体装置的侧剖面图;
图11是图10中所示的本发明第三实施例的半导体装置制造时使用的引线框架的平面图;
图12是表示图10中所示的半导体装置的制造方法的侧剖面图;
图13是表示图10中所示的半导体装置的制造方法的侧剖面图;
图14是表示本发明第三实施例的半导体装置中贯通电极的变形例的侧剖面图;
图15是表示本发明第三实施例的半导体装置的第一变形例的侧剖面图;
图16是表示本发明第三实施例的半导体装置的第二变形例的侧剖面图;
图17是表示本发明第三实施例的半导体装置的第三变形例的侧剖面图;
图18是表示从基台部的一侧观察的本发明第四实施例的半导体装置的平面剖面图;
图19是表示从基台部的另一侧观察的本发明第四实施例的半导体装置的平面剖面图;
图20是表示本发明第四实施例的半导体装置的侧剖面图;
图21是表示本发明第五实施例的半导体装置的侧剖面图;
图22是表示本发明第六实施例的半导体装置的平面图;
图23是表示图22中所示的本发明第六实施例的半导体装置的侧剖面图;
图24是图23中所示的本发明第六实施例的半导体装置制造时使用的引线框架的平面图;
图25是表示图24中所示的引线框架的剖面图;
图26是表示图23中所示的半导体装置的制造方法的侧剖面图;
图27是表示图23中所示的半导体装置的制造方法的侧剖面图;
图28是表示图23中所示的半导体装置的制造方法的侧剖面图;
图29是表示本发明第六实施例的半导体装置的变形例的侧剖面图;
图30是表示本发明第六实施例的半导体装置的变形例的制造方法的侧剖面图;
图31是表示本发明第七实施例的半导体装置的侧剖面图;
图32是表示图31中所示的半导体装置的制造方法的侧剖面图;
图33是表示图31中所示的半导体装置的制造方法的侧剖面图;
图34是表示图31中所示的半导体装置的制造方法的侧剖面图;
图35是表示本发明第八实施例的半导体装置的侧剖面图;
图36是表示图35中所示的本发明第八实施例的半导体装置中使用的半导体芯片的一个例子的剖面图;
图37是表示图35中所示的半导体装置的制造方法的侧剖面图;
图38是表示图35中所示的半导体装置的制造方法的侧剖面图;
图39是表示图35中所示的半导体装置的制造方法的侧剖面图;
图40是表示将图35中所示的半导体装置搭载到安装基板上的状态的侧剖面图;
图41是表示本发明第九实施例的半导体装置的侧剖面图。
附图标记说明
1,51,101,169,174,197,150,200A,200B,301,351半导体装置
3,4电路基板
103,187,201基台部
5,107,205半导体芯片
7,307壳体框架
9,117,204,210树脂模制部
17,209,317壳体
113,177,193,155芯片覆盖壳体
115,189,158基台覆盖壳体
19,141,157,209i,361a开口部
25,55,154,159,208,212空间部
103c,201c  芯片贯通孔
E,F,100E,100F,200E,200F,200M,200N,200G,200H,200O,200P,300E,300F模具
具体实施方式
图1~图5表示本发明的第一实施例。如图1所示,该半导体装置1具有:电路基板3、在电路基板3的厚度方向的一侧重叠配置的半导体芯片5、壳体框架7及树脂模制部9。
半导体芯片5形成为大致板状,其背面5a粘结固定在位于电路基板3的一侧的表面3a上。该半导体芯片5,例如,由声压传感器芯片构成。
即,如图2所示,半导体芯片5其结构为在硅基板10的表面10a上层积多层配线板11,具有电容器单元12,该电容器单元12配置于跨越硅基板10及多层配线板11的厚度方向而贯通的贯通孔10b、11b上。电容器单元12构成为包括从贯通孔10b、11b的内面突出的振动电极板13及固定电极板14,固定电极板14相对振动电极板13经由微小的间隙在厚度方向上重叠配置。该振动电极板13及固定电极板14配置在硅基板10和多层配线板11之间。
在该电容器单元12中,基于从多层配线板11的表面5b侧向贯通孔11b入射的声音或压力变化,振动电极板13振动时,将基于该振动的振动电极板13和固定电极板14之间间隙的变化,作为振动电极板13和固定电极板14之间静电电容的变化而输出。
另外,多层配线板11的表面5b上,多个焊盘电极15露出而形成。这些焊盘电极15具有将电力供给到半导体芯片5的作用,和作为将从电容器单元12取出的输出信号向外部传递的端子的功能。
如图1所示,壳体框架7由具有耐热性的热固性树脂形成,具有:以覆盖半导体芯片5的方式在电路基板3的表面3a上配置的壳体17,和从壳体17一体突出的大致呈筒状的开口部19。
壳体17具有:在厚度方向上从电路基板3的表面3a离开的位置上配置的大致板状的上壁(上端部)21,和从上壁21的周边朝向电路基板3的表面3a突出的侧壁23。即,壳体17由上壁21及侧壁23形成在侧壁23的前端部23a一侧开口的大致凹状。接着,在将侧壁23的前端部23a设置在位于半导体芯片5的周边的电路基板3的表面3a的状态下,由电路基板3的表面3a、上壁21及侧壁23的内面21a、23b,形成中空的空间部25。另外,在该状态下,上壁21位于最远离壳体17中的电路基板3的表面3a的位置,上壁21及侧壁23的内面21a、23b位于与半导体芯片5不接触的位置。
大致呈筒状的开口部19从上壁21的中央部分突出,相比上壁21从电路基板3的表面3a向更远离的方向延伸。该开口部19起的作用是使空间部25向树脂模制部9的外侧开口,经由该开口部19的插通孔19a半导体芯片5的表面5b向外侧露出。
开口部19相对电路基板3的表面3a或上壁21的外面21b垂直地延伸,相对壳体17可弹性变形。即,开口部19通过使其与壳体17的上壁21之间的连结部分上形成的变形部26弹性变形,可使其向与电路基板3的表面3a正交的方向弹性地移动。
另外,该壳体框架7上设置有薄膜状的屏蔽部27,该屏蔽部27形成在与空间部25相对的、上壁21及侧壁23的内面21a、23b上。该屏蔽部27是遍布上壁21及侧壁23的内面21a、23b,以及开口部19的插通孔19a的内面涂覆或喷涂具有导电性的铜或银等导电糊(ペ一スト)而成。即,壳体17及开口部19a通过该屏蔽部27被赋予导电性。另外,屏蔽部27一直延伸到壳体17的侧壁23的前端部23a而形成,在设置壳体框架7的状态下,与电路基板3的表面3a上相接,空间部25由该屏蔽部27覆盖。
另外,在该壳体框架7上,形成有从上壁21的周边在上壁21的长度方向一体地延伸的一对连结部29。
电路基板3上设置有:形成为大致板状、配置在表面3a上的多个焊盘电极31;配置在位于电路基板3的厚度方向的另一侧的背面3b上的多个焊锡球(电极部)33;配置在电路基板3的内部、将多个焊盘电极31及焊锡球33分别电连接的配线部35。该配线部35,例如由铜箔形成。
焊盘电极31与半导体芯片5的焊盘电极15通过导线37电连接,配置在半导体芯片5的配置区域的周围,并且,向空间部25露出。该焊盘电极31,例如,由在铜箔上镀覆厚度为3~5μm的镍(Ni)及厚度为0.5μm的金(Au)的材料构成。
焊锡球33形成为大致球状,从电路基板3的背面3b突出。
电路基板3的表面3a上设置有具有导电性的薄膜状屏蔽部件39。该屏蔽部件39在电路基板3的表面3a中,跨越与空间部25相对的区域、半导体芯片5的配置区域、及配置壳体17的侧壁23的前端部23a的区域而形成。即,在将壳体框架7安装在电路基板3的表面3a的状态下,屏蔽部件39变为与壳体框架7的屏蔽部27接触。因此,屏蔽部件39以与壳体7的屏蔽部27一同包围含有半导体芯片5的空间部25的方式构成。
另外,经由以上设置,所述半导体芯片5经由该屏蔽部件39固定在电路基板3的表面3a,另外,壳体框架7的侧壁23的前端部23a也经由该屏蔽部件39固定在电路基板3的表面3a。但是,该屏蔽部件39上,以将电路基板3的焊盘电极31向空间部25露出的方式,形成避开该各个焊盘电极31的孔39a,屏蔽部件39和焊盘电极31电绝缘。
树脂模制部9与电路基板3的表面3a及位于与内面21a、23b相反侧的壳体17的外面21b、23c相接,并且,将壳体框架7的开口部19及连结部29包入,将电路基板3及壳体框架7固定为一体。另外,从壳体17突出的开口部19的开口端19b及连结部29的前端部29a,从朝向与电路基板3的表面3a相同方向的树脂模制部9的表面9a、及与该表面9a邻接的侧面9b分别向外侧露出。
即,该树脂模制部9以覆盖半导体芯片5的方式经由通过壳体17形成的、中空的空间部25而构成。另外,在图1中,树脂模制部9虽然图示为通过开口部19和连结部29分割而形成,但是,实际上通过一个树脂模制部9将这些开口部19和连结部29包入,一体地形成树脂模制部9。
接着,说明上述那样构成的半导体装置1的制造方法。
在该制造方法中,预先准备用于构成半导体装置1的多个焊盘电极31,和形成多个由配线部35及屏蔽部件39构成的单元的一块电路基板3。
接着,经由各屏蔽部件39将半导体芯片5分别粘结在电路基板3的表面3a上。该半导体芯片5的粘结是这样进行的,即,经由银糊将半导体芯片5设置在电路基板3的表面3a上,并使该银糊固化。该粘结结束后,进行等离子清洗,以将电路基板3和半导体芯片5的表面3a、5b,特别是焊盘电极15、31上附着的污垢除去。此后,通过引线结合法配置导线37,将半导体芯片5及电路基板3的焊盘电极15、31相互电连接。
此后,如图3所示,准备通过连结部29一体地连结的多个壳体框架7(框架准备工序)。在该框架准备工序中,使用具有耐热性的热固性树脂通过注射成形法形成相互连结的多个壳体框架7。
接着,通过各壳体17以覆盖各半导体芯片5的方式将多个壳体框架7重叠设置在电路基板3的表面3a上(框架配置工序)。在此,各连结部29因为以将各壳体框架7配置在覆盖各半导体芯片5的规定位置上的方式设定,所以,可容易地进行相对多个半导体芯片5的各壳体框架7的定位。
接着,在电路基板3的背面3b侧设置具有平坦面E1的模具E,并且,在电路基板3的表面3a一侧相对设置具有从表面F1下陷的凹部F2的模具(一个模具)F。即,一对模具E、F以从厚度方向夹持电路基板3的方式构成。
另外,在配置一对模具E、F的同时,在电路基板3及壳体框架7与模具F之间,配置薄膜状的片S(片配设工序),该片S用于使形成树脂模制部的树脂和模具F之间的分型性良好。该片S可弹性变形,例如由氟类树脂形成。
此后,如图4所示,使模具F向靠近模具E的方向移动,通过一对模具E的平坦面E1及模具F的表面F1夹持电路基板3,并且,通过模具F的凹部F2的底面F3,以堵塞开口部19的开口端19b的方式将开口部19向电路基板3按压(按压工序)。进行该按压工序时,预先使片S真空吸附(箭头a)在模具F的底面F3上。
因此,在进行该按压工序的状态下,电路基板3的背面3b与模具E的平坦面E1接触,并且,电路基板3的表面3a经由片S与模具F的表面F1接触。另外,壳体框架7的开口部19的开口端19b经由片S与模具F的底面F3抵接。进行该抵接时,因开口部19的开口端19b按压在片S上,所以,片S弹性变形。并且,开口部19因从壳体17相对电路基板3向更远离的方向延伸,所以,在模具F和壳体17之间形成间隙。
在该按压工序中,因经由开口部19与电路基板3相接的壳体17的前端部23a按压在电路基板3上,所以,可堵塞壳体17的前端部23a和电路基板3之间的间隙。
另外,在该按压工序中,开口部19相对壳体17弹性变形。即,通过开口部19的弹力,因壳体17的前端部23a以适度的力按压在电路基板3上,所以,可以确实地堵塞壳体17的前端部23a和电路基板3之间的间隙。
并且,开口部19的开口端19b也通过开口部19的弹力,以适度的力按压在模具F上,且因配置在模具F的底面F3和开口部19的开口端19b之间的片S弹性变形,所以,可以确实地堵塞开口部19的开口端19b和模具F的底面F3之间的间隙。根据以上设置,空间部25相对外侧被密闭。
在该按压工序中,因通过一对模具E、F将壳体框架7按压在电路基板3上,所以,壳体框架7和电路基板3之间的相对位置被固定。
在该按压工序中,开口部19相对壳体17弹性变形。即,通过开口部19的弹性变形可以吸收由模具F将壳体17按压在电路基板3上的力。因此,因开口部19的弹性变形,可防止由模具F将壳体框架17按压在电路基板3上的力,过多地传递到壳体17,从而可防止壳体17变形。
另外,在按压工序中考虑开口部19的开口端19b与片S抵接,则开口部19的开口端19b的形状优选为带圆角的形状。即,通过上述那样构成开口部19的开口端19b,可防止开口部19的开口端19b切入片S中,在片S上形成缺口,并可防止出于该缺口的片S的损伤。带圆角的形状的开口端19b的形成,例如在框架准备工序中进行即可。
此后,在通过模具F的底面F3按压开口部19的状态下,在由模具F的凹部F2、电路基板3、多个壳体17及开口部19形成的一个间隙中,将环氧树脂等热固性树脂以熔融状态注入,形成将电路基板3及多个壳体框架7固定为一体的树脂模制部9(模制工序)。另外,所述间隙指用于形成树脂模制部9的树脂形成空间。另外,该树脂模制部9通过从一个大的树脂形成空间的端部依次注入熔融树脂的传递模成形法形成。
在该模制工序中,因壳体17的前端部23a和电路基板3之间的间隙通过开口部19的按压力被堵塞,另外,模具F和开口部19的开口端19b之间的间隙通过开口部19的按压力及片S的弹性变形被堵塞,所以,可防止注入到树脂形成空间的熔融树脂流入空间部25。另外,在该模制工序中,因壳体框架7和电路基板3之间的相对位置已经固定,所以,通过注入到树脂形成空间的熔融树脂可防止壳体框架7相对电路基板3移动。
另外,在该模制工序中,将熔融树脂填充到树脂形成空间之后,通过加热树脂并使其固化,如图5所示,形成树脂模制部9。
该模制工序之后,在树脂模制部9的表面9a整体上粘贴片状的切割带(ダイシングテ一プ)(遮掩封条)D,通过该切割带D堵塞开口部19的开口端19b(封条粘贴工序)。此后,进行切割工序,通过刀片B切割成各个半导体装置1。此时,切断树脂模制部9、电路基板3及连结部29,但不切断切割带D。该切割带D的切断在切割工序结束后进行。
最后,通过在电路基板3的背面3b露出的配线部35上安装焊锡球33(图1),结束半导体装置1的制造。另外,切割带D一直粘贴直到结束将半导体装置1搭载到手机或个人电脑等各种电子器件的安装基板上。
将半导体装置1搭载到安装基板上时,使电路基板3的背面3b与安装基板的表面相对,将焊锡球33设置在安装基板的表面所形成的安装部(ランド部)。接着,通过加热焊锡球33并将半导体装置1按压在安装基板的表面,焊锡球33固定在安装部并与之电连接。
根据上述半导体装置1、半导体装置1的制造方法及其使用的壳体框架7,仅通过由一对模具E、F夹持电路基板3及壳体框架7,即可防止在形成树脂模制部9时熔融树脂流入空间部25,并且,可防止壳体框架7相对电路基板3移动。因此,不需要将覆盖半导体芯片5的壳体框架7固定在电路基板3上的工序、和在电路基板3上形成贯通孔的工序,从而可实现使空间部25配置的半导体芯片5与外侧空间连通的半导体装置1的制造成本削减以及制造效率的提高。
另外,具有导电性的壳体框架7的屏蔽部27以及电路基板3的屏蔽部件39因包围半导体芯片5,所以,在半导体装置1的外侧产生的电噪音即便侵入电路基板3及树脂模制部9,在壳体框架7及屏蔽部件39也可防止噪音侵入空间部和插通孔19a内。因此,可确实地防止该噪音到达半导体芯片5,从而可确实地防止由于噪音的半导体芯片5的误动作。
并且,在按压工序通过具有凹部F2的模具F,因通过开口部19的弹性变形,可防止将壳体框架7按压在电路基板3上的力过多地传递到壳体17,从而可防止壳体17变形,所以,可抑制由于壳体17的变形的空间部25的误差。
另外,因通过该开口部19的弹力,壳体17的前端部23a以适度的力按压在电路基板3上,所以,可以确实地堵塞壳体17的前端部23a和电路基板3之间的间隙。并且,开口部19的开口端19b也通过开口部19的弹力,以适度的力按压在模具F上,且因配置在模具F的底面F3和开口部19的开口端19b之间的片S弹性变形,所以,可以确实地堵塞开口部19的开口端19b和模具F的底面F3之间的间隙。
并且,因半导体装置1为仅在与安装基板相对的电路基板3的背面3b侧设置焊锡球33的所谓表面安装型的结构,所以,安装基板中半导体装置1的安装区域仅是电路基板3的背面3b的面积。因此,可将相对安装基板的半导体装置1的搭载区域变小,从而可以实现安装基板的小型化。
另外,在制造多个半导体装置1时,通过预先将多个壳体框架7由连结部29连结,从而可容易地进行相对配置在电路基板3上的各半导体芯片5的各壳体框架7的定位。另外,可同时且容易地制造多个半导体装置1,从而可实现半导体装置1的制造效率的提高。
并且,在按压工序中,壳体框架7的开口部19因经由片S与模具F的底面F3抵接,所以,通过开口部19的抵接可防止在模具F上产生伤痕。另外,因为以将片S设置在模具F的底面F3上的状态进行模制工序,所以,也可防止因熔融树脂而污染模具F。
另外,模制工序结束后直到将半导体装置1搭载到各种电子器件,此期间因开口部19的开口端19b由切割带D堵塞,所以,在进行切割工序时、半导体装置1的运送时和安装时,可防止尘埃或水分从开口端19b侵入空间部25内,并可预防由于这些尘埃或水分的半导体芯片5的误动作。
另外,在上述实施例中,屏蔽部件39虽然配置在电路基板3的表面3a上,但并不限于此,也可以形成为至少与壳体17一同包围包括半导体芯片在内的空间部。即,屏蔽部件39其一部分也可配置在电路基板3的内部。
接着,参照图6说明本发明的第二实施例。在此,仅说明与第一实施例不同的部分,关于与半导体装置1的构成要素相同的部分,标注相同符号,省略其说明。
如图6所示,构成该实施例的半导体装置51的电路基板4上,形成从其表面4a在厚度方向下陷而形成的、剖面为大致矩形的凹部53,该凹部53的底面53a上配置有半导体芯片5。
另外,壳体框架7跨越该凹部53而配置,即,壳体17的前端部23a配置在位于凹部53的周边的电路基板4的表面4a。在该状态下,通过电路基板4的凹部53和壳体框架7的上壁21及侧壁23形成中空的空间部55。
凹部53的底面53a上配置有通过导线37与半导体芯片5的焊盘电极15电连接的多个焊盘电极57。这些焊盘电极57经由配线部35与配置在电路基板4背面4b的多个焊锡球33电连接。
另外,该电路基板4上设置有与壳体框架7的屏蔽部27一同包围包括半导体芯片5在内的空间部55的屏蔽部件59。即,屏蔽部件59配置在凹部53的底面53a上,并且,以从该底面53a的周边穿过电路基板4的内部、并一直延伸到位于凹部53周边的电路基板4的表面4a而露出的方式设置。因此,在将壳体框架7配置在电路基板4的表面4a的状态下,屏蔽部件59与壳体框架7的屏蔽部27接触。
根据以上的设置,半导体芯片5经由该屏蔽部件59固定在电路基板4的表面4a,而且,壳体框架7的侧壁23的前端部23a也经由该屏蔽部件59配置在电路基板4的表面4a。另外,该屏蔽部件59上以电路基板4的焊盘电极57向空间部55露出的方式形成有避开所述各焊盘电极57的孔59a,屏蔽部件59和焊盘电极57电绝缘。
如上所述构成的半导体装置51可使用与第一实施例相同的一对模具E、F来制造。
根据上述的半导体装置51,可以得到与第一实施例相同的效果。
另外,因半导体芯片5和配置在凹部53的底面53a的焊盘电极57通过导线37电连接,所以,可抑制导线37向凹部53的外侧突出。因此,在配置该导线37的状态下进行框架配置工序和按压工序时,防止导线37与壳体框架7接触,从而可以确实地防止导线37的变形。因此,在制造半导体装置51时,可以容易地确保电路基板4和半导体芯片5的电连接。
另外,上述第一、第二实施例中,虽然开口部19从上壁21的中央部分突出,但并不限于此,只要是下述结构即可,即,至少相比上壁21从电路基板3、4的表面3a、4a进一步向离开的方向延伸,使空间部25、55从树脂模制部9的表面9a向外侧开口即可。即,也可使开口部19从壳体17的侧壁23突出。即便是该构成,因可以通过模具F按压开口部19,所以,在制造半导体装置1、51时,可以防止熔融的树脂流入空间部25、55,或壳体框架7相对电路基板3、4移动。
另外,虽然壳体框架7的屏蔽部27跨越构成壳体17的上壁21及侧壁23的内面21a、23b,以及开口部19的插通孔19a的内面,涂覆导电膏而形成,但是,并不限于此,至少经由壳体17防止电噪音侵入空间部25、55内即可。即,屏蔽部27其结构可为,例如,在上壁21及侧壁23的外面,以及开口部19的外周面上涂覆导电膏而形成,也可浸入导电膏中而形成。
并且,例如,通过具有导电性的树脂形成壳体框架7,既可将绝缘性树脂涂覆在与空间部25、55面对的壳体17的内面21a、23b以及开口部19的插通孔19a的内面,另外也可在这些内面21a、23b上重叠涂覆上述的绝缘性树脂及屏蔽部27。
虽然使壳体17及开口部19具有导电性,但并不限于此,至少使构成空间部25、55的壳体17具有导电性即可。
并且,壳体框架7虽然由具有耐热性的热固性树脂形成,但至少由树脂材料形成即可。但是,优选为在模制工序和向半导体装置1、51的安装基板安装时,具有即便壳体框架7被加热也不热变形的耐热性的树脂材料。具体地说,优选为由可耐170~180℃左右热量的工程塑料等树脂材料形成壳体框架7。
另外,在考虑电噪音向空间部25、55内的侵入防止时,也可由金属等导电性材料形成壳体框架7。在该结构中,在模制工序和向半导体装置1的安装基板安装时,壳体框架7可进一步耐高温。另外,因导电性材料与树脂材料相比较刚性高,所以,防止在模制工序中壳体框架7的上壁21和侧壁23挠曲变形,从而可以容易地确保空间部25、55。
并且,并不限于由上述树脂材料或导电性材料形成壳体框架7,例如,特别是在防止半导体芯片5带电时,优选为由渗碳的树脂材料形成壳体框架7。
另外,在制造半导体装置1、51时,虽然在电路基板3、4的表面3a、4a上配置由连结部29连结的多个壳体框架7,但是也可使用不具有连结部29的单个壳体框架7。
并且,虽然在电路基板3、4的背面3b、4b上设置有与配线部35电连接的焊锡球33,但并不限于此,至少在电路基板3、4的背面3b、4b露出用于与安装基板45电连接的电极部即可。即,该电极部既可与配线部35一体形成,也可使配线部35从电路基板3、4的背面3b、4b突出。
另外,虽然遍布多个半导体装置1、51粘贴一片切割带D,但并不限于此,也可为,例如,将另外的遮掩封条粘贴在各半导体装置1、51的树脂模制部9的表面9a,堵塞开口部19的开口端19b。
虽然以堵塞开口部19的开口端19b的方式将切割带D等遮掩封条粘贴在树脂模制部9的表面9a上,但也可不粘贴遮掩封条。即,例如,如图7所示,也可为,在输送制造完成的半导体装置1、51时,在用于装载并输送半导体装置1、51的输送盘(装载台)61的表面61a相对配置树脂模制部9的表面9a。即便是该构成,也可在输送半导体装置1、51时防止尘埃或水分从开口端19b侵入空间部25、55内,从而预防由于这些尘埃或水分的半导体芯片5的误动作。
另外,半导体芯片5和电路基板3、4虽然通过导线37电连接,但并不限于此,至少半导体芯片5和电路基板3、4电连接即可。即,例如,也可为,以半导体芯片5及电路基板3、4的焊盘电极15、31、57彼此相对的方式,使半导体芯片5配置在电路基板3、4的表面3a或凹部53的底面53a。
并且,作为半导体芯片5虽然以声压传感器芯片为例说明,但并不限于此,半导体芯片5,例如,也可为计测半导体装置1的外部空间的压力或压力变化的压力传感器芯片。
图8~图13表示本发明的第三实施例。如图8~10所示,半导体装置101具有:形成为大致板状的金属制基台部103;配置在基台部103周围的多个金属制电连接引线105以及连结引线106;基台部103的背面(一个表面)103a上配置的半导体芯片107、IC109以及贯通电极111;基台部103的背面103a上配置的芯片覆盖壳体113;基台部103的表面(另一表面)103b上配置的基台覆盖壳体115;一体固定基台部103、引线105、106、芯片覆盖壳体113以及基台覆盖壳体115的树脂模制部117。
基台部103形成为俯视为大致矩形,具有在基台部103的厚度方向贯通而形成的多个芯片用贯通孔103c及配线用贯通孔103d。
多个引线105、106在沿着基台部103的表面103b及背面103a的方向上并列配置,其前端部从树脂模制部117的侧部突出。另外,虽然没有特别地图示,但结构也可为,以将各引线105、106的前端部向基台部103的厚度方向延伸的方式形成,半导体装置101作为所谓的QFP(Quad FlatPackage:方形扁平封装)而构成。另外,连结引线106与基台部103连结,其它电连接引线105经由与基台部103之间的间隙而配置。而且,这些电连接引线105的一部分经由贯通电极111及IC109与后述的半导体芯片107电连接。
半导体芯片107以覆盖基台部103的芯片用贯通孔103c的方式、经由具有电绝缘性的绝缘性粘接剂118a粘接固定在基台部103的背面103a上。即,半导体芯片107相对基台部103电绝缘。该半导体芯片107是将音响转化为电信号的所谓声压传感器芯片,具有对应到达半导体芯片107的音响而振动的隔膜107a。该隔膜107a以与芯片用贯通孔103c相对的方式沿基台部103的背面103a配置。
贯通电极111具有:由导电性材料形成的多个插通端子部119;由电绝缘材料形成的、从周围支承各插通端子部119的绝缘支承块121。该贯通电极111以堵塞配线用贯通孔103d的方式与半导体芯片107同样、经由绝缘性粘接剂118b粘接固定在基台部103的背面103a。多个插通端子部119不仅在基台部103的背面103a侧露出,而且经由配线用贯通孔103d在基台部103的表面103b侧也露出,经由配线用贯通孔103d通过导线(第二导线)123与多个引线105电连接。
IC109用于驱动并控制半导体芯片107,以位于半导体芯片107和贯通电极111之间的方式与半导体芯片107同样、经由绝缘性粘接剂118c粘接固定在基台部103的背面103a上。该IC109通过多个导线(第一导线)125与半导体芯片107及贯通电极111的各插通端子部119电连接。
通过这些IC109、贯通电极111及导线123、125,构成与半导体芯片107和引线105电连接的电配线机构127。
芯片覆盖壳体113以覆盖半导体芯片107、IC109及贯通电极111的方式配置在基台部103的背面103a。该芯片覆盖壳体113具有:从基台部103的背面103a在厚度方向离开的位置上配置的大致板状的上壁129,和从上壁129的周边向基台部103的背面103a突出的侧壁131。即,芯片覆盖壳体113通过上壁129及侧壁131形成向侧壁131的前端部侧开口的大致凹状。
因此,在将侧壁131的前端部配置在基台部103的背面103a的状态下,通过基台部103的背面103a,和上壁129及侧壁131的内面,形成中空的第一空间部133。另外,在该状态下,上壁129及侧壁131的内面位于与配置在第一空间部133的半导体芯片107或导线125等不接触的位置。
该芯片覆盖壳体113由导电性材料形成,并且,在与第一空间部133面对的上壁129及侧壁131的内面涂覆由电绝缘材料构成的绝缘性膏(芯片绝缘部)135而构成。另外,芯片覆盖壳体113与基台部103电连接。因此,半导体芯片7及IC109由具有导电性的芯片覆盖壳体113及基台部103电包围。另外,通过绝缘性膏135可以防止配置在第一空间部133的半导体芯片107、IC109、贯通电极111及导线125与芯片覆盖壳体113电导通。
基台覆盖壳体115以覆盖芯片用贯通孔103c的方式配置在基台部103的表面103b。该基台覆盖壳体115具有:从基台部103的表面103b在厚度方向离开的位置上配置的大致板状的上壁137、从上壁137的周边向基台部103的表面103b突出的侧壁139、从上壁137向从基台部103的表面103b离开的方向突出的大致呈筒状的开口部141。即,该基台覆盖壳体115通过上壁137及侧壁139形成向侧壁139的前端部侧开口的大致凹状。
因此,在将侧壁139的前端部配置在基台部103的表面103b的状态下,通过基台部103的表面103b,和上壁137及侧壁139的内面形成中空的第二空间部143。
大致呈筒状的开口部141的作用是使第二空间部143向树脂模制部117的外侧露出,半导体芯片107经由芯片用贯通孔103c、第二空间部143及开口部141配置在与外侧连通的位置。即,芯片用贯通孔103c和半导体芯片107不直接从基台覆盖壳体115的开口部141向外侧露出,以与开口部141在基台部103的厚度方向上不重叠的方式偏移配置。
另外,基台覆盖壳体115与芯片覆盖壳体113同样由导电性材料形成,并且与基台部103电连接。因此,第二空间部143由具有导电性的基台覆盖壳体115及基台部103电包围。
接着,说明如上所述构成的半导体装置101的制造方法。
首先,通过对薄板状的金属板进行冲压加工或蚀刻加工、或两种加工方法都进行,如图11所示,形成一体连接基台部103及多个引线105、106的引线框架151(框架准备工序)。即,多个引线105、106通过围绕基台部103所形成的矩形框部153连接,电连接用的引线105及基台部103经由该矩形框部153及连结用引线106相互连接。
另外,该框架准备工序中,在基台部103的厚度方向上贯通的芯片用贯通孔103c及配线用贯通孔103d通过上述的冲压加工或蚀刻加工,与基台部103及引线105、106、矩形框部153同时形成。
接着,如图12所示,以使半导体芯片107与芯片用贯通孔103c在基台部103的厚度方向重叠的方式,经由绝缘性粘接剂118a将半导体芯片107粘接固定在基台部103的背面103a上(芯片粘接工序)。
另外,与半导体芯片107同样,经由绝缘性粘接剂118b将贯通电极111粘接固定在基台部103的背面103a上(端子部安装工序)。此时,贯通电极111其插通端子部119经由基台部103的配线用贯通孔103d,从基台部103的两个面103a、103b露出。另外,配线用贯通孔103d由贯通电极111完全堵塞。该端子部安装工序既可在芯片粘接工序前后进行,也可与其同时进行。
并且,与上述半导体芯片7或贯通电极111同样,IC109也经由绝缘性粘接剂118c粘接在基台部103的背面103a上。该IC109的粘接既可在芯片粘接工序或端子部安装工序前后进行,也刻与其同时进行。
接着,在半导体芯片107和IC109之间,以及IC109和贯通电极111之间,分别配置导线125,经由IC109半导体芯片107和贯通电极111的插通端子部119电连接(第一配线工序)。并且,以覆盖半导体芯片107、IC109及贯通电极111的方式,将芯片覆盖壳体113配置在基台部103的背面103a,通过芯片覆盖壳体113及基台部103形成将半导体芯片107包含在内的中空的第一空间部133(芯片覆盖壳体配置工序)。
这些芯片粘接工序、端子部安装工序、第一配线工序及芯片覆盖壳体配置工序都是在将基台部103的背面103a朝上的状态下进行的。
此后,如图13所示,在将基台部103的表面103b朝上的状态下,通过引线接合法经由配线用贯通孔103d在多个引线105和插通端子部119之间配置导线123,将引线105与贯通电极111电连接(第二配线工序)。
另外,以覆盖包括芯片用贯通孔103c在内的基台部103的表面103b的方式,将基台覆盖壳体115配置在基台部103的表面103b,通过基台覆盖壳体115及基台部103形成中空的第二空间部143(基台壳体配置工序)。该基台壳体配置工序既可在第二配线工序之前进行,也可在第二配线工序之后进行。
此后,在基台部103的表面103b侧及背面103a侧,配置用于形成树脂模制部的一对模具100E、100F,通过该一对模具100E、100F的表面100E1、100F1夹持引线105、106的前端部及矩形框部153。配置在基台部103的背面103a侧的一个模具100E具有从表面100E1凹陷的凹部100E2,在基台部103的表面103b侧配置的另一个模具100F具有从表面100F1凹陷的凹部100F2。
在通过该一对模具100E、100F夹持的状态下,芯片覆盖壳体113收容在一个模具100E的凹部100E2中,并且,其上壁129的一部分与从凹部100E2的底面100E3突出而形成的突起部100E4抵接。此时,芯片覆盖壳体113通过一个模具100E的突起部100E4按压在基台部103的背面103a上。
另外,在该状态下,基台覆盖壳体115收容在另一个模具100F的凹部100F2中,并且,其开口部141的前端与凹部100F2的底面100F3抵接,由该凹部100F2的底面100F3堵塞开口部141。此时,基台覆盖壳体115通过另一个模具100F按压在基台部103的表面103b。
另外,在通过所述一对模具100E、100F夹持引线105、106及矩形框部153时,优选为在芯片覆盖壳体113和一个模具100E之间的间隙,以及基台覆盖壳体115和另一个模具100F之间的间隙中预先配置薄膜状的树脂制片(未图示),该树脂制片将形成树脂模制部的树脂和各模型100E、100F之间的分型性变得良好。该树脂制片,例如由氟系树脂形成。
此后,通过一对模具100E、100F形成的树脂形成空间中,将环氧树脂等热固性树脂以熔融状态注入,形成将基台部103、芯片覆盖壳体113、基台覆盖壳体115及引线105、106固定为一体的树脂模制部117(模制工序)。
在该模制工序中,因一个模具100E的突起部100E4将芯片覆盖壳体113按压在基台部103的背面103a,所以,可以确实地堵塞芯片覆盖壳体113与基台部103的背面103a之间的间隙。另外,因另一个模具100F的底面100F3将基台覆盖壳体115的开口部141按压在基台部103的表面103b,所以,可以确实地堵塞基台覆盖壳体115与基台部103的表面103b之间的间隙、以及基台覆盖壳体115的开口部141与另一个模具100F的底面100F3之间的间隙。
根据以上配置,可以防止树脂形成空间中注入的熔融树脂流入第一空间部133及第二空间部143。另外,因配线用贯通孔103d也由贯通电极111完全堵塞,所以,熔融树脂也不会经由配线用贯通孔103d流入第一空间部133。
另外,在该模制工序中,将熔融树脂填充到树脂形成空间后,通过加热树脂并使其固化,如图8~10所示,形成树脂模制部117。最后,通过切除矩形框部153并将向树脂模制部117的外侧突出的引线105、106各自切割分离,结束半导体装置101的制造。
将如上所述制造的半导体装置101搭载在手机等各种电子器件时,例如,从树脂模制部117向外侧突出的引线105、106和电子器件的其它电子部件或电气部件相互电连接。
在该半导体装置101中,当音响等压力变动经由开口部141、第二空间部143及基台部103的芯片用贯通孔103c到达半导体芯片107的隔膜107a时,基于该压力变动而隔膜107a振动,从而可以检测所述压力变动。
根据上述半导体装置101及其制造方法,不用变更基台部103的形状或大小,可以仅根据在芯片覆盖壳体配置工序中配置的芯片覆盖壳体113的形状和大小容易地变更第一空间部133的容积。因此,可充分地确保该第一空间部133的容积,将基于半导体芯片107的隔膜107a振动的、第一空间部133的压力变化抑制为较小。因此,半导体芯片107的隔膜107a不受第一空间部133的压力变化的影响,可以相对来自外侧的音响等压力振动正确地振动。
另外,因也可以容易地进行根据半导体芯片107特性的半导体装置101的设计变更,所以,可以容易地实现半导体装置101制造效率的提高及半导体装置101制造成本的削减。
另外,根据上述半导体装置101,通过由具有开口部141的基台覆盖壳体115形成第二空间部143,可以容易地改变相对芯片用贯通孔103c和半导体芯片107的开口部141的位置。即,不用增加半导体装置101的制造成本,可以使芯片用贯通孔103c及开口部141在基台部103的厚度方向上不重叠的方式相互偏移而配置。因此,即便来自外侧的尘埃或水滴经由开口部141侵入到第二空间部143,也可容易地防止这些尘埃或水滴直接到达半导体芯片7。
并且,因为具有导电性的基台部103及芯片覆盖壳体113包围半导体芯片107,所以,在半导体装置101的外侧产生的电噪音即便侵入到树脂模制部117,也可在基台部103及芯片覆盖壳体113防止噪音侵入第一空间部133内,从而可以确实地防止该噪音到达半导体芯片107。
另外,因具有导电性的基台部103及基台覆盖壳体115在基台部103的厚度方向上重叠配置,所以,在半导体装置101的外侧产生的电噪音即便从基台部103的表面103b侧侵入到树脂模制部117,也可在基台部103及基台覆盖壳体115防止噪音侵入第一空间部133内,从而可以确实地防止该噪音到达半导体芯片107。
根据以上配置,可以确实地防止由于该噪音的半导体芯片107的误动作。
并且,通过在芯片覆盖壳体113的内面涂覆绝缘性膏135,因为可以防止具有导电性的芯片覆盖壳体113与半导体芯片107或从半导体芯片107延伸的导线125等电配线电导通,所以,可以防止半导体装置101的电路短路。
另外,经由配线用贯通孔103d及贯通电极111,通过将半导体装置107及从引线105分别延伸的导线125、123相互电连接,即便引线105配置在配置有半导体芯片107的第一空间部133的外侧,也可以将半导体芯片107和引线105相互电连接。
并且,根据半导体装置101的制造方法,在框架准备工序中,因为可以仅通过对金属制薄板进行冲压加工或蚀刻加工而形成配置半导体芯片107的基台部103和引线105、芯片用贯通孔103c、配线用贯通孔103d,所以,与现有技术中使用电路基板的情况相比较,可以廉价地制造半导体装置101。
另外,从芯片粘接工序一直到芯片覆盖壳体配置工序,在将基台部103的背面103a朝上的状态下实施,此后,因为可以在将基台部103的表面103b朝上的状态下实施第二配线工序,所以,可以方便地制造半导体装置101。
另外,在上述的实施例中,贯通电极111虽然经由绝缘性粘接剂118b粘接固定在基台部103的背面103a,但并不限于此,至少以堵塞配线用贯通孔103d的方式,在相对基台部103电绝缘的状态下固定即可。即,例如,贯通电极111也可以粘接在基台部103的表面103b。
另外,例如,如图14所示,贯通电极161也可无间隙地插通配线用贯通孔103d而固定。即便是该构成,因各插通端子部162从周围通过绝缘支承块163支承,所以,与基台部103不接触,即,相对基台部103电绝缘。在该构成中,可以容易且确实地堵塞配线用贯通孔3d,并且,容易地进行相对基台部3的贯通电极161的定位。
另外,如图14所示,导线连接各导线123、125端部的各插通端子部162的连接面162a、162b配置在从基台部103的表面103b或背面103a突出的位置上时,也可从插通端子部162的连接面162a、162b,跨越与其成同一平面的绝缘支承块163的端面163a、163b施以导电性电镀层165。此时,通过导电性电镀层165可以扩大各导线123、125的粘接面积。因此,不用高精度地进行用于粘接导线123、125的接线机(ワイヤ一ボンダ一)的定位,可以容易地粘接各导线123、125。
并且,多个引线105、106虽然使其从树脂模制部117的侧部向外侧突出,但并不限于此。例如,如图15所示,多个引线167也可构成为直接从树脂模制部117的下面117a露出,即,也可将半导体装置169作为所谓的QFN(Quad Flat Non-lead:四方扁平无引线结构)构成。
另外,虽然在基台部103的表面103b上配置基台覆盖壳体115,但并不限于此,至少以芯片用贯通孔103c从基台部103的表面103b与树脂模制部117的外侧连通的方式形成第二空间部即可。即,例如,如图16所示,也可为在树脂模制部117形成使芯片用贯通孔103c向外侧露出的孔171,并通过该孔171构成第二空间部173。
在此,第二空间部173,例如,可以通过预先将与基台部103的表面103b抵接的突起设置在用于形成树脂模制部的模具中而形成。在该构成中,如上述实施例所示,因不需要基台覆盖壳体115和基台壳体配置工序,所以,可以实现半导体装置174的制造效率提高。
另外,在构成该第二空间部173的孔171的内面形成导电性材料时,可以防止在外侧产生的噪音经由树脂模制部117到达半导体芯片107。
并且,芯片覆盖壳体113虽然形成向基台部103的背面103a侧开口的大致凹状,但也可为,例如在此基础上,如图17所示,一体形成相比上壁129、从基台部103的背面103a进一步向离开的方向延伸的突起部175,构成芯片覆盖壳体177。另外,该突起部175的前端部从与基台部103的背面103a朝向相同方向的树脂模制部117的下面117a向外侧露出。
在该构成中,与上述实施例同样地,在模制工序中,在通过一对模具100E、100F从基台部103的厚度方向夹持时,可以使突起部175与一个模具100E的底面100E3抵接(参照图13)。因此,可以通过一个模具100E将芯片覆盖壳体177按压在基台部103的背面103a上。即,如上述实施例所示,没有必要在一个模具E上形成用于按压上壁129的突起部100E4,从而可以廉价地制造一个模具100E。
另外,在该状态下,因通过突起部175在上壁和一个模具100E的底面100E3之间形成间隙,所以,可以将上壁129整体埋设在树脂模制部117的内部。
并且,在上述构成中,通过预先将各突起部175设为可相对芯片覆盖壳体177的上壁129弹性变形,从而可将由一个模具100E产生的、芯片覆盖壳体177的按压力控制在适当的大小。
另外,电配线机构127虽然由IC109、贯通电极111及导线123、125构成,但并不限于此,至少将半导体芯片107和引线105电连接而构成即可。即,例如,如图18~20所示,也可为引线181以向第一空间部183露出的方式配置。
但是,在上述构成中,有必要使树脂不会从各引线181和基台部187之间的间隙、以及相互邻接的引线181、181之间的间隙进入第一空间部183。具体地说,例如,在基台覆盖壳体189上一体形成覆盖各引线181和基台部187的间隙的覆盖部191,并且,使覆盖部191及芯片覆盖壳体193的侧壁195的前端部相互抵接,并填埋相互邻接的引线181、181之间的间隙即可。
特别地,经由聚酰亚胺带使覆盖部191及芯片覆盖壳体193的侧壁195的前端部相互抵接时,通过使聚酰亚胺带变形,可以确实地填埋各引线181之间的间隙,从而可以确实地防止树脂向第一空间部183流入。另外,因聚酰亚胺带具有绝缘性,所以,也可使芯片覆盖壳体193及基台覆盖壳体189与引线181电绝缘。
在该构成中,没有如上述第三实施例所示那样使用贯通电极111,通过导线185可以直接将IC109和引线181电连接。
在该构成中,因上述导线185配置在第一空间部183,所以,导线185不会与树脂模制部117接触。因此,在模制工序中,通过熔融树脂形成树脂模制部117时,可以确实地防止导线185被熔融树脂的流动按压而变形。因此,可以容易地确保半导体芯片107和引线181之间的电连接。
并且,在第一配线工序,半导体芯片107和IC109通过导线125电连接,并且,可以通过导线185将IC109和引线181直接电连接。因此,如上述实施例所示,没有必要进行第二配线工序,从而可以实现半导体装置197制造效率的提高。
在制造该构成的半导体装置197时,在上述实施例的制造方法的芯片覆盖壳体装载工序中,以引线181向第一空间部183露出的方式配置芯片覆盖壳体193,并且,在基台壳体配置工序中,以引线181被覆盖部191覆盖的方式配置基台覆盖壳体189即可。
另外,在如图18~20所示的第四实施例的构成中,虽然在基台覆盖壳体189形成覆盖部191,但并不限于此,至少以熔融树脂不进入第一空间部183的方式构成半导体装置197即可。即,也可为,例如,在引线181及基台部187的表面(另一表面)187b,粘贴堵塞各引线181和基台部187之间间隙的绝缘性遮掩封条。在该构成中,通过应用到如图16所示的半导体装置的构成中,也可不需要基台覆盖壳体189或基台壳体配置工序。
另外,在上述实施例中,虽然将包括半导体芯片107在内的第一空间部133相对外侧密闭,但也可为,如图21所示,使第一空间部154向外侧露出。
即,配置在基台部103背面103a的芯片覆盖壳体155也可具有从其上壁156向从基台部103的背面103a离开的方向突出的大致呈筒状的开口部157。该开口部157的作用是使第一空间部154向树脂模制部117的外侧露出。另外,该开口部157以半导体芯片107不直接向外侧露出的方式,形成在与半导体装置107在基台部103的厚度方向不重叠的位置。
在该构成中,当音响等压力变动经由开口部157及第一空间部154到达半导体芯片107的隔膜107a时,基于该压力变动隔膜107a振动,从而可以检测所述压力变动。因此,配置在基台部103表面103b上的基台覆盖壳体158也可为使第二空间部159相对外侧密闭而构成。即,没有必要在该基台覆盖壳体158上形成与上述实施例相同的开口部。
另外,在制造该半导体装置150时,以在模制工序中熔融树脂不从开口部157流入第一空间部154的方式,通过用于形成树脂模制部的模具堵塞开口部157即可。
即便是在该构成中,与上述实施例同样,因可以仅对应基台覆盖壳体158的形状或大小容易地变更密闭的第二空间部159的大小,所以,可以容易地实现半导体装置150制造效率的提高和半导体装置150制造成本的削减。
另外,通过由具有开口部157的芯片覆盖壳体155形成第一空间部154,不会使半导体装置150的制造成本增加,半导体芯片107经由开口部157不直接向外侧露出,可以使半导体芯片7及开口部157在基台部103的厚度方向上不重叠的方式相互偏移而配置。因此,即便来自外侧的尘埃或水滴经由开口部157侵入到第一空间部154,也可容易地防止这些尘埃或水滴直接到达半导体芯片107。
另外,即便是该半导体装置150,与图20所示的半导体装置同样,或使引线105向第一空间部154露出,或通过在基台覆盖壳体158上形成覆盖部,形成配线用贯通孔103d,不使用贯通电极111即可将半导体芯片107和引线105电连接。另外,此时,因也没有必要进行如上述实施例所示的第二配线工序,所以也可实现半导体装置150制造效率的提高。
并且,在上述实施例中,芯片覆盖壳体113和基台覆盖壳体115虽然由导电性材料形成,并在其内面涂覆绝缘性膏135,但并不限于此,至少以与基台部103电连接的方式具有导电性即可。
因此,芯片覆盖壳体113和基台覆盖壳体115其构成也可为,例如,由导电性材料形成,并且,在其外面涂覆绝缘性膏。另外,芯片覆盖壳体113和基台覆盖壳体115其构成也可为,例如,由电绝缘材料形成,并且,在其外面或内面涂覆具有导电性的膏,在其内面侧或外面侧配置具有绝缘性的单独的壳体(芯片绝缘部)。
另外,在确保半导体芯片107和IC109、贯通电极111、导线125与芯片覆盖壳体113之间的电绝缘性时,优选至少芯片覆盖壳体113的内面侧具有绝缘性。
在上述实施例中,基台部103和引线105、106、引线框架151虽然为金属制,但并不限于此,至少具有导电性即可。在不考虑向第一空间部133的噪音的侵入防止时,基台部103也可由电绝缘材料形成。而且,当基台部103由绝缘材料形成时,在将半导体芯片107和IC109、贯通电极111粘接在基台部103上时,也可使用具有导电性的粘接剂。
并且,半导体芯片107虽然由具有隔膜107a的声压传感器芯片形成,但并不限于此,至少具有构成半导体芯片107的隔膜107a那样的可动部分即可。因此,半导体芯片,例如既可以是计测半导体装置101外部空间的压力或压力变化的压力传感器芯片,也可以是检测加速度的加速度传感器芯片。
以下,参照图22~图28,说明本发明第六实施例的半导体装置及其制造方法。本实施例涉及检测在外部产生的音响等声压的半导体装置,并涉及使用引线框架制造的半导体装置。
如图22~图23所示,本实施例的半导体装置200A,其主要构成要素为:俯视呈大致矩形状的大致板状的基台部201;一端202a与基台部201连接并在举起的状态支承的多个连结引线202;以在基台部201附近配置一端203a的方式从半导体装置200A的侧端部向基台部201延伸出的多个电气连接引线203;封固基台部201、连结引线202及引线203的第一封固树脂层204;固定在基台部201上面201a上的、俯视呈矩形状的半导体传感器芯片(声压传感器芯片)205;同样固定在基台部201上面201a上的、放大半导体传感器芯片205输出的电信号的放大器206;将半导体传感器芯片205、放大器206及引线203电连接的导线207;装载在第一封固树脂层204、在半导体传感器芯片205及放大器206的上方形成空间(第一空间)212并覆盖它们的、剖面呈大致凹状的壳体209;覆盖壳体209的外面209d并固定在第一封固树脂层204的第二封固树脂层210。
基台部201上形成从上面201a向下面201b贯通的贯通孔201c。另外,基台部201上设置从其上面201a的各侧端分别向外侧延伸出,并在第一封固树脂层204的下面204a侧下垂的下垂部201d,该各下垂部201d的前端侧的下面201e与第一封固树脂层204的下面204a共面,且从第一封固树脂层204的下面(半导体装置200A的下面)204a露出。基台部201的上面201a与第一封固树脂层204的上面204b共面并露出。
连结引线202分别以大致板状形成为大致带状,一端202a连接在俯视呈大致矩形状的基台部201的角部附近,朝向基台部201的外侧而延伸。另外,在连结引线202的延伸方向大致中央,设置有弯曲部202b。该弯曲部202b具有与夹持弯曲部202b并位于延伸方向的前方和后方的、各自的上面202c平行的一个面202d,该一个面202d配置在相比夹持弯曲部202b的所述各上面202c位于更上方,并相比基台部201的上面201a位于更上方的位置。在此,在该连结引线202中,从一端202a一直到弯曲部202b的上面202c配置在与基台部201的上面201a大致相同的水平面上;从弯曲部202b一直到另一端202f的上面202c配置在相比从一端202a一直到弯曲部202b的上面202c位于更下方,且相比基台部201的下面201b位于更下方的位置;该另一端202f侧的下面202e配置在与第一封固树脂层204的下面204a大致相同的水平面上并露出。
引线203在邻接的连结引线202之间设置多个,与相对的基台部201的侧端正交并从外部朝向基台部201延伸。在此,各个引线203以它们的前端(一端)203a相比邻接的连结引线202的弯曲部202b配置在更靠近基台部201的位置的方式延伸。并且,各引线203上,在延伸方向的中途设置有弯折部203b,从另一端203c一直到弯折部203b的下面203d配置在与第一封固树脂层204的下面204a大致相同的水平面上并露出。另一方面,从弯折部203b一直到前端203a的上面203e配置在与基台部201及第一封固树脂层204的各上面201a、204b大致相同的水平面上并露出。
封固这样构成的基台部201、连结引线202及引线203的第一封固树脂层204,具有平行的上面204b和下面204a,并且,封固连结引线202的弯曲部202b的部分以向上方突出的形状形成。另一方面,在该第一封固树脂层204上,由基台部201的下面201b和下垂部201d包围的部分设置有凹部204c,该凹部204c一端位于相比第一封固树脂层204的下面204a更上方的位置,另一端与基台部201的贯通孔201c连接,连通的该凹部204c和贯通孔201c合在一起构成第二空间部208。
在本实施例中,该第二空间部208在剖面方向其宽度和贯通孔201的宽度大致相同,并且,通过将半导体传感器芯片205设置在基台部201的上面201a,从而为密闭状态。
半导体传感器芯片205形成为大致平板状,在从下面205侧的俯视方向的大致中央,形成从下面205a朝向上面205b凹陷的凹状部205c。该半导体传感器芯片205将通过凹部被薄壁化的部分作为隔膜(可动电极)205d,该隔膜205d可以相应于加载在其上的、例如音响等声压大小的变形量变形(振动)。另外,在隔膜205d的上面205b侧形成未图示的桥接电阻电路,将隔膜205d的变形作为电阻的变化而捕获,通过将其转换为压力而检测声压,可输出对应该声压大小的电信号。这样构成的半导体传感器芯片205,使下面205a与基台部201的上面201a相对,并且,经由将基台部201和半导体传感器芯片205电绝缘的绝缘材料211而固定。此时,半导体传感器芯片205在隔膜205d的正下方配置有基台部201的贯通孔201c,以隔膜205d和贯通孔201c相对的方式固定。
另外,在本实施例中,IC(Integrated Circuit:集成电路)化的、例如运算放大器等放大器206经由绝缘部件211固定在基台部201的上面201a,该放大器206与半导体传感器芯片并列设置。
这样设置的半导体传感器芯片205和放大器206上分别设置有多个焊片(ボンデイングパツド),经由这些焊片,将半导体传感器芯片205和放大器206,另外将放大器206和在引线203的第一封固树脂层204的上面204b露出并配置在第一空间212的上面203e,分别通过导线207连接,从而半导体传感器芯片205、放大器206及引线203电连接。
壳体209形成为将开口侧朝向下方的剖面大致凹状,具有:平板状的上壁209a、与上壁209a连接并向下方延伸的侧壁209b、与该侧壁209b连接并向水平方向外侧延伸出的前端部209c。另外,壳体209的上壁209a上设置有使外部和第一空间212连通的开口部209i,该开口部209i以使壳体209的内面209f朝向上壁209a的正交方向上侧延伸出的方式形成。并且,在位于侧壁209b的壳体209的外面209d上设置有支承部件209e,该支承部件209e一端与侧壁209b的外面209d连接,向外侧延伸出并且其前端(另一端)以到达第二封固树脂层210的上面(半导体装置200A的上面)210a的方式延伸。
另外,在壳体209的内面209f及与该内面209f连接的前端部209c的下面209g,导电膏209h,例如通过涂覆等适当方式而固定并形成导电层209h。在此,在本实施例中,前端部209c的下面209g也构成壳体209的内面209f的一部分。
这样构成的壳体209,使固定有导电膏209h的前端部209c的一部分下面209g与连结引线202的弯曲部202b的一个面202d紧密连接,其它部分的下面209g与第一封固树脂层204的上面204b紧密连接,以装载在第一封固树脂层204的上面204b的形态而设置。由此,由壳体209和第一封固树脂层204包围的部分形成第一空间212,该第一空间212中收容半导体传感器芯片205、放大器206及导线207。此时,壳体209其内面209f设置的导电膏209h与半导体传感器芯片205、放大器206及导线207保持非接触状态以间隔充分的距离而设置,另外,从第一封固树脂层204的上面204b露出的弯曲部202b的一个面202d与导电膏209h电接触。由此,第一空间212内的半导体传感器芯片205、放大器206及导线207,通过由电连接的导电膏209h、连结引线202及基台部201形成的电磁屏蔽包围。
第二封固树脂层210设置在从第一封固树脂层204的上面204b一直到设置在上壁209a的开口部209i的上端的范围内,以覆盖壳体209的外面209d、固定在第一封固树脂层204的上面204b并封固它们的方式形成。另外,第二封固树脂层210的上面(半导体装置200A的上面)210a以与第一封固树脂层204的下面(半导体装置200A的下面)204a平行的方式形成,第二封固树脂层210的上面210a上,壳体209的支承部件209e的前端配置在同一平面上。
接着,说明由上述结构形成的半导体装置200A的制造方法。
该半导体装置200A使用引线框架220制造,首先,如图24~图25所示,准备引线框架220,该引线框架220具有:形成外周矩形框的矩形框部221、从该矩形框部221的各外周边侧向内侧突出的上述多个引线203、从矩形框部221的角部侧向内侧延伸出的上述连结引线202、与该连结引线202连结并被支承的上述基台部201。在该引线框架220中矩形框部221、引线203及连结引线202一起作为框架部222。
这样构成的引线框架220通过对金属制薄板进行冲压加工或蚀刻加工、或两种方法都进行而形成。在本实施例中,基台部201的下垂部201d和引线203的弯折部203b、连结引线202的弯曲部202b也都是在该阶段形成,在此基础上基台部201的贯通孔201c也是在该阶段形成。另外,下垂部201d、弯折部203b、弯曲部202b及贯通孔201c可以不用同时形成,另外,特别是贯通孔201c也可以通过冲压加工或蚀刻加工之外的方法进行加工。
如图24及图26所示,在准备上述引线框架220的阶段,将框架部222中的、矩形框部221和引线203及除去连结引线202的一部分的部分夹持在一对第一模具200E、200F中并进行合模。在此,该一对第一模具200E、200F中的、配置在引线框架220的上面侧的一个模具200E,其内面200E1具有:与相比基台部201的上面201a及引线203的弯折部203b位于前端203a侧的上面203e抵接的平面;与连结引线202的弯曲部202b卡合的凹状的面;与相比连结引线202的弯曲部202b位于外侧的上面202c、及相比引线203的弯折部203b位于外侧的上面203e分别抵接的平面。另外,在所述一个模具200E形成突起部200E2,该突起部200E2在进行合模时与基台部201的贯通孔201c卡合并插通、且其前端相比另一模具200F的内面200F 1配置在略微上方。另一方面,配置在引线框架220下面侧的另一个模具200F,其内面200F1为平面,在进行合模的状态下,将基台部201的下垂部201d的下面201e和相比引线203的弯折部203b位于外侧部分的下面203d,与相比连结引线202的弯曲部202b位于外侧部分的下面202e抵接。
这样使用一对第一模具200E、200F进行合模的阶段,第一模具200E、200F的腔室中注射熔融的、例如环氧树脂等第一树脂,将基台部201、引线203及连结引线202埋入第一树脂的内部,从而形成第一封固树脂层204。顺便说一下,因基台部201与连结引线202连接并以举起的状态被支承,且下垂部201d的下面201e与另一个模具200F的内面200F1抵接并被牢固地保持,所以,随着第一树脂的注射基台部201不产生位移。
接着,在第一树脂固化并形成第一封固树脂层204的阶段,拆除第一模具200E、200F。在该阶段,在基台部201的下方形成凹部204c并形成第二空间208,该凹部204c与贯通孔201c连通并相比第一封固树脂层204的下面204a配置在略微上方。
在本实施例中,在该阶段,将形成第一封固树脂层204的引线框架220浸渍在例如银或金、钯等电镀液中。此时,通过分别将直流电源的阴极与位于引线框架220的第一封固树脂层204的外侧的例如矩形框部221,阳极与电镀液连接并对引线框架220通过直流电流,如图23所示,从第一封固树脂层204露出的引线203的一端203a侧的上面203c和另一端203c侧的下面203d等部分形成电镀层223。顺便说一下,该电镀层223,在向例如手机等装置具有的电路基板上安装半导体装置200A时,与引线203和电路基板的构图连接(接合),或将半导体传感器芯片205、放大器206及引线203电连接的导线207连接(接合)时,可用于提高焊锡的浸润性。
接着,如图27所示,使半导体传感器芯片205和放大器206分别经由绝缘部件211在基台部201的上面201a上并列设置并固定。此时,在半导体传感器芯片205中,使下面205a和基台部201的上面201a相对、且隔膜205d以配置在基台部201的贯通孔201c的正上方并相对的方式设置。并且,将导线207分别与半导体传感器芯片205、放大器206的焊片及引线203接合,从而将半导体传感器芯片205、放大器206及引线203电连接。
接着,使壳体209的前端部209c的下面209g侧与连结引线202的弯曲部202b的一个面202d接触,电连接导电膏209h和连结引线202,并将壳体209装载在第一封固树脂层204的上面204b,通过壳体209覆盖半导体传感器芯片205、放大器206及导线207并在它们的上方形成第一空间212。此时,通过将弯曲部202b的一个面202d以从基台部201的上面201a向上方突出的状态配置,在设置壳体209时,壳体209不会与半导体传感器芯片205、放大器206或导线207接触并产生损伤。
接着,如图28所示,使用分别将各自的内面200G1、200H1设为平面的一对第二模具200G、200H进行合模。此时,配置在上方的一个模具200G以其内面200G1与壳体209的开口部209i的上端及支承部件209e的前端抵接的方式设置,配置在下方的一个模具200H以其内面200H1与第一封固树脂层204的下面204a面接触的方式设置。接着,在使用一对第二模具200G、200H进行合模的阶段,向腔室内注射熔融的例如环氧树脂等第二树脂,覆盖壳体209的外面209d并固定在第一封固树脂层204,形成将它们封固的第二封固树脂层210。在此,壳体209因开口部209i的上端及支承部件209e的前端与一个模具200G的内面200G1抵接并确实地被保持,所以,不会因随第二树脂的注射产生的作用力而偏移。
在固化第二树脂并拆除一对第二模具200G、200H的阶段,最后,切除引线框架220的矩形框部221、半导体装置200A外侧部分的不需要的引线203、连结引线202,结束半导体装置200A的制造。
在如上所述制造的半导体装置200A中,外部产生的音响等声压通过壳体209的开口部209i导入第一空间212,到达半导体传感器芯片205的隔膜205d,同时,隔膜205d以对应声压大小的变形量振动。接着,通过隔膜205d的变形,桥接电阻电路将该变形量作为电阻的变化而捕获,通过将其转换为压力而检测声压。另外,此时从隔膜205d输出的电信号被输入放大器206并放大,可以更加正确地检测声压。本实施例的半导体装置200A中,通过将基台部201设为举起的状态并增大第一封固树脂层204的层厚,可形成凹部204c,并可以大容量地形成隔膜205d下面205a侧的第二空间208。因此,即便第二空间208为密闭空间,根据随着隔膜205d的振动产生的该空间208内的压力变化,隔膜205d的变形被阻碍,检测的声压不会产生失真。因此,隔膜205d以对应到达的声压的变形量正确地振动。
另一方面,半导体装置中,除检测对象的声压之外在外部产生的电磁性噪音也起作用。该种噪音透过本实施例的半导体装置200A所具有的第一封固树脂层204和第二封固树脂层210,到达半导体传感器芯片205,会有隔膜205d产生误振动之虞。这样,在噪音到达隔膜205d时,通过半导体装置检测的声压产生失真,导致有损半导体装置可靠性的结果。与此相对,在本实施例的半导体装置200A中,在壳体209上设置导电膏209h,具有电磁屏蔽部,该电磁屏蔽部由该导电膏209h、连结引线202及基台部201形成,并包围第一空间212内的半导体传感器芯片205等。因此,可通过电磁屏蔽部隔断透过第一封固树脂层204和第二封固树脂层210的噪音,从而使噪音不会到达第一空间212内的半导体传感器芯片205。由此,在本实施例的半导体装置200A中,不会因噪音的影响产生隔膜205d的误振动。
因此,在上述半导体装置200A及半导体装置200A的制造方法中,可以使音响等声压经由壳体209的开口部209i通过第一空间212到达半导体传感器芯片205的隔膜205d,通过由贯通孔201c和凹部204c形成的第二空间208,可以使隔膜205d振动。此时,设为密闭状态的第二空间208通过改变第一模具200E的突起部200E2的大小,可容易地将该容量形成为更大,由此,对应到达的声压隔膜205d振动时,也可抑制随着该振动产生的第二空间208的压力变化,将其变化抑制为较小。因此,可以不受该压力变化的影响使隔膜205d正确地振动,从而可以正确且高精度地检测声压。
另外,本实施例的半导体装置200A是使用引线框架220制造的,因通过对金属制薄板进行冲压加工或蚀刻加工的、比较容易的制造方法可以形成安装半导体传感器芯片205的基板,所以,与现有技术中使用印刷基板的情况相比较,可使其具有优良的量产性,从而可使半导体装置200A的制造成本进而使半导体装置200A的成本降低。另外,通过使用引线框架220制造,可应用树脂封固技术,通过由第一封固树脂层204和第二封固树脂层210封固,可使半导体装置200A成为具有优良的耐久性的、高可靠性的半导体装置。
另外,进行一对第一模具200E、200F的合模,将第一树脂注射到腔室内时,通过在基台部201设置下垂部201d,可牢固地保持基台部201,从而可防止基台部201因随第一树脂的注射产生的作用力而偏移。并且,通过在壳体209设置支承部件209e,进行一对第二模具200G、200H的合模,可以确实地防止因将第二树脂注射到腔室内而导致壳体209偏移。
另外,在连结引线202上设置弯曲部202b,该弯曲部202b以将一个面202d配置在相比基台部201上面201a的更上方的方式而形成,在设置壳体209时,可以防止壳体209与半导体传感器芯片205或放大器206、导线207等接触并产生损伤。
并且,通过在壳体209上设置导电膏209h,可以使半导体装置200A具有电磁屏蔽部,从而可以防止因噪音导致在隔膜205d产生误振动。由此,可成为能够检测正确声压的半导体装置200A。
另外,本发明并不限于上述实施例,在不脱离其主旨的范围可进行适当的变更。例如,在本实施例中,虽然说明了在基台部201设置下垂部201d,通过该下垂部201d可以防止随着第一树脂的注射、基台部201的偏移,但是,基台部201通过连结引线202被支承,并且,在注射第一树脂时,因贯通孔201c中模具200E的突起部200E2插通并被支承,所以,也可如图29所示不设置下垂部201d而形成。另外,在本实施例中,虽然在壳体209上设置导电膏209h,但是,例如,使用金属等导电性材料形成壳体209时,因也可以对壳体209其本身施加电磁屏蔽效果,所以也可不具有导电膏209h。并且,该种导电性材料没有必要限定为膏类材料。
并且,在本实施例中,虽然说明了在连结引线202上设置弯曲部202b,设置壳体209并使其与一个面202d抵接,由此,可以防止设置时的壳体209与半导体传感器芯片205或导线207等接触,但是,在以设置时半导体传感器芯片205或导线207等不接触的方式预先将壳体209形成为较大时,也可不在连结引线202上设置弯曲部202b。
另外,如图30所示,在形成第一封固树脂层204时,也可在相比弯曲部202b的外侧进一步设置第一封固树脂层204,在这种场合,当设置壳体209时,壳体209的前端部209c不会从弯曲部202b的一个面202d脱落。并且,如图30所示,如果将相比弯曲部202b外侧的第一封固树脂层204的高度设为比一个面202d更高的高度,可以更加稳定地设置壳体209。
另外,在本实施例中,在形成第一封固树脂层204的阶段,虽然说明了将引线框架220浸渍到电镀液中形成电镀层223,但是,也可结束引线框架220的加工并在形成第一封固树脂层204之前将引线框架220浸渍到电镀液中,在引线框架220整体上形成电镀层223。这样在引线框架220的整体上形成电镀层223时,例如,也可为钯电镀,另外,象本实施例那样,从第一封固树脂层204露出的引线203的上面203e和下面203d等逐点地形成电镀层223时,除镀金或镀银之外,也可实施加铋电镀。
另外,在本实施例中,半导体装置200A具有半导体传感器芯片205和放大器206,并一同设置在基台部201,但是,例如,也可仅使用半导体传感器芯片205检测声压,并且,也可使用相比半导体装置200A另外设置的放大器206,将从半导体传感器芯片205输出的电信号放大。
并且,半导体传感器芯片205使其下面205a与基台部201的上面201a相对设置,但是,也可使半导体传感器芯片205的上面205b与基台部201的上面201a相对设置。
另外,在本实施例中,虽然图示为在半导体传感器芯片205的隔膜205d的正上方形成壳体209的开口部209i,但是,该开口部209i以使第一空间212和外部连通的方式形成即可,没有必要限定其设置位置。例如,从隔膜205d的上方向宽度方向偏移而形成开口部209i时,不仅不会降低压力的检测精度,相反由于通过开口部209i水分等侵入第一空间212内时,可以防止该水分等直接接触隔膜205d,所以,可以维持或提高压力的检测精度。
并且,在本实施例中,虽然说明了在壳体209上设置支承部件209e,通过该支承部件209e的前端与一个模具200G的内面200G1抵接,不会因随着第二树脂的注射产生的作用力导致在壳体209上产生偏移,但是,第二树脂注射时,因模具200G的内面200G1也与开口部209i的上端抵接并被保持,所以,没有必要必须形成支承部件209e。
接着,参照图31~图34,说明本发明第七实施例的半导体装置及其制造方法。本实施例的说明中,对与第六实施例相同的构成标注同一符号,省略其详细说明。
本实施例的半导体装置200B相对第六实施例中所示的半导体装置200A,如图31所示,在壳体209的上壁209a未形成使外部和第一空间212连通的开口部209i,第一空间212为密闭状态。
另一方面,在第一封固树脂层204设置有与基台部201的贯通孔201c连通并在第一封固树脂层204的下面204a开口的孔部204d。在此,本实施例的孔部204d在剖面方向其宽度相比贯通孔201c的宽度更大地形成,贯通孔201c和该孔部204d一同形成第二空间208。
接着,说明由上述构成所形成的半导体装置200B的制造方法。
该半导体装置200B是使用与第六实施例相同的引线框架220制造的半导体装置,在准备引线框架220的阶段,如图24及图32所示,将框架部222中的、矩形框部221和引线203及除去连结引线202的一部分的部分夹持在一对第一模具200M、200N中并进行合模。在此,在本实施例中,该一对第一模具200M、200N中的、配置在引线框架220的下面侧的另一个模具200N,其内面200N1侧设置有突起部200N2,该突起部200N2在合模时其前端部分的凸部200N3卡合在基台部201的贯通孔201c中,贯通孔201c被堵塞。另一方面,配置在引线框架220的上面侧的一个模具200M,其内面200M1具有:与相比基台部201的上面201a及引线203的弯折部203b位于前端侧的上面203c抵接的平面;与连结引线202的弯曲部202b卡合的凹状的面;与相比连结引线202的弯曲部202b位于外侧的上面202c及相比引线203的弯折部203b位于外侧的上面203e分别抵接的平面。
这样进行一对第一模具200M、200N合模的阶段,向第一模具200M、200N的腔室中注射熔融的第一树脂,形成第一封固树脂层204,接着,第一树脂固化,拆除第一模具200M、200N的阶段,在基台部201的下方形成与贯通孔201c连通并在第一封固树脂层204的下面204a开口的孔部204d,形成本实施例的与外部连接的第二空间208。
接着,如图33所示,与第六实施例同样地,在将半导体传感器芯片205和放大器206固定在基台部201的上面201a并连接导线207的阶段,使前端部209c与弯曲部202b的一个面202d抵接并设置壳体209,形成密闭状态的第一空间212。接着,如图34所示,进行一对第二模具200O、200P的合模,形成第二封固树脂层210,封固第一封固树脂层204和壳体209。此时,通过使一个模具200O的内面200O1与支承部件209e的前端抵接并牢固地保持壳体209,使另一个模具200P的内面200P1与第一封固树脂层204的下面204a抵接而进行合模,从而可以防止因随着第二树脂的注射产生的作用力导致在壳体209上产生偏移。在形成第二封固树脂层210的阶段,最后,切除引线框架220的第一封固树脂层204及第二封固树脂层210的、位于外侧的部分,结束半导体装置200A的制造。
这样构成的本实施例的半导体装置200B,可使压力从外部经由第二空间208到达半导体传感器芯片205的隔膜205d。接着,该隔膜205d通过形成密闭状态的第一空间212可振动,此时,因通过改变壳体209的大小和形状可容易地变更第一空间212的容量,所以,也可容易地抑制随着隔膜205d的振动的压力变化,使其变化小,可使隔膜205d正确地振动。
另外,本发明并不限于上述第七实施例,在不脱离其主旨的范围内可适当地变更。例如,在本实施例中,孔部204d在剖面方向其宽度相比贯通孔201c的宽度更大地形成,但是,也可以与贯通孔201c的宽度大致相同的宽度形成。此时,例如,也可通过以将第六实施例中所示的一对第一模具200E、200F中的一个模具200E上形成的突起部200E2与进行合模时另一个模具200F的内面200F1抵接的长度而形成,从而形成在第一封固树脂层204的下面204a开口并具有与贯通孔1c大致宽度的孔部204d。
图35~图40表示本发明第八实施例。如图35所示,该半导体装置301具有:电路基板303、在电路基板303厚度方向的一端侧重叠配置的半导体芯片305、壳体框架307及树脂模制部309。
半导体芯片305形成为大致板状,其厚度方向的一端面305a粘接固定在位于电路基板303一端侧的表面303a上。该半导体芯片305,例如由具有检测加速度功能的加速度传感器构成。
即,如图36所示,半导体芯片305上形成贯通其厚度方向的贯通孔305b。该贯通孔305b内配置有配重311,配重311的一端通过挠曲部313一体固定在贯通孔305b的内面。挠曲部313相比半导体芯片305的厚度更薄地形成,对配重311施加加速度时可挠曲。该挠曲部313上粘贴有基于挠曲部313的挠曲将加速度转换为电信号的压电元件314。
另外,在该半导体芯片305厚度方向的另一端面305c,多个焊盘电极315露出而形成。这些焊盘电极315具有向半导体芯片305供给电力的作用和作为将从压电元件314取出的电信号向外部传递的端子的功能。
如图35所示,壳体框架307由具有耐热性的热固性树脂形成,具有:以覆盖半导体芯片305的方式在电路基板303的表面303a上配置的壳体317和从壳体317一体突出的突起部319。
壳体317具有:配置在从电路基板303的表面303a向厚度方向离开的位置上的、大致板状的上壁(上端部)321和从上壁321的周边向电路基板303的表面303a突出的侧壁323。即,壳体317通过这些上壁321及侧壁323形成为向侧壁323的前端部323a侧开口的大致凹状。接着,在将侧壁323的前端部323a配置在位于半导体芯片305周边的电路基板303的表面303a的状态下,通过电路基板303的表面303a和上壁321及侧壁323的内面321a、323a,形成中空的空间部325。另外,在该状态下,上壁321位于距壳体317中的电路基板303的表面303a最远的位置,另外,上壁321及侧壁323的内面321a、323a位于与半导体芯片305不接触的位置。
另外,该壳体框架307上设置有在与空间部325相对的上壁321及侧壁323的内面321a、323a形成的薄膜状的屏蔽部327。该屏蔽部327是将具有导电性的铜或银等导电膏涂覆或喷涂在上壁321及侧壁323的内面321a、323a上而形成。即,壳体317通过该屏蔽部327被赋予导电性。另外,屏蔽部327一直延伸到侧壁323的前端部323a而形成,在配置壳体框架307的状态下,与电路基板303的表面303a上相接,空间部325通过该屏蔽部327被覆盖。
突起部319从上壁321周边一体突出,相比上壁321从电路基板303的表面303a进一步向离开的方向延伸。另外,各突起部319以相对上壁321的长度方向倾斜的方式延伸,可相对壳体317弹性变形。即,各突起部319以其基端部319a为轴相对壳体317摇动,通过挠曲而弹性变形。
另外,该壳体框架307上形成从上壁321的周边向上壁321的长度方向一体延伸的一对连结部329。
电路基板303形成为大致板状,具有:配置在表面303a的多个焊盘电极331;配置在位于电路基板303厚度方向的另一端侧的背面303b上的多个焊锡球(电极部)333;配置在电路基板303的内部、分别与多个焊盘电极331以及焊锡球333电连接的配线部335。该配线部335,例如由铜箔形成。
焊盘电极331通过导线337与半导体芯片305的焊盘电极315电连接,其配置在半导体芯片305的配置区域的周围,并且向空间部325露出。该焊盘电极331,例如,由在铜箔上镀覆厚度为3~5μm的镍(Ni)及厚度为0.5μm的金(Au)的材料构成。
焊锡球333形成为大致球状,从电路基板303的背面303b突出,并且配置在与空间部325在电路基板303的厚度方向不重叠的位置上。
另外,电路基板303的表面303a上设置有具有导电性的薄膜状屏蔽部件339。该屏蔽部件339在电路基板303的表面中,跨越与空间部325相对的区域、半导体芯片305的配置区域、及配置壳体317的侧壁323的前端部323a的区域而形成。即,在将壳体框架307配置在电路基板303的表面303a的状态下,屏蔽部件339与壳体框架307的屏蔽部327接触。因此,屏蔽部件339与壳体307的屏蔽部327一同包围含有半导体芯片305的空间部325。
另外,以上构成的半导体芯片305经由该屏蔽部件339固定在电路基板303的表面303a上,另外,壳体框架307的侧壁323的前端部323a也经由该屏蔽部件339配置在电路基板303的表面303a上。但是,该屏蔽部件339上,以将电路基板303的焊盘电极331向空间部325露出的方式,形成避开所述各焊盘电极331的孔339a,屏蔽部件339和焊盘电极331电绝缘。
树脂模制部309与电路基板303的表面303a及位于与内面321a、323c相反侧的壳体317的外面321b、323b相接,并且,将壳体框架307的突起部319及连结部329包入,将电路基板303及壳体框架307固定为一体。
另外,从壳体317突出的突起部319及连结部329的前端部319a、329a,从朝向与电路基板303相同方向的树脂模制部309的表面309a、及与该表面309a邻接的侧面309b分别向外侧露出。
即,该树脂模制部309以覆盖半导体芯片305的方式经由通过壳体317形成的中空的空间部325而构成。另外,在图35中,树脂模制部309虽然图示为由突起部319和连结部329分割而形成,但是,实际上通过一个树脂模制部309将这些突起部319和连结部329包入,一体地形成树脂模制部309。
接着,说明上述那样构成的半导体装置301的制造方法。
另外,在该制造方法中,预先准备形成多个单元的一块电路基板303,该单元由用于构成半导体装置301的多个焊盘电极331、配线部335及屏蔽部件339构成。
接着,经由各屏蔽部件339将半导体芯片305分别粘接在电路基板303的表面303a上。该半导体芯片305的粘接是这样进行的,即,经由银膏将半导体芯片305配置在电路基板303的表面303a上,并使该银膏固化。该粘接结束后,进行等离子清洗,以将电路基板303和半导体芯片305的表面303a、305c,特别是焊盘电极315、331上附着的污染物除去。此后,通过引线结合法配置导线337,将半导体芯片305及电路基板303的焊盘电极315、331相互电连接。
此后,如图37所示,准备通过连结部329一体地连结的多个壳体框架307(框架准备工序)。在该框架准备工序中,使用具有耐热性的热固性树脂通过注射成形法形成相互连结的多个壳体框架307。
接着,通过各壳体317以覆盖各半导体芯片305的方式将多个壳体框架307重叠配置在电路基板303的表面303a上(框架配置工序)。在此,各连结部329因为以将各壳体框架307配置在覆盖各半导体芯片305的规定位置上的方式设定,所以,可容易地进行相对多个半导体芯片305的各壳体框架307的定位。
接着,在电路基板303的背面303b侧配置具有平坦面300E1的模具300E,并且,在电路基板303的表面303a侧相对配置具有从表面300F1下陷的凹部300F2的模具(一个模具)300F。即,这些一对模具300E、300F以从厚度方向夹持电路基板303的方式构成。另外,在模具300F的凹部300F2的底面300F3上,剖面方向上呈大致V字形的凸条部300F4突出而形成,各凸条部300F4以与相互邻接的半导体芯片305及壳体框架307的中间位置在厚度方向重叠的方式配置。
另外,在配置这些一对模具300E、300F的同时,在电路基板303及壳体框架307与模具300F之间,预先配置薄膜状的片300S,该片300S用于将形成树脂模制部的树脂和模具300F之间的分型性变得良好。该片300S,例如由氟系树脂形成。
此后,如图38所示,使模具300F向靠近模具300E的方向移动,通过这些一对模具300E、300F的平坦面300E1及表面300F1夹持电路基板303,并且,通过模具300F的凹部300F2的底面300F3,将突起部319向电路基板303按压(按压工序)。进行该按压工序时,预先使片300S真空吸附(箭头a)在模具300F的底面300F3上。
因此,在进行该按压工序的状态下,电路基板303的背面303b与模具300E的平坦面300E1接触,并且,电路基板303的表面303a经由片300S与模具300F的表面300F1接触。另外,壳体框架307的突起部319的前端部319b经由片300S与模具300F的底面300F3抵接。并且,突起部319因从壳体317相对电路基板303进一步向离开的方向延伸,所以,在模具300F和壳体317之间形成间隙。
在该按压工序中,因经由突起部319与电路基板303相接的壳体317的前端部323a按压在电路基板303上,所以,可堵塞壳体317的前端部323a和电路基板303之间的间隙。即,空间部325相对外侧被密闭。
另外,在该按压工序中,因通过一对模具300E、300F将壳体框架307按压在电路基板303上,所以,壳体框架307和电路基板303之间的相对位置被固定。
并且,在该按压工序中,突起部319相对壳体317弹性变形。即,通过突起部319的弹性变形可以吸收由模具300F将壳体317按压在电路基板303上的力。因此,因突起部319的弹性变形,可防止由模具300F将壳体框架317按压在电路基板303上的力过多地传递到壳体317,从而可防止壳体317变形。
另外,因通过突起部319的弹力壳体317的前端部323a以合适的力按压在电路基板303上,所以,可以确实地堵塞壳体317的前端部323a和电路基板303之间的间隙。
此后,在通过模具300F的底面300F1按压突起部319的状态下,在由模具300F的凹部300F2、电路基板303及多个壳体317形成的一个间隙中,将环氧树脂等热固性树脂以熔融状态注入,形成将电路基板303及多个壳体框架307固定为一体的树脂模制部309(模制工序)。另外,上述的间隙表示用于形成树脂模制部309的树脂形成空间。另外,该树脂模制部309通过从一个大的树脂形成空间的端部依次注入熔融树脂的传递模成形法形成。
在该模制工序中,因壳体317的前端部323a和电路基板303之间的间隙通过突起部319的按压力被堵塞,所以,可防止注入树脂形成空间的熔融树脂流入空间部325。另外,在该模制工序中,因壳体框架307和电路基板303之间的相对位置已经固定,所以,通过注入到树脂形成空间的熔融树脂可防止壳体框架307相对电路基板303移动。
另外,在该模制工序中,将熔融树脂填充到树脂形成空间之后,通过加热树脂并使其固化,如图39所示,形成树脂模制部9。该树脂模制部9的表面309a上,通过上述的模具300F的凸条部300F4形成V字形的沟槽341。
该模制工序之后,进行切割工序,即在电路基板303的背面303b的整体上粘贴切割带300D,在该状态下通过刀片300B沿V字形的沟槽341切割成各个半导体装置301。此时,切断树脂模制部309、电路基板303及连结部329,但不切断切割带300D。
最后,如图35所示,将各半导体装置301从切割带300D取下,通过在电路基板303的背面303b露出的配线部335上安装焊锡球333,结束半导体装置301的制造。
如图40所示,将半导体装置301搭载到安装基板上时,使电路基板303的背面303b与安装基板345的表面345a相对,将焊锡球333配置在安装基板345的表面345a所形成的安装部347。接着,通过加热焊锡球333并将半导体装置301按压在安装基板345的表面345a,焊锡球333固定在安装部347并与之电连接。
在该状态下,半导体装置301被加热/冷却时,因空间部325膨胀/收缩,所以,电路基板303中的、与空间部325在厚度方向重叠的部分挠曲。
在此,因焊锡球333配置在与空间部325在厚度方向不重叠的位置,所以,基于该电路基板303的挠曲,可抑制相对安装基板345的焊锡球33位置的变化。另外,焊锡球333因从电路基板303的背面303b突出而设置,所以,即便空间部325膨胀,也可防止电路基板303与安装基板345的表面345a抵接。因此,可防止焊锡球333从安装基板345的安装部347脱落。
根据上述的半导体装置301、半导体装置的制造方法及使用的壳体框架307,仅通过由一对模具300E、300F夹持电路基板303及壳体框架307,既可防止在形成树脂模制部309时熔融树脂流入空间部325,又可防止壳体框架307相对电路基板303移动。因此,将覆盖半导体芯片305的壳体317固定在电路基板303上的工序,和在电路基板303上形成用于支承壳体317的前端部323a的凹部或支承部的工序变得不需要,从而可实现半导体装置301的制造成本削减以及制造效率的提高。
另外,因具有导电性的壳体317的屏蔽部327和电路基板303的屏蔽部件339包围半导体芯片305,所以,在半导体装置301的外侧产生的电噪音即便侵入电路基板303及树脂模制部309,在壳体317及屏蔽部件339也可防止噪音侵入空间部325内。因此,可确实地防止该噪音到达半导体芯片305,从而可确实地防止出于噪音的半导体芯片305的误动作。
并且,在按压工序通过具有凹部300F2的模具300F,将壳体框架307按压在电路基板303上的力,因通过突起部319的弹性变形可防止过多地传递到壳体317,从而防止壳体317变形,所以,可抑制基于壳体317的变形的空间部325的偏移。
另外,通过该开口部319的弹力,因壳体317的前端部323a以适当的力按压在电路基板303上,所以,可以确实地堵塞壳体317的前端部323a和电路基板303之间的间隙。
并且,因半导体装置301变成仅在与安装基板相对的电路基板303的背面303b侧配置焊锡球333的所谓表面安装型的构成,所以,安装基板345中的半导体装置301的安装区域仅是电路基板303的背面303b的面积。因此,可将相对安装基板345的半导体装置301的搭载区域变小,从而可以实现安装基板345的小型化。
另外,因为基于因空间部325的膨胀收缩而导致的电路基板303的挠曲,可以抑制相对安装基板345的电极部的位置变化,所以,可以防止焊锡球333从安装基板345脱落,从而可确保半导体芯片305和安装基板345之间的电连接。
并且,在制造多个半导体装置301时,通过预先由连结部329将多个壳体框架307连结,从而可容易地进行相对配置在电路基板303上的各半导体芯片305的各壳体框架307的定位。另外,可同时且容易地制造多个半导体装置301,从而可实现半导体装置301制造效率的提高。
另外,在按压工序中,壳体框架307的突起部319因经由片300S与模具300F的底面300F3抵接,所以,通过突起部319的抵接可防止在模具300F上产生伤痕。另外,因为在将片300S配置在模具300F的底面300F3上的状态下进行模制工序,所以,也可防止因熔融树脂而污染模具300F。
另外,在上述的实施例中,屏蔽部件339虽然配置在电路基板303的表面303a上,但并不限于此,至少与壳体317一同包围包括半导体芯片305在内的空间部325的方式形成即可。即,屏蔽部件339其一部分也可配置在电路基板303的内部。
接着,参照图41说明本发明的第九实施例。另外,在此,仅说明与第八实施例不同的部分,关于与半导体装置301的构成要素相同的部分标注相同符号,省略其说明。
如图41所示,构成该实施例的半导体装置351的电路基板304上,形成从其表面304a在厚度方向下陷而形成的、剖面方向为大致矩形的凹部353,该凹部353的底面353a上配置有半导体芯片305。
另外,壳体框架307跨越该凹部353而配置,即,壳体317的前端部323a配置在位于凹部353周边的电路基板304的表面304a上。在该状态下,通过电路基板304的凹部353和壳体框架307的上壁321及侧壁323形成中空的空间部355。
凹部353的底面353a上配置有通过导线337与半导体芯片305的焊盘电极315电连接的多个焊盘电极357。这些焊盘电极357经由配线部335与配置在电路基板304的背面304b上的多个焊锡球333电连接。另外,焊锡球333与第八实施例同样地,配置在与空间部355在厚度方向不重叠的位置上。
另外,该电路基板304上设置有与壳体框架307的屏蔽部327一同包围包括半导体芯片305在内的空间部355的屏蔽部件359。即,屏蔽部件359配置在凹部353的底面353a上,并且,以从该底面353a的周边穿过电路基板304的内部、并一直延伸到位于凹部353周边的电路基板304的表面304a而露出的方式设置。因此,在将壳体框架307配置在电路基板304的表面304a的状态下,屏蔽部件359与壳体框架307的屏蔽部327接触。
另外,根据以上配置,半导体芯片305经由该屏蔽部件359固定在电路基板304的表面304a上,而且,壳体框架307的侧壁323的前端部323a也经由该屏蔽部件359配置在电路基板304的表面304a上。另外,该屏蔽部件359上,以电路基板304的焊盘电极357向空间部355露出的方式形成有避开所述各焊盘电极357的孔359a,屏蔽部件359和焊盘电极357电绝缘。
该电路基板304的周边,形成多个在其厚度方向上贯通、且从其背面304b朝向表面304a前端变细而形成为锥形的贯通孔361。在各贯通孔361的内部设置有锚定部363,该锚定部363经由位于电路基板304表面304a侧的贯通孔361的开口部361a与树脂模制部309形成为一体。即,锚定部363通过将与树脂模制部309相同的树脂材料填充到贯通孔361中而形成。另外,锚定部363形成与电路基板304的背面304b相同的平面。
如上所述构成的半导体装置351可使用与第八实施例相同的一对模具300E、300F来制造。
另外,锚定部363可通过在模制工序使用于形成树脂模制部309的熔融树脂从贯通孔361的开口部361a流入而形成。另外,在模制工序,因贯通孔361朝向具有平坦面300E1的模具300E开口,所以,优选为在电路基板304的背面304b和模具300E之间,也预先配置与第八实施例相同的片300S。
该半导体装置351在通过焊锡等向半导体装置351的安装基板345安装时,或通过半导体芯片305的动作等而被加热时,空间部355膨胀。因此,对树脂模制部309,基于该膨胀在从电路基板304离开的方向施加力。在此,因填充有锚定部363的贯通孔361形成为锥形,所以,锚定部363不会因该作用力而从前端变细的贯通孔361的开口部361a脱出。因此,可以防止树脂模制部309从电路基板304脱落。
根据上述的半导体装置351,可以得到与第八实施例相同的效果。
另外,因半导体芯片305和配置在凹部353的底面353a上的焊盘电极357通过导线337电连接,所以,可抑制导线337向凹部353的外侧突出。因此,在配置该导线337的状态下进行框架配置工序和按压工序时,防止导线337与壳体框架307接触,从而可以确实地防止导线337的变形。因此,在制造半导体装置351时,可以容易地确保电路基板304和半导体芯片305的电接触。
并且,形成锥形的贯通孔361,并且通过将树脂模制部309经由前端变细的贯通孔361的开口部361a与锚定部363形成为一体,可以防止由于空间部355的膨胀,树脂模制部309从电路基板304的表面304a脱落。另外,贯通孔361及锚定部363即便包含在第八实施例的半导体装置301的构成中也可以得到同样的效果。
另外,上述第七及第八实施例中,虽然壳体框架307的突起部319相对壳体317或摇动或挠曲而弹性变形,但并不限于此,至少相对壳体317可弹性变形即可。
另外,虽然突起部319相对壳体317可弹性变形地设置,但并不限于此,至少从上壁321的周边突出即可。
并且,虽然突起部319从上壁321的周边突出,但并不限于此,至少相比上壁321从电路基板303、304的表面303a、304a进一步向离开的方向延伸即可。即,突起部319,例如既可使其从上壁321的中央部分突出,也可使其从侧壁323突出。即便是该构成,因可以通过模具300F按压突起部319,所以,在制造半导体装置301、351时,可以防止熔融的树脂流入空间部325、355或壳体框架307相对电路基板303、304移动。
另外,虽然壳体框架307的屏蔽部327在构成壳体317的上壁321及侧壁23的内面321a、323c上涂覆导电膏而形成,但是,并不限于此,至少经由壳体317防止电噪音侵入空间部325、355内即可。即,屏蔽部327既可为,例如,在上壁321及侧壁323的外面涂覆导电膏而形成,也可浸入导电膏中而形成。
并且,例如,通过具有导电性的树脂形成壳体框架307,既可将绝缘性树脂涂覆在与空间部325、355相对的壳体317的内面321a、323c上,另外也可在相同内面321a、323c上重叠涂覆上述的绝缘性树脂及屏蔽部327。
并且,壳体框架307虽然由具有耐热性的热固性树脂形成,但至少由树脂材料形成即可。但是,优选为在模制工序或向半导体装置301的安装基板安装时,具有即便壳体框架307被加热也不热变形的耐热性的树脂材料。具体地说,优选为由可耐170~180℃热量的工程塑料等树脂材料形成壳体框架307。
另外,在考虑电噪音向空间部325、355内的侵入防止时,也可由金属等导电性材料形成壳体框架307。在该结构中,在模制工序和向半导体装置301的安装基板安装时,壳体框架307可进一步耐高温。另外,因导电性材料与树脂材料相比较刚性高,所以,防止在模制工序中壳体框架307的上壁321和侧壁323挠曲变形,从而可以容易地确保空间部325、355。
并且,并不限于由上述的树脂材料或导电性材料形成壳体框架307,例如,特别是在防止半导体芯片305带电时,优选为由渗碳的树脂材料形成壳体框架307。
另外,在制造半导体装置301、351时,虽然在电路基板303、304的表面303a、304a上配置由连结部329连结的多个壳体框架307,但是也可使用不具有连结部329的单个壳体框架307。
并且,树脂模制部309由环氧树脂等热固性树脂形成,但是,存在模制工序中,因加热等而导致由树脂产生的气体充满空间部325、355的情况。该气体,当其为溴(Br)等有气味的气体时,存在可能给半导体芯片305带来恶劣影响的情况。因此,考虑该种气体时,作为形成树脂模制部309的树脂,优选为选择不含有卤化物等难燃性化合物的材料,特别是优选为选择不产生给半导体芯片305带来恶劣影响的溴等的材料。
另外,虽然在电路基板303、304的背面303b、304b上设置有与配线部335电连接的焊锡球333,但并不限于此,至少在电路基板303、304的背面303b、304b露出用于与安装基板345电连接的电极部即可。即,该电极部既可与配线部335一体形成,也可使配线部335从电路基板303、304的背面303b、304b突出。
并且,半导体芯片305和电路基板303、304虽然通过导线337电连接,但并不限于此,至少半导体芯片305和电路基板303、304电连接即可。即,例如,也可为,以半导体芯片305及电路基板303、304的焊盘电极315、331、357相互相对的方式使半导体芯片305配置在电路基板303、304的表面333a或凹部353的底面353a上。
并且,作为半导体芯片305虽然举例了加速度传感器芯片,但并不限于此,半导体芯片305,至少具有构成加速度传感器芯片的挠曲部313那样的可动部分即可。
以上,虽然参照附图详细地说明了本发明的实施例,但具体的构成并不限于本实施例,在不脱离本发明要旨范围内的设计变更等也包含在本发明内。
工业实用性
本发明可适用于具有声压或压力传感器芯片等半导体芯片的半导体装置、其制造方法及所使用的壳体框架,可实现使配置在空间部的半导体芯片与外侧空间连通的半导体装置制造成本削减以及制造效率提高。

Claims (47)

1.一种半导体装置,其特征在于,具有:
基体;
半导体芯片,其固定在所述基体的第一面上;
芯片覆盖壳体,其以覆盖所述半导体芯片的方式设置在所述基体的所述第一面上,形成将所述半导体芯片包含在内的中空的第一空间部,并且,设置有大致呈圆筒状的开口部,该开口部在所述第一空间部的向外侧延伸的前端具有开口端且与所述第一空间部连通;
树脂模制部,其以形成所述第一空间部、且露出所述开口端的方式经由所述芯片覆盖壳体覆盖所述基体,并将所述基体与所述芯片覆盖壳体固定为一体。
2.如权利要求1所述的半导体装置,其特征在于,所述基体是电路基板,所述半导体芯片与所述电路基板电连接。
3.如权利要求2所述的半导体装置,其特征在于,
所述电路基板在所述第一面上具有在所述电路基板的厚度方向下陷而形成的凹部,
所述半导体芯片固定在所述凹部的底面,
在所述凹部的周边,所述芯片覆盖壳体固定在所述电路基板上。
4.如权利要求2所述的半导体装置,其特征在于,
形成具有导电性的屏蔽部件,其赋予所述芯片覆盖壳体导电性,并且在位于所述第一空间部的所述电路基板的所述第一面上形成,
所述屏蔽部件与所述芯片覆盖壳体电连接。
5.如权利要求2所述的半导体装置,其特征在于,
所述电路基板具有:
焊盘电极,其配置在所述第一空间部内、与所述半导体芯片电连接;
电极部,其配置在所述电路基板的、与所述第一面相反侧的第二面上;
配线部,其贯通所述电路基板,将所述焊盘电极与所述电极部电连接。
6.如权利要求1所述的半导体装置,其特征在于,
所述基体是自引线框架分离的基台部,
所述半导体装置具有电连接引线,该电连接引线配置在所述基台部的周围,以一端从所述第一树脂模制部露出的方式由所述第一树脂模制部固定,在所述第一空间部内,所述半导体芯片与所述电连接引线电连接。
7.如权利要求6所述的半导体装置,其特征在于,具有:
芯片用贯通孔,其形成在所述基台部的所述半导体芯片的搭载位置上,并在所述基台的厚度方向从所述第一面贯通到与所述第一面相反侧的第二面;
第二树脂模制部,其形成在所述基台部的所述第二面上,以形成连通所述芯片用贯通孔的第二空间部的方式一体固定于所述基台部的所述第二面。
8.如权利要求7所述的半导体装置,其特征在于,所述第二空间部由覆盖所述基台部第二面的基台覆盖壳体形成。
9.如权利要求6所述的半导体装置,其特征在于,所述基台部及所述芯片覆盖壳体具有导电性,在与所述基台部电绝缘的状态下,所述半导体芯片固定于所述基台部的一侧表面,所述芯片覆盖壳体与所述基台部电连接。
10.如权利要求9所述的半导体装置,其特征在于,在与所述半导体芯片相对的所述芯片覆盖壳体的内面设置有由电绝缘材料构成的芯片绝缘部。
11.如权利要求8所述的半导体装置,其特征在于,
所述基台部及所述基台覆盖壳体具有导电性,
在与所述基台部电绝缘的状态下,所述半导体芯片固定在所述基台部的一侧表面上,
所述基台覆盖壳体与所述基台部电连接。
12.如权利要求6所述的半导体装置,其特征在于,所述半导体芯片与所述电连接引线的电连接通过电配线进行,该电配线从所述半导体芯片开始、在所述厚度方向贯通所述基台部、到达所述电连接引线。
13.如权利要求12所述的半导体装置,其特征在于,
在所述基台部上形成在其厚度方向贯通的配线用贯通孔,
所述电配线具有:插通端子部,其在相对于所述基台部电绝缘的状态下,以经由所述配线用贯通孔在所述基台部的一侧表面及另一侧表面露出的方式固定在所述基台部上;第一导线,其将所述半导体芯片及所述插通端子部相互电连接;第二导线,其将所述电连接引线及所述插通端子部相互电连接。
14.如权利要求7所述的半导体装置,其特征在于,
在所述半导体芯片上形成隔膜,所述芯片用贯通孔与所述隔膜相对而形成,
在所述基台部上连结有在所述第二面侧位移的连结引线,所述第二树脂模制部以将所述电连接引线及所述连结引线包含在内的方式固定在所述基台部的所述第二面上。
15.如权利要求14所述的半导体装置,其特征在于,在所述连结引线上,在其中间部形成有在所述基台部的所述第一面侧位移的弯曲部。
16.如权利要求14所述的半导体装置,其特征在于,在所述基台部设置有从侧端延伸到所述第二树脂模制部的外部的下垂部。
17.如权利要求14所述的半导体装置,其特征在于,在所述芯片覆盖壳体的内面形成有导电层。
18.如权利要求14所述的半导体装置,其特征在于,在所述电连接引线上,在其中间部设置弯曲部,从所述电连接引线的一端直到所述弯曲部形成在所述第一空间内。
19.一种半导体装置,其特征在于,具有:
基台部,其具有第一面及第二面;
芯片用贯通孔,其形成在所述基台部,在厚度方向贯通所述第一面及第二面;
半导体芯片,其被固定在所述基台部的所述第一面、且形成有所述芯片用贯通孔的位置上;
芯片覆盖壳体,其以覆盖所述半导体芯片的方式设置在所述基台部的所述第一面上,形成将所述半导体芯片包含在内的中空的第一空间部;
树脂模制部,其以形成所述第一空间部的方式经由所述芯片覆盖壳体覆盖所述基台部的所述第一面,并且,在所述基台部的所述第二面上,以形成与所述芯片用贯通孔连通的第二空间部以及使所述第二空间部与外部连通的开口部的方式、覆盖所述基台部的所述第二面,且将所述基台部与所述芯片覆盖壳体固定为一体。
20.如权利要求19所述的半导体装置,其特征在于,
所述第二空间部由覆盖所述基台部的所述第二面的基台覆盖壳体形成,
所述基台覆盖壳体具有所述开口部。
21.如权利要求19所述的半导体装置,其特征在于,
所述基台部及所述芯片覆盖壳体具有导电性,
在与所述基台部电绝缘的状态下,所述半导体芯片固定于所述基台部的一侧表面,
所述芯片覆盖壳体与所述基台部电连接。
22.如权利要求21所述的半导体装置,其特征在于,
与所述半导体芯片相对的所述芯片覆盖壳体的内面,设置有由电绝缘材料构成的芯片绝缘部。
23.如权利要求20所述的半导体装置,其特征在于,
所述基台部及所述基台覆盖壳体具有导电性,
在与所述基台部电绝缘的状态下,所述半导体芯片固定于所述基台部的一侧表面,
所述基台覆盖壳体与所述基台部电连接。
24.如权利要求19所述的半导体装置,其特征在于,
所述半导体芯片与所述电连接引线的电连接通过电配线进行,该电配线从所述半导体芯片开始、在所述厚度方向贯通所述基台部、到达所述电连接引线。
25.如权利要求24所述的半导体装置,其特征在于,
在所述基台部上形成在其厚度方向贯通的配线用贯通孔,
所述电配线具有:插通端子部,其在相对于所述基台部电绝缘的状态下,以经由所述配线用贯通孔在所述基台部的一侧表面及另一侧表面露出的方式固定在所述基台部上;第一导线,其将所述半导体芯片及所述插通端子部相互电连接;第二导线,其将所述电连接引线及所述插通端子部相互电连接。
26.如权利要求19所述的半导体装置,其特征在于,
在所述半导体芯片上形成隔膜,所述芯片用贯通孔与所述隔膜相对而形成,在所述基台部上连接有在所述基台部的所述第二面侧位移的连结引线,在所述基台部的周围配置电连接引线,
所述树脂模制部具有:第一树脂层,其以形成所述第一空间部的方式经由所述芯片覆盖壳体覆盖所述基台部的所述第一面;第二树脂层,其在所述基台部的所述第二面形成所述第二空间部及所述开口部,以将所述电连接引线及所述连结引线包含在内的方式覆盖所述基台部的所述第二面。
27.一种壳体框架,其用于如下结构的半导体装置,该半导体装置将重叠固定于电路基板的第一面且与之电连接的半导体芯片、经由中空的空间部由树脂覆盖而构成,
该壳体框架具有:壳体,其以覆盖所述半导体芯片的方式设置于所述电路基板的所述第一面侧,形成所述空间部;大致呈筒状的开口部,其从所述壳体向所述空间部的外侧突出,使所述空间部向外侧开口。
28.如权利要求27所述的壳体框架,其特征在于,所述壳体具有导电性。
29.如权利要求27所述的壳体框架,其特征在于,所述开口部相对于所述壳体可弹性变形地形成。
30.一种半导体装置,其特征在于,具有:
电路基板;
半导体芯片,其重叠固定于所述电路基板的厚度方向的一侧,并与之电连接;
壳体框架,其与所述电路基板的所述一侧重叠配置,并且覆盖所述半导体芯片;
树脂模制部,其配置为经由所述壳体框架、在其与所述半导体芯片之间设置中空的空间部,并且将所述电路基板及所述壳体框架固定为一体;
在所述壳体框架上,形成:壳体,其设置于所述电路基板、形成所述空间部;突起部,其从所述空间部上面向外侧突出地从所述壳体在所述厚度方向上延伸,并且其前端部向所述树脂模制部的外侧露出。
31.如权利要求30所述的半导体装置,其特征在于,
所述半导体芯片配置于从所述电路基板的一侧在所述厚度方向下陷而形成的凹部的底面,并且
所述壳体框架跨越所述凹部而配置。
32.如权利要求30所述的半导体装置,其特征在于,
所述壳体具有导电性;
在所述电路基板上设有屏蔽部件,其具有导电性,与所述壳体一同将包括所述半导体芯片在内的所述空间部包围;
所述屏蔽部件与所述壳体电连接。
33.如权利要求30所述的半导体装置,其特征在于,
在所述电路基板上,形成在所述厚度方向上贯通、且朝向所述电路基板的一侧前端变细的锥形的贯通孔;
在所述贯通孔内部设置有锚定部,该锚定部经由所述贯通孔中前端变细一侧的开口部与所述树脂模制部形成为一体。
34.如权利要求30所述的半导体装置,其特征在于,
所述电路基板具有:
焊盘电极,其配置在所述电路基板的一侧中,向所述空间部露出,用于与所述半导体芯片电连接;
电极部,其向所述电路基板的厚度方向的另一侧露出;
配线部,其配置于所述电路基板的内部,使所述焊盘电极与所述电极部相互电连接。
35.如权利要求34所述的半导体装置,其特征在于,所述电极部配置在与所述空间部在所述厚度方向不重叠的位置上。
36.一种壳体框架,其用于如下结构的半导体装置,该半导体装置将重叠固定于电路基板的厚度方向的一侧且与之电连接的半导体芯片、经由中空的空间部由树脂覆盖而构成,其特征在于,
具有:壳体,其以覆盖所述半导体芯片的方式,设置于所述电路基板的一侧并形成所述空间部;突起部,其从所述壳体向所述空间部的外侧突出而形成、从所述壳体的上端部进一步向所述厚度方向延伸。
37.如权利要求36所述的壳体框架,其特征在于,所述壳体具有导电性。
38.如权利要求36所述的壳体框架,其特征在于,所述突起部相对于所述壳体可弹性变形地形成。
39.一种半导体装置的制造方法,其制造具有如下结构的半导体装置,该半导体装置将重叠固定于电路基板的第一面且与之电连接的半导体芯片、经由中空的空间部由树脂覆盖而构成,其特征在于,具有如下工序:
框架准备工序,准备壳体框架,该壳体框架具有与所述电路基板一同形成所述空间部的壳体,以及自所述壳体的上端部进一步向厚度方向延伸而突出、并且使所述空间部向外侧开口的大致呈筒状的开口部;
框架配置工序,以使所述壳体覆盖所述半导体芯片的方式、将所述壳体框架重叠设置在所述电路基板的一侧;
按压工序,通过上下一对模具在所述厚度方向夹持所述电路基板及壳体框架,由一个模具堵塞所述开口部的开口端并且将所述开口部向所述电路基板按压;
模制工序,将树脂填充到由所述一个模具、所述壳体、所述开口部以及电路基板形成的间隙中,形成树脂模制部。
40.如权利要求39所述的半导体装置的制造方法,其中,在所述按压工序之前,具有片设置工序,在所述一个模具和所述开口部的开口端之间设置可弹性变形的薄膜状的片。
41.如权利要求40所述的半导体装置的制造方法,其中,在所述模制工序之后,具有封条粘贴工序,在所述开口部的开口端粘贴堵塞所述开口端的片状的遮掩封条。
42.一种半导体装置的制造方法,其特征在于,具有如下工序:
框架准备工序,准备引线框架,该引线框架由金属制薄板构成,该金属制薄板将一侧表面载置有半导体芯片的大致板状的基台部与其周围配置的引线连接为一体而形成,该引线框架形成有在所述基台部在其厚度方向贯通的芯片用贯通孔;
芯片粘结工序,以使所述半导体芯片与所述芯片用贯通孔在所述厚度方向上重叠的方式、将所述半导体芯片粘结在所述基台部的一侧表面;
配线工序,将所述半导体芯片与所述引线相互电连接;
芯片覆盖壳体配置工序,以覆盖所述半导体芯片的方式、在所述基台部的一侧表面上设置芯片覆盖壳体,通过所述芯片覆盖壳体以及所述基台部形成将所述半导体芯片包含在内的中空的第一空间部;
模制工序,以使所述引线向外部露出、并且使所述芯片用贯通孔从另一侧表面与外部连通的方式形成将所述基台部、所述引线以及所述芯片覆盖壳体固定为一体的树脂模制部。
43.一种半导体装置的制造方法,其特征在于,具有如下工序:
框架准备工序,准备引线框架,该引线框架由金属制薄板构成,该金属制薄板将一侧表面载置有半导体芯片的大致板状的基台部与其周围配置的引线连接为一体而形成,该引线框架形成有在所述基台部在其厚度方向贯通的芯片用贯通孔;
芯片粘结工序,以使所述半导体芯片与所述芯片用贯通孔在所述厚度方向上重叠的方式、将所述半导体芯片粘结在所述基台部的一侧表面;
配线工序,将所述半导体芯片与所述引线相互电连接;
芯片覆盖壳体配置工序,以覆盖所述半导体芯片的方式、在所述基台部的一侧表面上设置芯片覆盖壳体,通过所述芯片覆盖壳体以及所述基台部形成将所述半导体芯片包含在内的中空的第一空间部;
基台覆盖壳体配置工序,以覆盖包括所述芯片用贯通孔在内的所述基台部的另一侧表面的方式、在所述另一侧表面上设置基台覆盖壳体,通过所述基台覆盖壳体以及所述基台部形成中空的第二空间部,;
模制工序,以使所述引线向外部露出、并且使所述第一空间部经由形成在所述芯片覆盖壳体上的开口部向外侧露出的方式、形成将所述基台部、所述引线、所述芯片覆盖壳体以及所述基台覆盖壳体固定为一体的树脂模制部。
44.一种半导体装置的制造方法,其特征在于,具有如下工序:
框架准备工序,准备引线框架,该引线框架由金属制薄板构成,该金属制薄板将一侧表面载置有半导体芯片的大致板状的基台部与其周围配置的引线连接为一体而形成,该引线框架形成有在所述基台部在其厚度方向贯通的芯片用贯通孔以及配线用贯通孔;
芯片粘结工序,以使所述半导体芯片与所述芯片用贯通孔在所述厚度方向上重叠的方式、将所述半导体芯片粘结在所述基台部的一侧表面;
端子部安装工序,以经由所述配线用贯通孔从所述基台部的两面露出的方式、将具有导电性的插通端子部安装在所述基台部上;
第一配线工序,将所述半导体芯片以及所述插通端子部相互电连接;
芯片覆盖壳体配置工序,以覆盖所述半导体芯片的方式、在所述基台部的一侧表面上设置芯片覆盖壳体,通过所述芯片覆盖壳体以及所述基台部形成将所述半导体芯片包含在内的中空的第一空间部;
第二配线工序,将所述引线以及所述插通端子部相互电连接;
模制工序,以使所述引线向外部露出、并且使所述芯片用贯通孔从所述另一侧表面与外侧连通的方式、形成将所述基台部、所述引线以及所述芯片覆盖壳体固定为一体的树脂模制部。
45.一种半导体装置的制造方法,其特征在于,具有如下工序:
框架准备工序,准备引线框架,该引线框架由金属制薄板构成,该金属制薄板将一侧表面载置有半导体芯片的大致板状的基台部与其周围配置的引线连接为一体而形成,该引线框架形成有在所述基台部在其厚度方向贯通的芯片用贯通孔以及配线用贯通孔;
芯片粘结工序,以使所述半导体芯片与所述芯片用贯通孔在所述厚度方向上重叠的方式、将所述半导体芯片粘结在所述基台部的一侧表面;
端子部安装工序,以经由所述配线用贯通孔从所述基台部的两面露出的方式、将具有导电性的插通端子部安装在所述基台部上;
第一配线工序,将所述半导体芯片以及所述插通端子部相互电连接;
芯片覆盖壳体配置工序,以覆盖所述半导体芯片的方式、在所述基台部的一侧表面上设置芯片覆盖壳体,通过所述芯片覆盖壳体以及所述基台部形成将所述半导体芯片包含在内的中空的第一空间部;
第二配线工序,将所述引线以及所述插通端子部相互电连接;
基台覆盖壳体配置工序,以覆盖包括所述芯片用贯通孔在内的所述基台部的另一侧表面的方式、在所述另一侧表面上设置基台覆盖壳体,由所述基台覆盖壳体以及所述基台部形成中空的第二空间部;
模制工序,以使所述引线向外部露出并且使所述第一空间部经由形成在所述芯片覆盖壳体上的开口部向外侧露出的方式、形成将所述基台部、所述引线、所述芯片覆盖壳体以及基台覆盖壳体固定为一体的树脂模制部。
46.一种半导体装置的制造方法,该半导体装置具有半导体传感器芯片,该半导体传感器芯片形成有由于所施加的压力而变形并且检测对应于变形量的所述压力的隔膜,该方法的特征在于:
准备引线框架,该引线框架具有:具有贯通孔的大致板状的基台部;一端连接在所述基台部上、将所述基台部支承在抬起状态的连结引线;一端配置在所述基台部附近的引线;
利用在一个模具上设置有突起部的一对第一模具,将所述突起部插通所述贯通孔,并且进行所述引线框架的合模;
在所述一对第一模具的腔室内填充第一树脂;
在形成第一封固树脂层的阶段,使所述隔膜与所述贯通孔相对并且在所述基台部上固定所述半导体传感器芯片,该第一封固树脂层通过所述突起部形成与所述贯通孔连通而凹陷的凹部、并且封固所述基台部和所述连结引线以及所述引线;
将所述半导体传感器芯片和露出到所述第一封固树脂层的上面的所述引线电连接;
在将壳体载置在所述第一封固树脂层上的阶段,利用一对第二模具一体地保持所述第一封固树脂层和所述壳体,并进行合模,该壳体在所述半导体传感器芯片的上方形成空间并且将之覆盖、具有使所述空间与外部连通的开口部;
通过向所述一对第二模具的腔室内填充第二树脂,保持所述空间与外部的连通状态并且形成覆盖所述壳体的外面、固定在所述第一封固树脂层上的第二封固树脂层。
47.一种半导体装置的制造方法,该半导体装置具有半导体传感器芯片,该半导体传感器芯片形成有由于所施加的压力而变形并且检测对应于变形量的所述压力的隔膜,该方法的特征在于:
准备引线框架,该引线框架具有:具有贯通孔的大致板状的基台部;一端连接在所述基台部上、将所述基台部支承在抬起状态的连结引线;一端配置在所述基台部附近的引线;
利用在一个模具上设置有突起部的一对第一模具,将所述突起部插通所述贯通孔,并且进行所述引线框架的合模;
在所述一对第一模具的腔室内填充第一树脂;
在形成第一封固树脂层的阶段,使所述隔膜与所述贯通孔相对并且在所述基台部上固定所述半导体传感器芯片,该第一封固树脂层通过所述突起部形成与所述贯通孔连通而向外部开口的孔部、并且封固所述基台部和所述连结引线以及所述引线;
将所述半导体传感器芯片和露出到所述第一封固树脂层的上面的所述引线电连接;
在将壳体载置在所述第一封固树脂层上的阶段,利用一对第二模具一体地保持所述第一封固树脂层和所述壳体,并进行合模,该壳体在所述半导体传感器芯片的上方形成密闭状态的空间并且将之覆盖;
通过向所述一对第二模具的腔室内填充第二树脂,形成覆盖所述覆盖壳体的外面、固定在所述第一封固树脂层上的第二封固树脂层。
CNB2006800081820A 2005-03-16 2006-03-14 半导体装置、半导体装置的制造方法及壳体框架 Expired - Fee Related CN100517659C (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2005074901A JP4049160B2 (ja) 2005-03-16 2005-03-16 蓋体フレーム、半導体装置、及びその製造方法
JP074901/2005 2005-03-16
JP138371/2005 2005-05-11
JP197440/2005 2005-07-06
JP247498/2005 2005-08-29

Publications (2)

Publication Number Publication Date
CN101142672A true CN101142672A (zh) 2008-03-12
CN100517659C CN100517659C (zh) 2009-07-22

Family

ID=37100222

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006800081820A Expired - Fee Related CN100517659C (zh) 2005-03-16 2006-03-14 半导体装置、半导体装置的制造方法及壳体框架

Country Status (2)

Country Link
JP (1) JP4049160B2 (zh)
CN (1) CN100517659C (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101941669A (zh) * 2009-07-07 2011-01-12 罗姆股份有限公司 Mems传感器、硅麦克风以及压力传感器
CN102649535A (zh) * 2011-02-23 2012-08-29 罗伯特·博世有限公司 构件载体和具有这样的构件载体上的mems构件的部件
CN102745639A (zh) * 2011-04-22 2012-10-24 欣兴电子股份有限公司 微机电的承载件及其制法
CN102762489A (zh) * 2009-11-20 2012-10-31 欣兴电子股份有限公司 盖、其制造方法和由此制成的mems封装体
CN103130176A (zh) * 2011-11-21 2013-06-05 罗伯特·博世有限公司 微机械功能装置、尤其扬声器装置、以及相应的制造方法
CN103528579A (zh) * 2012-07-03 2014-01-22 索尼公司 传感器装置
CN103539063A (zh) * 2013-11-05 2014-01-29 华进半导体封装先导技术研发中心有限公司 环境mems传感器基板封装结构及制作方法
CN103803480A (zh) * 2012-11-09 2014-05-21 意法半导体股份有限公司 电子设备封装的盖件和用于制造其的方法
CN104340949A (zh) * 2013-07-31 2015-02-11 意法半导体股份有限公司 用于制造封装器件的工艺和由此得到的封装器件
CN104977121A (zh) * 2014-04-08 2015-10-14 阿尔卑斯电气株式会社 压力检测装置
CN105304581A (zh) * 2014-07-04 2016-02-03 阿尔卑斯电气株式会社 压力检测装置
CN106796921A (zh) * 2014-09-22 2017-05-31 株式会社电装 电子装置及具备电子装置的电子构造体
CN107818291A (zh) * 2016-09-14 2018-03-20 致伸科技股份有限公司 组装指纹辨识模块的方法及指纹辨识感应元件的切削方法
CN108139287A (zh) * 2015-09-24 2018-06-08 硅微结构股份有限公司 制造导管传感器
CN109562545A (zh) * 2016-08-12 2019-04-02 株式会社电装 半导体传感器及其制造方法
CN109642840A (zh) * 2016-08-03 2019-04-16 ams有限公司 压力传感器模块
CN109668673A (zh) * 2017-10-17 2019-04-23 英飞凌科技股份有限公司 压力传感器设备和压力传感器设备的制造方法
CN110494729A (zh) * 2017-04-07 2019-11-22 株式会社鹭宫制作所 压力传感器
CN111312667A (zh) * 2019-09-20 2020-06-19 天津大学 带导电通孔偏移结构的半导体器件、供电结构和电子设备
CN112492478A (zh) * 2020-12-02 2021-03-12 潍坊歌尔微电子有限公司 微型麦克风防尘装置及mems麦克风

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231119B2 (en) 2011-03-11 2016-01-05 Panasonic Intellectual Property Management Co., Ltd. Sensor

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101941669A (zh) * 2009-07-07 2011-01-12 罗姆股份有限公司 Mems传感器、硅麦克风以及压力传感器
CN102762489A (zh) * 2009-11-20 2012-10-31 欣兴电子股份有限公司 盖、其制造方法和由此制成的mems封装体
CN102649535A (zh) * 2011-02-23 2012-08-29 罗伯特·博世有限公司 构件载体和具有这样的构件载体上的mems构件的部件
CN102649535B (zh) * 2011-02-23 2017-11-24 罗伯特·博世有限公司 构件载体和具有这样的构件载体上的mems构件的部件
CN102745639A (zh) * 2011-04-22 2012-10-24 欣兴电子股份有限公司 微机电的承载件及其制法
CN102745639B (zh) * 2011-04-22 2015-09-09 欣兴电子股份有限公司 微机电的承载件及其制法
CN103130176A (zh) * 2011-11-21 2013-06-05 罗伯特·博世有限公司 微机械功能装置、尤其扬声器装置、以及相应的制造方法
CN103528579A (zh) * 2012-07-03 2014-01-22 索尼公司 传感器装置
CN103528579B (zh) * 2012-07-03 2018-06-29 索尼半导体解决方案公司 传感器装置
US9822001B2 (en) 2012-11-09 2017-11-21 Stmicroelectronics S.R.L. Process for manufacturing a lid for an electronic device package, and lid for an electronic device package
CN103803480A (zh) * 2012-11-09 2014-05-21 意法半导体股份有限公司 电子设备封装的盖件和用于制造其的方法
CN104340949B (zh) * 2013-07-31 2018-08-14 意法半导体股份有限公司 用于制造封装器件的工艺和由此得到的封装器件
CN104340949A (zh) * 2013-07-31 2015-02-11 意法半导体股份有限公司 用于制造封装器件的工艺和由此得到的封装器件
US9708174B2 (en) 2013-07-31 2017-07-18 Stmicroelectronics S.R.L. Process for manufacturing a packaged device, in particular a packaged micro-electro-mechanical sensor, having an accessible structure, such as a MEMS microphone and packaged device obtained thereby
US10294096B2 (en) 2013-07-31 2019-05-21 Stmicroelectronics S.R.L. Process for manufacturing a packaged device, in particular a packaged micro-electro-mechanical sensor, having an accessible structure, such as a mems microphone and packaged device obtained thereby
CN103539063A (zh) * 2013-11-05 2014-01-29 华进半导体封装先导技术研发中心有限公司 环境mems传感器基板封装结构及制作方法
CN104977121A (zh) * 2014-04-08 2015-10-14 阿尔卑斯电气株式会社 压力检测装置
CN104977121B (zh) * 2014-04-08 2017-10-24 阿尔卑斯电气株式会社 压力检测装置
CN105304581B (zh) * 2014-07-04 2018-02-13 阿尔卑斯电气株式会社 压力检测装置
CN105304581A (zh) * 2014-07-04 2016-02-03 阿尔卑斯电气株式会社 压力检测装置
CN106796921A (zh) * 2014-09-22 2017-05-31 株式会社电装 电子装置及具备电子装置的电子构造体
CN106796921B (zh) * 2014-09-22 2019-03-05 株式会社电装 电子装置及具备电子装置的电子构造体
CN108139287A (zh) * 2015-09-24 2018-06-08 硅微结构股份有限公司 制造导管传感器
CN108139287B (zh) * 2015-09-24 2022-06-07 测量专业股份有限公司 制造导管传感器
CN109642840A (zh) * 2016-08-03 2019-04-16 ams有限公司 压力传感器模块
US11293821B2 (en) 2016-08-03 2022-04-05 Sciosense B.V. Pressure sensor module
CN109642840B (zh) * 2016-08-03 2020-11-24 ams有限公司 压力传感器模块
CN109562545B (zh) * 2016-08-12 2020-10-09 株式会社电装 半导体传感器及其制造方法
CN109562545A (zh) * 2016-08-12 2019-04-02 株式会社电装 半导体传感器及其制造方法
CN107818291A (zh) * 2016-09-14 2018-03-20 致伸科技股份有限公司 组装指纹辨识模块的方法及指纹辨识感应元件的切削方法
CN107818291B (zh) * 2016-09-14 2022-01-04 致伸科技股份有限公司 组装指纹辨识模块的方法及指纹辨识感应元件的切削方法
CN110494729A (zh) * 2017-04-07 2019-11-22 株式会社鹭宫制作所 压力传感器
CN110494729B (zh) * 2017-04-07 2023-12-05 株式会社鹭宫制作所 压力传感器
US11067466B2 (en) 2017-10-17 2021-07-20 Infineon Technologies Ag Pressure sensor devices and methods for manufacturing pressure sensor devices
CN109668673A (zh) * 2017-10-17 2019-04-23 英飞凌科技股份有限公司 压力传感器设备和压力传感器设备的制造方法
CN111312667A (zh) * 2019-09-20 2020-06-19 天津大学 带导电通孔偏移结构的半导体器件、供电结构和电子设备
CN112492478A (zh) * 2020-12-02 2021-03-12 潍坊歌尔微电子有限公司 微型麦克风防尘装置及mems麦克风
CN112492478B (zh) * 2020-12-02 2022-08-19 潍坊歌尔微电子有限公司 微型麦克风防尘装置及mems麦克风

Also Published As

Publication number Publication date
JP2006261298A (ja) 2006-09-28
JP4049160B2 (ja) 2008-02-20
CN100517659C (zh) 2009-07-22

Similar Documents

Publication Publication Date Title
CN100517659C (zh) 半导体装置、半导体装置的制造方法及壳体框架
EP1860694A1 (en) Semiconductor device, semiconductor device manufacturing method and cover frame
US7808060B2 (en) MEMS microphone module and method thereof
US20080067664A1 (en) Cap wafer, semiconductor chip having the same, and fabrication method thereof
KR20110055449A (ko) 미소기전 시스템 마이크로폰 패키징 시스템
JP2013065869A (ja) 垂直に取り付けることのできるicパッケージを作る方法
CN109264662B (zh) 用于重叠传感器封装的系统和方法
CN102194763B (zh) 半导体元件搭载用基板的制造方法
US20100096712A1 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (mems) produced therewith
KR20020087769A (ko) 이미지 센서 모듈 및 그 제조 방법
US20070114620A1 (en) Package and electronic apparatus using the same
CN104244152A (zh) 微机电系统麦克风封装及封装方法
CN102158775B (zh) 微机电系统麦克风封装结构及其形成方法
CN102412225B (zh) Bga半导体封装及其制造方法
CN102075849A (zh) 微机电系统麦克风封装系统
JP4049176B2 (ja) 半導体装置及びその製造方法
KR20140143588A (ko) 음향 센서 패키지 및 그 제조 방법
CN101490955A (zh) 框架及制造组件的方法
JP4609477B2 (ja) 半導体装置
US9179568B2 (en) Electronic device
TW201036113A (en) Substrateless chip package and fabricating method
JP4609476B2 (ja) 半導体装置の封止樹脂層及び半導体装置の封止樹脂層の形成方法
JP2008288492A (ja) 半導体パッケージ、その実装構造、及び、半導体パッケージの取り外し方法
JP2007158217A (ja) 半導体装置
JP4609478B2 (ja) 蓋体フレーム及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20140314