KR20010014882A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20010014882A
KR20010014882A KR1020000024519A KR20000024519A KR20010014882A KR 20010014882 A KR20010014882 A KR 20010014882A KR 1020000024519 A KR1020000024519 A KR 1020000024519A KR 20000024519 A KR20000024519 A KR 20000024519A KR 20010014882 A KR20010014882 A KR 20010014882A
Authority
KR
South Korea
Prior art keywords
chip
semiconductor device
semiconductor
bonding
semiconductor chip
Prior art date
Application number
KR1020000024519A
Other languages
English (en)
Other versions
KR100374241B1 (ko
Inventor
야마다사토시
키무라미치타카
야스나가마사토시
Original Assignee
다니구찌 이찌로오
미쓰비시덴키 가부시키가이샤
기타오카 다카시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 미쓰비시덴키 가부시키가이샤, 기타오카 다카시 filed Critical 다니구찌 이찌로오
Publication of KR20010014882A publication Critical patent/KR20010014882A/ko
Application granted granted Critical
Publication of KR100374241B1 publication Critical patent/KR100374241B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 플립칩 본딩(FCB)의 수법으로 접속되는 반도체 칩을 내장한 반도체 장치에 관하여, 반도체 칩의 내부 접속 단자의 정밀 피치화를 가능하게 하는 것을 목적으로 한다. 절연 기판(12)이 구비하는 본딩용 패드가 덮어지도록 열경화성의 절연 수지 시이트(24)를 형성한다. 하단 칩(16)의 내부 접속 단자에 접합되는 접속용 범프(32)가 절연 수지 시이트(24)를 깨서 끊어서 본딩용 패드와 접촉하도록 하단 칩(16)을 세트한다. 절연 수지 시이트를 열경화시킨 후에 접속용 범프(32)를 용융시킨다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 플립칩 본딩의 수법으로 접속되는 반도체 칩을 내장한 반도체 장치 및 그 제조 방법에 관한 것이다.
도 14는, 종래의 반도체 장치의 단면도를 나타낸다. 도 14에 나타내는 종래의 반도체 장치는 외형 형성용 절연 수지로 구성된 패키지(10)와, 패키지(10)의 한 면에 배치된 절연 기판(12)을 구비한다. 절연 기판(12)의 한쪽 면에는 매트릭스형으로 배치된 복수의 외부 전극 단자(14)가 설치된다. 또한, 절연 기판(12)의 다른쪽 면에는 와이어 본딩(W/B)용의 패드가 설치된다. 이하, 외부 전극 단자(14)를 구비하는 면을 절연 기판(12)의「표면」으로, 또한, W/B용 패드를 구비하는 면을 절연 기판(12)의「이면」으로 칭한다.
패키지(10)의 내부에는 복수의 반도체 칩, 구체적으로는, 하단 칩(16) 및 상단 칩(18)이 성형되어 있다. 하단 칩(16) 및 상단 칩(18)은, 각각 한 쪽 면에 복수의 내부 접속 단자를 구비한다. 이하, 내부 접속 단자를 구비하는 면을 그것들의「표면」으로, 또한 반대측 면을 그것들의「이면」으로 칭한다.
절연 기판(12)에는, 다이본드 수지(2O)에 의해 하단 칩(16)의 이면이 고정되어 있다. 하단 칩(16)의 표면에는, 그 주변 부분에 복수의 내부 접속 단자가 배치되는 공간이 설치됨과 아울러, 그 중앙 부분에 상단 칩(18)을 탑재하기 위한 공간이 확보되어 있다. 그 공간에는, 다이본드 수지(20)에 의해 상단 칩(18)의 이면이 고정되어 있다. 하단 칩(16)의 내부 접속 단자, 및 상단 칩의 내부 접속 단자는, 각각 W/B용의 내부 접속용 와이어(22)에 의해 절연 기판(12)의 W/B용 패드에 접속된다.
상술한 종래의 반도체 장치에 있어서, 하단 칩(16)에는, 내부 접속 단자용의 공간과, 상단 칩(18)을 탑재하기 위한 공간을 확보해야 한다. 이를 위해, 종래의 반도체 장치의 구조에 있어서는, 하단 칩(16)을 상단 칩(18)보다 크게 하는 것이 필수적인 조건이었다. 또한, 하단 칩(16)에는, 상술한 사이즈 상의 제약외에도 내부 접속 단자의 설계(layout)에 관한 제약 등이 과해진다. 이 때문에, 복수의 반도체 칩을 내장하는 반도체 장치의 설계는, 일반적으로 곤란했다.
반도체 칩의 접합 방법으로는, 상술한 W/B외에 예를 들면 플립칩 본딩(FCB)이 알려져 있다. FCB는, 반도체 칩의 표면에 설정된 복수의 내부 접속 단자를, 범프를 통해서 기판 등의 패드에 접합시키는 수법이다.
본 발명은, 상기한 점에 감안하여 이루어진 것으로, 단일 반도체 장치에 내장되는 복수의 반도체 칩의 일부 또는 전부의 접합 방법으로서 FCB를 사용함에 따라, 그것들의 칩 사이즈에 관한 제약을 배제하는 것을 제 1 목적으로 한다.
또한, 본 발명은, FCB에 사용되는 범프의 치수 정밀도를 높여, 반도체 칩의 내부 접속 단자의 정밀한 피치(pitch)화를 가능하게 하는 것을 제 2 목적으로 한다.
도 1은 본 발명의 실시예 1의 반도체 장치의 단면도,
도 2는 도 1에 도시한 반도체 장치가 구비하는 반도체 칩의 내부 접속 단자 근방을 확대하여 나타낸 도면,
도 3은 실시예 1의 반도체 장치와 대비된 반도체 장치가 구비하는 반도체 칩의 내부 접속 단자 근방을 확대하여 나타낸 도면,
도 4는 본 발명의 실시예 2의 반도체 장치의 단면도,
도 5는 본 발명의 실시예 3의 반도체 장치의 단면도,
도 6은 본 발명의 실시예 4의 반도체 장치의 단면도,
도 7은 본 발명의 실시예 5의 반도체 장치의 단면도,
도 8은 본 발명의 실시예 6의 반도체 장치의 단면도,
도 9는 본 발명의 실시예 7의 반도체 장치의 단면도,
도 10은 본 발명의 실시예 8의 반도체 장치의 단면도,
도 11은 본 발명의 실시예 9의 반도체 장치의 단면도,
도 12는 본 발명의 실시예 10의 반도체 장치의 단면도,
도 13은 본 발명의 실시예 11의 반도체 장치의 단면도,
도 14는 종래의 반도체 장치의 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 64, 82 : 패키지 12, 66, 72 : 절연 기판
14 : 외부 접속 단자 16, 38, 40, 48 : 하단 칩
18, 42, 54 : 상단 칩 24, 44, 52, 58, 78, 86 : 절연 수지 시이트
26 : 내부 접속 단자 30 : 금속막
32, 46, 50, 56, 80 : 접속용 범프
34, 68, 88 : 본딩용 패드 36 : 비 습기 영역
60, 62 : 방열판 70 : 개구부
74 : 제 1 반도체 칩 76, 84 : 제 2 반도체 칩
본 발명의 제 1 특징은, 플립칩 본딩의 수법으로 접속되는 반도체 칩을 포함하는 복수의 반도체 칩을 갖는 반도체 장치에 있어서,
상기 반도체 칩의 표면에 형성되어 있는 내부 접속 단자, 또는 그 내부 접속 단자를 덮는 금속막에 접합되는 접속용 범프와,
상기 접속용 범프를 통해 상기 반도체 칩의 내부 접속 단자와 접속되는 본딩용 패드와,
상기 접속용 범프의 주위를 둘러싸는 열경화성 수지의 막을 구비하고, 상기 접속 용 범프와 접합되는 상기 내부 접속 단자 또는 상기 금속막에, 상기 접속용 범프가 젖어 확대되어 있지 않은 비 습기 영역이 형성된 것이다.
또한 본 발명의 제 2 특징은, 상기 제 1 특징에 기재된 반도체 장치가, 표면에 외부 접속 단자를 구비하고, 또한 이면에 본딩용 패드를 구비하는 절연 기판과,
플립칩 본딩의 수법으로 접속되는 상기 반도체 칩과 적층되고, 와이어 본딩의 수법으로 상기 본딩용 패드에 접속되는 제 2 반도체 칩을 갖는 것이다.
또한, 본 발명의 제 3 특징은, 상기 제 2 특징에 기재된 반도체 장치에 있어서, 상기 반도체 칩은 상기 절연 기판에 플립칩 본딩의 수법으로 접속되고, 상기 제 2 반도체 칩은 상기 반도체 칩의 이면에 고정된 상태에서 와이어 본딩에 의해서 상기 절연 기판의 본딩용 패드에 접속된 것이다.
또한 본 발명의 제 4 특징은, 상기 제 3 특징에 기재된 반도체 장치에 있어서, 상기 제 2 반도체 칩은 상기 반도체 칩에 비하여 크고, 상기 제 2 반도체 칩의 단부에는, 상기 반도체 칩으로부터 비어져 나온 오버행부가 형성된 것이다.
그리고 본 발명의 제 5 특징은, 상기 제 2 특징에 기재된 반도체 장치에 있어서, 상기 제 2 반도체 칩은 상기 절연 기판의 이면에 고정된 상태에서, 와이어 본딩에 의해서 상기 본딩용 패드에 접속되고, 상기 반도체 칩은, 상기 제 2 반도체 칩의 표면에 플립칩 본딩의 수법으로 접속된 것이다.
또한, 본 발명의 제 6 특징은, 상술한 제 2 특징에 기재된 반도체 장치에 있어서, 상기 반도체 칩 및 상기 제 2 반도체 칩과 적층되는 방열판을 갖는 것이다.
또한, 본 발명의 제 7 특징은, 상기 제 6 특징에 기재된 반도체 장치에 있어서, 상기 방열판은, 상기 반도체 칩과 상기 제 2 반도체 칩의 사이에 배치된 것이다.
아울러, 본 발명의 제 8 특징은, 상기 제 2 특징에 기재된 반도체 장치에 있어서, 상기 절연 기판은, 상기 외부 접속 단자와 도통하는 본딩용 패드를 그 표면에 구비함과 아울러, 그 본딩용 패드를 이면측에 노출시키는 개구부를 구비 하고, 상기 제 2 반도체 칩에 접속되는 와이어 본딩용의 내부 접속용 와이어의 전부 또는 일부는, 상기 개구부를 통해서 상기 절연 기판의 표면에 설치되는 본딩용 패드에 접합되는 것이다.
또한, 본 발명의 제 9 특징은, 상기 제 2 특징에 기재된 반도체 장치에 있어서, 상기 반도체 칩의 수와, 그 반도체 칩에 적층되는 상기 제 2 반도체 칩의 수가 다른 것이다.
또한, 본 발명의 제 10 특징은, 상기 제 1 특징에 기재된 반도체 장치에 있어서, 표면에 외부 접속 단자와 본딩용 패드를 구비하는 절연 기판을 구비하고, 상기 반도체 칩은, 상기 절연 기판의 표면에 플립칩 본딩의 수법으로 접속된 것이다.
또한, 본 발명의 제 11 특징은, 상기 제 10 특징에 기재된 반도체 장치에 있어서, 상기 절연 기판은 이면측에 본딩용 패드를 구비하고, 상기 절연 기판의 이면측에 플립칩 본딩의 수법으로 접속되는 제 2 반도체 칩을 갖는 것이다.
그리고, 본 발명의 제 12 특징은, 상기 제 10 특징에 기재된 반도체 장치에 있어서, 상기 절연 기판은 이면측에 본딩용 패드를 구비하고, 상기 절연 기판의 이면측에 고정된 상태에서, 와이어 본딩의 수법으로 상기 절연 기판의 이면측에 설치되는 본딩용 패드에 접속되는 제 2 반도체 칩을 갖는 것이다.
또한, 본 발명의 제 13 특징은, 제 2 특징 내지 제 9 특징 및 제 12 특징 중 어느 하나에 기재된 반도체 장치에 있어서, 적어도 상기 제 2 반도체 칩은, 트랜스퍼 몰드 수지 또는 액체 상태 수지로 성형된 것이다.
또한, 본 발명의 제 14 특징은, 플립칩 본딩의 수법으로 접속되는 반도체 칩을 갖는 반도체 장치의 제조 방법에 있어서, 반도체 칩의 내부 접속 단자와 도통시켜야 할 복수의 본딩용 패드가 덮어지도록 열경화성 수지의 막을 형성하는 단계와, 상기 반도체 칩의 내부 접속 단자 또는 그 내부 접속 단자를 덮는 금속막에 접합되는 접속용 범프가 상기 열경화성 수지의 막을 관통해서 상기 본딩용 패드와 접촉하도록 상기 반도체 칩을 세트하는 단계와, 상기 반도체 칩의 세트가 종료한 후에, 상기 열경화성 수지의 막을 열경화 시키는 단계와, 상기 열경화성 수지의 막이 열경화한 후에, 상기 접속용 범프를 용융시켜 상기 본딩용 패드에 접합하는 단계를 포함하는 것이다.
상술한 본 발명의 제 15 특징은, 상기 제 14 특징에 기재된 반도체 장치의 제조 방법에 있어서, 상기 반도체 칩은, 표면에 외부 접속 단자를 구비하는 절연 기판의 이면에 플립칩 본딩의 수법으로 접속되고, 내부 접속 단자를 구비하는 제 2 반도체 칩을 그 내부 접속 단자가 노출하도록 상기 반도체 칩에 재차 고정하는 단계와, 상기 제 2 반도체 칩이 구비하는 내부 접속 단자와, 상기 절연 기판이 이면에 구비하는 본딩용 패드를 와이어 본딩의 수법으로 접속하는 단계를 포함하는 것이다.
또한, 본 발명의 제 16 특징은, 상기 제 14 특징에 기재된 반도체 장치의 제조 방법에 있어서, 상기 반도체 칩은, 표면에 내부 접속 단자와 상기 본딩용 패드를 갖는 제 2 반도체 칩의 표면에, 플립칩 본딩의 수법으로 접속되고, 표면에 외부 접속 단자를 구비하는 절연 기판의 이면에, 그 내부 접속 단자가 노출되도록 상기 제 2 반도체 칩을 고정하는 단계와, 상기 제 2 반도체 칩이 구비하는 내부 접속 단자와, 상기 절연 기판이 이면에 구비하는 본딩용 패드를 와이어 본딩의 수법으로 접속하는 단계를 포함하는 것이다.
또한, 본 발명의 제 17 특징은, 상기 제 15 특징 또는 제 16 특징에 기재된 반도체 장치의 제조 방법에 있어서, 상기 반도체 칩 및 상기 제 2 반도체 칩과 재차 방열판을 설치하는 단계를 포함하는 것이다.
또한, 본 발명의 제 18 특징은, 상기 제 15 특징 또는 제 16 특징에 기재된 반도체 장치의 제조 방법에 있어서, 상기 절연 기판은, 상기 외부 접속 단자와 도통하는 본딩용 패드를 그 표면에 구비함과 아울러, 그 본딩용 패드를 이면측에 노출시키는 개구부를 구비하고, 상기 제 2 반도체 칩이 구비하는 내부 접속 단자의 일부 또는 전부를, 상기 개구부를 통해서, 상기 절연 기판의 표면에 설치되는 본딩용 패드에 접합하는 단계를 포함하는 것이다.
또한, 본 발명의 제 19 특징은, 상기 제 15 특징 또는 제 16 특징에 기재된 반도체 장치의 제조 방법에 있어서, 트랜스퍼 몰드 수지 또는 액체 상태 수지로, 적어도 상기 제 2 반도체 칩을 덮는 패키지를 형성하는 단계를 포함하는 것이다.
그리고, 본 발명의 제 20 특징은, 상기 제 14 특징에 기재된 반도체 장치의 제조 방법에 있어서, 상기 반도체 칩은, 표면에 외부 접속 단자와 본딩용 패드를 구비하는 절연 기판의 표면에 플립칩 본딩의 수법으로 접속되고, 상기 절연 기판의 이면에 플립칩 본딩의 수법 또는 와이어 본딩의 수법으로 제 2 반도체 칩을 탑재 하는 단계를 포함하는 것이다.
이하, 도면을 참조하여 본 발명의 실시예에 관해서 설명한다. 또한, 각 도면에서 공통하는 요소에는, 동일한 부호를 부착하여 중복 설명을 생략한다.
(실시예 1)
도 1은, 본 발명의 실시예 1의 반도체 장치의 단면도를 나타낸다. 본 실시예의 반도체 장치는 외형 형성용 절연 수지(트랜스퍼 몰드용 수지)로 구성된 패키지(1O)와, 패키지(10)의 한 면에 배치된 절연 기판(12)을 구비한다. 절연 기판(12)의 표면(도 1에서의 하면)에는 매트릭스형으로 배치된 복수의 외부 전극 단자(14)가 설치된다. 또한, 절연 기판(12)의 이면(도 1에서의 상면)에는 본딩용의 패드가 설치된다.
패키지(10)의 내부에는 복수의 반도체 칩, 구체적으로는, 하단 칩(16) 및 상단 칩(18)이 봉해져 있다. 하단 칩(16)의 표면(도 1에서의 하면)및 상단 칩(18)의 표면(도 1에서의 상면)에는, 각각 복수의 내부 접속 단자가 설치된다.
절연 기판(12)의 이면(도 1에서의 상면)에는, 열경화성 수지로 구성된 절연 수지 시이트(sheet)(24)가 배치되어 있다. 하단 칩(16)은, 그 표면(내부 접속 단자를 구비하는 면)이, 절연 수지 시이트(24)를 통해 절연 기판(12)의 이면과 대향하 도록 배치됨과 아울러, FCB의 수법으로 절연 기판(12)에 접속된다.
도 2는, 하단 칩(16)이 구비하는 하나의 내부 접속 단자(26)의 근방을 확대하여 나타낸 도면을 나타낸다. 하단 칩(16)의 내부 접속 단자(26)는 알루미늄 등의 금속 패드로 구성된다. 내부 접속 단자(26)의 주변 부분은 유리층(28)에 의해 피복된다. 또한, 내부 접속 단자(26)는, 유리층(28)의 개구 부분에 있어서, 금속막(30)에 의해 피복된다.
금속막(30)의 하부에는, 금 또는 땝납으로 구성되는 접속용 범프(32)가 설치된다. 상술한 금속막(30)은, 하단 칩(16)의 내부 접속 단자(26)와 접속용 범프(32)의 습기성을 확보하기 위해서 설치된다. 금속막(30)은, 유리층(28) 위에서 하단 칩(16)의 전면에 퇴적시킨 금속막을 습식 에칭에 의해서 패터닝함으로써 형성된다. 상기한 형성 공정 형편에 의해 금속막(30)은 유리층(28)의 개구 부분과 동등 이상의 크기를 가진다.
절연 기판(12)에는, 접속용 범프(32)에 대응하는 본딩용 패드(34)가 설치된다. 보다 구체적으로는, 하단 칩(16)은, 하단 칩(16)에 고정되어 있는 모든 접속용 범프(32)가 절연 기판(12)에 설치되는 본딩용 패드(34)의 각각과 접촉하도록 절연 기판(12)상에 탑재된다. 접속용 범프(32)가 금으로 구성되는 경우는, 접속용 범프(32)가 본딩용 패드(34)에 접촉함으로써 원하는 도통 상태가 실현된다. 또한, 접속용 범프(32)가 땝납으로 구성되는 경우는, 접속용 범프(32)와 본딩용 패드(34)의 사이에 금속간 접합이 형성되므로써 원하는 도통 상태가 실현된다.
본 실시예의 반도체 장치의 제조 공정에서는, 절연 기판(12)의 이면(본딩용 패드(34)가 존재하는 면)상에, 열경화 이전의 절연 수지 시이트(24)가 배치된 상태로, 하단 칩(16)의 탑재가 행하여진다. 절연 수지 시이트(24)는, 하단 칩(16)이 소정의 위치에 탑재되는 과정에서 접속용 범프(32)에 의해 파괴된다. 그 결과, 접속용 범프(32)가 본딩용 패드(34)와 접촉하고, 또한 절연 수지 시이트(24)가 정밀도가 양호하게 접속용 범프(32)의 외형을 둘러싸는 상태가 형성된다.
본 실시예의 반도체 장치의 제조 공정에서는, 하단 칩(16)이 절연 기판(12)상에 탑재됨과 동시에, 또는 그 탑재가 끝난 후에, 절연 수지 시이트(24)가 열경화된다. 절연 수지 시이트(24)가 열경화하면, 이후 접합용 범프(32)의 외형이 절연 수지 시이트(24)에 의해서 규제된다. 결국, 접합용 범프(32)와 본딩용 패드(34)를 접합시키기 위해서, 이후 접합용 범프(32)가 용융되더라도, 그 외형은 절연 수지 시이트(24)로 규제된 형상대로 유지된다.
본 실시예에 있어서, 접속용 범프(32)의 원래의 형상(용융전의 형상)은, 금속막(30)과의 접촉 부분, 및 본딩용 패드(34)와의 접촉 부분이, 금속막(30)이나 본딩용 패드(34)보다 작아지도록 정해져 있다. 따라서, 금속막(30)의 주변부 및 본딩용 패드(34)의 주변부에는, 접속용 범프(32)가 젖어 확대되지 않은 영역(36)(이하, 「비 습기 영역(36)」이라 칭함)이 형성된다.
도 3은 본 실시예의 반도체 장치와 대비되는 반도체 장치의 내부 접속 단자(26)의 근방을 확대하여 나타낸 도면을 나타낸다. 도 3에 도시하는 상태는, 예를 들면, 접속용 범프(32)의 용융 후에 절연 수지 시이트(24)를 열경화시킨 경우에 실현된다. 이 경우, 접속용 범프(32)는, 용융하는 시점에서 자유로운 외형으로 변화시킬 수 있다. 이 때문에, 접속용 범프(32)는, 금속막(30)의 전면 및 본딩용 패드(34)의 전면에 젖어 확대되고, 도 2에 도시하는 형상에 비하여 굵은 형상이 된다.
접속용 범프(32)의 형상은, 접속용 범프(32)의 용융 후에 절연 수지 시이트(24)를 열경화시키는 경우 이외에, 예를 들면, 접속용 범프(32)와의 간섭을 피하기위한 개구부가 미리 절연 수지 시이트(24)에 설치되는 경우 등에도 도 3에 도시한 것으로 된다. 내부 접속 단자(26)의 정밀한 피치화를 꾀하기 위해서는, 접속용 범프(32)가 가늘게 완성될 수록 유리하다. 따라서, 본 실시예의 반도체 장치에 의하면, 내부 접속 단자(26)의 정밀한 피치화를 꾀하는 데에 있어서 유리한 상태를 실현할 수 있다.
하단 칩(16)의 이면(도 1에서의 상면)에는, 다이본드 수지(20)에 의해 상단 칩(18)이 고정된다. 상단 칩(18)의 표면(도 1에 도시한 상면)에 설치되는 복수의 내부 접속 단자는, 각각 W/B용의 내부 접속용 와이어(22)에 의해 절연 기판(12)의 본딩용 패드에 접속된다.
상술한 것 처럼, 본 실시예의 반도체 장치에서는, 하단 칩(16)의 내부 접속 단자(26)가 그것들의 정밀한 피치화에 적합한 FCB에 의해 절연 기판(12)에 접속됨과 아울러, 상단 칩(18)의 내부 접속 단자가 W/B에 의해 절연 기판(12)에 접속된다. 절연 기판(12)에는, 하단 칩(16)과 상단 칩(18)의 사이에 확보해야 할 접속을 하기 위한 배선과, 그것들과 외부 접속 단자(14)의 사이에 확보해야 할 접속을 하기 위한 배선이 내장된다.
본 실시예의 반도체 장치에 의하면, 하단 칩(16)에 대하여 W/B를 시행하지 않고 원하는 배선 구조를 실현할 수 있다. 다시 말하면, 하단 칩(16)에 W/B를 행하기 위한 공간을 설치하지 않고 원하는 배선 구조를 실현할 수 있다. 또한, 본 실시예의 반도체 장치에 의하면, 하단 칩(16)의 내부 접속 단자(26)를 하단 칩(16)의 주변 부분에 집중시키지 않고 자유롭게 설계하면서, 원하는 배선 구조를 실현할 수 있다. 따라서, 본 실시예의 구조에 의하면, 칩 사이즈나 내부 접속 단자의 설계에 관한 제약을 적게 하여, 복수의 칩을 내장한 반도체 장치의 설계를 간단화할 수 있다.
그런데, 상기한 실시예에서는, 하단 칩(16)의 내부 접속 단자(26)의 표면을 금속막(30)으로 덮지만, 본 발명은 이에 한정되는 것이 아니다. 내부 접속 단자(26)와 접속용 범프(32)의 접합을 확보할 수 있는 경우에는, 금속막(30)을 생략해도 좋다.
또한, 상기한 실시예에서는, 접속용 범프(32)의 외형을 규제하기 위해서 절연 기판(12)과 하단 칩(16)의 사이에 미리 절연 수지 시이트를 개재시키지만, 본 발명은 이에 한정되는 것이 아니라, 절연 수지 시이트 대신에 액체 상태의 열경화 수지를 사용해도 좋다. 이 경우, 액체 상태의 열경화 수지는, 접속용 범프(32)의 용융전에 열경화되어 있으면 좋고, 하단 칩(16)의 탑재에 앞서서 절연 기판(12) 상에 도포해도 좋다.
또한, 실시예 1에서는, 하단 칩(16)이 상기 청구항 1에 기재된 「반도체 칩」에, 절연 수지 시이트(24)가 상기 청구항 1에 기재된「열경화성 수지의 막」에, 또한, 상단 칩(18)이 상기 청구항 2에 기재된 「제 2 반도체 칩」에, 각각 상당한다.
(실시예 2)
다음으로, 도 4를 참조하여 본 발명의 실시예 2의 반도체 장치에 관해서 설명한다.
본 실시예의 반도체 장치는, 하단 칩(38)이 상단 칩(18)에 비하여 작은 것을 제외하고, 실시예 1의 반도체 장치와 같은 구성을 갖는다. 하단 칩(38)이 상단 칩(18)에 비하여 작으므로, 상단 칩(18)에는 하단 칩(38)으로부터 비어져 나온 오버행부(overhang portion)(40)가 형성된다. 본 실시예의 반도체 장치에서는, 실시예 1의 경우와 같이 칩 사이즈에 제약이 과해지지 않으므로, 상기한 오버행부(40)가 형성되어도 원하는 배선 구조를 실현할 수 있다.
한편, 실시예 2에서는, 하단 칩(38)이 상기 청구항 1에 기재된 「반도체 칩」에, 절연 수지 시이트(24)가 상기 청구항 1에 기재된「열경화성 수지의 막」에, 또한, 상단 칩(18)이 상기 청구항 2에 기재된「제 2 반도체 칩」에, 각각 상당한다.
(실시예 3)
다음으로, 도 5를 참조하여 본 발명의 실시예 3의 반도체 장치에 관해서 설명한다.
본 실시예의 반도체 장치는, 다이본드 수지(20)에 의해 절연 기판(12)에 고정되는 하단 칩(40)과, 하단 칩(40)의 표면(내부 접속 단자를 구비하는 면)에 FCB의 수법으로 접속되는 상단 칩(42)을 구비한다.
상단 칩(42)은, 실시예 1에서의 하단 칩(16)과 같은 수법으로 하단 칩(40)의 표면에 접속된다. 즉, 상단 칩(42)은, 열경화성 수지로 구성되는 절연 수지 시이트(44)를 통해서 하단 칩(40)의 위에 탑재됨과 아울러, 접속용 범프(46)를 통해 하단 칩(40)과 접속된다.
하단 칩(40)의 표면에는, 그 주변부에 절연 기판(12)과 도통시켜야 할 내부 접속 단자가 배치되어 있고, 또한, 상단 칩(42)과 겹치는 영역에 상단 칩(42)과 도통시켜야 할 내부 접속 단자가 배치되어 있다. 하단 칩(40)과 절연 기판(12)은 W/B 용의 내부 접속용 와이어(22)로 접속된다.
본 실시예의 반도체 장치에서, 상단 칩(42)과 하단 칩(40)을 접속하는 접속용 범프(46)의 형상은, 절연 수지 시이트(44)에 의해서 정밀도가 좋게 제어할 수 있다. 따라서, 본 실시예의 구조에 의하면, 상단 칩(42)의 내부 접속 단자 및 하단 칩(40)의 내부 접속 단자를 정밀한 피치화를 하는 데에 있어서 바람직한 상태를 실현할 수 있다.
또한, 상단 칩(42)과 하단 칩(40)을 FCB의 수법으로 접속한 경우, 그것들이 W/B의 수법으로 접속되는 경우에 비하여, 칩간의 신호 전달 경로를 짧게 할 수 있다. 이 때문에, 본 실시예의 반도체 장치에 의하면, 실시예 1 또는 2의 반도체 장치에 비하여 우수한 전기 특성(주파수 특성 등)을 실현할 수 있다.
한편, 실시예 3에서는, 상단 칩(42)이 상기 청구항 1에 기재된 「반도체 칩」에, 절연 수지 시이트(44)가 상기 청구항 1에 기재된 「열경화성 수지의 막」에, 또한, 하단 칩(40)이 상기 청구항 2에 기재된 「제 2 반도체 칩」에, 각각 상당한다.
(실시예 4)
다음으로, 도 6을 참조하여 본 발명의 실시예 4의 반도체 장치에 관해서 설명한다.
본 실시예의 반도체 장치는, 복수(2개)의 하단 칩(48)을 구비한다. 하단 칩(48) 각각은, 실시예 1에서의 하단 칩(16)과 마찬가지로, 접속용 범프(50) 및 절연 수지 시이트(52)를 통해 FCB의 수법으로 절연 기판(12)에 접속된다. 복수의 하단 칩(48)의 이면(도 6에서의 상면)에는, 다이본드 수지(20)를 통해 상단 칩(18)이 고정되어 있다. 본 실시예의 구조에 의하면, 하단 칩(48)이 상단 칩(18)에 비하여 다수인 경우라도, 그것들 사이에 확보해야 할 배선을 용이하게 실현할 수 있다.
또한, 실시예 4에서는, 하단 칩(48)이 상기 청구항 1에 기재된「반도체 칩」에, 절연 수지 시이트(52)가 상기 청구항 1에 기재된「열경화성 수지의 막」에, 또한, 상단 칩(18)이 상기 청구항 2에 기재된「제 2 반도체 칩」에, 각각 상당한다.
(실시예 5)
다음으로, 도 7을 참조하여 본 발명의 실시예 5의 반도체 장치에 관해서 설명한다.
본 실시예의 반도체 장치는, 복수(2개)의 상단 칩(54)을 구비한다. 상단 칩(54) 각각은, 실시예 3에서의 상단 칩(42)과 마찬가지로, 접속용 범프(56) 및 절연 수지 시이트(58)를 통해 FCB의 수법으로 하단 칩(40)의 표면(내부 접속 단자를 구비하는 면)에 접속된다. 본 실시예의 구조에 의하면, 상단 칩(54)이 하단 칩(40)에 비하여 다수인 경우라도, 그것들 사이에 확보해야 할 배선을 용이하게 실현할 수 있다.
또한, 실시예 5에서는, 상단 칩(54)이 상기 청구항 1에 기재된 「반도체 칩」에, 절연 수지 시이트(58)가 상기 청구항 1에 기재된 「열경화성 수지의 막」에, 또한, 하단 칩(40)이 상기 청구항 2에 기재된 「제 2 반도체 칩」에, 각각 상당한다.
(실시예 6)
다음으로, 도 8을 참조하여 본 발명의 실시예 6의 반도체 장치에 관해서 설명한다.
본 실시예의 반도체 장치는, 방열용 플레이트(60)를 구비하는 점을 제외하고, 실시예 1의 반도체 장치와 같은 구조를 갖는다. 방열용 플레이트(6O)는 열전도성이 좋은 금속 등으로 구성되어 있고, 한쪽의 단면이 상단 칩(18)에 접촉하고, 또한, 다른쪽의 단면이 패키지(10)의 외부로 노출하도록 설치된다. 본 실시예의 구조에 의하면, 실시예 1의 반도체 장치에 비하여 방열성에서 우수한 반도체 장치를 실현할 수 있다.
한편, 실시예 6에서는, 하단 칩(16)이 상기 청구항 1에 기재된 「반도체 칩」에, 절연 수지 시이트(24)가 상기 청구항 1에 기재된 「열경화성 수지의 막」에, 또한, 상단 칩(18)이 상기 청구항 2에 기재된 「제 2 반도체 칩」에, 각각 상당한다.
(실시예 7)
다음으로, 도 9를 참조하여 본 발명의 실시예 7의 반도체 장치에 관해서 설명한다.
본 실시예의 반도체 장치는, 하단 칩(16)과 상단 칩(18)의 사이에 방열용 플레이트(62)를 구비하는 점을 제외하고, 실시예 1의 반도체 장치와 같은 구조를 갖는다. 방열용 플레이트(62)는 열전도성이 좋은 금속 등으로 구성되고, 그 단부가 패키지(10)의 외부로 늘어놓도록 설치된다. 본 실시예의 구조에 의하면, 실시예 1의 반도체 장치에 비하여 방열성에서 우수한 반도체 장치를 실현할 수 있다. 또한, 본 실시예의 구조에 의하면, 실시예 6의 반도체 장치에 비하여 하단 칩(16)을 효율좋게 냉각할 수 있다.
또한, 실시예 7에서는, 하단 칩(16)이 상기 청구항 1에 기재된 「반도체 칩」에, 절연 수지 시이트(24)가 상기 청구항 1에 기재된 「열경화성 수지의 막」에, 또한, 상단 칩(18)이 상기 청구항 2에 기재된 「제 2 반도체 칩」에, 각각 상당한다.
(실시예 8)
다음으로, 도 10을 참조하여 본 발명의 실시예 8의 반도체 장치에 관해서 설명한다.
본 실시예의 반도체 장치는, 패키지(64)가 액체 상태 수지에 의해 형성되어 있는 점을 제외하고, 실시예 1의 반도체 장치와 같은 구조를 갖는다. 즉, 실시예 1∼7에서는, 반도체 장치의 패키지를 트랜스퍼 몰드용 수지로 형성하지만, 패키지용의 봉지 수지는 이에 한정되는 것이 아니라, 본 실시예와 같이 액체 상태 수지로 형성해도 좋다.
또한, 실시예 8에서는, 하단 칩(16)이 상기 청구항 1에 기재된 「반도체 칩」에, 절연 수지 시이트(24)가 상기 청구항 1에 기재된 「열경화성 수지의 막」에, 또한, 상단 칩(18)이 상기 청구항 2에 기재된 「제 2 반도체 칩」에, 각각 상당한다.
(실시예 9)
다음으로, 도 11을 참조하여 본 발명의 실시예 9의 반도체 장치에 관해서 설명한다.
본 실시예의 반도체 장치는 절연 기판(66)을 구비한다. 절연 기판(66)은, 실시예 1에서의 절연 기판(12)과 마찬가지로 그 표면에 복수의 외부 접속 단자(14)를 구비한다.
절연 기판(66)의 표면에는, 외부 접속 단자(14)에 도통하는 본딩용 패드(68)가 설치된다. 절연 기판(14)에는, 그 본딩용 패드(68)를 절연 기판(14)의 이면측에 노출시키기 위한 개구부(70)가설치된다. 반도체 칩에 도통하는 W/B용의 내부 접속용 와이어(22)의 일부 또는 전부는, 각각 개구부(70)를 통해서 본딩용 패드(68)에 접합되므로써 외부 접속 단자(14)와 도통한다. 본 실시예의 구조에 의하면, 절연 기판(66)의 내부에 외부 접속 단자(14)와 통하는 배선을 설치하지 않고 원하는 배선 구조를 실현할 수 있다.
한편, 실시예 9에서는, 하단 칩(16)이 상기 청구항 1에 기재된 「반도체 칩」에, 절연 수지 시이트(24)가 상기 청구항 1에 기재된 「열경화성 수지의 막」에, 또한, 상단 칩(18)이 상기 청구항 2에 기재된 「제 2 반도체 칩」에, 각각 상당한다.
(실시예 10)
다음으로, 도 12를 참조하여 본 발명의 실시예 10의 반도체 장치에 관해서 설명한다. 본 실시예의 반도체 장치는 절연 기판(72)의 표면(외부 접속 단자(14)를 구비하는 면)에 접속되는 제 1 반도체 칩(74)과, 절연 기판(72)의 이면에 접속되는 제 2 반도체 칩(76)을 구비한다. 절연 기판(72)에는, 그 표면 및 이면의 양쪽에 본딩용 패드가 설치된다.
제 1 반도체 칩(74)은, 실시예 1에서의 하단 칩(16)과 마찬가지로, 절연 수지 시이트(78) 및 접속용 범프(80)를 통해, FCB의 수법으로 절연 기판(72)에 접속된다. 제 2 반도체 칩(76)은, 실시예 1에서의 상단 칩(18)과 마찬가지로, W/B의 수법으로 절연 기판(12)에 접속된다. 제 2 반도체 칩(74)은, W/B용의 내부 접속용 와이어를 보호하기 위한 패키지(82)에 의해서 수지로 봉지되어 있다.
본 실시예의 구조에 의하면, 접속용 범프(80)의 형상을 정밀도 좋게 제어할 수 있도록 제 1 반도체 칩(74)의 내부 접속 단자를 정밀하게 피치화할 수 있다. 또한, 본 실시예에서는, 제 1 반도체 칩(74) 및 제 2 반도체 칩(76)을 그것들의 칩 사이즈에 제약되지 않고 절연 기판(72)의 양면에 배치할 수 있음과 아울러, 그것들의 내부 접속 단자를 자유롭게 설계할 수 있다. 따라서, 본 실시예의 구조에 의하면, 실시예 1의 경우와 마찬가지로 복수의 반도체 칩을 포함하는 반도체 장치의 설계를 간단화할 수 있다.
또한, 실시예 10에서는, 제 1 반도체 칩(74)이 상기 청구항 1에 기재된 「반도체 칩」에, 절연 수지 시이트(78)가 상기 청구항 1에 기재된 「열경화성 수지의 막」에 각각 상당한다.
(실시예 11)
다음으로, 도 13을 참조하여 본 발명의 실시예 11의 반도체 장치에 관해서 설명한다. 본 실시예의 반도체 장치는 절연 기판(72)의 표면(외부 접속 단자(14)를 구비하는 면)에 제 1 반도체 칩(74)을 구비함과 아울러, 절연 기판(72)의 이면에 제 2 반도체 칩(84)을 구비한다. 제 2 반도체 칩(84)은 제 1 반도체 칩(74)과 마찬가지로, 절연 수지 시이트(86) 및 접속용 범프(88)를 통해 FCB의 수법으로 절연 기판(72)에 접속된다.
본 실시예의 구조에 의하면, 접속용 범프(8O, 88)의 형상을 정밀도 좋게 제어할 수 있도록 제 1 반도체 칩(74) 및 제 2 반도체 칩(84)의 내부 접속 단자를 정밀하게 피치화할 수 있다. 또한, 본 실시예에서는, 제 1 반도체 칩(74) 및 제 2 반도체 칩(84)을, 그것들의 칩 사이즈에 제약되지 않고 절연 기판(72)의 양면에 배치할 수 있음과 아울러, 그것들의 내부 접속 단자를 자유롭게 설계할 수 있다. 따라서, 본 실시예의 구조에 의하면, 실시예 1의 경우와 같이 복수의 반도체 칩을 포함하는 반도체 장치의 설계를 간단화할 수 있다.
한편, 실시예 11에서는, 제 1 반도체 칩(74)이 상기 청구항 1에 기재된 「반도체 칩」에, 절연 수지 시이트(78)가 상기 청구항 1에 기재된 「열경화성 수지의 막」에 각각 상당한다.
본 발명은 이상 설명한 것과 같이 구성되어 있기 때문에 다음과 같은 효과들을 갖는다.
먼저, 본 발명의 반도체 장치에 의하면, 내부 접속 단자 또는 금속막에 비 습기 영역이 형성되도록 접속용 범프의 외형을 제어함으로써 제조할 수 있다. 접속용 범프의 외형이 이와 같이 제어되는 경우에는, 내부 접속 단자의 간격을 좁힐 수 있다. 따라서, 본 발명에 의하면, 플립칩 본딩의 수법으로 접속되는 반도체 칩의 내부 접속 단자의 정밀한 피치화를 촉진할 수 있다.
두번째, 본 발명의 반도체 장치에 의하면, 플립칩 본딩의 수법으로 접속되는 반도체 칩과, 와이어 본딩의 수법으로 접속되는 제 2 반도체 칩을 적층시킴으로써, 복수의 반도체 칩을 내장하는 반도체 장치를 실현할 수 있다.
세번째, 본 발명의 반도체 장치에 의하면, 플립칩 본딩의 수법으로 접속되는 반도체 칩이 하단 칩으로 되고, 와이어 본딩의 수법으로 접속되는 제 2 반도체 칩이 상단 칩으로 된다. 이 경우, 하단 칩에는 와이어 본딩용의 공간을 남길 필요가 없기 때문에, 2개의 반도체 칩의 사이즈에 관한 제약을 없앨 수 있다.
네번째, 본 발명의 반도체 장치에 의하면, 2개의 반도체 칩의 사이즈에 관한 제약이 없는 것을 이용하여, 상단 칩인 제 2 반도체 칩에 오버행부를 갖게 할 수 있다. 이 경우, 개개의 반도체 칩에 관해서 설계상의 자유도를 크게 확보할 수 있으므로, 반도체 장치의 설계를 간단화할 수 있다.
다섯번째, 본 발명의 반도체 장치에 의하면, 와이어 본딩의 수법으로 접속되는 제 2 반도체 칩이 하단 칩으로 되고, 플립칩 본딩의 수법으로 접속되는 반도체 칩이 상단 칩으로 된다. 이 경우, 2개의 반도체 칩 사이의 신호 전송 경로를 충분히 짧게 할 수 있다. 따라서, 본 발명에 의하면, 전기적인 특성이 우수한 반도체 장치를 실현할 수 있다.
여섯번째, 본 발명의 반도체 장치에 의하면, 2개의 반도체 칩과 겹치도록 방열판이 설치되기 때문에, 그것들의 반도체 칩의 방열성을 충분히 확보할 수 있다.
일곱번째, 본 발명의 반도체 장치에 의하면, 반도체 칩과 제 2 반도체 칩의 사이에 방열판이 배치되어 있기 때문에, 2개의 반도체 칩의 양쪽에 관해서, 충분한 방열성을 확보할 수 있다.
여덟번째, 본 발명의 반도체 장치에 의하면, 절연 기판의 개구부를 통해, 그 표면에 설치되는 본딩용 패드에 와이어 본딩용의 내부 접속용 와이어를 접합시킬 수 있다. 따라서, 본 발명에 의하면, 절연 기판의 배선 구조를 간단화할 수 있다.
아홉번째, 본 발명의 반도체 장치에 의하면, 하단에 배치되는 반도체 칩의 수와, 상단에 배치되는 반도체 칩의 수가 서로 다른 반도체 장치를 실현할 수 있다. 이 경우, 개개의 반도체 칩에 관해서 설계상의 자유도가 크게 확보할 수 있기 때문에, 반도체 장치의 설계를 간단화할 수 있다.
열번째, 본 발명의 반도체 장치에 의하면, 절연 기판의 표면에, 즉, 외부 접속 단자를 구비하는 면에 플립칩 본딩의 수법으로 접속된 반도체 칩을 구비하는 반도체 장치를 실현할 수 있다.
열한번째, 본 발명의 반도체 장치에 의하면, 절연 기판의 표면 및 이면의 양쪽에, 각각 플립칩 본딩의 수법으로 접속된 반도체 칩을 구비하는 반도체 장치를 실현할 수 있다.
열두번째, 본 발명의 반도체 장치에 의하면, 절연 기판의 표면에 플립칩 본딩의 수법으로 접속된 반도체 칩을 구비하고, 또한, 그 이면에 와이어 본딩의 수법으로 접속된 제 2 반도체 칩을 구비하는 반도체 장치를 실현할 수 있다.
열세번째, 본 발명의 반도체 장치에 의하면, 와이어 본딩의 수법으로 접속된 반도체 칩을, 트랜스퍼 몰드 수지 또는 액체 상태 수지로 봉지함에 따라 보호할 수 있다.
열네번째, 본 발명의 반도체 장치의 제조 방법에 의하면, 반도체 칩을 소정의 상태에 세트함으로써 접속용 범프의 외형을 열경화성 수지의 막으로 둘러쌀 수 있음과 아울러, 접속용 범프가 용융하기 전에 열경화성 수지의 막을 열경화시킬 수 있다. 이 경우, 용융시에 접속용 범프의 외형 변화는 열경화성 수지의 막에 의해 규제된다. 따라서, 본 발명에 의하면, 접속용 범프의 외형을 고정밀도로 제어할 수 있다.
열다섯번째, 본 발명의 반도체 장치의 제조 방법에 의하면, 절연 기판에 대하여 반도체 칩을 플립칩 본딩의 수법으로 접속하고, 그 상단에 와이어 본딩의 수법으로 제 2 반도체 칩을 접속할 수 있다. 이 경우, 하단 칩에는 와이어 본딩용의 공간을 남길 필요가 없기 때문에, 2개의 반도체 칩의 사이즈에 관한 제약을 없앨 수 있다.
열여섯번째, 본 발명의 반도체 장치의 제조 방법에 의하면, 절연 기판에 대하여 와이어 본딩의 수법으로 제 2 반도체 칩을 접속하고, 그 상단에, 플립칩 본딩의 수법으로 반도체 칩을 접속할 수 있다. 이 경우, 2개의 반도체 칩 사이의 신호 전송 경로를 충분히 짧게 할 수 있으므로, 전기적인 특성이 우수한 반도체 장치를 실현할 수 있다.
열일곱번째, 본 발명의 반도체 장치의 제조 방법에 의하면, 2개의 반도체 칩과 겹치도록 방열판을 설치할 수 있기 때문에, 방열성이 좋은 반도체 장치를 실현할 수 있다.
열여덟번째, 본 발명의 반도체 장치의 제조 방법에 의하면, 와이어 본딩용의 내부 접속용 와이어를, 절연 기판의 개구부를 통해서 절연 기판의 표면에 설치되는 본딩용 패드에 접합시킬 수 있다.
열아홉번째, 본 발명의 반도체 장치의 제조 방법에 의하면, 와이어 본딩의 수법으로 접속된 반도체 칩을 보호하는 패키지를, 트랜스퍼 몰드 수지 또는 액체 상태 수지로 형성할 수 있다.
이십번째, 본 발명의 반도체 장치의 제조 방법에 의하면, 절연 기판의 표면에 플립칩 본딩의 수법으로 접속된 반도체 칩을 구비하고, 또한, 그 이면에 와이어 본딩 또는 플립칩 본딩의 수법으로 접속된 제 2 반도체 칩을 구비하는 반도체 장치를 실현할 수 있다.

Claims (3)

  1. 플립칩 본딩의 수법으로 접속되는 반도체 칩을 포함하는 복수의 반도체 칩을 갖는 반도체 장치에 있어서,
    상기 반도체 칩의 표면에 형성되어 있는 내부 접속 단자, 또는 그 내부 접속 단자를 덮는 금속막에 접합되는 접속용 범프와,
    상기 접속용 범프를 통해 상기 반도체 칩의 내부 접속 단자와 접속되는 본딩용 패드와,
    상기 접속용 범프의 주위를 둘러싸는 열경화성 수지의 막을 구비하고, 상기 접속 용 범프와 접합되는 상기 내부 접속 단자 또는 상기 금속막에, 상기 접속용 범프가 젖어 확대되어 있지 않은 비 습기 영역이 형성된 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    표면에 외부 접속 단자를 구비하고, 또한 이면에 본딩용 패드를 구비하는 절연 기판과,
    플립칩 본딩의 수법으로 접속되는 상기 반도체 칩과 적층되고, 와이어 본딩의 수법으로 상기 본딩용 패드에 접속되는 제 2 반도체 칩을 갖는 것을 특징으로 하는 반도체 장치.
  3. 플립칩 본딩의 수법으로 접속되는 반도체 칩을 갖는 반도체 장치의 제조 방법에 있어서,
    반도체 칩의 내부 접속 단자와 도통시켜야 할 복수의 본딩용 패드가 덮어지도록 열경화성 수지의 막을 형성하는 단계와,
    상기 반도체 칩의 내부 접속 단자 또는 그 내부 접속 단자를 덮는 금속막에 접합되는 접속용 범프가 상기 열경화성 수지의 막을 관통해서 상기 본딩용 패드와 접촉하 도록 상기 반도체 칩을 세트하는 단계와,
    상기 반도체 칩의 세트가 종료한 후에, 상기 열경화성 수지의 막을 열경화시키는 단계와,
    상기 열경화성 수지의 막이 열경화한 후에, 상기 접속용 범프를 용융시켜 상기 본딩용 패드에 접합하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2000-0024519A 1999-07-28 2000-05-09 반도체 장치 및 그 제조 방법 KR100374241B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-214362 1999-07-28
JP11214362A JP2001044358A (ja) 1999-07-28 1999-07-28 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20010014882A true KR20010014882A (ko) 2001-02-26
KR100374241B1 KR100374241B1 (ko) 2003-03-03

Family

ID=16654541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0024519A KR100374241B1 (ko) 1999-07-28 2000-05-09 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US6476502B2 (ko)
JP (1) JP2001044358A (ko)
KR (1) KR100374241B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6437990B1 (en) * 2000-03-20 2002-08-20 Agere Systems Guardian Corp. Multi-chip ball grid array IC packages
US6569753B1 (en) * 2000-06-08 2003-05-27 Micron Technology, Inc. Collar positionable about a periphery of a contact pad and around a conductive structure secured to the contact pads, semiconductor device components including same, and methods for fabricating same
TW455964B (en) * 2000-07-18 2001-09-21 Siliconware Precision Industries Co Ltd Multi-chip module package structure with stacked chips
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
TW479339B (en) * 2001-03-01 2002-03-11 Advanced Semiconductor Eng Package structure of dual die stack
JP2002353398A (ja) * 2001-05-25 2002-12-06 Nec Kyushu Ltd 半導体装置
JP3688249B2 (ja) 2002-04-05 2005-08-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4318893B2 (ja) * 2002-06-03 2009-08-26 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
US7061088B2 (en) * 2002-10-08 2006-06-13 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
JP4052950B2 (ja) * 2003-01-17 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7057277B2 (en) * 2003-04-22 2006-06-06 Industrial Technology Research Institute Chip package structure
JP2004207760A (ja) * 2004-04-09 2004-07-22 Matsushita Electric Ind Co Ltd 半導体装置
JP2006108341A (ja) * 2004-10-05 2006-04-20 Seiko Epson Corp 半導体装置の製造方法、半導体装置、及び金型
TWI284433B (en) * 2006-02-23 2007-07-21 Novalite Optronics Corp Light emitting diode package and fabricating method thereof
JP4858692B2 (ja) * 2006-06-22 2012-01-18 日本電気株式会社 チップ積層型半導体装置
JP4110189B2 (ja) * 2006-12-13 2008-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージ
JP2008166438A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置およびその製造方法
JP2010118554A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置およびその製造方法
JP5218319B2 (ja) * 2009-07-27 2013-06-26 富士通セミコンダクター株式会社 半導体基板
JP2012033559A (ja) * 2010-07-28 2012-02-16 J Devices:Kk 半導体装置
US8836101B2 (en) 2010-09-24 2014-09-16 Infineon Technologies Ag Multi-chip semiconductor packages and assembly thereof
JP5626232B2 (ja) * 2012-02-10 2014-11-19 富士通セミコンダクター株式会社 半導体装置
JP2015056563A (ja) * 2013-09-12 2015-03-23 株式会社東芝 半導体装置およびその製造方法
US10811279B2 (en) * 2017-08-29 2020-10-20 Ciena Corporation Flip-chip high speed components with underfill
CN114771038B (zh) * 2022-05-06 2023-12-08 南通汉瑞通信科技有限公司 一种散热基板及其制备设备

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6018145B2 (ja) * 1980-09-22 1985-05-09 株式会社日立製作所 樹脂封止型半導体装置
JPH06209071A (ja) 1993-01-12 1994-07-26 Sharp Corp 樹脂封止半導体装置およびその製造方法
US5323060A (en) * 1993-06-02 1994-06-21 Micron Semiconductor, Inc. Multichip module having a stacked chip arrangement
JP2570637B2 (ja) * 1994-11-28 1997-01-08 日本電気株式会社 Ｍｃｍキャリア
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
US5610442A (en) * 1995-03-27 1997-03-11 Lsi Logic Corporation Semiconductor device package fabrication method and apparatus
KR100225398B1 (ko) 1995-12-01 1999-10-15 구자홍 반도체 범프의 본딩구조 및 방법
JPH09186289A (ja) * 1995-12-28 1997-07-15 Lucent Technol Inc 多層積層化集積回路チップ組立体
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
US5895976A (en) * 1996-06-03 1999-04-20 Motorola Corporation Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same
FI962816A (fi) * 1996-07-11 1998-01-12 Nokia Mobile Phones Ltd Mikropiirimodulien kotelorakenne
US5866949A (en) * 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
JPH10256259A (ja) 1997-03-11 1998-09-25 Mitsubishi Electric Corp マルチチップモジュールの製造方法
JPH1145954A (ja) 1997-07-28 1999-02-16 Hitachi Ltd フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器
US5977632A (en) * 1998-02-02 1999-11-02 Motorola, Inc. Flip chip bump structure and method of making
JP3648053B2 (ja) * 1998-04-30 2005-05-18 沖電気工業株式会社 半導体装置
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
SG93192A1 (en) * 1999-01-28 2002-12-17 United Microelectronics Corp Face-to-face multi chip package

Also Published As

Publication number Publication date
JP2001044358A (ja) 2001-02-16
US6476502B2 (en) 2002-11-05
US20010042863A1 (en) 2001-11-22
KR100374241B1 (ko) 2003-03-03

Similar Documents

Publication Publication Date Title
KR100374241B1 (ko) 반도체 장치 및 그 제조 방법
KR100480515B1 (ko) 반도체 장치
US7880282B2 (en) Semiconductor package with integrated heatsink and electromagnetic shield
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US6982488B2 (en) Semiconductor package and method for fabricating the same
KR100533673B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP2003017518A (ja) 混成集積回路装置の製造方法
JP4489575B2 (ja) 半導体装置及びその製造方法
KR20050014676A (ko) 회로 모듈
JP3569585B2 (ja) 半導体装置
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
US7732934B2 (en) Semiconductor device having conductive adhesive layer and method of fabricating the same
JP2008078164A (ja) 半導体装置とその製造方法
JPH09330994A (ja) 半導体装置
JP2810130B2 (ja) 半導体パッケージ
KR102552424B1 (ko) 반도체 패키지
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JP3676590B2 (ja) 半導体装置
JP2568057B2 (ja) 集積回路装置
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
KR100459820B1 (ko) 칩스케일패키지및그제조방법
JPH06140535A (ja) テープキャリアパッケージ型半導体装置
JP2003142652A (ja) 半導体装置およびその製造方法
KR100356801B1 (ko) 적층형 칩 스케일 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090209

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee