JP2008028428A - 蓋体フレーム及びその製造方法 - Google Patents
蓋体フレーム及びその製造方法 Download PDFInfo
- Publication number
- JP2008028428A JP2008028428A JP2007268030A JP2007268030A JP2008028428A JP 2008028428 A JP2008028428 A JP 2008028428A JP 2007268030 A JP2007268030 A JP 2007268030A JP 2007268030 A JP2007268030 A JP 2007268030A JP 2008028428 A JP2008028428 A JP 2008028428A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- lid
- semiconductor chip
- resin
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【課題】中空の空洞部を介して回路基板の表面に配された半導体チップを樹脂により覆う構成の半導体装置の製造コストを削減できるようにする。
【解決手段】回路基板3にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップ5を、中空の空洞部25を介して樹脂により覆う構成の半導体装置1に使用する蓋体フレーム7であって、前記半導体チップ5を覆うように前記回路基板3の一端側に設けて前記空洞部25を形成する蓋体部17と、該蓋体部17から前記空洞部25の外方側に突出して形成される突起部19とを備え、前記突起部19が、前記蓋体部17の上端部21からさらに前記厚さ方向に延びており、前記空洞部25に対向する前記蓋体部17の内面21a,23cに、導電性のシールド部27が形成されている蓋体フレーム7を提供する。
【選択図】図1
【解決手段】回路基板3にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップ5を、中空の空洞部25を介して樹脂により覆う構成の半導体装置1に使用する蓋体フレーム7であって、前記半導体チップ5を覆うように前記回路基板3の一端側に設けて前記空洞部25を形成する蓋体部17と、該蓋体部17から前記空洞部25の外方側に突出して形成される突起部19とを備え、前記突起部19が、前記蓋体部17の上端部21からさらに前記厚さ方向に延びており、前記空洞部25に対向する前記蓋体部17の内面21a,23cに、導電性のシールド部27が形成されている蓋体フレーム7を提供する。
【選択図】図1
Description
この発明は、加速度センサチップ等、可動部を有する半導体チップを備える半導体装置に使用する蓋体フレーム及びその製造方法に関する。
従来、半導体装置には、加速度センサチップ等、可動部を有する半導体チップを備えたものがある。この種の半導体装置では、半導体チップを固定した回路基板と樹脂体(樹脂モールド部)との間に中空の空間部(空洞部)を設け、この空間部に半導体チップを配している(例えば、特許文献1参照。)。空間部は、回路基板の表面に半導体チップを覆う蓋体を配することにより形成される。
ところで、この種の半導体装置の樹脂体は、これを形成するためのキャビティを有する金型に、半導体チップ及び蓋体を取り付けた回路基板を収容し、このキャビティに溶融した樹脂を流し込むことにより形成される。この樹脂体の形成においては、樹脂体を形成する溶融樹脂の流れによって、回路基板に対する蓋体の位置がずれることを防ぐと共に、空間部に溶融樹脂が流入することを防ぐ必要がある。そこで、従来では、この樹脂体を形成する前に、蓋体を回路基板の表面に接着する工程や、回路基板に蓋体の端部を支持するための凹部や支持部を形成する工程を行っている。
特開平8−64709号公報
ところで、この種の半導体装置の樹脂体は、これを形成するためのキャビティを有する金型に、半導体チップ及び蓋体を取り付けた回路基板を収容し、このキャビティに溶融した樹脂を流し込むことにより形成される。この樹脂体の形成においては、樹脂体を形成する溶融樹脂の流れによって、回路基板に対する蓋体の位置がずれることを防ぐと共に、空間部に溶融樹脂が流入することを防ぐ必要がある。そこで、従来では、この樹脂体を形成する前に、蓋体を回路基板の表面に接着する工程や、回路基板に蓋体の端部を支持するための凹部や支持部を形成する工程を行っている。
しかしながら、上記従来の半導体装置を製造する際には、蓋体を回路基板に接着する工程や、回路基板に凹部や支持部を形成する工程が必要となるため、半導体装置の製造コストが増加する虞がある。
この発明は、上述した事情に鑑みてなされたものであって、製造コストを削減できる半導体装置に使用する蓋体フレーム及びその製造方法を提供することを目的としている。
この発明は、上述した事情に鑑みてなされたものであって、製造コストを削減できる半導体装置に使用する蓋体フレーム及びその製造方法を提供することを目的としている。
上記課題を解決するために、この発明は以下の手段を提案している。
請求項1に係る発明は、回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームであって、前記半導体チップを覆うように前記回路基板の一端側に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出して形成される突起部とを備え、前記突起部が、前記蓋体部の上端部からさらに前記厚さ方向に延びており、前記空洞部に対向する前記蓋体部の内面に、導電性のシールド部が形成されていることを特徴とする蓋体フレームを提案している。
請求項1に係る発明は、回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームであって、前記半導体チップを覆うように前記回路基板の一端側に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出して形成される突起部とを備え、前記突起部が、前記蓋体部の上端部からさらに前記厚さ方向に延びており、前記空洞部に対向する前記蓋体部の内面に、導電性のシールド部が形成されていることを特徴とする蓋体フレームを提案している。
この発明に係る蓋体フレームを用いて半導体装置を製造する際には、回路基板に固定された半導体チップを蓋体部により覆うように蓋体フレームを回路基板に重ねて配し、その後に、蓋体部を覆う樹脂モールド部を形成する。この際には、はじめに、樹脂モールド部形成用の一対の金型により回路基板及び蓋体フレームを回路基板の厚さ方向から挟み込む。ここで、蓋体フレームの突起部は、蓋体部の上端部から回路基板に対してさらに離間する方向に延びているため、一方の金型が突起部に当接し、一方の金型と蓋体部の上端部との間には隙間が形成される。
また、一対の金型により挟み込むため、突起部が回路基板に向けて押圧されることになる。そして、この突起部の押圧により、回路基板に接する蓋体部の下端部が回路基板に押し付けられるため、蓋体部の下端部と回路基板との隙間を塞ぐことができる。すなわち、空洞部が外方に対して密閉されることになる。
また、一対の金型により挟み込むため、突起部が回路基板に向けて押圧されることになる。そして、この突起部の押圧により、回路基板に接する蓋体部の下端部が回路基板に押し付けられるため、蓋体部の下端部と回路基板との隙間を塞ぐことができる。すなわち、空洞部が外方に対して密閉されることになる。
この一対の金型による挟み込みの後に、一方の金型、蓋体部及び回路基板により画定される樹脂形成空間に溶融樹脂を注入し、蓋体フレーム及び回路基板を一体的に固定する樹脂モールド部を形成する。この際、蓋体部の下端部と回路基板との隙間は突起部の押圧力により塞がれているため、樹脂形成空間に注入された溶融樹脂が空洞部に流入することを防止できる。
また、一対の金型で蓋体フレームを回路基板に押さえつけることにより、蓋体フレームと回路基板との相対的な位置を固定できる。したがって、樹脂モールド部を形成する際に、樹脂形成空間に注入された溶融樹脂によって蓋体フレームが回路基板に対して動くことを防止できる。
また、一対の金型で蓋体フレームを回路基板に押さえつけることにより、蓋体フレームと回路基板との相対的な位置を固定できる。したがって、樹脂モールド部を形成する際に、樹脂形成空間に注入された溶融樹脂によって蓋体フレームが回路基板に対して動くことを防止できる。
さらに、内面に導電性を有するシールド部を形成した蓋体部により半導体チップを覆うことにより、半導体装置の外方側において発生した電気的なノイズが樹脂モールド部側から侵入しても、蓋体部においてノイズが空洞部内に侵入すること防いで半導体チップに到達することを防止できる。
請求項2に係る発明は、請求項1に記載の蓋体フレームにおいて、熱硬化性樹脂によって形成され耐熱性を有することを特徴とする蓋体フレームを提案している。
また、請求項3に係る発明は、請求項1又は請求項2に記載の蓋体フレームにおいて、前記シールド部が、導電性材料からなることを特徴とする蓋体フレームを提案している。
請求項4に係る発明は、回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームを製造する蓋体フレームの製造方法であって、耐熱性を有する熱硬化性樹脂を用いてインジェクション成形法により、前記回路基板と共に前記空洞部を形成する蓋体部と、前記蓋体部の上端部からさらに前記厚さ方向に延びるように突出する突起部とを一体に形成し、前記空洞部に対向する前記蓋体部の内面に、導電性を有する導電性材料を塗布若しくは吹付して、導電性のシールド部を形成することを特徴とする蓋体フレームの製造方法を提案している。
本発明によれば、樹脂モールド部形成用の一対の金型により回路基板及び蓋体フレームを挟み込むだけで、樹脂モールド部を形成する際に、溶融樹脂が空洞部に流入することを防止できると共に、蓋体フレームが回路基板に対して動くことを防止できる。したがって、半導体チップを覆う蓋体部を回路基板に接着する工程や、回路基板に蓋体部の下端部を支持するための凹部や支持部を形成する工程が不要となり、半導体装置の製造コスト削減、及び、製造効率の向上を図ることができる。
また、内面に導電性を有するシールド部を形成した蓋体部により、半導体装置の外方側において発生した電気的なノイズが半導体チップに到達することを防ぐため、ノイズに基づく半導体チップの誤作動を防止することができる。
図1から図6は、本発明の第1の実施形態を示している。図1に示すように、この半導体装置1は、回路基板3と、回路基板3の厚さ方向の一端側に重ねて配された半導体チップ5、蓋体フレーム7及び樹脂モールド部9とを備えている。
半導体チップ5は、略板状に形成されており、その厚さ方向の一端面5aが回路基板3の一端側に位置する表面3a上に接着固定されている。この半導体チップ5は、例えば、加速度を検知する機能を有した加速度センサチップからなる。
半導体チップ5は、略板状に形成されており、その厚さ方向の一端面5aが回路基板3の一端側に位置する表面3a上に接着固定されている。この半導体チップ5は、例えば、加速度を検知する機能を有した加速度センサチップからなる。
すなわち、図2に示すように、半導体チップ5には、その厚さ方向に貫通する貫通孔5bが形成されている。この貫通孔5b内には重り11が配されており、重り11の一端は、撓み部13によって貫通孔5bの内面に一体的に固定されている。撓み部13は、半導体チップ5の厚さ寸法よりも薄く形成されており、重り11に加速度が印加された際に、撓むことができるようになっている。この撓み部13には、撓み部13の撓みに基づいて加速度を電気信号に変換するピエゾ素子14が貼付されている。
また、半導体チップ5の厚さ方向の他端面5cには、複数のパッド電極15が露出して形成されている。これらパッド電極15は、半導体チップ5に電力を供給する役割や、ピエゾ素子14から取り出された電気信号を外部に伝達する端子としての機能を有するものである。
また、半導体チップ5の厚さ方向の他端面5cには、複数のパッド電極15が露出して形成されている。これらパッド電極15は、半導体チップ5に電力を供給する役割や、ピエゾ素子14から取り出された電気信号を外部に伝達する端子としての機能を有するものである。
図1に示すように、蓋体フレーム7は、耐熱性を有する熱硬化性樹脂から形成されており、半導体チップ5を覆うように回路基板3の表面3aに配される蓋体部17と、蓋体部17から一体的に突出する突起部19とを備えている。
蓋体部17は、回路基板3の表面3aから厚さ方向に離間した位置に配される略板状の上端壁部(上端部)21と、上端壁部21の周縁から回路基板3の表面3aに向けて突出する側壁部23とを備えている。すなわち、蓋体部17は、これら上端壁部21及び側壁部23により側壁部23の先端部23a側に開口する略凹状に形成されている。そして、側壁部23の先端部23aを半導体チップ5の周縁に位置する回路基板3の表面3aに配した状態においては、回路基板3の表面3aと、上端壁部21及び側壁部23の内面21a,23cとにより中空の空洞部25が画定される。なお、この状態においては、上端壁部21が、蓋体部17のうち回路基板3の表面3aから最も離間して位置しており、また、上端壁部21及び側壁部23の内面21a,23cが、半導体チップ5に触れないように位置している。
蓋体部17は、回路基板3の表面3aから厚さ方向に離間した位置に配される略板状の上端壁部(上端部)21と、上端壁部21の周縁から回路基板3の表面3aに向けて突出する側壁部23とを備えている。すなわち、蓋体部17は、これら上端壁部21及び側壁部23により側壁部23の先端部23a側に開口する略凹状に形成されている。そして、側壁部23の先端部23aを半導体チップ5の周縁に位置する回路基板3の表面3aに配した状態においては、回路基板3の表面3aと、上端壁部21及び側壁部23の内面21a,23cとにより中空の空洞部25が画定される。なお、この状態においては、上端壁部21が、蓋体部17のうち回路基板3の表面3aから最も離間して位置しており、また、上端壁部21及び側壁部23の内面21a,23cが、半導体チップ5に触れないように位置している。
また、この蓋体フレーム7には、空洞部25に対向する上端壁部21及び側壁部23の内面21a,23cに形成された薄膜状のシールド部27が設けられている。このシールド部27は、銅や銀等の導電性を有する導電性ペーストを上端壁部21及び側壁部23の内面21a,23cに塗布若しくは吹付をしてなる。すなわち、蓋体部17は、このシールド部27によって導電性を有することになる。また、シールド部27は、側壁部23の先端部23aまで延びて形成されており、蓋体フレーム7を配した状態において、回路基板3の表面3a上に接することになり、空洞部25はこのシールド部27によって覆われることになる。
突起部19は、上端壁部21の周縁から一対突出しており、上端壁部21よりも回路基板3の表面3aからさらに離間する方向に延びている。また、各突起部19は、上端壁部21の長手方向に対して傾斜するように延びており、蓋体部17に対して弾性変形可能となっている。すなわち、各突起部19は、その基端部19aを軸として蓋体部17に対して揺動したり、撓むことにより弾性変形するようになっている。
また、この蓋体フレーム7には、上端壁部21の周縁から上端壁部21の長手方向に一体的に延びる一対の連結部29が形成されている。
また、この蓋体フレーム7には、上端壁部21の周縁から上端壁部21の長手方向に一体的に延びる一対の連結部29が形成されている。
回路基板3は、略板状に形成されており、表面3aに配された複数のパッド電極31と、回路基板3の厚さ方向の他端側に位置する裏面3bに配された複数の半田ボール(電極部)33と、回路基板3の内部に配され、複数のパッド電極31及び半田ボール33を個々に電気的に接続する配線部35とを備えている。この配線部35は、例えば銅箔から形成されている。
パッド電極31は、半導体チップ5のパッド電極15とワイヤー37により電気的に接続するものであり、半導体チップ5の配置領域の周囲に配されると共に空洞部25に露出している。このパッド電極31は、例えば、銅箔に厚さ3〜5μmのニッケル(Ni)及び厚さ0.5μmの金(Au)のめっきを施したものからなる。
半田ボール33は、略球体状に形成されており、回路基板3の裏面3bから突出すると共に空洞部25とは回路基板3の厚さ方向に重ならない位置に配されている。
半田ボール33は、略球体状に形成されており、回路基板3の裏面3bから突出すると共に空洞部25とは回路基板3の厚さ方向に重ならない位置に配されている。
また、回路基板3の表面3aには、導電性を有する薄膜状のシールド部材39が設けられている。このシールド部材39は、回路基板3の表面のうち、空洞部25と対向する領域、半導体チップ5の配置領域、及び蓋体部17の側壁部23の先端部23aを配する領域にわたって形成されている。すなわち、蓋体フレーム7を回路基板3の表面3aに配した状態においては、シールド部材39が蓋体フレーム7のシールド部27に接触するようになっている。したがって、シールド部材39は、蓋体フレーム7のシールド部27と共に半導体チップ5を含んで空洞部25を囲むように構成することになる。
なお、以上のことから前述した半導体チップ5は、このシールド部材39を介して回路基板3の表面3aに固定され、また、蓋体フレーム7の側壁部23の先端部23aも、このシールド部材39を介して回路基板3の表面3aに配されることになる。ただし、このシールド部材39には、回路基板3のパッド電極31が空洞部25に露出するように、この各パッド電極31を避ける孔39aが形成されており、シールド部材39とパッド電極31とは電気的に絶縁されている。
樹脂モールド部9は、回路基板3の表面3a、及び、内面21a,23cと反対側に位置する蓋体部17の外面21b,23bに接すると共に蓋体フレーム7の突起部19及び連結部29を包み込んでおり、回路基板3及び蓋体フレーム7を一体的に固定している。
なお、蓋体部17から突出する突起部19及び連結部29の先端部19b,29aは、回路基板3aと同方向を向く樹脂モールド部9の表面9a、及び、この表面9aに隣接する側面9bからそれぞれ外方に露出している。
なお、蓋体部17から突出する突起部19及び連結部29の先端部19b,29aは、回路基板3aと同方向を向く樹脂モールド部9の表面9a、及び、この表面9aに隣接する側面9bからそれぞれ外方に露出している。
すなわち、この樹脂モールド部9は、蓋体部17によって形成される中空の空洞部25を介して半導体チップ5を覆うように構成されている。なお、図1において、樹脂モールド部9は、突起部19や連結部29によって分割して形成されているように図示されているが、実際には、これら突起部19や連結部29を1つの樹脂モールド部9により包み込んでおり、樹脂モールド部9は一体的に形成されている。
次に、以上のように構成された半導体装置1の製造方法について説明する。
なお、この製造方法においては、予め、半導体装置1を構成するための複数のパッド電極31、配線部35及びシールド部材39からなるユニットを複数形成した1枚の回路基板3を用意しておく。
そして、各シールド部材39を介して回路基板3の表面3aに半導体チップ5をそれぞれ接着する。この半導体チップ5の接着は、銀ペーストを介して半導体チップ5を回路基板3の表面3aに配し、この銀ペーストを硬化させることにより行われる。この接着終了後には、回路基板3や半導体チップ5の表面3a,5c、特に、パッド電極15,31に付着している汚れを落とすプラズマクリーニングを施す。その後、ワイヤボンディングによりワイヤー37を配して半導体チップ5及び回路基板3のパッド電極15,31を相互に電気接続する。
なお、この製造方法においては、予め、半導体装置1を構成するための複数のパッド電極31、配線部35及びシールド部材39からなるユニットを複数形成した1枚の回路基板3を用意しておく。
そして、各シールド部材39を介して回路基板3の表面3aに半導体チップ5をそれぞれ接着する。この半導体チップ5の接着は、銀ペーストを介して半導体チップ5を回路基板3の表面3aに配し、この銀ペーストを硬化させることにより行われる。この接着終了後には、回路基板3や半導体チップ5の表面3a,5c、特に、パッド電極15,31に付着している汚れを落とすプラズマクリーニングを施す。その後、ワイヤボンディングによりワイヤー37を配して半導体チップ5及び回路基板3のパッド電極15,31を相互に電気接続する。
その後、図3に示すように、連結部29によって一体的に連結された複数の蓋体フレーム7を用意する(フレーム準備工程)。このフレーム準備工程では、耐熱性を有する熱硬化樹脂を用いてインジェクション成形法により相互に連結された複数の蓋体フレーム7を形成する。
次いで、各蓋体部17により各半導体チップ5を覆うように複数の蓋体フレーム7を回路基板3の表面3aに重ねて配する(フレーム配置工程)。ここで、各連結部29は、各蓋体フレーム7が各半導体チップ5を覆う所定位置に配されるように設定されているため、複数の半導体チップ5に対する各蓋体フレーム7の位置決めを容易に行うことができる。
次いで、各蓋体部17により各半導体チップ5を覆うように複数の蓋体フレーム7を回路基板3の表面3aに重ねて配する(フレーム配置工程)。ここで、各連結部29は、各蓋体フレーム7が各半導体チップ5を覆う所定位置に配されるように設定されているため、複数の半導体チップ5に対する各蓋体フレーム7の位置決めを容易に行うことができる。
そして、回路基板3の裏面3b側に平坦面E1を有する金型Eを配すると共に。回路基板3の表面3a側には、表面F1から窪んだ凹部F2を有する金型(一方の金型)Fを対向して配する。すなわち、これら一対の金型E,Fは、回路基板3をその厚さ方向から挟み込むように構成されている。また、金型Fの凹部F2の底面F3には、断面視略V字状の凸条部F4が突出して形成されており、各凸条部F4は相互に隣接する半導体チップ5及び蓋体フレーム7の中間地点と厚さ方向に重なるように配される。
また、これら一対の金型E,Fを配置すると同時に、回路基板3及び蓋体フレーム7と金型Fとの間には、樹脂モールド部を形成する樹脂と金型Fとの離型性を良好とする薄膜状のシートSを配しておく。このシートSは、例えばフッ素樹脂から形成されている。
また、これら一対の金型E,Fを配置すると同時に、回路基板3及び蓋体フレーム7と金型Fとの間には、樹脂モールド部を形成する樹脂と金型Fとの離型性を良好とする薄膜状のシートSを配しておく。このシートSは、例えばフッ素樹脂から形成されている。
その後、金型Fを金型Eに近づける方向に移動させ、図4に示すように、これら一対の金型E,Fの平坦面E1及び表面F1により回路基板3を挟み込むと共に、金型Fの凹部F2の底面F3により突起部19を回路基板3に向けて押圧する(押圧工程)。この押圧工程の際には、予めシートSを金型Fの底面F3に真空吸着(矢印a)させておく。
したがって、この押圧工程を行った状態においては、回路基板3の裏面3bが金型Eの平坦面E1に接触すると共に、回路基板3の表面3aがシートSを介して金型Fの表面F1に接触することになる。また、蓋体フレーム7の突起部19の先端部19bがシートSを介して金型Fの底面F3に当接することになる。さらに、突起部19は、蓋体部17から回路基板3に対してさらに離間する方向に延びているため、金型Fと蓋体部17との間には隙間が形成されることになる。
したがって、この押圧工程を行った状態においては、回路基板3の裏面3bが金型Eの平坦面E1に接触すると共に、回路基板3の表面3aがシートSを介して金型Fの表面F1に接触することになる。また、蓋体フレーム7の突起部19の先端部19bがシートSを介して金型Fの底面F3に当接することになる。さらに、突起部19は、蓋体部17から回路基板3に対してさらに離間する方向に延びているため、金型Fと蓋体部17との間には隙間が形成されることになる。
この押圧工程においては、突起部19を介して回路基板3に接する蓋体部17の先端部23aが回路基板3に押し付けられるため、蓋体部17の先端部23aと回路基板3との隙間を塞ぐことができる。すなわち、空洞部25が外方に対して密閉されることになる。
また、この押圧工程においては、一対の金型E,Fで蓋体フレーム7を回路基板3に押さえつけているため、蓋体フレーム7と回路基板3との相対的な位置が固定されることになる。
また、この押圧工程においては、一対の金型E,Fで蓋体フレーム7を回路基板3に押さえつけているため、蓋体フレーム7と回路基板3との相対的な位置が固定されることになる。
さらに、この押圧工程においては、突起部19が蓋体部17に対して弾性変形する。すなわち、金型Fにより蓋体部17を回路基板3に押さえつける力を突起部19の弾性変形によって吸収できる。このため、金型Fにより蓋体フレーム7を回路基板3に押さえつける力が、突起部19の弾性変形により蓋体部17に余剰に伝達されることを防いで蓋体部17が変形することを防止できる。
また、この突起部19の弾性力によって蓋体部17の先端部23aが回路基板3に適度な力で押さえつけられることになるため、蓋体部17の先端部23aと回路基板3との隙間を確実に塞ぐことができる。
また、この突起部19の弾性力によって蓋体部17の先端部23aが回路基板3に適度な力で押さえつけられることになるため、蓋体部17の先端部23aと回路基板3との隙間を確実に塞ぐことができる。
その後、金型Fの平坦面F1により突起部19を押圧した状態で、金型Fの凹部F2、回路基板3及び複数の蓋体部17により形成される1つの間隙に、エポキシ樹脂等の熱硬化樹脂を溶融した状態で注入し、回路基板3及び複数の蓋体フレーム7を一体的に固定する樹脂モールド部9を形成する(モールド工程)。なお、前述の間隙とは、樹脂モールド部9を形成するための樹脂形成空間を示している。また、この樹脂モールド部9は、1つの大きな樹脂形成空間の端部から順次溶融樹脂を注入するトランスファー成形法により形成される。
このモールド工程においては、蓋体部17の先端部23aと回路基板3との隙間が突起部19の押圧力により塞がれているため、樹脂形成空間に注入された溶融樹脂が空洞部25に流入することを防止できる。また、このモールド工程においては、蓋体フレーム7と回路基板3との相対的な位置が既に固定されているため、樹脂形成空間に注入される溶融樹脂によって蓋体フレーム7が回路基板3に対して動くことを防止できる。
なお、このモールド工程では、溶融樹脂を樹脂形成空間に充填した後に、樹脂を加熱して硬化させることで、図5に示すように、樹脂モールド部9が形成されることになる。この樹脂モールド部9の表面9aには、前述した金型Fの凸条部F4によってV字状の溝41が形成されている。
なお、このモールド工程では、溶融樹脂を樹脂形成空間に充填した後に、樹脂を加熱して硬化させることで、図5に示すように、樹脂モールド部9が形成されることになる。この樹脂モールド部9の表面9aには、前述した金型Fの凸条部F4によってV字状の溝41が形成されている。
このモールド工程の後には、回路基板3の裏面3bの全体にダイシングテープDを貼付し、この状態でブレードBによりV字状の溝41に沿って個々の半導体装置1に切り分けるダイシング工程を行う。この際、樹脂モールド部9、回路基板3及び連結部29は切断するが、ダイシングテープDは切断しない。
最後に、個々の半導体装置1をダイシングテープDから取り外し、図1に示すように、回路基板3の裏面3bに露出する配線部35に半田ボール33を取り付けることで、半導体装置1の製造が終了する。
最後に、個々の半導体装置1をダイシングテープDから取り外し、図1に示すように、回路基板3の裏面3bに露出する配線部35に半田ボール33を取り付けることで、半導体装置1の製造が終了する。
この半導体装置1を実装基板に搭載する場合には、図6に示すように、回路基板3の裏面3bを実装基板45の表面45aに対向させ、半田ボール33を実装基板45の表面45aに形成されたランド部47に配する。そして、半田ボール33を加熱しながら半導体装置1を実装基板45の表面45aに押しつけることにより、半田ボール33がランド部47に固定されると共に電気的に接続される。
この状態において、半導体装置1が加熱・冷却された場合には、空洞部25が膨張・収縮するため、回路基板3のうち、空洞部25と厚さ方向に重なる部分が撓むことになる。
ここで、半田ボール33は空洞部25と厚さ方向に重ならない位置に配されているため、この回路基板3の撓みに基づいて、実装基板45に対する半田ボール33の位置が変化することを抑制できる。また、半田ボール33は、回路基板3の裏面3bから突出して設けられているため、空洞部25が膨張しても回路基板3が実装基板45の表面45aに当接することも防止できる。したがって、半田ボール33が実装基板45のランド部47から剥離することを防止できる。
ここで、半田ボール33は空洞部25と厚さ方向に重ならない位置に配されているため、この回路基板3の撓みに基づいて、実装基板45に対する半田ボール33の位置が変化することを抑制できる。また、半田ボール33は、回路基板3の裏面3bから突出して設けられているため、空洞部25が膨張しても回路基板3が実装基板45の表面45aに当接することも防止できる。したがって、半田ボール33が実装基板45のランド部47から剥離することを防止できる。
上記の半導体装置1、半導体装置の製造方法及びこれに使用する蓋体フレーム7によれば、一対の金型E,Fにより回路基板3及び蓋体フレーム7を挟み込むだけで、樹脂モールド部9を形成する際に溶融樹脂が空洞部25に流入することを防止できると共に、蓋体フレーム7が回路基板3に対して動くことを防止できる。したがって、半導体チップ5を覆う蓋体部17を回路基板3に接着する工程や、回路基板3に蓋体部17の先端部23aを支持するための凹部や支持部を形成する工程が不要となり、半導体装置1の製造コスト削減、及び、製造効率の向上を図ることができる。
また、導電性を有する蓋体部17のシールド部27と回路基板3のシールド部材39が半導体チップ5を取り囲むため、半導体装置1の外方側において発生した電気的なノイズが、回路基板3及び樹脂モールド部9に侵入しても、蓋体部17及びシールド部材39においてノイズが空洞部25内に侵入すること防ぐ。したがって、このノイズが半導体チップ5に到達することを確実に防止して、ノイズに基づく半導体チップ5の誤作動を確実に防止することができる。
さらに、押圧工程において凹部F2を有する金型Fにより蓋体フレーム7を回路基板3に押さえつける力が、突起部19の弾性変形により蓋体部17に余剰に伝達されることを防いで蓋体部17が変形することを防止するため、蓋体部17の変形に基づく空洞部25のばらつきを抑えることができる。
また、この突起部19の弾性力によって蓋体部17の先端部23aが回路基板3に適度な力で押さえつけられるため、蓋体部17の先端部23aと回路基板3との隙間を確実に塞ぐことができる。
また、この突起部19の弾性力によって蓋体部17の先端部23aが回路基板3に適度な力で押さえつけられるため、蓋体部17の先端部23aと回路基板3との隙間を確実に塞ぐことができる。
さらに、半導体装置1は、実装基板45に対向する回路基板の裏面側のみに半田ボール33を配した所謂表面実装型の構成となっているため、実装基板45における半導体装置1の実装領域は回路基板3の裏面3bの面積のみとなる。したがって、実装基板45に対する半導体装置1の搭載領域を小さくすることができ、実装基板45の小型化を図ることができる。
また、空洞部25の膨張収縮による回路基板3の撓みに基づいて、実装基板45に対する電極部の位置変化を抑制できるため、半田ボール33が実装基板45から剥離することを防止して、半導体チップ5と実装基板45との電気的な接続を確保することができる。
また、空洞部25の膨張収縮による回路基板3の撓みに基づいて、実装基板45に対する電極部の位置変化を抑制できるため、半田ボール33が実装基板45から剥離することを防止して、半導体チップ5と実装基板45との電気的な接続を確保することができる。
さらに、複数の半導体装置1を製造する際には、複数の蓋体フレーム7を連結部29により連結しておくことにより、回路基板3に配された各半導体チップ5に対する各蓋体フレーム7の位置決めを容易に行うことができる。また、複数の半導体装置1を同時かつ容易に製造することができ、半導体装置1の製造効率の向上を図ることができる。
また、押圧工程において、蓋体フレーム7の突起部19は、シートSを介して金型Fの底面F3に当接するため、突起部19の当接によって金型Fに傷がつくことを防止できる。また、金型Fの底面F3にシートSを配した状態でモールド工程を行うため、溶融樹脂によって金型Fが汚れることも防止できる。
また、押圧工程において、蓋体フレーム7の突起部19は、シートSを介して金型Fの底面F3に当接するため、突起部19の当接によって金型Fに傷がつくことを防止できる。また、金型Fの底面F3にシートSを配した状態でモールド工程を行うため、溶融樹脂によって金型Fが汚れることも防止できる。
なお、上記の実施の形態において、シールド部材39は、回路基板3の表面3aに配されるとしたが、これに限ることはなく、少なくとも蓋体部17と共に半導体チップ5を含んで空洞部25を囲むように形成されていればよい。すなわち、シールド部材39は、その一部が回路基板3の内部に配されるとしても構わない。
次に、本発明による第2の実施形態について図7を参照して説明する。なお、ここでは、第1の実施形態との相違点のみについて説明し、半導体装置1の構成要素と同一の部分については同一符号を付し、その説明を省略する。
図7に示すように、この実施形態に係る半導体装置51を構成する回路基板4には、その表面4aから厚さ方向に窪んで形成された断面視略矩形状の凹部53が形成されており、この凹部53の底面53aに半導体チップ5が配されている。
また、蓋体フレーム7は、この凹部53を跨いで配されている、すなわち、蓋体部17の先端部23aが凹部53の周縁に位置する回路基板4の表面4aに配されている。この状態においては、回路基板4の凹部53と、蓋体フレーム7の上端壁部21及び側壁部23とにより中空の空洞部55が画定される。
図7に示すように、この実施形態に係る半導体装置51を構成する回路基板4には、その表面4aから厚さ方向に窪んで形成された断面視略矩形状の凹部53が形成されており、この凹部53の底面53aに半導体チップ5が配されている。
また、蓋体フレーム7は、この凹部53を跨いで配されている、すなわち、蓋体部17の先端部23aが凹部53の周縁に位置する回路基板4の表面4aに配されている。この状態においては、回路基板4の凹部53と、蓋体フレーム7の上端壁部21及び側壁部23とにより中空の空洞部55が画定される。
凹部53の底面53aには、半導体チップ5のパッド電極15とワイヤー37により電気的に接続する複数のパッド電極57が配されている。これらパッド電極57は、配線層35を介して回路基板4の裏面4bに配された複数の半田ボール33と、電気的に接続されている。なお、半田ボール33は、第1の実施形態と同様に、空洞部55とは厚さ方向に重ならない位置に配されている。
また、この回路基板4には、蓋体フレーム7のシールド部17と共に半導体チップ5を含んで空洞部55を囲むシールド部材59が設けられている。すなわち、シールド部材59は、凹部53の底面53aに配されると共に、この底面53aの周縁から回路基板4の内部を通って、凹部53の周縁に位置する回路基板4の表面4aまで延びて露出するように設けられている。したがって、蓋体フレーム7を回路基板4の表面4aに配した状態においては、シールド部材59が蓋体フレーム7のシールド部27に接触するようになっている。
なお、以上のことから半導体チップ5は、このシールド部材59を介して回路基板4の表面4aに固定され、また、蓋体フレーム7の側壁部23の先端部23aも、このシールド部材59を介して回路基板4の表面4aに配されることになる。また、このシールド部材59には、回路基板4のパッド電極57が空洞部55に露出するように、この各パッド電極57を避ける孔59aが形成されており、シールド部材59とパッド電極57とは電気的に絶縁されている。
この回路基板4の周縁には、その厚さ方向に貫通すると共に、その裏面4bから表面4aに向けて先細りに形成されたテーパ状の貫通孔61が複数形成されている。各貫通孔61の内部には、回路基板4の表面4a側に位置する貫通孔61の開口部61aを介して樹脂モールド部9と一体的に形成されたアンカー部63が設けられている。すなわち、アンカー部63は、樹脂モールド部9と同一の樹脂材料を貫通孔61に充填して形成されている。なお、アンカー部63は、回路基板4の裏面4bと同一平面を形成するようになっている。
以上のように構成された半導体装置51は、第1の実施形態と同様の一対の金型E,Fを利用して製造することができる。
なお、アンカー部63は、モールド工程において貫通孔61の開口部61aから樹脂モールド部9を形成するための溶融樹脂を流入させることで、形成することができる。また、モールド工程において、貫通孔61は平坦面E1を有する金型Eに向けて開口するため、回路基板4の裏面4bと金型Eとの間にも第1の実施形態と同様のシートSを配しておくことが好ましい。
なお、アンカー部63は、モールド工程において貫通孔61の開口部61aから樹脂モールド部9を形成するための溶融樹脂を流入させることで、形成することができる。また、モールド工程において、貫通孔61は平坦面E1を有する金型Eに向けて開口するため、回路基板4の裏面4bと金型Eとの間にも第1の実施形態と同様のシートSを配しておくことが好ましい。
この半導体装置51が、半田付け等による半導体装置51の実装基板45への実装時や、半導体チップ5の動作等によって加熱された際には空洞部55が膨張する。このため、樹脂モールド部9には、この膨張に基づいて回路基板4から離間する方向に力が作用する。ここで、アンカー部63を充填した貫通孔61はテーパ状に形成されているため、この力によって先細りとなる貫通孔61の開口部61aからアンカー部63が引き抜かれることはない。したがって、樹脂モールド部9が回路基板4から剥がれることを防止できる。
上記の半導体装置51によれば、第1の実施形態と同様の効果を奏する。
また、半導体チップ5と凹部53の底面53aに配されたパッド電極57とがワイヤー37により電気接続されるため、ワイヤー37が凹部53の外方に突出することを抑制できる。したがって、このワイヤー37を配した状態でフレーム配置工程や押圧工程を行う際に、ワイヤー37が蓋体フレーム7に触れることを防いでワイヤー37の変形を確実に防止することができる。したがって、半導体装置51を製造する際に、回路基板4と半導体チップ5との電気的な接続を容易に確保することができる。
さらに、テーパ状の貫通孔61を形成すると共に樹脂モールド部9を先細りとなる貫通孔61の開口部61aを介してアンカー部63と一体的に形成することにより、空洞部55の膨張に基づいて樹脂モールド部9が回路基板4の表面4aから剥がれることを防止できる。なお、貫通孔61及びアンカー部63は、第1の実施形態の半導体装置1の構成に含めたとしても、同様の効果を奏することができる。
また、半導体チップ5と凹部53の底面53aに配されたパッド電極57とがワイヤー37により電気接続されるため、ワイヤー37が凹部53の外方に突出することを抑制できる。したがって、このワイヤー37を配した状態でフレーム配置工程や押圧工程を行う際に、ワイヤー37が蓋体フレーム7に触れることを防いでワイヤー37の変形を確実に防止することができる。したがって、半導体装置51を製造する際に、回路基板4と半導体チップ5との電気的な接続を容易に確保することができる。
さらに、テーパ状の貫通孔61を形成すると共に樹脂モールド部9を先細りとなる貫通孔61の開口部61aを介してアンカー部63と一体的に形成することにより、空洞部55の膨張に基づいて樹脂モールド部9が回路基板4の表面4aから剥がれることを防止できる。なお、貫通孔61及びアンカー部63は、第1の実施形態の半導体装置1の構成に含めたとしても、同様の効果を奏することができる。
なお、上述した第1,第2の実施形態において、蓋体フレーム7の突起部19は、蓋体部17に対して揺動したり撓むことにより弾性変形するとしたが、これに限ることはなく、少なくとも蓋体部17に対して弾性変形可能となっていればよい。
また、突起部19は、蓋体部17に対して弾性変形可能に設けられるとしたが、これに限ることはなく、少なくとも上端壁部21の周縁から突出していればよい。
また、突起部19は、蓋体部17に対して弾性変形可能に設けられるとしたが、これに限ることはなく、少なくとも上端壁部21の周縁から突出していればよい。
さらに、突起部19は、上端壁部21の周縁から突出するとしたが、これに限ることはなく、少なくとも上端壁部21よりも回路基板3,4の表面3a,4aからさらに離間する方向に延びていればよい。すなわち、突起部19は、例えば、上端壁部21の中央部分から突出するとしてもよいし、側壁部23から突出するとしても構わない。この構成であっても、突起部19を金型Fで押圧することができるため、半導体装置1,51を製造する際に、溶融した樹脂が空洞部25,55に流入したり、蓋体フレーム7が回路基板3,4に対して動くことを防止できる。
また、蓋体フレーム7のシールド部27は、蓋体部17を構成する上端壁部21及び側壁部23の内面21a,23cに導電性ペーストを塗布して形成されるとしたが、これに限ることはなく、少なくとも蓋体部17を介して空洞部25,55内に電気的なノイズが侵入することを防止すればよい。すなわち、シールド部27は、例えば、上端壁部21及び側壁部23の外面に導電性ペーストを塗布して形成されるとしてもよいし、導電性ペーストに漬け込んで形成されるとしても構わない。
さらに、例えば、導電性を有する樹脂により蓋体フレーム7を形成し、空洞部25,55に面する蓋体部17の内面21a,23cに絶縁性の樹脂を塗布するとしても構わないし、また、同内面21a,23cに前述の絶縁性樹脂及びシールド部27を重ねて塗布するとしてもよい。
さらに、例えば、導電性を有する樹脂により蓋体フレーム7を形成し、空洞部25,55に面する蓋体部17の内面21a,23cに絶縁性の樹脂を塗布するとしても構わないし、また、同内面21a,23cに前述の絶縁性樹脂及びシールド部27を重ねて塗布するとしてもよい。
さらに、蓋体フレーム7は、耐熱性を有する熱硬化樹脂からなるとしたが、少なくとも樹脂材料から形成されていればよい。ただし、モールド工程や半導体装置1の実装基板への実装時において、蓋体フレーム7が加熱されても熱変形しない程度の耐熱性を有している樹脂材料であることが好ましい。具体的には、170〜180℃程度の熱に耐えられるエンジニアプラスチック等の樹脂材料から蓋体フレーム7を形成することが好ましい。
また、空洞部25,55内への電気的なノイズの侵入防止を考慮する場合には、蓋体フレーム7を金属等の導電性材料から形成するとしても構わない。この構成の場合には、モールド工程や半導体装置1の実装基板への実装時において、蓋体フレーム7はより高温に耐えることができる。また、導電性材料は樹脂材料と比較して剛性が高いため、モールド工程において蓋体フレーム7の上端壁部21や側壁部23が撓んで変形することを防止し、空洞部25,55の確保を容易に行うことができる。
さらに、上述した樹脂材料や導電性材料から蓋体フレーム7を形成することに限らず、例えば、半導体チップ5の帯電を特に防止する場合には、カーボンを練り込んだ樹脂材料から蓋体フレーム7を形成することが好ましい。
さらに、上述した樹脂材料や導電性材料から蓋体フレーム7を形成することに限らず、例えば、半導体チップ5の帯電を特に防止する場合には、カーボンを練り込んだ樹脂材料から蓋体フレーム7を形成することが好ましい。
また、半導体装置1,51を製造する際には、連結部29によって連結された複数の蓋体フレーム7を回路基板3,4の表面3a,4aに配するとしたが、連結部29を有さない個別の蓋体フレーム7を用いるとしても構わない。
さらに、樹脂モールド部9は、エポキシ樹脂等の熱硬化樹脂から形成されるとしたが、モールド工程においては、加熱等によって樹脂から発生するガスが空洞部25,55内に充満することがある。このガスが、臭素(Br)等の臭気系のガスである場合には、半導体チップ5に悪影響を及ぼすことがある。したがって、この種のガスを考慮する場合には、樹脂モールド部9を形成する樹脂として、ハロゲン化合物等の難燃性の化合物を含まないものを選定することが好ましく、特に、臭素等、半導体チップ5に悪影響を及ぼすガスを発生しないものを選択することが好ましい。
さらに、樹脂モールド部9は、エポキシ樹脂等の熱硬化樹脂から形成されるとしたが、モールド工程においては、加熱等によって樹脂から発生するガスが空洞部25,55内に充満することがある。このガスが、臭素(Br)等の臭気系のガスである場合には、半導体チップ5に悪影響を及ぼすことがある。したがって、この種のガスを考慮する場合には、樹脂モールド部9を形成する樹脂として、ハロゲン化合物等の難燃性の化合物を含まないものを選定することが好ましく、特に、臭素等、半導体チップ5に悪影響を及ぼすガスを発生しないものを選択することが好ましい。
また、回路基板3,4の裏面3b,4bには、配線部35と電気的に接続された半田ボール33が設けられるとしたが、これに限ることはなく、少なくとも回路基板3,4の裏面3b,4bに実装基板45と電気的に接続するための電極部が露出していればよい。すなわち、この電極部は、配線部35と一体的に形成されるとしても構わないし、配線部35が回路基板3,4の裏面3b,4bから突出するとしてもよい。
さらに、半導体チップ5と回路基板3,4とは、ワイヤー37により電気接続されるとしたが、これに限ることはなく、少なくとも半導体チップ5と回路基板3,4とが電気接続されていればよい。すなわち、例えば、半導体チップ5及び回路基板3,4のパッド電極15,31,57が相互に対向するように、半導体チップ5を回路基板3,4の表面3aや凹部53の底面53aに配するとしても構わない。
また、半導体チップ5として加速度センサチップを一例に挙げたが、これに限ることはなく、半導体チップ5は、加速度センサチップを構成する撓み部13のように、少なくとも動く部分を備えるものであればよい。
また、半導体チップ5として加速度センサチップを一例に挙げたが、これに限ることはなく、半導体チップ5は、加速度センサチップを構成する撓み部13のように、少なくとも動く部分を備えるものであればよい。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
1,51・・・半導体装置、3・・・回路基板、5・・・半導体チップ、7・・・蓋体フレーム、9・・・樹脂モールド部、17・・・蓋体部、19・・・突起部、19b・・・先端部、21・・・上端壁部(上端部)、25,55・・・空洞部、31,57・・・パッド電極、33・・・半田ボール(電極部)、35・・・配線部、39,59・・・シールド部材、53・・・凹部、53a・・・底面、61・・・貫通孔、61a・・・開口部、63・・・アンカー部、E・・・金型、F・・・金型(一方の金型)
Claims (4)
- 回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームであって、
前記半導体チップを覆うように前記回路基板の一端側に設けて前記空洞部を形成する蓋体部と、該蓋体部から前記空洞部の外方側に突出して形成される突起部とを備え、
前記突起部が、前記蓋体部の上端部からさらに前記厚さ方向に延びており、
前記空洞部に対向する前記蓋体部の内面に、導電性のシールド部が形成されていることを特徴とする蓋体フレーム。 - 熱硬化性樹脂によって形成され耐熱性を有することを特徴とする請求項1に記載の蓋体フレーム。
- 前記シールド部が、導電性材料からなることを特徴とする請求項1又は請求項2に記載の蓋体フレーム。
- 回路基板にその厚さ方向の一端側に重ねて固定されると共に電気的に接続された半導体チップを、中空の空洞部を介して樹脂により覆う構成の半導体装置に使用する蓋体フレームを製造する蓋体フレームの製造方法であって、
耐熱性を有する熱硬化性樹脂を用いてインジェクション成形法により、前記回路基板と共に前記空洞部を形成する蓋体部と、前記蓋体部の上端部からさらに前記厚さ方向に延びるように突出する突起部とを一体に形成し、
前記空洞部に対向する前記蓋体部の内面に、導電性を有する導電性材料を塗布若しくは吹付して、導電性のシールド部を形成することを特徴とする蓋体フレームの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007268030A JP2008028428A (ja) | 2007-10-15 | 2007-10-15 | 蓋体フレーム及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007268030A JP2008028428A (ja) | 2007-10-15 | 2007-10-15 | 蓋体フレーム及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005074901A Division JP4049160B2 (ja) | 2005-03-16 | 2005-03-16 | 蓋体フレーム、半導体装置、及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008028428A true JP2008028428A (ja) | 2008-02-07 |
Family
ID=39118678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007268030A Withdrawn JP2008028428A (ja) | 2007-10-15 | 2007-10-15 | 蓋体フレーム及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008028428A (ja) |
-
2007
- 2007-10-15 JP JP2007268030A patent/JP2008028428A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4049160B2 (ja) | 蓋体フレーム、半導体装置、及びその製造方法 | |
JP3793628B2 (ja) | 樹脂封止型半導体装置 | |
KR100374241B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4967701B2 (ja) | 電力半導体装置 | |
JPWO2020129195A1 (ja) | 半導体装置、及び、半導体装置の製造方法 | |
JP2015142018A (ja) | 電力用半導体装置 | |
JP5233853B2 (ja) | 半導体装置 | |
JP5452210B2 (ja) | 半導体装置及びその製造方法 | |
JP4049167B2 (ja) | 蓋体フレーム、半導体装置、及びその製造方法 | |
JP4742706B2 (ja) | 半導体装置及びその製造方法 | |
JP5898906B2 (ja) | 半導体素子の電気接続構造 | |
JP4334335B2 (ja) | 混成集積回路装置の製造方法 | |
JP2009164240A (ja) | 半導体装置 | |
JP5178648B2 (ja) | パッケージの製造方法、及び半導体装置 | |
JP2003133329A (ja) | 半導体装置 | |
JP2008028428A (ja) | 蓋体フレーム及びその製造方法 | |
JP4609478B2 (ja) | 蓋体フレーム及びその製造方法 | |
JP3734225B1 (ja) | 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置 | |
JP5972158B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009158769A (ja) | 半導体装置 | |
JP4293232B2 (ja) | 半導体装置の製造方法 | |
JP2006090704A (ja) | 温度センサ | |
JP3705235B2 (ja) | 半導体装置の製造方法 | |
JP5037398B2 (ja) | 半導体装置 | |
JP2011222616A (ja) | 磁性体基板、及び、電子回路モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090128 |