TWI707437B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI707437B
TWI707437B TW106100154A TW106100154A TWI707437B TW I707437 B TWI707437 B TW I707437B TW 106100154 A TW106100154 A TW 106100154A TW 106100154 A TW106100154 A TW 106100154A TW I707437 B TWI707437 B TW I707437B
Authority
TW
Taiwan
Prior art keywords
die
metal
aperture
semiconductor device
substrate
Prior art date
Application number
TW106100154A
Other languages
English (en)
Other versions
TW201822316A (zh
Inventor
韓意書
李泰勇
新及補
Original Assignee
美商艾馬克科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商艾馬克科技公司 filed Critical 美商艾馬克科技公司
Publication of TW201822316A publication Critical patent/TW201822316A/zh
Application granted granted Critical
Publication of TWI707437B publication Critical patent/TWI707437B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明提供一種半導體裝置及一種製造半導體裝置的方法。作為非限制性實例，本發明的各種態樣提供一種半導體裝置，其包括耦合到基板且由穿孔金屬平面環繞的半導體晶粒，及一種製造所述半導體裝置的方法。

Description

半導體裝置及其製造方法
本發明相關於半導體裝置及其製造方法。
目前半導體裝置及半導體裝置的製造方法是不適當的，例如導致過高的雜訊敏感性、缺乏適當支撐的半導體封裝、過多成本、降低的可靠性或過大的封裝大小。通過比較常規及傳統方法與如在本申請案的其餘部分中參考圖式闡述的本發明，所屬領域的技術人士將顯而易見此類方法的另外限制及缺點。
本發明的各種態樣提供一種半導體裝置及一種製造半導體裝置的方法。作為非限制性實例，本發明的各種態樣提供一種半導體裝置，其包括耦合到基板且由穿孔金屬平面環繞的半導體晶粒，及一種製造所述半導體裝置的方法。
10‧‧‧載體
11‧‧‧晶種層
12‧‧‧遮罩層
100‧‧‧實例方法
105‧‧‧方塊
110‧‧‧方塊/形成晶種層
120‧‧‧方塊/鍍覆
130‧‧‧方塊/蝕刻
140‧‧‧方塊/晶粒附接
150‧‧‧方塊/囊封
160‧‧‧方塊/載體移除
170‧‧‧方塊/基板形成
180‧‧‧方塊/導電球形成
195‧‧‧方塊
400‧‧‧半導體裝置
410‧‧‧最終基板
411‧‧‧第一電介質層/電介質層
412‧‧‧導電層
412a‧‧‧第一導電層部分
412b‧‧‧第二導電層部分/導電層部分
414‧‧‧第二電介質層
420‧‧‧金屬平面/金屬板/金屬層
420’‧‧‧金屬平面
420”‧‧‧金屬平面
420a’‧‧‧第一一個或多個孔徑/孔徑
420a”‧‧‧第一一個或多個孔徑/孔徑
420b’‧‧‧第二一個或多個孔徑/孔徑
420b”‧‧‧第二一個或多個孔徑/孔徑
420c”‧‧‧切口區
421‧‧‧晶種層
421’‧‧‧晶種層
421”‧‧‧晶種層
421a”‧‧‧第一晶種層區段
421b”‧‧‧第二晶種層區段
422‧‧‧金屬層/鍍覆金屬層
422’‧‧‧鍍覆金屬層
422”‧‧‧鍍覆金屬層
422a”‧‧‧第一鍍覆金屬層區段
422b”‧‧‧第二鍍覆金屬層區段
430‧‧‧半導體晶粒
440‧‧‧囊封材料
450‧‧‧互連結構/導電球
500‧‧‧半導體裝置
520‧‧‧導電柱/柱/第一導電柱/第二導電柱
600‧‧‧半導體裝置
620‧‧‧金屬平面
621‧‧‧晶種層
622‧‧‧鍍覆金屬層
700‧‧‧半導體裝置
720‧‧‧金屬平面
721‧‧‧晶種層
722‧‧‧鍍覆金屬層
740‧‧‧囊封材料
760‧‧‧金屬遮罩物/遮罩物
圖1示出根據本發明的各種態樣的製造半導體裝置的實例方法的流程圖。
圖2A到2H示出在根據圖1的實例方法製造期間的實例半 導體裝置的橫截面圖。
圖3A到3B示出根據本發明的各種態樣的實例金屬平面的平面圖。
圖4示出根據本發明的各種態樣的實例半導體裝置的橫截面圖。
圖5示出根據本發明的各種態樣的實例半導體裝置的橫截面圖。
圖6示出根據本發明的各種態樣的實例半導體裝置的橫截面圖。
圖7示出根據本發明的各種態樣的實例半導體裝置的橫截面圖。
以下論述通過提供本發明的實例來呈現本發明的各種態樣。此類實例是非限制性的，且因此本發明的各種態樣的範圍應不必受所提供實例的任何特定特性限制。在以下論述中，用語“舉例來說”、“例如”及“示範性”是非限制性的且通常與“借助於實例而非限制”、“例如而非限制”及其類似者同義。
如本文中所使用，“及/或”意指由“及/或”連結的列表中的項目中的任何一項或多項。作為實例，“x及/或y”意指三元素集合{(x),(y),(x,y)}中的任何元素。換句話說，“x及/或y”意指“x及y中的一個或兩個”。作為另一實例，“x、y及/或z”意指七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任何元素。換句話說，“x、y及/或z”意指“x、y 及z中的一個或多個”。
本文中所使用的用語僅出於描述特定實例的目的，且並不意圖限制本發明。如本文中所使用，除非上下文另外明確指示，否則單數形式也意圖包含複數形式。將進一步理解，用語“包括”、“包含”、“具有”及其類似者當在本說明書中使用時，表示所陳述特徵、整體、步驟、操作、元件及/或構件的存在，但不排除一個或多個其它特徵、整體、步驟、操作、元件、構件及/或其群組的存在或添加。
將理解，儘管用語第一、第二等可在本文中用以描述各種元件，但這些元件不應受這些用語限制。這些用語僅用以將一個元件與另一元件區分開。因此，例如，在不脫離本發明的教示的情況下，下文論述的第一元件、第一元件或第一區段可被稱為第二元件、第二元件或第二區段。類似地，例如“上部”、“上方”、“下部”、“下方”、“側”、“側向”、“水平”、“垂直”及其類似者的各種空間用語可用於以相對方式將一個元件與另一元件區分開。然而，應理解，元件可以不同方式定向，例如在不脫離本發明的教示的情況下，半導體裝置可側向轉動使得其“頂部”表面為水平地面向且其“側”表面為垂直地面向。
還將理解，除非另外明確指示，否則用語耦合、連接、附接及其類似者包含直接及間接(例如，具有插入元件)耦合、連接、附接等。舉例來說，如果元件A耦合到元件B，則元件A可通過中間信號分佈結構間接耦合到元件B，元件A可直接耦合到元件B(例如，直接黏附到、直接焊接到、通過直接金屬到金屬結合而附接等)等。
在圖式中，為了清晰起見，可放大結構、層、區等的尺寸(例 如，絕對及/或相對尺寸)。雖然此類尺寸大體指示實例實施方案，但其不受限制。舉例來說，如果將結構A圖示為大於區B，則此大體指示實例實施方案，但通常不需要結構A大於結構B，除非另外指示。另外，在圖式中，類似參考標號可在整個論述中指代類似元件。
本發明的各種態樣提供一種製造半導體裝置的方法及一種藉此製造的半導體裝置。
舉例來說，本發明的各種態樣提供一種製造半導體裝置的方法及一種藉此製造的半導體裝置，其中所述半導體裝置包括：基板，其具有頂部基板表面、底部基板表面及在所述頂部基板表面與所述底部基板表面之間延伸的側向基板表面；金屬平面，其在所述頂部基板表面上，所述金屬平面包括完全延伸通過所述金屬平面的第一孔徑及第二孔徑；半導體晶粒，其在所述頂部基板表面上且定位在所述金屬平面的所述第一孔徑內，所述半導體晶粒具有頂部晶粒表面、底部晶粒表面及在所述頂部晶粒表面與所述底部晶粒表面之間延伸的側向晶粒側表面，其中所述底部晶粒表面耦合到所述頂部基板表面；及囊封材料，其囊封所述側向晶粒側表面的至少一部分及所述頂部基板表面的至少一部分，其中所述囊封材料延伸通過所述金屬平面的所述第二孔徑。
並且舉例來說，本發明的各種態樣提供一種製造半導體裝置的方法及一種藉此製造的半導體裝置，其中所述半導體裝置包括：基板，其具有頂部基板表面、底部基板表面及在所述頂部基板表面與所述底部基板表面之間延伸的側向基板表面；金屬層，其在所述頂部基板表面上，所述金屬層包括第一區段，其包括完全延伸通過所述第一區段的第一孔徑及 第二孔徑；及第二區段，其與所述第一區段電隔離且包括完全延伸通過所述第二區段的第三孔徑；半導體晶粒，其在所述頂部基板表面上且定位在所述第一區段的所述第一孔徑內，所述半導體晶粒具有頂部晶粒表面、底部晶粒表面及在所述頂部晶粒表面與所述底部晶粒表面之間延伸的側向晶粒側表面，其中所述底部晶粒表面耦合到所述頂部基板表面；及囊封材料，其囊封所述側向晶粒側表面的至少一部分及所述頂部基板表面的至少一部分，其中所述囊封材料填充所述第一區段的所述第二孔徑及所述第二區段的所述第二孔徑。
另外舉例來說，本發明的各種態樣提供一種製造半導體裝置的方法及一種藉此製造的半導體裝置，其中所述半導體裝置包括：基板，其具有頂部基板表面、底部基板表面及在所述頂部基板表面與所述底部基板表面之間延伸的側向基板表面；金屬層，其在所述頂部基板表面上，所述金屬層包括完全延伸通過所述金屬層的第一孔徑及第二孔徑；半導體晶粒，其在所述頂部基板表面上且定位在所述金屬層的所述第一孔徑內，所述半導體晶粒具有頂部晶粒表面、底部晶粒表面及在所述頂部晶粒表面與所述底部晶粒表面之間延伸的側向晶粒側表面，其中所述底部晶粒表面耦合到所述頂部基板表面；及囊封材料，其囊封所述側向晶粒側表面的至少一部分及所述頂部基板表面的至少一部分，其中所述囊封材料延伸到所述金屬層的所述第二孔徑中，其中暴露於所述囊封材料的頂部表面處的金屬表面電連接到所述金屬層。
現將參考附圖詳細地描述本發明的各種態樣，使得其可易於由所屬領域的技術人士實踐。
圖1示出根據本發明的各種態樣的製造半導體裝置的實例方法100的流程圖。實例方法100可(例如)包括形成晶種層(110)、鍍覆(120)、蝕刻(130)、晶粒附接(140)、囊封(150)、載體移除(160)、基板形成(170)、導電球形成(180)等。
圖2A到2H示出在根據圖1的實例方法100製造期間的實例半導體裝置的橫截面圖。以下論述將大體上一起參考圖1及圖2A到2H。
實例方法100可在方塊105處開始執行。實例方法100可回應於多種條件中的任一者開始執行，本文中提供所述條件的非限制性實例。舉例來說，可通過從實例方法100的方塊110到195中的任一者或此類方塊110到195的任何部分接收執行流程開始執行實例方法100。
實例方法100可在方塊110處包括在載體上形成晶種層。圖2A處呈現此形成的非限制性實例。載體10可包括多種特性中的任一者。舉例來說，載體10可包括多種載體材料中的任一者(例如，玻璃、金屬、矽及/或其它半導體材料、塑膠、聚合物等)。載體10可包括多種形狀或外觀尺寸中的任一者(例如，正方形或矩形面板形狀、晶片形狀及/或大小，經塑形及/或大小設定以匹配或攜載製程中的單一半導體裝置等)。
方塊110可(例如)包括在載體10的頂部表面(或側)上形成晶種層11。晶種層11可包括多種材料中的任一者。舉例來說，晶種層11可包括銅。並且舉例來說，晶種層11可包括一層或多層多種金屬中的任一者(例如，銅、銀、金、鋁、鎢、鈦、鎳、鉬等)。
方塊110可包括以多種方式中的任一者形成晶種層11。舉例來說，方塊110可包括利用濺鍍或其它物理氣相沉積(PVD)技術、化學 氣相沉積(CVD)、無電電鍍、電解電鍍等形成晶種層11。晶種層11可(例如)在後續電鍍製程(例如，鍍覆相同或不同於晶種層11的金屬)期間利用。
大體來說，方塊110可包括形成晶種層。因此，本發明的範圍不應受限於晶種層的任何特定類型的特性及/或形成晶種層的任何特定方式。
實例方法100可在方塊120處包括在晶種層上形成鍍覆金屬層。圖2B處示出此形成的非限制性實例。
方塊120可包括以多種方式中的任一者形成鍍覆金屬層。舉例來說，方塊120可包括在晶種層11上方形成遮罩層12(或模板)以界定其中待形成鍍覆金屬層的區(或體積)。舉例來說，遮罩層12可包括光阻(PR)材料或其它材料(例如，任何電介質材料等)，所述材料可經圖案化以覆蓋除了上面待形成鍍覆金屬層的區的晶種層11的區。方塊120可包括以多種方式中的任一者形成遮罩層12(例如，印刷圖案化層、形成均勻層繼而硬化第一部分並移除第二部分等)。
方塊120接著可(例如)包括在通過遮罩層12暴露的晶種層11的部分上形成(例如，電鍍)鍍覆金屬層422。如本文所論述，鍍覆金屬層422可包括多種材料中的任一者(例如，銅、鈦、鉻、鋁、金、銀、鈦/鎢、鈦/鎳、其合金等)。方塊120可包括透過在通過遮罩層12中的開口暴露的晶種層11的部分上電鍍金屬層422而在晶種層11上形成鍍覆金屬層422。
在形成鍍覆金屬層422之後，方塊120可包括移除遮罩層 12(例如，通過灰化、化學剝除、機械移除等)。遮罩層12的此移除可(例如)暴露晶種層11的先前覆蓋部分以用於進一步處理(例如，如在方塊130處執行)。
大體來說，方塊120可包括形成(或鍍覆)鍍覆金屬層。因此，本發明的範圍不應受限於形成(或鍍覆)金屬層的任何特定方式的特性。
實例方法100可在方塊130處包括蝕刻晶種層。圖2C處示出此蝕刻的非限制性實例。
方塊130可包括以多種方式中的任一者執行此蝕刻。舉例來說，方塊130可包括移除並未由鍍覆金屬層422覆蓋的晶種層11的部分(例如，通過化學蝕刻等)。應注意，在蝕刻晶種層11期間，可蝕刻鍍覆金屬層422的頂部表面部分及/或側向邊緣部分及在鍍覆金屬層422下面的晶種層11的側向邊緣部分。
晶種層11在蝕刻之後的剩餘部分在本文中將被稱作晶種層421。晶種層421及鍍覆金屬層422的組合在本文中將被稱作金屬平面420(或金屬板420或金屬層420)。金屬平面420可(例如)大體上為平坦形狀，但本發明的範圍不限於此。在實例實施方案中，金屬平面420覆蓋載體10(及最終基板410)的至少一半。在另一實例實施方案中，金屬平面420覆蓋載體10(及最終基板410)的至少四分之一。
圖3A及3B處示出所形成金屬平面420的實例及其特徵。特定來說，圖3A及3B示出根據本發明的各種態樣的實例金屬平面(亦即420'及420")的平面圖。
參考圖3A，實例金屬平面420'示出在金屬平面420'的頂側處的鍍覆金屬層422'。應注意，在圖3A的平面圖中，鍍覆金屬層422'覆蓋未示出的晶種層421'。實例金屬平面420'可(例如)大體上平坦，其中具有穿過所述平面延伸的開口。實例金屬平面420'可(例如)與圖3B的實例金屬平面420"、圖2C到2H及4到7的實例金屬平面420等共用任何或全部特性。
實例金屬平面420'(例如，鍍覆金屬層422'、晶種層421'(未示出)等)包括延伸穿過金屬平面420'的第一一個或多個孔徑420a'(或開口或通孔)。第一一個或多個孔徑420a'可(例如)在金屬平面420'中提供其中可定位一個或多個電子元件(例如，半導體晶粒、被動元件等)(例如，在方塊140處)的開口。雖然圖3A中示出第一一個或多個孔徑420a'中的僅一者，但可呈現任何數目個此類孔徑。在實例實施方案中，可呈現多個此類孔徑420a'，且一個或多個個別電子元件(例如，半導體晶粒、被動元件等)可定位於此類孔徑420a'中的每一者中。
實例金屬平面420'(例如，鍍覆金屬層422'、晶種層421'(未示出)等)還包括延伸穿過金屬平面420'的第二一個或多個孔徑420b'(或開口或通孔)。第二一個或多個孔徑420b'可(例如)在金屬平面420'中提供其中可定位囊封材料(例如，在方塊150處)的開口。
如由圖3A中的實例示出，第一一個或多個孔徑420a'可定位於金屬平面420'的中心部分中且可由第二一個或多個孔徑420b'側向地環繞。然而，應注意，此類孔徑的位置不限於此。舉例來說，第一一個或多個孔徑420a'可以朝向金屬平面420a'的第一側面偏斜的方式定位。
並且應注意，雖然實例第一一個或多個孔徑420a'及實例第二一個或多個孔徑420b'的形狀大體上示出為正方形，但可利用多種形狀中的任一者。舉例來說，此類孔徑420a'及420b'可為矩形、菱形形狀、圓形、三角形、十字形狀、X形形狀、橢圓形形狀、多邊形等。並且舉例來說，第一一個或多個孔徑420a'(或其一部分)可塑形為不同於第二一個或多個孔徑420b'(或其一部分)。並且舉例來說，此類孔徑420a'及/或420b'可在不同方向上定向(例如，交替、徑向等)。舉例來說，第一一個或多個孔徑420a'中的一些可不同於第一一個或多個孔徑420a'中的其它者定向，第二一個或多個孔徑420b'中的一些可不同於第二一個或多個孔徑420b'中的其它者定向，及/或第一一個或多個孔徑420a'中的一些可不同於第二一個或多個孔徑420b'中的一些定向。
參考圖3B，實例金屬平面420"示出在金屬平面420"的頂側處的鍍覆金屬層422"。應注意，在圖3B的平面圖中，鍍覆金屬層422"覆蓋未示出的晶種層421"。實例金屬平面420"可(例如)大體上平坦，其中具有穿過所述平面延伸的開口。實例金屬平面420"可(例如)與圖3A的實例金屬平面420'、圖2C到2H及4到7的實例金屬平面420等共用任何或全部特性。
實例金屬平面420"(例如，鍍覆金屬層422"、晶種層421"(未示出)等)包括延伸穿過金屬平面420"的第一一個或多個孔徑420a"(或開口或通孔)。第一一個或多個孔徑420a"可(例如)在金屬平面420"中提供其中可定位一個或多個電子元件(例如，半導體晶粒、被動元件等)(例如，在方塊140處)的開口。雖然圖3B中示出第一一個或多個孔徑420a" 中的僅一者，但可呈現任何數目個此類孔徑。在實例實施方案中，可呈現多個此類孔徑420a"，且一個或多個個別電子元件(例如，半導體晶粒、被動元件等)可定位於此類孔徑420a"中的每一者中。
實例金屬平面420"(例如，鍍覆金屬層422"、晶種層421"(未示出)等)還包括延伸穿過金屬平面420"的第二一個或多個孔徑420b"(或開口或通孔)。第二一個或多個孔徑420b"可(例如)在金屬平面420"中提供其中可定位囊封材料(例如，在方塊150處)的開口。
如由圖3B中的實例示出，第一一個或多個孔徑420a"可定位於金屬平面420"的中心部分中且可由第二一個或多個孔徑420b"側向地環繞。然而，應注意，此類孔徑的位置不限於此。舉例來說，第一一個或多個孔徑420a"可以朝向金屬平面420a"的第一側面偏斜的方式定位。
並且應注意，雖然實例第一一個或多個孔徑420a"及實例第二一個或多個孔徑420b"的形狀大體上示出為正方形，但可利用多種形狀中的任一者。舉例來說，此類孔徑420a"及420b"可為矩形、菱形形狀、圓形、三角形、十字形狀、X形形狀、橢圓形形狀、多邊形等。並且舉例來說，第一一個或多個孔徑420a"(或其一部分)可塑形為不同於第二一個或多個孔徑420b"(或其一部分)。並且舉例來說，此類孔徑420a"及/或420b"可在不同方向上定向(例如，交替、徑向等)。舉例來說，第一一個或多個孔徑420a"中的一些可不同於第一一個或多個孔徑420a"中的其它者定向，第二一個或多個孔徑420b"中的一些可不同於第二一個或多個孔徑420b"中的其它者定向，及/或第一一個或多個孔徑420a"中的一些可不同於第二一個或多個孔徑420b"中的一些定向。
實例金屬平面420"分離(或劃分)成多個(例如，兩個、三個等)電隔離區段。實例金屬平面420"(且因此實例鍍覆金屬層422"及晶種層421"(未示出))分離成第一金屬層區段，其包含第一鍍覆金屬層區段422a"(及其下的第一晶種層區段421a"(未示出))；及第二金屬層區段，其包含第二鍍覆金屬層區段422b"(及其下的第二晶種層區段421b"(未示出))。第一金屬層區段(包含其第一鍍覆金屬層區段422a"及第一晶種層區段421a")及第二金屬層區段(包含其第二鍍覆金屬層區段422b"及第二晶種層區段421b")可(例如)由切口區420c"分離，所述切口區實現所述區段之間的電隔離。應注意，儘管圖3B的第一一個或多個孔徑420a"示出於第一鍍覆金屬層區段422a"中，但第一一個或多個孔徑420a"可形成於鍍覆金屬層區段中的任一者或全部中。
金屬平面420"的不同區段可(例如)實現將不同個別電信號應用於每一金屬層區段。舉例來說，非接地電力信號可應用於金屬層區段中的第一者，且接地信號可應用於金屬層區段中的第二者。在另一實例實施方案中，第一電力信號可應用於金屬層區段中的第一者，第二電力信號可應用於金屬層區段中的第二者，第三電力信號可應用於金屬層區段中的第三者等。
雖然實例金屬平面420(包含例如金屬平面420'及/或金屬平面420")是利用電鍍製程在方塊110到130處形成，但可利用多種製程中的任一者。舉例來說，可利用電鍍、無電電鍍、濺鍍、CVD、PVD、ALD等形成實例金屬平面420。因此，在各種實例實施方案中，金屬平面420可包括僅一個金屬層、兩個金屬層、三個金屬或N個金屬層(N為整數)。舉例 來說，可呈現或可不呈現晶種層421。
大體來說，方塊130可包括蝕刻晶種層。因此，本發明的範圍不應受限於晶種層蝕刻(或移除)的任何特定方式的特性。
實例方法100可在方塊140處包括將半導體晶粒附接到載體。圖2D處示出此附接的非限制性實例。
方塊140可包括以多種方式中的任一者將半導體晶粒430附接(或安裝或耦合)到載體10，本文中提供所述方式的非限制性實例。方塊140可(例如)包括使用晶粒附接黏著劑或其它黏著劑、真空力等將半導體晶粒430(或任何一個或多個電子元件、主動元件、被動元件等)黏附到載體10。
半導體晶粒430的主動表面(或側)可(例如)附接到載體10的頂部表面(或側)(例如，附接到載體10上在方塊110到130處形成金屬平面420的相同側)。舉例來說，半導體晶粒430的主動側上的一個或多個結合墊(或接觸件或互連結構，例如導電柱、導電凸方塊等)及/或主動側鈍化層可黏附到載體10。應注意，此主動側定向並不要求於全部實施方案。並且舉例來說，一個或多個被動電子元件的一個或多個結合墊(或接觸件或互連結構)可黏附到載體10。
如本文所論述，半導體晶粒430及/或其它電子元件可定位於金屬平面420(例如，420'、420"等)中的第一一個或多個個別孔徑420a(例如，420a'、420a"等)中。如圖2D中所示出，半導體晶粒430(例如，其下部部分、其整體等)可由金屬平面420側向地環繞。
如本文所論述，多個電子元件可定位於金屬平面420的相同 孔徑中，及/或多個電子元件可定位於金屬平面420的不同個別孔徑中。
雖然本文中呈現的實例大體上關注附接一個或多個半導體晶粒，但可(例如，替代或補充半導體晶粒)附接多種電子元件中的任何一種或多種。一個或多個電子元件可(例如)包括半導體晶粒。此半導體晶粒可(例如)包括處理器晶粒、微處理器、微控制器、共處理器(co-processor)、通用處理器、特定功能積體電路、可程式化及/或離散邏輯裝置、記憶體裝置、其組合、其等效物等。一個或多個電子元件還可(例如)包括一個或多個被動電子裝置(例如，電阻器、電容器、電感器等)。
大體來說，方塊140可包括將半導體晶粒(及/或其它電子元件)附接到載體。因此，本發明的各種態樣的範圍不應受限於電子元件的任何特定類型、附接(或定位或安裝或耦合)電子元件的任何特定方式、電子元件的任何特定定位等的特性。
實例方法100可在方塊150處包括執行囊封。圖2E處示出此囊封的實例。
方塊150可(例如)包括用囊封材料440覆蓋半導體晶粒430(及/或其它電子元件)的頂部及/或側面、覆蓋金屬平面420的頂部及/或側面、覆蓋載體10的頂側等。
應注意，可從囊封材料440暴露此類元件中的任一者或全部(例如，其頂側、其上部側面等)。此暴露可(例如)在初始囊封處執行(例如，通過在囊封材料440的初始形成期間使此類表面未被囊封材料440覆蓋)。並且舉例來說，可通過薄化(例如，研磨、蝕刻、平坦化等)最初形成以覆蓋表面的囊封材料440來執行此暴露，所述表面接著在薄化之後被 暴露。應注意，此薄化還可包括薄化電子元件中的一個或多個。另外，舉例來說，方塊150可包括薄化囊封材料440但不足以暴露電子元件中的一個或多個或全部。
方塊150可(例如)包括用囊封材料440填充未填充有電子元件(例如，半導體晶粒等)的金屬平面420的孔徑。舉例來說，如本文所論述，金屬平面420可包括其中定位電子元件(例如，在方塊140處等)的第一一個或多個孔徑420a。方塊150可包括用囊封材料440填充未填充有電子元件的此孔徑的部分。並且舉例來說，如本文所論述，金屬平面420可包括第二一個或多個孔徑420b(例如，其中並未定位有電子元件)。方塊150可包括用囊封材料440填充此類孔徑中的任一者或全部。此填充可(例如)增強囊封材料440與基板之間的耦合且還可減少半導體裝置中的翹曲。
囊封材料440可包括多種囊封或模塑材料中的任一者(例如，樹脂、聚合物、聚合物複合材料、具有填料的聚合物、環氧樹脂、具有填料的環氧樹脂、具有填料的環氧丙烯酸酯、矽酮樹脂、其組合、其等效物等)。方塊150可包括以多種方式中的任一者形成囊封材料440(例如，壓縮模塑、傳遞模塑、液體囊封劑模塑、真空層壓、膏狀物印刷、薄膜輔助模塑等)。
大體來說，方塊150可包括執行囊封。因此，本發明的範圍不應受限於囊封的任何特定方式的特性、囊封材料的任何特定類型的特性等。
實例方法100可在方塊160處包括移除載體。圖2F處示出此載體移除的實例(例如，相對於其中示出載體10的圖2E)。
方塊160可(例如)包括通過執行機械研磨、化學蝕刻、化學機械平坦化(CMP)等中的一者或多者來移除載體10。並且舉例來說，方塊160可包括滑動、剪切及/或剝落載體10。在載體10利用黏著劑(例如，熱脫離黏著劑、UV脫離黏著劑等)耦合到金屬平面420的實例實施方案中，方塊160可包括在移除載體10之前斷裂(或弱化)此黏著劑的黏結(例如，通過施加熱量、光、化學材料等)。
在各種實施方案中，方塊160可(例如)包括製備載體10以用於未來再使用。舉例來說，方塊160可包括從載體清洗或剝除黏著劑殘餘、將黏著劑施加到載體10以用於下一使用等。
如圖2F中所示出，組合件可在此處理時刻處重定向於先前在圖2E中示出為朝向底部面向(例如，朝向載體10面向)的組合件的側上。如圖2F中在組合件的頂側處所示出，金屬層440(例如，晶種層421(如果存在)、鍍覆層422等)的表面、半導體晶粒430的表面(例如，半導體晶粒430的活性側、半導體晶粒430的鈍化層，及/或通過此鈍化層中的個別孔徑暴露的結合墊等)及囊封材料440的表面可共面。應注意，儘管圖2F中未示出，但組合件的底側可耦合到另一載體或固持器(例如，在移除載體10之前或之後)。
大體來說，方塊160可包括移除載體。因此，本發明的範圍不應受限於移除載體的任何特定方式的特性、載體的任何特定類型的特性等。
實例方法100可在方塊170處包括形成基板。圖2G處示出此基板形成的實例。
方塊170可(例如)包括附接預先成形的基板(或基板的預先成形部分)。舉例來說，在此附接之前，可已利用多種技術中的任一者形成基板(或其一部分)。另外，方塊170可包括代替在方塊160處移除的載體形成(或建造)基板。基板形成及/或附接的非限制性實例提供於2015年8月11日申請的標題為“半導體封裝及其製造方法(Semiconductor Package and Fabricating Method Thereof)”的美國專利申請案第14/823,689號中，所述申請案出於全部目的據此以全文引用的方式併入本文中。
在實例實施方案中，方塊170可包括在於方塊160處移除載體10之前由載體10覆蓋的組合件的側上形成基板。方塊170可包括以多種方式中的任一者形成基板，本文中提供所述方式的非限制性實例。應注意，基板還可被稱作插入件、信號分佈結構、信號再分佈結構等。
方塊170可(例如)包括形成第一電介質層411。電介質層411可包括一層或多層多種電介質材料中的任一者，例如無機電介質材料(例如，Si3N4、SiO2、SiON、SiN、氧化物、氮化物、其組合、其等效物等)，及/或有機電介質材料(例如，聚合物、聚醯亞胺(PI)、苯環丁烯(BCB)、聚苯噁唑(PBO)、雙馬來醯亞胺三嗪(BT)、模塑材料、酚系樹脂、環氧樹脂、矽酮、丙烯酸酯聚合物、其組合、其等效物等)，但本發明的範圍不限於此。
方塊170可包括使用多種製程中的任何一種或多種形成第一電介質層411(例如，旋塗、噴塗、印刷、燒結、熱氧化、物理氣相沉積(PVD)、化學氣相沉積(CVD)、金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)、等離子增強式化學氣相沉 積(PECVD)、等離子氣相沉積、薄片層壓、蒸發等)，但本發明的範圍不限於此。
方塊170可(例如)包括形成通過第一電介質層411的孔徑(或開口或孔)。此類孔徑可(例如)在第一電介質層411中提供其中可形成導電材料的開口。舉例來說，此類孔徑可通過第一電介質層411暴露半導體晶粒430(及/或其它元件)的結合墊(或大體上互連結構，例如導電柱、導電凸方塊等)。舉例來說，此類孔徑可暴露此類結合墊或一般互連結構的端面、從半導體晶粒430延伸的此類結合墊或一般互連結構的整體或其任何部分。並且舉例來說，此類孔徑可通過第一電介質層411暴露金屬平面420。此孔徑形成可(例如)在最初形成第一電介質層411之後執行(例如，通過雷射切除、機械切除、化學蝕刻等)。並且舉例來說，此類孔徑可在第一電介質層411的原始沉積期間形成(例如，通過選擇性印刷、遮蔽及沉積等)。應注意，孔徑可(例如)大體上為圓柱形、可具有第一端開口大於第二端開口的傾斜側壁(例如，塑形為類似截錐形)、可具有矩形箱體形狀、可具有類似截角錐形形狀等。
方塊170還可(例如)包括在第一電介質層411上及/或通過所述第一電介質層形成一個或多個導電層412。舉例來說，方塊170可包括在第一電介質層411中的孔徑中形成第一導電層部分412a(或層)，及在第一電介質層411上形成第二導電層部分412b(或層)(例如，大體上平行於上面形成導電層部分412b的電介質層411的表面延行)。舉例來說，在實例實施方案中，一個或多個導電層412可電連接半導體晶粒430的一個或多個結合墊(或一般互連結構，例如導電柱、導電墊等)與金屬平面420(或 其區段)。
在金屬平面420包括多個電隔離區段(圖3B處提供且本文中論述其實例420")的實例實施方案中，導電層412的第一部分可將半導體晶粒430的第一結合墊或一般互連結構電連接到第一金屬層區段，且導電層412的第二部分可將半導體晶粒430的第二結合墊或一般互連結構電連接到第二金屬層區段。
導電層412可包括多種材料中的任一者(例如，銅、鋁、鎳、鐵、銀、金、鈦、鉻、鎢、鈀、其組合、其合金、其等效物等)，但本發明的範圍不限於此。
方塊170可包括利用多種製程中的任何一種或多種形成導電層(例如，電解電鍍、無電電鍍、化學氣相沉積(CVD)、濺鍍或物理氣相沉積(PVD)、原子層沉積(ALD)、等離子氣相沉積、印刷、網板印刷、微影、焊接安裝或沉積、金屬成塊等)，但本發明的範圍不限於此。
方塊170可(例如)包括在第一電介質層411上及/或一個或多個導電層412上形成第二電介質層414。方塊170可(例如)包括以相同於第一電介質層411的方式或以不同方式形成第二電介質層414。
第二電介質層414可包括一層或多層多種電介質材料中的任一者，例如無機電介質材料(例如，Si3N4、SiO2、SiON、SiN、氧化物、氮化物、其組合、其等效物等)，及/或有機電介質材料(例如，聚合物、聚醯亞胺(PI)、苯環丁烯(BCB)、聚苯噁唑(PBO)、雙馬來醯亞胺三嗪(BT)、模塑材料、酚系樹脂、環氧樹脂、矽酮、丙烯酸酯聚合物、其組合、其等效物等)，但本發明的範圍不限於此。舉例來說，第二電介質層414可由相 同於第一電介質層411的材料形成或可由不同材料形成。在實例情境中，第一電介質層411可由無機電介質材料形成，且第二電介質層414可由有機電介質材料形成。
方塊170可包括使用多種製程中的任何一種或多種形成第二電介質層414(例如，旋塗、噴塗、印刷、燒結、熱氧化、物理氣相沉積(PVD)、化學氣相沉積(CVD)、金屬有機化學氣相沉積(MOCVD)、原子層沉積(ALD)、低壓化學氣相沉積(LPCVD)、等離子增強式化學氣相沉積(PECVD)、等離子氣相沉積(PVD)、薄片層壓、蒸發等)，但本發明的範圍不限於此。第二電介質層414可利用相同於第一電介質層411的製程形成，但也可利用不同製程形成(例如，當利用不同個別電介質材料時，當形成具有不同個別間距的孔徑或導體時等)。
方塊170可(例如)包括形成通過第二電介質層414的孔徑(或開口或孔)。此類孔徑可(例如)在第二電介質層414中提供其中可形成導電材料、其中可形成凸方塊下金屬等的開口。舉例來說，此類孔徑可通過第二電介質層414暴露導電層(或其凸台)。
此孔徑形成可(例如)在最初形成第二電介質層414之後執行(例如，通過雷射切除、機械切除、化學蝕刻等)。並且舉例來說，此類孔徑可在第二電介質層414的原始沉積期間形成(例如，通過選擇性印刷、遮蔽及沉積等)。應注意，孔徑可(例如)大體上為圓柱形、可具有第一端開口大於第二端開口的傾斜側壁(例如，塑形為類似截錐形)、可具有矩形箱體形狀、可具有類似截角錐形形狀等。
如本文中所提到，在實例實施方案中，方塊170可包括在第 二電介質層414中的孔徑中及/或在環繞此類孔徑的第二電介質層414的周界區上形成凸方塊下金屬(一個或多個金屬層)。此凸方塊下金屬(“UBM”)或UBM結構可(例如)包括可被稱為層或晶種層的鈦鎢(TiW)層。此層可(例如)通過濺鍍形成。並且舉例來說，UBM結構可包括在TiW層上的銅(Cu)層。此層也可(例如)通過濺鍍形成。在另一實例實施方案中，形成UBM結構可包括通過濺鍍形成鈦(Ti)或鈦鎢(TiW)層，(ii)通過濺鍍在鈦或鈦鎢層上形成銅(Cu)層，及(iii)通過電鍍在銅層上形成鎳(Ni)層。然而，應注意，UBM結構及/或所利用以形成UBM結構的製程不限於給定實例。舉例來說，UBM結構可包括鉻/鉻銅合金/銅(Cr/Cr-Cu/Cu)、鈦鎢合金/銅(Ti-W/Cu)、鋁/鎳/銅(Al/Ni/Cu)、其等效物等的多層結構。UBM結構還可(例如)包括鋁、鈀、金、銀、其合金等。
應注意，在各種實例實施方案中，在載體10上形成(或附接)金屬平面420及/或半導體晶粒430之前所述載體上可形成有基板。舉例來說，在方塊110到130處，金屬平面420可形成於(例如，建置於、附接到等)此基板上。並且舉例來說，在方塊140處，半導體晶粒140可附接到此基板(例如，電附接及/或機械附接)。在此實例實施方案中，可在方塊160處移除載體的暫時性部分(例如，通過研磨、剝落等)。並且，在其它此類實例實施方案中，並不移除載體的部分(例如，跳過方塊160)。
應注意，儘管本文中示出的實例基板410包含第一電介質層411、導電層412及第二電介質層414，但基板410可包含任何數目個此類層。
大體來說，方塊170可包括形成基板。因此，本發明的範圍不應受限於任何特定基板或形成基板的任何特定方式的特性。
實例方法100可在方塊180處包括形成互連結構(例如，導電球等)。圖2H處示出此形成的實例。
互連結構450可包括多種特性中的任一者。舉例來說，互連結構450可包括導電球或凸塊(例如，焊球或凸塊、晶片凸塊等)。舉例來說，在包含焊球或凸塊的實例實施方案中，此類球或凸塊可包括錫、銀、鉛、Sn-Pb、Sn37-Pb、Sn95-Pb、Sn-Pb-Ag、Sn-Pb-Bi、Sn-Cu、Sn-Ag、Sn-Au、Sn-Bi、Sn-Ag-Cu、Sn-Ag-Bi、Sn-Zn、Sn-Zn-Bi、其組合、其等效物等，但本發明的範圍不限於此。
方塊180可包括以多種方式中的任一者形成互連結構450(例如，導電球等)，本文中提供所述方式的非限制性實例。方塊180可包括通過落球法、碰撞、金屬鍍覆、膠合及回焊等形成或附接此類互連結構450。舉例來說，方塊180可包括在UBM(或導電墊或導電層412的暴露部分)上射落(或形成)導電球450、進行回焊及冷卻。如本文所論述，互連結構450可形成於UBM上。雖然圖2H中未明確示出，但導電球450可各自經形成以覆蓋通過第二電介質層414中的個別孔徑暴露的形成於導電層412上的個別UBM、形成於個別孔徑的側壁上及形成於在個別孔徑的周界周圍的第二電介質層414的頂部表面上。
大體來說，方塊180可包括形成一個或多個互連結構。因此，本發明的範圍不應受限於互連結構的任何特定類型的特性或形成互連結構的任何特定方式的特性。
實例方法100可在方塊195處包括半導體裝置上的預成型額外處理。此額外處理可包括多種特性中的任一者，本文中提供所述特性的 非限制性實例。
舉例來說，方塊195可包括將執行流程引導回到實例方法100的任何先前方塊(或其部分)。並且舉例來說，方塊195可包括執行單粒化操作，例如在載體或基板處於晶片或面板形式的實施方案中。另外舉例來說，方塊195可包括執行測試、標記、封裝、運送等。此外舉例來說，如本文中關於圖7所示出，方塊195可包括形成遮罩層。
大體來說，方塊195可包括執行額外處理。因此，本發明的範圍不應受限於額外處理的任何特定類型的特性。
圖4示出根據本發明的各種態樣的實例半導體裝置400的橫截面圖。實例裝置400可(例如)由圖1中示出且本文中關於圖1到3論述的實例方法100製造。
在實例實施方案中，半導體裝置可經形成以具有從金屬層朝上延伸且包括在囊封材料的頂側(或表面)處暴露的頂端的一個或多個導電柱。圖5示出此實施方案的實例。特定來說，圖5示出根據本發明的各種態樣的實例半導體裝置500的橫截面圖。實例半導體裝置500可(例如)與本文中示出的其它半導體裝置中的任一者或全部(例如，半導體裝置400、半導體裝置600、半導體裝置700、此類裝置的任何部分等)共用任何或全部特性。
實例半導體裝置500包括從金屬平面420的頂側至少延伸到囊封材料440的頂側或表面的一個或多個導電柱520。導電柱520可以多種方式中的任一者形成，本文中提供所述方式的非限制性實例。
舉例來說，參考圖1的實例方法100，可在方塊110到130 處形成導電柱520。舉例來說，可在形成金屬平面420之後形成導電柱520。在實例實施方案中，可重複圖2B及2C中所說明的步驟。以此方式，相比柱520從其延伸的金屬平面420的對應部分，導電柱520可側向地更窄。並且舉例來說，如圖5中所示出，相比柱520從其延伸的金屬平面420的對應部分，導電柱520的垂直尺寸可更厚。並且舉例來說，導電柱520的頂端(或表面)可與囊封材料440的頂部表面及/或與半導體晶粒430的頂部表面共面。舉例來說，如關於方塊150所解釋，囊封材料440可最初形成為具有此高度，但囊封材料440也可薄化(例如，研磨等)到其最終高度。在此實施方案中，導電柱520及/或半導體晶粒430可類似地薄化(例如，研磨等)到相同最終高度。在另一實例實施方案中，導電柱520可包括導線結合(或以其它方式附接)到金屬平面420的導線。
另外舉例來說，參考圖1的實例方法100，可在已形成囊封材料440之後形成導電柱520。舉例來說，貫通孔(例如，模塑通孔(TMV))可在囊封材料440的頂部表面與金屬平面420的頂部表面之間形成於囊封材料440中。此貫通孔形成可(例如)通過鐳射切除、機械切除、蝕刻等執行。接著可在貫通孔中形成導電材料(例如，焊膏、鍍覆金屬等)以提供金屬層440與囊封材料440的頂側(或表面)之間的導電路徑。
應注意，在其中金屬平面420劃分成多個電隔離區段(如由圖3B中的實例所示出)的實例實施方案中，不同導電柱520可電連接到不同個別區段。舉例來說，第一導電柱520可連接(例如，電連接、機械連接等)到金屬平面420的第一區段，所述第一區段連接到接地信號；第二導電柱520可連接(例如，電連接、機械連接等)到金屬平面420的第二區 段，所述第二區段連接到非接地電壓信號(例如，電力供應信號)等。在此配置中，接地信號及非接地電壓信號(及任何其它信號)可提供於裝置500的頂側處以提供到其它裝置、可形成於裝置500上的頂側信號分佈結構等。
在另一實例實施方案中，鍍覆金屬422(例如，如在方塊120處形成)可形成為具有將鍍覆金屬422的上端(或表面)定位於半導體裝置的頂部處的垂直厚度。此鍍覆金屬422(或導電柱)可經形成以從晶種層421(如果存在)朝上延伸，且包括在囊封材料440的頂側(或表面)處暴露的頂端。圖6示出此實施方案的實例。特定來說，圖6示出根據本發明的各種態樣的實例半導體裝置600的橫截面圖。實例半導體裝置600可(例如)與本文中示出的其它半導體裝置中的任一者或全部(例如，半導體裝置400、半導體裝置500、半導體裝置700、此類裝置的任何部分等)共用任何或全部特性。
相對於圖4的實例半導體裝置400，實例半導體裝置600包括至少垂直延伸到半導體晶粒430的高度及/或至少延伸到囊封材料440的高度的金屬平面620(例如，晶種層621及/或鍍覆金屬層622)。在實例實施方案中，在方塊150處進行囊封之後，可薄化或平坦化(例如，研磨等)囊封材料440及/或金屬平面620及/或半導體晶粒430。在此實施方案中，金屬平面620的頂部表面可與囊封材料440的頂部表面及/或與半導體晶粒430的頂部表面共面。金屬平面620可(例如)操作為圖5的導電柱520，例如提供電信號(例如，接地信號、非接地電力供應信號、其它信號等)到實例半導體裝置600的頂側。
在另一實例實施方案中，金屬層可在囊封材料及/或半導體裝置的側面處暴露。圖7示出此實施方案的實例。特定來說，圖7示出根據本發明的各種態樣的實例半導體裝置700的橫截面圖。實例半導體裝置700可(例如)與本文中示出的其它半導體裝置中的任一者或全部(例如，半導體裝置400、半導體裝置500、半導體裝置600、此類裝置的任何部分等)共用任何或全部特性。
舉例來說，相比圖4到6中所示出的實例實施方案400、500及600，圖7的實例半導體裝置700示出在囊封材料740的側面處暴露的金屬平面720(例如，晶種層721、鍍覆金屬層722等)。
實例半導體裝置700還包括金屬遮罩物760(例如，電磁干擾(EMI)遮罩物等)。應注意，遮罩物760可由除了金屬的材料(例如，導電塑膠、導電環氧樹脂或油漆塗層等)製成。如本文所論述，實例方法100的方塊195可包括形成遮罩物(例如，電磁遮罩物等)。
金屬遮罩物760可以多種方式中的任一者形成，本文中提供所述方式的非限制性實例。舉例來說，金屬遮罩物760可包括已塑形(例如，衝壓、彎曲、鑄造等)為其最終形狀且接著附接到囊封材料740及/或金屬平面720(例如，焊接、黏附等)的金屬板。並且舉例來說，金屬遮罩物760可通過在囊封材料740及/或金屬平面720上沉積保形塗層形成。
應注意，儘管實例金屬遮罩物760示出為僅覆蓋囊封材料740及金屬平面720的側面，但金屬遮罩物760還可覆蓋基板410的側面。並且應注意，替代(或補充)金屬遮罩物760電連接到暴露於囊封材料740的側面處的金屬平面720，金屬遮罩物760可利用本文中論述的其它導電特 徵(例如，圖5的導電柱520、圖6的金屬平面620的頂側等)電連接到金屬平面720。
雖然已參考某些支援實例及/或實施方案來描述根據本發明的各種態樣的半導體裝置及其製造方法，但所屬領域的技術人士應理解，本發明的範圍並不限於所揭示的特定實例，而是本發明將包含屬於所附申請專利範圍的範圍內的全部實施例、實例及實施方案。
本文中的論述包含示出電子裝置組合件的各種部分及其製造方法的眾多說明性圖。為了清楚地說明，此類圖並未示出每個實例組合件的全部態樣。本文中提供的任何實例組合件及/或方法可與本文中提供的任何或全部其它組合件及/或方法共用任何或全部特性。
總之，本發明的各種態樣提供一種半導體裝置及一種製造半導體裝置的方法。作為非限制性實例，本發明的各種態樣提供一種半導體裝置，其包括耦合到基板且由穿孔金屬平面環繞的半導體晶粒，及一種製造所述半導體裝置的方法。雖然已參考某些態樣及實例描述以上內容，但所屬領域的技術人士應理解，在不脫離本發明的範圍的情況下，可進行各種改變並可用等效物取代。另外，在不脫離本發明的範圍的情況下，可以進行許多修改以使特定情況或材料適應本發明的教示。因此，希望本發明不限於所揭示的特定實例，而是本發明將包括屬於所附申請專利範圍的範圍內的全部實例。
410‧‧‧最終基板
411‧‧‧第一電介質層/電介質層
412‧‧‧導電層
412a‧‧‧第一導電層部分
412b‧‧‧第二導電層部分/導電層部分
414‧‧‧第二電介質層
420‧‧‧金屬平面/金屬板/金屬層
421‧‧‧晶種層
422‧‧‧金屬層/鍍覆金屬層
430‧‧‧半導體晶粒
440‧‧‧囊封材料
450‧‧‧互連結構/導電球

Claims (20)

  1. 一種半導體裝置，其包括：基板，其具有頂部基板表面、底部基板表面及在所述頂部基板表面與所述底部基板表面之間延伸的側向基板表面；金屬平面，其在所述頂部基板表面上，所述金屬平面包括完全地且垂直地延伸通過所述金屬平面的第一孔徑及第二孔徑；半導體晶粒，其在所述頂部基板表面上且定位在所述金屬平面的所述第一孔徑內，所述半導體晶粒具有頂部晶粒表面、底部晶粒表面及在所述頂部晶粒表面與所述底部晶粒表面之間延伸的側向晶粒側表面，其中所述底部晶粒表面耦合到所述頂部基板表面；及囊封材料，其囊封所述側向晶粒側表面的至少一部分及所述頂部基板表面的至少一部分，其中所述囊封材料延伸通過所述金屬平面的所述第二孔徑，其中所述第二孔徑是完全地藉由所述金屬平面側向地界定。
  2. 根據申請專利範圍第1項所述的半導體裝置，其中所述囊封材料延伸通過所述金屬平面的所述第二孔徑到所述頂部基板表面。
  3. 根據申請專利範圍第1項所述的半導體裝置，其中所述第二孔徑沒有電子構件。
  4. 根據申請專利範圍第1項所述的半導體裝置，其中所述囊封材料延伸到所述金屬平面的所述第一孔徑中。
  5. 根據申請專利範圍第1項所述的半導體裝置，其中所述金屬平面的任何部分都不在所述半導體晶粒正下方。
  6. 根據申請專利範圍第1項所述的半導體裝置，其中所述金屬平面的任何部分都不低於所述半導體晶粒。
  7. 根據申請專利範圍第1項所述的半導體裝置，其中所述金屬平面包括至少高達所述頂部晶粒表面的頂部金屬平面表面。
  8. 根據申請專利範圍第1項所述的半導體裝置，其包括導電柱，所述導電柱從所述金屬平面朝上延伸且包括至少高達所述頂部晶粒表面的頂部立柱表面。
  9. 根據申請專利範圍第1項所述的半導體裝置，其中所述金屬平面包括完全延伸通過所述金屬平面且以所述囊封材料完全地填充的多個額外孔徑，其中所述多個額外孔徑是完全地藉由所述金屬平面側向地界定。
  10. 一種半導體裝置，其包括：基板，其具有頂部基板表面、底部基板表面及在所述頂部基板表面與所述底部基板表面之間延伸的側向基板表面；金屬平面，其在所述頂部基板表面上，所述金屬平面包括完全地且垂直地延伸通過所述金屬平面的第一孔徑及第二孔徑；半導體晶粒，其在所述頂部基板表面上且定位在所述金屬平面的所述第一孔徑內，所述半導體晶粒具有頂部晶粒表面、底部晶粒表面及在所述頂部晶粒表面與所述底部晶粒表面之間延伸的側向晶粒側表面，其中所述底部晶粒表面耦合到所述頂部基板表面；及囊封材料，其囊封所述側向晶粒側表面的至少一部分及所述頂部基板表面的至少一部分，其中所述囊封材料延伸通過所述金屬平面的所述第二孔徑， 其中所述金屬平面的側表面從所述囊封材料暴露。
  11. 根據申請專利範圍第10項所述的半導體裝置，其包括耦合到所述金屬平面的所述側表面的導電遮罩物。
  12. 一種半導體裝置，其包括：基板，其具有頂部基板表面、底部基板表面及在所述頂部基板表面與所述底部基板表面之間延伸的側向基板表面；金屬層，其在所述頂部基板表面上，所述金屬層包括第一區段，其包括完全延伸通過所述第一區段的第一孔徑及第二孔徑；及第二區段，其與所述第一區段電隔離且包括完全延伸通過所述第二區段的第三孔徑；半導體晶粒，其在所述頂部基板表面上且定位在所述第一區段的所述第一孔徑內，所述半導體晶粒具有頂部晶粒表面、底部晶粒表面及在所述頂部晶粒表面與所述底部晶粒表面之間延伸的側向晶粒側表面，其中所述底部晶粒表面耦合到所述頂部基板表面；及囊封材料，其囊封所述側向晶粒側表面的至少一部分及所述頂部基板表面的至少一部分，其中所述囊封材料填充所述第一區段的所述第二孔徑及所述第二區段的所述第三孔徑。
  13. 根據申請專利範圍第12項所述的半導體裝置，其中所述金屬層覆蓋所述基板的至少一半。
  14. 根據申請專利範圍第12項所述的半導體裝置，其中所述金屬層的所述第一區段及所述第二區段側向地環繞所述半導體晶粒。
  15. 根據申請專利範圍第12項所述的半導體裝置，其中所述第一區段係配置成電耦合到第一電力供應信號，且所述第二區段係配置成電耦合到不 同於所述第一電力供應信號的第二電力供應信號。
  16. 根據申請專利範圍第15項所述的半導體裝置，其中所述第一電力供應信號包括接地信號，且所述第二電力供應信號包括非接地信號電力供應信號。
  17. 一種半導體裝置，其包括：基板，其具有頂部基板表面、底部基板表面及在所述頂部基板表面與所述底部基板表面之間延伸的側向基板表面；金屬層，其在所述頂部基板表面上，所述金屬層包括完全地且垂直地延伸通過所述金屬層的第一孔徑及第二孔徑；半導體晶粒，其在所述頂部基板表面上且定位在所述金屬層的所述第一孔徑內，所述半導體晶粒具有頂部晶粒表面、底部晶粒表面及在所述頂部晶粒表面與所述底部晶粒表面之間延伸的側向晶粒側表面，其中所述底部晶粒表面耦合到所述頂部基板表面；及囊封材料，其囊封所述側向晶粒側表面的至少一部分及所述頂部基板表面的至少一部分，其中所述囊封材料延伸到所述金屬層的所述第二孔徑中，其中：暴露於所述囊封材料的頂部表面處的金屬表面電連接到所述金屬層；以及所述第二孔徑是完全地藉由所述金屬層側向地界定。
  18. 根據申請專利範圍第17項所述的半導體裝置，其中所述第二孔徑沒有電子構件。
  19. 根據申請專利範圍第17項所述的半導體裝置，其中暴露的所述金屬表面為附接到所述金屬層的導電柱的頂部表面。
  20. 根據申請專利範圍第17項所述的半導體裝置，其包括暴露於所述囊封材料的所述頂部表面處且電連接到所述金屬層的第二金屬表面，且其中：所述金屬表面電連接到所述金屬層的第一區段及第一電力供應信號；且所述第二金屬表面電連接到所述金屬層的第二區段及第二電力供應信號。
TW106100154A 2016-12-09 2017-01-04 半導體裝置及其製造方法 TWI707437B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/373,713 US10141270B2 (en) 2016-12-09 2016-12-09 Semiconductor device and method of manufacturing thereof
US15/373,713 2016-12-09

Publications (2)

Publication Number Publication Date
TW201822316A TW201822316A (zh) 2018-06-16
TWI707437B true TWI707437B (zh) 2020-10-11

Family

ID=60010750

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106100154A TWI707437B (zh) 2016-12-09 2017-01-04 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US10141270B2 (zh)
KR (1) KR20180066800A (zh)
CN (2) CN206558489U (zh)
TW (1) TWI707437B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141270B2 (en) * 2016-12-09 2018-11-27 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
US10056337B2 (en) * 2017-01-23 2018-08-21 International Business Machines Corporation Thin 3D die with electromagnetic radiation blocking encapsulation
KR102525490B1 (ko) * 2017-10-24 2023-04-24 삼성전자주식회사 인쇄 회로 기판, 반도체 패키지 및 반도체 패키지의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070948A1 (en) * 2002-10-14 2004-04-15 Siliconware Precision Industries, Ltd. Taiwan Cavity-down ball grid array semiconductor package with heat spreader
US8420437B1 (en) * 2011-12-05 2013-04-16 Powertech Technology Inc. Method for forming an EMI shielding layer on all surfaces of a semiconductor package
TW201705362A (zh) * 2015-07-31 2017-02-01 台灣積體電路製造股份有限公司 具有堆疊通孔的重佈線

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452278B1 (en) * 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
US7504716B2 (en) * 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
US9123663B2 (en) * 2008-06-10 2015-09-01 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer grounded through metal pillars formed in peripheral region of the semiconductor
JP6470677B2 (ja) * 2012-03-30 2019-02-13 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 封止された半導体発光デバイス
KR20130140354A (ko) * 2012-06-14 2013-12-24 하나 마이크론(주) 반도체 패키지 및 그 제조방법
JP2015076465A (ja) * 2013-10-08 2015-04-20 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
US9842789B2 (en) * 2015-05-11 2017-12-12 Samsung Electro-Mechanics Co., Ltd. Electronic component package and method of manufacturing the same
KR101651362B1 (ko) * 2015-05-22 2016-08-25 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US9502343B1 (en) * 2015-09-18 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy metal with zigzagged edges
US10141270B2 (en) * 2016-12-09 2018-11-27 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040070948A1 (en) * 2002-10-14 2004-04-15 Siliconware Precision Industries, Ltd. Taiwan Cavity-down ball grid array semiconductor package with heat spreader
US8420437B1 (en) * 2011-12-05 2013-04-16 Powertech Technology Inc. Method for forming an EMI shielding layer on all surfaces of a semiconductor package
TW201705362A (zh) * 2015-07-31 2017-02-01 台灣積體電路製造股份有限公司 具有堆疊通孔的重佈線

Also Published As

Publication number Publication date
TW201822316A (zh) 2018-06-16
CN206558489U (zh) 2017-10-13
US20180166393A1 (en) 2018-06-14
KR20180066800A (ko) 2018-06-19
US10141270B2 (en) 2018-11-27
CN108615710A (zh) 2018-10-02

Similar Documents

Publication Publication Date Title
KR102660697B1 (ko) 반도체 장치 및 그 제조 방법
US11063001B2 (en) Semiconductor device and method of manufacturing thereof
US20220148886A1 (en) Semiconductor device and manufacturing method thereof
TWI777233B (zh) 半導體封裝以及製造其之方法
KR102642327B1 (ko) 반도체 디바이스 및 그 제조 방법
US11031256B2 (en) Semiconductor device with tiered pillar and manufacturing method thereof
TWI707437B (zh) 半導體裝置及其製造方法
US20240136328A1 (en) Semiconductor device and manufacturing method thereof