JP4255161B2 - 半田バンプ形成装置 - Google Patents

半田バンプ形成装置 Download PDF

Info

Publication number
JP4255161B2
JP4255161B2 JP08653099A JP8653099A JP4255161B2 JP 4255161 B2 JP4255161 B2 JP 4255161B2 JP 08653099 A JP08653099 A JP 08653099A JP 8653099 A JP8653099 A JP 8653099A JP 4255161 B2 JP4255161 B2 JP 4255161B2
Authority
JP
Japan
Prior art keywords
solder
template
hole
base material
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08653099A
Other languages
English (en)
Other versions
JPH11354565A (ja
Inventor
裕誉 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noda Screen Co Ltd
Original Assignee
Noda Screen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noda Screen Co Ltd filed Critical Noda Screen Co Ltd
Priority to JP08653099A priority Critical patent/JP4255161B2/ja
Priority to US09/288,826 priority patent/US6276599B1/en
Priority to PCT/JP1999/006629 priority patent/WO2000059028A1/en
Priority to TW088121338A priority patent/TW437025B/zh
Publication of JPH11354565A publication Critical patent/JPH11354565A/ja
Application granted granted Critical
Publication of JP4255161B2 publication Critical patent/JP4255161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0139—Blade or squeegee, e.g. for screen printing or filling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/082—Suction, e.g. for holding solder balls or components

Description

【０００１】
【発明の属する技術分野】
本発明は基板や半導体チップに半田バンプを形成するための半田バンプ形成方法及びその装置に関する。
【０００２】
【従来の技術】
近年、例えば半導体パッケージに形成した多数の金属製のパッドに半田を微小なボール状に付着させた半田バンプを形成し、これを利用して半導体パッケージの固定と電気的接続とを行わせる実装技術が大いに利用されつつある。
【０００３】
上述の半田バンプを形成する方法として、例えば特開平１０−６４９４７号公報に示されたものが公知である。これは、図１６に示すように多数の貫通孔１を有する金属プレート２を水平台３上に載置し、これにスキージ４を利用してクリーム半田５を塗布することで貫通孔１内にクリーム半田を充填し、その金属プレート２上に半田バンプを形成する基板６を宛って加熱盤７にて加熱することで、溶融半田８を基板６側に転写するのである。
【０００４】
【発明が解決しようとする課題】
ところが、上記方法では、溶融半田８の基板６への移行は、基板６の金属部分への溶融半田８の表面張力に起因する付着力を利用して行われるに過ぎず、溶融半田８を積極的に押し出すものではないから、溶融半田８の移行に確実性が少なく、ひいては溶融半田８の転写量が一定せず、これがために半田バンプのサイズが均一化できないという欠点があった。
【０００５】
本発明は上記事情に鑑みてなされたもので、その目的は、半田バンプのサイズを均一化できて微細ピッチのパッドにも半田バンプを形成でき、しかも、生産性に優れた半田バンプ形成方法及び半田バンプ形成装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１の発明は、基材表面に形成したパッドに半田バンプを付着させるための半田バンプ形成装置であって、水平状態に配置される支持シートと、この支持シートに形成された開口部を塞ぐように設けられ基材のパッドに対応する位置に貫通孔を形成したテンプレートと、テンプレートの貫通孔内に半田を充填する半田充填手段と、貫通孔に半田を充填した前記テンプレートの上下両面を擦ることで前記貫通孔からはみ出た過剰の半田を掻き取る掻き取りドクターと、半田が充填された前記テンプレートに基材をそのパッドが貫通孔と一致した状態に対向させる基材支持手段と、その基材支持手段によって基材が支持された状態で半田を加熱する加熱手段と、基材に対向されたテンプレートのうち、その基材とは反対側の面を覆う加圧用ハウジングとを備え、加圧用ハウジング内の圧力を上昇させて溶融半田を前記テンプレートから基材のパッド側に押し出させると共に、半田充填手段は、テンプレートの下方に位置して設けられて溶融半田を貯留する半田槽と、溶融半田の液面を盛り上がり状態にする半田噴流装置と、テンプレートの上方に位置してテンプレートの上面を気密に覆うことが可能に設けられた減圧用ハウジングと、テンプレートに宛われた減圧用ハウジング内を減圧する減圧手段とを備えたところに特徴を有する。
【００１０】
そして、請求項２の発明は、請求項１の半田バンプ形成装置にあって、加圧用ハウジング内に不活性ガスを供給するようにしたところに特徴を有する。
【００１１】
【発明の作用及び効果】
請求項１の発明によれば、テンプレートの貫通孔に半田を充填した後に、テンプレートの上下両面をドクターにて擦るから、表面の過剰な半田が掻き取られて貫通孔内には常に過不足ない量のクリーム半田が充填される。また、半田転写工程で溶融した半田は、加圧用ハウジング内外の圧力差によって貫通孔から基材側に確実に押し出されるから、基材のパッド上に転写される溶融半田の量が一定になり、結局、半田ボールのサイズを均一化することができる。しかも、減圧室内外の圧力差によってテンプレートの貫通孔に溶融半田が吸い上げられ、溶融半田の充填が確実に行われる。
【００１２】
請求項２の発明によれば、貫通孔内の半田の溶融が、不活性雰囲気中で行われるから、半田の酸化が防止され、高品質の半田ボールを形成することができる。
【００１３】
【発明の実施の形態】
＜第１実施形態＞
以下、本発明をボールグリッドアレイ（ＢＧＡ）の製造方法に適用した第１実施形態について図１ないし図９を参照して説明する。
図１及び図２は本実施形態に係る半田バンプ形成装置の概要を示す。同図において、１１は例えばステンレス製の支持シートであり、細かな網状をなす帯状のメッシュシートを無端環状に連結して形成され、駆動ローラ１２，１３間に渡してほぼ水平状態に保持されている。支持シート１１には、例えば４カ所の所定の位置に図３に示すように矩形の開口部１１Ａが形成され、各開口部１１Ａを塞ぐようにして４枚のテンプレート２０がそれぞれ接着により固定されている。
【００１４】
これらのテンプレート２０は例えばアルミナ等のセラミックス製であり、半導体パッケージ７０の一面に密集して形成された導電性金属のパッド７０Ａ群に対応して多数の貫通孔２０Ａを有する。なお、この半導体パッケージ７０は半田バンプを形成する基材に相当するものであり、図４及び図５に拡大して示すように、銅メッキにより形成した各パッド７０Ａ間には、各パッド７０Ａの外周部に重なるようにしてソルダレジスト層７０Ｂが形成されている。
【００１５】
前記各駆動ローラ１２，１３は、それぞれローラー駆動装置１４によって正逆回転駆動可能としてあり、支持シート１１を左右に往復駆動することで、テンプレート２０を左右に移動させることができる。
【００１６】
さて、両駆動ローラ１２，１３間には、右側に位置して半田充填ポート３０が設けられ、その左側に位置して半田転写ポート５０が設けられている。
まず、図６及び図７も参照して半田充填ポート３０の構造について説明する。ここには断熱壁３１Ａにより構成した半田槽３１が設けられ、図示しない電気ヒータを加熱源として半田を溶融し、半田槽３１の内部に溶融半田を貯留できるようになっている。半田槽３１の上方には支持フレーム３２に支持したモータ３３が固定され、そのシャフト３４にジョイント３５を介して連結した駆動軸３６が軸受３７によって回転可能に支持され、その駆動軸３６の下端に加圧翼３８が設けられている。加圧翼３８の周りには渦巻きケーシング３９が設けられ、そのケーシング３９の出口３９Ａが上向きに開口した噴流筒３９Ｂの下部に連結されている。モータ３３及び加圧翼３８の関連構成は半田噴流装置４０を構成するもので、モータ３３を回転させることにより、半田槽３１内の溶融半田を加圧翼３８によって噴流筒３９Ｂ内に送り出し、その噴流筒３９Ｂ内で溶融半田を噴流筒３９Ｂの外の液面よりも盛り上がり状態にすることができる。
【００１７】
噴流筒３９Ｂの上方には、支持シート１１に固定したテンプレート２０が噴流筒３９Ｂの開口上面を塞ぐように位置する。そのテンプレート２０の上方には、下面を開放した筒型の減圧用ハウジング４１が図示しない駆動機構によって上下動可能に設けられており、それが下降したときにテンプレート２０の上面に密着して減圧用ハウジング４１内に減圧室４２を形成可能である。なお、上記減圧用ハウジング４１はテンプレート２０の貫通孔２０Ａの形成領域を外側から覆う大きさを有する。そして、減圧用ハウジング４１内にはピストン４３が上下動可能に設けられ、そのピストン４３を支持フレーム３２に固定したソレノイド４４にて上下駆動できるようにしてある。これらの構成は、減圧手段４５を構成するものであり、減圧用ハウジング４１をテンプレート２０の上面に宛った状態でピストン４３を上昇させることにより、減圧室４２内を減圧して噴流筒３９Ｂ内の溶融半田をテンプレート２０の貫通孔２０Ａ内に吸い上げることができる。すなわち、これらの構成はテンプレート２０の貫通孔２０Ａ内に半田（溶融半田）を充填するための半田充填手段４６に相当する。
【００１８】
そして、上記半田充填手段４６よりも半田転写ポート５０側には、図７に示すように、半田槽３１の上方に位置して一対の掻き取りドクター４７が支持シート１１を上下から挟むように設けられている。この掻き取りドクター４７の先端はテンプレート２０の上下両面に接するように設けられ、後側（半田転写ポート５０側）ほどテンプレート２０から離れる方向に傾斜しており、貫通孔２０Ａに半田を充填したテンプレート２０の上下両面を擦ることで貫通孔２０Ａからはみ出た過剰の半田を掻き取って半田槽３１内に落とす機能を有する。
【００１９】
次に、半田転写ポート５０について説明する。ここには図１に示すように、支持シート１１の下方に位置して支持プレート５１が水平に載置され、これが昇降シリンダ５２によって上下駆動可能となっている。この支持プレート５１上には、前記支持シート１１とは直交する方向に移動しながら半導体パッケージ７０が１個ずつ順に供給されると共に、供給された半導体パッケージ７０は前記支持プレート５１を水平面上のＸＹ直交二軸に沿って自在に駆動できるようにした図示しない位置決め装置によって所定位置に位置決めされる。その位置決め状態では、半導体パッケージ７０の各パッド７０Ａがテンプレート２０の各貫通孔２０Ａに対向するようになり、これらの機構が基材支持手段５３を構成する。
【００２０】
一方、支持シート１１の上方に位置して加圧用ハウジング５４が昇降シリンダ５５によって上下動可能に支持されている。この加圧用ハウジング５４は下面が開放した箱形をなし、昇降シリンダ５５によって下降されると前記テンプレート２０の上面に宛われてその貫通孔２０Ａの形成領域の外周に接し、これを上から覆うようになっている。なお、加圧用ハウジング５４の開口下縁部には、テンプレート２０の上面との接触時の気密性を高めるためのパッキン５６が全周に設けられている。また、加圧用ハウジング５４の上面には図８に示すように連結チューブ５７及び電磁弁５８を介して不活性ガスである窒素ガスのボンベ５９に連結されており、加圧用ハウジング５４内が窒素ガスで充満されるようになっている。
【００２１】
そして、上記加圧用ハウジング５４内には、図８に詳細に示すように、２本の給電管６０を介して加熱手段に相当するパネルヒータ６１が吊り下げ状態で保持されている。このパネルヒータ６１は、加圧用ハウジング５４が下降したときにテンプレート２０に近接して対向し、その貫通孔２０Ａ内に充填された半田を加熱して、再溶融させる機能を有する。
【００２２】
次に、本実施形態に係る半田バンプ形成装置の動作について説明する。
当初、４枚のテンプレート２０のうち左端のものは半田充填ポートに位置しており、ここで各貫通孔２０Ａ内に溶融半田が充填される。そのためには、まず図６及び図７に示すようにテンプレート２０が半田槽３１の噴流筒３９Ｂの上面を覆うように位置され、ここに減圧用ハウジング４１が下降してその上面に宛われる。この状態では、噴流筒３９Ｂ内で溶融半田が盛り上がり状になっており、テンプレート２０の下面を洗うように流れる。そして、減圧用ハウジング４１内のピストン４３がソレノイド４４によって引き上げられて減圧室４２内が減圧され、これに伴って溶融半田がテンプレート２０の貫通孔２０Ａ内に吸い上げられる（半田充填工程）。
【００２３】
この後、減圧用ハウジング４１が上昇され、ローラー駆動装置１４が駆動されて支持シート１１が図中左側に移動される。これにより、テンプレート２０の上下両面に掻き取りドクター４７が接触して相対的に移動することになる。このため、掻き取りドクター４７が、テンプレート２０の上下両面を擦るようになり、貫通孔２０Ａから上下にはみ出た過剰の溶融半田が掻き取られて半田槽３１内に落とされる（過剰半田除去工程）。
【００２４】
次いで、テンプレート２０が半田転写ポート５０に至ると、支持プレート５１の上方で停止する。すると、支持プレート５１が昇降シリンダ５２によって上昇されると共に、位置決め装置によって水平面上のＸＹ直交二軸に沿って位置決めされ、半導体パッケージ７０の各パッド７０Ａがテンプレート２０の各貫通孔２０Ａに対向する状態でテンプレート２０の下面に宛われる。そして、加圧用ハウジング５４が下降してパッキン５６がテンプレート２０に密着する。これと同時に、パネルヒータ６１に通電されてこれが発熱すると共に、加圧用ハウジング５４内に窒素ガスが供給される。
【００２５】
テンプレート２０の貫通孔２０Ａ内に充填された半田は、半田転写ポート５０に至るときには自然冷却されて凝固しているが、テンプレート２０の上面が加圧用ハウジング５４で覆われた状態で加熱されることにより直ちに溶融し、流動性を持つ。これと共に、加圧用ハウジング５４に窒素ガスが供給され、かつパネルヒータ６１からの熱を受けて昇温するため、加圧用ハウジング５４内の圧力が上昇し、ハウジング５４内外の圧力差により、貫通孔２０Ａ内で溶融した半田が下方（半導体パッケージ７０側）に押し出される。ここで、テンプレート２０が半田転写ポート５０に到着してから所定の時間が経過したところで、昇降シリンダ５２が作動して支持プレート５１が下降されるため、溶融半田は半導体パッケージ７０のパッド７０Ａ上に移行する（半田転写工程：図８参照）。パッド７０Ａ上に移行した溶融半田は、ソルダレジスト層７０Ｂとの濡れ性がないから、表面張力によって球状に丸まって半田ボール８０として固まる（図９参照）。
【００２６】
なお、上述のように半田転写ポート５０において半田の転写が行われると同時に、半田充填ポート３０では別のテンプレート２０に溶融半田の充填が行われており、そのテンプレート２０は支持シート１１が左側に駆動されるに従って半田転写ポート５０に移動される。全てのテンプレート２０が半田転写ポート５０に移動されて半田の転写が終了すると、駆動ローラー１２，１３が逆転され、左端のテンプレート２０が半田充填ポート３０に戻されて当初の状態に戻り、その後、上述した工程を繰り返して連続的に各半導体パッケージ７０に半田ボール８０が形成される。
【００２７】
以上述べた本実施形態によれば、加圧用ハウジング５４の内外の圧力差を利用して溶融半田をテンプレート２０の貫通孔２０Ａから押し出すから、貫通孔２０Ａの内部に半田を残すことなく半導体パッケージ７０側に移行させることができる。この場合、半導体パッケージ７０に形成される半田ボール８０の大きさはテンプレート２０側から供給された溶融半田の量に依存するが、テンプレート２０の貫通孔２０Ａにはぴったりとこれを満たす量の半田が常に供給されているから、その半田ボール８０の直径は常に一定にすることができる。しかも、貫通孔２０Ａ内に供給されるのは、フラックス等の他の成分を含まない溶融半田であるから、その成分比の影響を受けない一定量が貫通孔２０Ａ内に充填されることになり、半田ボール８０の定形性を一層高めることができる。なお、半導体パッケージ７０のパッド７０Ａへの転写時に半田フラックスが必要である場合には、予めパッド７０Ａに塗布、印刷等によって付着させておくことができる。
【００２８】
また、特に本実施形態では、加圧用ハウジング５４内に不活性ガス（窒素ガス）を供給するようにしているから、テンプレート２０の貫通孔２０Ａ内の半田が再溶融する際に酸化されることを防止することができ、高品質の半田ボール８０を形成することができる。
【００２９】
＜第２実施形態＞
次に、本発明の第２実施形態について、図１０ないし図１５を参照して説明する。
図１０は本実施形態に係る半田バンプ形成装置の概要を示す。同図において、１１１は例えばステンレス紗製の支持シートであり、両端が巻き取りローラー１１２，１１３に巻き付けられてほぼ水平状態に保持されている。支持シート１１１には、前記第１実施形態と同様に矩形の開口部（図示せず）が形成され、この開口部を塞ぐようにしてテンプレート１２０が溶接又は接着により固定されている。
【００３０】
このテンプレート１２０はステンレス鋼板製であり、前記第１実施形態と同様な半導体パッケージ７０（図３及び図４参照）の一面に密集して形成された導電性金属のパッド７０Ａ群に対応して多数の貫通孔１２０Ａを有する（図１１参照）。なお、この半導体パッケージ７０は半田バンプを形成する基材に相当する。
【００３１】
前記各巻き取りローラー１１２，１１３はローラー駆動装置１１４，１１５によって正逆回転可能であり、一方の巻き取りローラー１１２が支持シート１１１を巻き取るように駆動されると支持シート１１１は図１０において左方向に移動し、その後、他方の巻き取りローラー１１２が支持シート１１１を巻き取るように駆動されると、支持シート１１１は右方向に移動するようになっており、そのような支持シート１１１の左右移動に伴いこれに固定したテンプレート１２０も左右に移動する。両巻き取りローラー１１２，１１３の間には、半田充填ポートと半田転写ポートとが左右に並んで設けられている。
【００３２】
半田充填ポートには、テンプレート１２０の上面側に位置して半田充填手段に相当するスキージー１１９が設けられ、これがテンプレート１２０の上面に接触可能となっている。テンプレート１２０が半田充填ポートにあるとき、そのテンプレート１２０上に図示しない半田供給装置からクリーム半田１２２が供給されるようになっており、クリーム半田１２２が供給された後にスキージー１１９が下降してテンプレート１２０に接触すると共に、支持シート１１１が左側に巻き取り駆動され、もってテンプレート１２０が左側に移動する。これにて、図１１に示すように、テンプレート１２０に形成された貫通孔１２０Ａにクリーム半田１２２が上から下に向かって押し込まれるようになる（半田充填工程）。
【００３３】
また、スキージ１１９の左側に位置して、一対の金属製の掻き取りドクター１２１がテンプレート１２０の上下両側に位置しており、その先端がテンプレート１２０の上下両面に接触可能となっている。スキージ１１９によってテンプレート１２０の貫通孔１２０Ａにクリーム半田１２２が充填された後に、掻き取りドクター１２１が左向きに移動しつつあるテンプレート１２０を上下から挟み付けるように移動する。これにより、図１２に示すように、テンプレート１２０の上下両面に貫通孔１２０Ａからはみ出るように付着しているクリーム半田１２２が掻き取られる。
【００３４】
一方、図１３に示すように、半田転写ポートには半球を伏せた形態の加圧用ハウジング１２３が設けられている。この加圧用ハウジング１２３の外周縁には環状をなす柔軟なゴムシール１２４が嵌着されるとともに、内部に給電管１２５を介して加熱手段に相当するパネルヒータ１２６が吊り下げ状態で保持されている。この加圧用ハウジング１２３は図示しない昇降機構によって上下される支持ポスト１２７の下端に固定され、支持ポスト１２７が下降するとテンプレート１２０の貫通孔１２０Ａ形成領域を覆う形態でテンプレート１２０に密着し、支持ポスト１２７が上昇すると支持シート１１１から離れる。
【００３５】
上記半田転写ポートには支持シート１１１の下方に上下動可能に構成した一対の昇降ローラー１２８が左右に並んで設けられ、これにて支持シート１１１を水平に支えている。支持シート１１１の下方には、基材支持手段に相当するワークテーブル１２９が配置され、ここにワークである前記半導体パッケージ７０が図示しない供給装置によって所定の位置に供給される。この半導体パッケージ７０が供給された状態において、ローラ駆動装置１１４，１１５を制御することによりテンプレート１２０が所定の半田転写ポートに停止するように制御され、テンプレート１２０の各貫通孔１２０Ａが半導体パッケージ７０の各パッド７０Ａに一致することになる。
【００３６】
次に、本第２実施形態に係る半田バンプ形成装置の動作について説明する。
当初、テンプレート１２０は図１に示すように半田充填ポートにある。ここで、テンプレート１２０上にクリーム半田１２２が図示しない供給装置から供給され、テンプレート１２０の左端にスキージ１１９が下降してテンプレート１２０を軽く押さえ付ける。その状態で、ローラー駆動装置１１４によって巻き取りローラー１１２が駆動され、支持シート１１１が図１０中左向きに駆動される。
【００３７】
すると、図１１に模式的に示すようにクリーム半田１２２がテンプレート１２０の各貫通孔１２０Ａ内に上面側から下面側に貫通するように押し込まれ、全ての貫通孔１２０Ａにクリーム半田１２２が充填されることになる。なお、このときクリーム半田１２２は貫通孔１２０Ａから下側に押し出されてはみ出た状態になる。
【００３８】
そこで、これと同時にスキージ１１９の左側でテンプレート１２０の上下に位置している一対の掻き取りドクター１２１がテンプレート１２０を上下から挟み付けるようになる。このため、テンプレート１２０の上下両面でクリーム半田１２２がはみ出ていても、図１２に示すように、これらは掻き取りドクター１２１によって掻き取られ、各貫通孔１２０Ａ内に常に一定量が充填された状態となる。
【００３９】
次に、テンプレート１２０が順次左に移動して半田転写ポートに達すると、図示しない位置検出手段によってそれが検出されてローラー駆動装置１１４が停止する。また、これと同時にテンプレート１２０の上から加圧用ハウジング１２３が下降し、図１３に示すように、そのゴムシール１２４がテンプレート１２０の外周に密着し、加圧用ハウジング１２３内のパネルヒータ１２６に通電される。このため、パネルヒータ１２６からの熱を受けてテンプレート１２０が加熱され、貫通孔１２０Ａ内のクリーム半田１２２が溶融すると共に、加圧用ハウジング１２３内の空気が膨張して溶融したクリーム半田１２２をハウジング１２３の内外圧力差によって貫通孔１２０Ａから下方に押し出すようになる。半田転写ポートではワークテーブル１２９上に半導体パッケージ７０が予め供給されており、しかも、その上面に形成したパッド７０Ａがテンプレート１２０の各貫通孔１２０Ａと位置合わせされているから、貫通孔１２０Ａから押し出された溶融半田は半導体パッケージ７０の各パッド７０Ａ上に付着する。
【００４０】
そして、パネルヒータ１２６の加熱開始から所定の時間が経過すると、昇降ローラー１２８が僅かに上昇することになる。すると、図１５に示すようにテンプレート１２０が半導体パッケージ７０から離れるようになり、その結果、溶融半田が確実にパッド７０Ａ上に移行することになる。パッド７０Ａ上に移行した溶融半田は、ソルダレジスト層７０Ｂとの濡れ性がないから、表面張力によって球状に丸まって半田ボール８０として固まる（図９参照）。このとき、半田ボール８０の大きさはテンプレート１２０側から供給された溶融半田の量に依存するが、テンプレート１２０の貫通孔１２０Ａにはぴったりとこれを満たす量が常に供給されているから、その半田ボール８０の直径は常に一定にすることができる。
【００４１】
溶融半田を半導体パッケージ７０側に移行させた後は、ローラー駆動装置１１５が駆動されて支持シート１１１は図１中右側に走行され、テンプレート１２０が半田充填ポートに至ったところで停止し、再び、クリーム半田１２２がテンプレート１２０上に供給される。この際、テンプレート１２０から半導体パッケージ７０側に溶融半田を供給した後に、仮にクリーム半田１２２のフラックス等の残渣が貫通孔１２０Ａ内に残っていたとしても、これは貫通孔１２０Ａ内に上方から押し込まれるクリーム半田１２２によって押し出され、最終的に掻き取りドクター１２１によって除去される。従って、工程の繰り返しによって貫通孔１２０Ａ内にフラックス等の残渣が残ったとしても、特別な洗浄工程を付加しなくともこれをいわば自浄して常に純度の高いクリーム半田１２２を貫通孔１２０Ａ内に充填することができる。このことは、半導体パッケージ７０への溶融半田の供給量の一定化、すなわち半田ボール８０のサイズの均一化を可能にできることを意味する。
【００４２】
＜その他の実施形態＞
本発明は上記実施形態に限定されるものではなく、例えば次のように変形して実施することができ、これらの実施形態も本発明の技術的範囲に属する。
【００４３】
（１）上記各実施形態では、加熱手段として加圧用ハウジング５４，１２３内に配置したパネルヒータ６１，１２６を使用したが、これに限らず、例えばテンプレートの近くに配置したコイルに高周波交流を流して電磁誘導方式によって半田を加熱するようにしてもよく、また、高温度の不活性ガスを吹き付けて半田を溶融させるようにしてもよい。また、加圧用ハウジングの内外に圧力差を発生させるためには、内部を加熱して内部ガスを膨張させるに限らず、圧力ガスを加圧用ハウジング内に供給することで圧力差を発生させる構成としてもよい。
【００４４】
（２）テンプレートの材質としては、アルミナ等のセラミックス製（第１実施形態）やステンレス製（第２実施形態）とするに限らず、ガラス製としてもよい。
【００４５】
（３）前記第２実施形態では、テンプレート１２０を支持シート１１１に固定して空中に保持するようにしたが、これに限らず、例えばテンプレートの前後両端部をレール上に載置して保持してもよい。また、支持シートはステンレス紗に限らず、ステンレス鋼等の金属シートやプラスチックシート等であってもよい。
【００４６】
（４）また、必ずしもテンプレートを空中に保持した状態として半田を貫通孔に充填しなくとも、テンプレートを支持台上に載置してクリーム半田や溶融半田を供給して貫通孔に押し込む構成としてもよい。この場合には、テンプレートと支持台との間に半田が押し出されてテンプレートの下面に過剰の半田が付着することがあるが、これは掻き取りドクターにより除去すれば、貫通孔内の半田の充填量を常に一定化することができる。
【００４７】
（５）加圧用ハウジングは必ずしもテンプレートに接触させるに限らず、支持シートが通気性のないものである場合には、その支持シートに接するように構成してもよい。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る半田バンプ形成装置の概略的側面図
【図２】 同じく概略的平面図
【図３】 支持シート及びテンプレートの斜視図
【図４】 半導体パッケージの斜視図
【図５】 半導体パッケージの部分拡大断面図
【図６】 図１中Ａ−Ａ線で切断した半田充填ポートの拡大断面図
【図７】 半田充填ポートの拡大縦断正面図
【図８】 半田転写ポートの拡大縦断正面図
【図９】 半田ボールが形成された様子を示す半導体パッケージの拡大断面図
【図１０】 本発明の第２実施形態の半田バンプ形成装置の概略的側面図
【図１１】 半田充填工程にあるテンプレートの拡大断面図
【図１２】 過剰半田除去工程にあるテンプレートの拡大断面図
【図１３】 半田転写ポートの断面図
【図１４】 昇降ローラが下降位置にある状態の半田転写ポートの拡大断面図
【図１５】 昇降ローラが上昇位置にある状態の半田転写ポートの拡大断面図
【図１６】 従来例を示す断面図
【符号の説明】
１１，１１１…支持シート
１２，１３，１１２，１１３…ローラ
２０，１２０…テンプレート
２０Ａ，１２０Ａ…貫通孔
３０…半田充填ポート
３１…半田槽
３９Ｂ…噴流筒
４０…半田噴流装置
４１…減圧用ハウジング
４２…減圧室
４３…ピストン
４５…減圧手段
４６…半田充填手段
４７，１２１…掻き取りドクター
５０…半田転写ポート
５３…基材支持手段
５４，１２３…加圧用ハウジング
６１，１２６…パネルヒータ（加熱手段）
７０…半導体パッケージ
７０Ａ…パッド
８０…半田ボール
１１９…スキージー（半田充填手段）
１２９…ワークテーブル（基材支持手段）

Claims (2)

  1. 基材表面に形成したパッドに半田バンプを付着させるための半田バンプ形成装置であって、
    水平状態に配置される支持シートと、
    この支持シートに形成された開口部を塞ぐように設けられ前記基材のパッドに対応する位置に貫通孔を形成したテンプレートと、
    前記テンプレートの貫通孔内に半田を充填する半田充填手段と、
    前記貫通孔に半田を充填した前記テンプレートの上下両面を擦ることで前記貫通孔からはみ出た過剰の半田を掻き取る掻き取りドクターと、
    半田が充填された前記テンプレートに前記基材をそのパッドが前記貫通孔と一致した状態に対向させる基材支持手段と、
    その基材支持手段によって前記基材が支持された状態で前記半田を加熱する加熱手段と、
    前記基材に対向された前記テンプレートのうち、その基材とは反対側の面を覆う加圧用ハウジングとを備え、
    前記加圧用ハウジング内の圧力を上昇させて溶融半田を前記テンプレートから前記基材のパッド側に押し出させ、
    前記半田充填手段は、前記テンプレートの下方に位置して設けられて溶融半田を貯留する半田槽と、溶融半田の液面を盛り上がり状態にする半田噴流装置と、前記テンプレートの上方に位置して前記テンプレートの上面を気密に覆うことが可能に設けられた減圧用ハウジングと、前記テンプレートに宛われた減圧用ハウジング内を減圧する減圧手段とを備えてなることを特徴とする半田バンプ形成装置。
  2. 前記加圧用ハウジング内には不活性ガスが供給されることを特徴とする請求項１に記載の半田バンプ形成装置。
JP08653099A 1998-04-10 1999-03-29 半田バンプ形成装置 Expired - Fee Related JP4255161B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP08653099A JP4255161B2 (ja) 1998-04-10 1999-03-29 半田バンプ形成装置
US09/288,826 US6276599B1 (en) 1998-04-10 1999-04-09 Method and apparatus for forming solder bumps
PCT/JP1999/006629 WO2000059028A1 (en) 1999-03-29 1999-11-26 Method and apparatus for forming solder bumps
TW088121338A TW437025B (en) 1999-03-29 1999-12-01 Method and apparatus for forming solder bumps

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9939398 1998-04-10
JP10-99393 1998-04-10
JP08653099A JP4255161B2 (ja) 1998-04-10 1999-03-29 半田バンプ形成装置

Publications (2)

Publication Number Publication Date
JPH11354565A JPH11354565A (ja) 1999-12-24
JP4255161B2 true JP4255161B2 (ja) 2009-04-15

Family

ID=26427636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08653099A Expired - Fee Related JP4255161B2 (ja) 1998-04-10 1999-03-29 半田バンプ形成装置

Country Status (2)

Country Link
US (1) US6276599B1 (ja)
JP (1) JP4255161B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780668B1 (en) * 1999-07-16 2004-08-24 Matsushita Electric Industrial Co., Ltd. Package of semiconductor device and method of manufacture thereof
WO2001076333A1 (en) * 2000-04-04 2001-10-11 Dek International Gmbh Method and apparatus for applying viscous or paste material onto a substrate
US6854633B1 (en) 2002-02-05 2005-02-15 Micron Technology, Inc. System with polymer masking flux for fabricating external contacts on semiconductor components
US20100317147A1 (en) * 2006-10-24 2010-12-16 Commissariat A L'energie Atomique Metallizing device and method
TW200839903A (en) * 2007-03-21 2008-10-01 Advanced Semiconductor Eng Method for manufacturing electrical connections in wafer
TWI392069B (zh) * 2009-11-24 2013-04-01 Advanced Semiconductor Eng 封裝結構及其封裝製程
TWI446420B (zh) 2010-08-27 2014-07-21 Advanced Semiconductor Eng 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
TWI434387B (zh) 2010-10-11 2014-04-11 Advanced Semiconductor Eng 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
JP6109609B2 (ja) * 2013-03-14 2017-04-05 Ａｉメカテック株式会社 ハンダボール印刷機およびハンダボール印刷方法
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
US9216469B2 (en) * 2013-10-18 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Indirect printing bumping method for solder ball deposition
CZ307441B6 (cs) * 2017-08-25 2018-08-22 Vysoké Učení Technické V Brně Způsob vytvoření pájkových kulových vývodů na pouzdře elektronické součástky pomocí šablony a šablona k provádění tohoto způsobu

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1257401A (en) 1986-09-03 1989-07-11 Stanley D. Entwistle Multi-point solder paste application
JPH0666314B2 (ja) * 1991-05-31 1994-08-24 インターナショナル・ビジネス・マシーンズ・コーポレイション バンプ形成方法及び装置
US5788143A (en) * 1992-04-08 1998-08-04 International Business Machines Corporation Solder particle deposition
US5244143A (en) 1992-04-16 1993-09-14 International Business Machines Corporation Apparatus and method for injection molding solder and applications thereof
US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
US5735452A (en) 1996-06-17 1998-04-07 International Business Machines Corporation Ball grid array by partitioned lamination process
US5834062A (en) 1996-06-27 1998-11-10 Motorola, Inc. Material transfer apparatus and method of using the same
JP3346180B2 (ja) 1996-08-26 2002-11-18 松下電器産業株式会社 半田バンプ形成方法
JPH1071695A (ja) 1996-08-30 1998-03-17 Matsushita Electric Ind Co Ltd 半田印刷方法
US5855323A (en) * 1996-11-13 1999-01-05 Sandia Corporation Method and apparatus for jetting, manufacturing and attaching uniform solder balls

Also Published As

Publication number Publication date
US6276599B1 (en) 2001-08-21
JPH11354565A (ja) 1999-12-24

Similar Documents

Publication Publication Date Title
JP4255161B2 (ja) 半田バンプ形成装置
US5395040A (en) Apparatus for forming surface mount solder joints
US5834062A (en) Material transfer apparatus and method of using the same
US8524593B2 (en) Arrangement for solder bump formation on wafers
TWI480965B (zh) Solder ball inspection repair device and solder ball detection repair method
JPH0465535B2 (ja)
US20100147569A1 (en) Component-embedded printed wiring board
US20040035917A1 (en) Apparatus and method for depositing and reflowing solder paste on a microelectronic workpiece
JP5408157B2 (ja) スクリーン印刷装置およびスクリーン印刷方法
JP2004155185A (ja) はんだペースト印刷方法、はんだペースト印刷装置、はんだ印刷層を有する配線基板の製造方法
JP3308938B2 (ja) 電子部品の製造装置及び製造方法
WO2000059028A1 (en) Method and apparatus for forming solder bumps
JP2005199545A (ja) スクリーン印刷装置およびスクリーン印刷方法
JP2015217639A (ja) パターン形成方法及びその形成装置
JP2005231230A (ja) スクリーン印刷装置およびスクリーン印刷方法
JP2018144086A (ja) はんだ付け方法およびはんだ付け装置
JP2004096042A (ja) 回路基板上への接続材料の供給方法及び供給装置
KR20090112506A (ko) 잉크젯 방식에 의하여 기판의 전극 패드에 박막 범프를형성하는 방법
JP2004266164A (ja) 実装部品の実装方法
JP2000244109A (ja) 部分半田付け装置
JP2000003975A (ja) 基板、その製造方法、およびその製造装置、並びにその基板を用いた半導体デバイス
JP2008306146A (ja) 電極ポスト平坦化装置およびウェハレベルパッケージ製造方法
JPH08290642A (ja) 導電性接合材の微小印刷における印刷装置とその印刷方法
JP2008270620A (ja) はんだバンプ形成装置及びはんだバンプ形成方法
JP2000058576A (ja) 半田バンプの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081023

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140206

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees