JP2009283713A - レジスト塗布方法及び半導体装置の製造方法 - Google Patents

レジスト塗布方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2009283713A
JP2009283713A JP2008134639A JP2008134639A JP2009283713A JP 2009283713 A JP2009283713 A JP 2009283713A JP 2008134639 A JP2008134639 A JP 2008134639A JP 2008134639 A JP2008134639 A JP 2008134639A JP 2009283713 A JP2009283713 A JP 2009283713A
Authority
JP
Japan
Prior art keywords
resist
semiconductor wafer
pattern
coating method
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008134639A
Other languages
English (en)
Inventor
Kazuhiro Kubo
和大 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2008134639A priority Critical patent/JP2009283713A/ja
Publication of JP2009283713A publication Critical patent/JP2009283713A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】本発明は、高段差パターンを有する半導体ウエハの表面に、塗布ムラなく全面にレジストを塗布することができるレジスト塗布方法及び半導体装置の製造方法を提供することを目的とする。
【解決手段】配線パターン10の段差よりも大きい段差を有する高段差パターン25が形成された半導体ウエハ70、70aの表面に、レジスト80、90を塗布するレジスト塗布方法であって、
第1の粘度のレジスト80を、前記高段パターン25の段差が小さくなるように前記半導体ウエハ70、70aの表面に塗布するステップと、
第2の粘度のレジスト90を、前記高段差パターン25を含めて全体を覆うように前記半導体ウエハ70、70aの表面に塗布するステップと、を有することを特徴とする。
【選択図】図3

Description

本発明は、レジスト塗布方法及び半導体装置の製造方法に関し、特に、高段差パターンが形成された半導体ウエハの表面にレジストを塗布するレジスト塗布方法及び半導体装置の製造方法に関する。
従来から、半導体ウエハのレジスト塗布工程において、半導体ウエハの中央部にレジストを滴下後、半導体ウエハを回転させてレジストが半導体ウエハ全体を覆うようにレジストを引き伸ばすレジストの塗布方法が知られている。
図7は、従来のレジスト塗布方法を示した図である。図7(a)において、半導体ウエハ170の中央部に、ノズル200からレジスト190が滴下された状態が示されている。次いで、図7(b)に示すように、半導体ウエハ170が回転することにより、半導体ウエハ170の中央部に滴下されたレジスト190が周辺部に引き伸ばされ、半導体ウエハ170の全面にレジストが塗布される。
図8は、図7のレジスト塗布方法により、半導体ウエハ170の表面にレジスト190が塗布された状態を示した図である。半導体ウエハ170の表面には、金属の配線パターン110が形成されているが、配線パターンは、その高さが0.1〔μm〕〜1.0〔μm〕であり、段差が小さいので、レジストが半導体ウエハ170の表面全体を覆うことができ、塗布ムラ無くレジストを塗布することができる。
なお、レジストの塗布以外に、スピンオングラス(SOG)塗布方法において、表面に形成される配線間における陥沿部をもつ半導体基板の所定位置に、加熱によって低粘度の塗布用溶液を回転しながら滴下し、引き続き順次、温度によってより高い粘度にした塗布用溶液を滴下し、重ね塗布して塗布膜を形成するようにしたスピンオングラス塗布方法が知られている(例えば、特許文献1参照)。
特開平6−77211号公報
しかしながら、上述の図7及び図8において説明した従来のレジスト塗布方法では、半導体ウエハ170の表面に、配線パターン110よりも遙かに段差の大きい高段差パターンが形成されている場合に、レジストが高段差パターンに妨げられて十分に広がらず、半導体ウエハ170の全面を覆うようにレジストを塗布することができないという問題があった。
図9は、そのような高段差パターン25を有する半導体ウエハ70に、従来のレジスト塗布方法を適用した例を示した図である。図9において、高段差パターン25により、レジスト190の拡散が妨げられ、高段差パターン25の総てをレジスト190で覆うことができず、塗布ムラが生じている。このような塗布ムラが生じると、半導体ウエハ70上にリソグラフィにより回路パターンを形成する際に、レジスト190が塗布されずに、表面が露出した部分には、回路パターンを形成することができなくなるという問題があった。
図10は、従来のレジスト塗布方法により、塗布ムラが生じてレジストが塗布された半導体ウエハ70を示した平面図である。図10において、半導体ウエハ70に形成された半導体チップ75上に塗布ムラが生じ、不良チップを生じしてしまうという問題があった。
また、上述の特許文献1に記載の構成は、半導体装置における層間絶縁膜の平坦化を行うための工程であるため、高段差パターンを有する表面に塗布用溶液を塗布する要請は無く、そのような課題を解決する必要性も無かった。
そこで、本発明は、高段差パターンを有する半導体ウエハの表面に、塗布ムラなく全面にレジストを塗布することができるレジスト塗布方法及び半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、第1の発明に係るレジスト塗布方法は、配線パターン(10)の段差よりも大きい段差を有する高段差パターン(25)が形成された半導体ウエハ(70、70a)の表面に、レジスト(80、90)を塗布するレジスト塗布方法であって、
第1の粘度のレジスト(80)を、前記高段パターン(25)の段差が小さくなるように前記半導体ウエハ(70、70a)の表面に塗布するステップと、
第2の粘度のレジスト(90)を、前記高段差パターン(25)を含めて全体を覆うように前記半導体ウエハ(70、70a)の表面に塗布するステップと、を有することを特徴とする。
これにより、高段差パターンを有する半導体ウエハであっても、段差を小さくするレジスト塗布をまず行い、次いで半導体ウエハの全面を覆うようにレジストを塗布することにより、塗布ムラ無く全体を塗布することができる。
第2の発明は、第1の発明に係るレジスト塗布方法において、
前記第1の粘度のレジスト(80)は、前記第2の粘度のレジスト(90)よりも低粘度であることを特徴とする。
これにより、半導体ウエハ表面全体に高段差パターンを小さくするためのレジストを全体に行き渡らせてから、高粘度のレジストで小さくなった段差にレジストを埋め込むようにして全体を覆うことができ、ムラなく全体にレジストを塗布することができる。
第3の発明は、第1又は第2の発明に係るレジスト塗布方法において、
前記半導体ウエハ(70、70a)の表面は、積層された半導体基板(20)で構成され、
前記高段差パターン(25)は、前記半導体基板(20)を深掘りした溝部のパターンであることを特徴とする。
これにより、深堀り反応性エッチング等により形成された高段差パターンを有する半導体ウエハに対しても塗布ムラ無くレジストの塗布を行うことができ、MEMS(Micro Electro Mechanical Systems)に用いられる半導体ウエハにも対応することができる。
第4の発明は、第1〜3のいずれかの発明に係るレジスト塗布方法において、
前記配線パターン(10)は、前記半導体ウエハ(70、70a)の表面に形成され、
前記第2のレジスト(90)を塗布するステップは、前記配線パターン(10)も含めて全体を覆うように塗布することを特徴とする。
これにより、半導体ウエハの表面に配線パターンが形成されている場合でも、最も表面で段差が高くなっている配線パターンも含めてレジストを塗布することができる。
第5の発明は、第1〜4のいずれかの発明に係るレジスト塗布方法において、
前記高段差パターン(25)の段差は、1μmより大きく、10μm以下であることを特徴とする。
これにより、配線パターンの10倍程度の深さを有する高段差パターンに対しても、塗布ムラなくレジストを塗布することができる。
第6の発明は、第1〜5のいずれかの発明に係るレジスト塗布方法において、
前記半導体ウエハ(70、70a)の表面は、被加工膜(30)で覆われていることを特徴とする。
これにより、高段差パターンや配線パターンの上が被加工膜で覆われている場合であっても、全面に塗布ムラ無くレジストを塗布することができる。
第7の発明は、第6の発明に係るレジスト塗布方法において、
前記第2の粘度のレジスト(90)を塗布するステップは、前記被加工膜(30)よりも厚くなるように前記半導体ウエハ(70、70a)の表面に前記第2の粘度のレジスト(90)を塗布することを特徴とする。
これにより、レジスト塗布後に、リソグラフィからエッチング等に至るまでの加工を行った場合についても、レジストの十分な耐久力を確保することができる。
第8の発明は、第1〜7のいずれかの発明に係るレジスト塗布方法において、
前記第1のレジスト(80)及び前記第2のレジスト(90)を前記半導体ウエハ(70、70a)の表面に塗布した後、前記半導体ウエハ(70、70a)を回転させることを特徴とする。
これにより、レジストを効果的に半導体ウエハの全面に行き渡らせることができ、高段差パターンがあっても、第1のレジストの塗布により段差が小さくなっているので、第2のレジストで半導体ウエハの全面に確実にレジストを行き渡らせることができる。
第9の発明に係る半導体装置の製造方法は、第1〜8のいずれかの発明に係るレジスト塗布方法を実行し、
レジスト(80、90)が塗布された半導体ウエハ(70、70a)を加熱してレジスト膜を形成し、
該レジスト膜を用いて半導体ウエハ(70、70a)上に回路パターンを形成し、
該回路パターンの形成後、前記レジスト膜を除去することを特徴とする。
これにより、高段差パターンが形成された半導体ウエハの表面に、適切に塗布されたレジストを用いて回路パターンを形成し、半導体装置を製造することができる。
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。
本発明によれば、高段差パターンを有する半導体ウエハの表面に、全体を適切に覆うようにレジストを塗布することができる。
以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。
図1は、本発明を適用した実施例に係るレジスト塗布方法の適用対象となる半導体ウエハ70の断面図の一例を示した図である。図1において、本実施例に係るレジスト塗布方法は、高段差パターン25を表面に有する半導体ウエハ70に適用される。半導体ウエハ70は、最も下層に半導体基板50、半導体基板50の上に絶縁層40、絶縁層40の上に被加工膜30が形成され、被加工膜30の上に高段差パターン25が形成されている。
半導体基板50は、シリコン、ゲルマニウム、ガリウムヒ素等の半導体素材からなる基板である。半導体基板50は、種々の半導体素材が適用されてよいが、例えば、シリコン基板が用いられてもよい。
絶縁層40は、上下層で配線を形成する場合に、上下層間を絶縁するための層である。絶縁層40は、種々の材料の絶縁材で構成されてよいが、金属酸化膜が適用されてもよく、例えば、二酸化ケイ素(SiO)が適用されてもよい。
被加工膜30は、レジストが塗布された後、転写され、最終的にエッチングされる膜である。被加工膜30は、例えば、Siの膜や、SiOCの膜等が適用されてよい。図1においては、被加工膜30は、高段差パターン25の下層に形成されているが、高段差パターン25も含めて全面を覆うように構成されてもよい。被加工膜30は、用途に応じて適切な膜厚を有していてよいが、例えば、0.1〜0.3〔μm〕程度の膜厚で形成されてもよい。
高段差パターン25は、通常の配線パターンよりも大きな段差を有するパターンである。通常、配線パターンの段差は0.1〜1.0〔μm〕程度の段差を有するが、本実施例に係るレジスト塗布方法に適用される半導体ウエハ70は、例えば、その10倍程度の1.0〜10.0〔μm〕の大きさの段差を有する。
高段差パターン25は、半導体ウエハ70の表面層であれば、種々の層に形成され得るが、例えば、表面に積層された積層半導体基板20に形成されてもよい。詳細には後述するが、高段差パターン25は、例えば、シリコン深掘りエッチング等により、シリコン基板を深掘り加工することによって形成されてもよい。例えば、半導体ウエハ70が、MEMS(Micro Electro Mechanical Systems)等に利用される場合には、半導体ウエハ70の表面に、センサーを設置したり、空気を通す穴が必要であったりする場合がある。かかる場合には、表面のシリコン基板層に高段差パターンが設けられるので、そのような用途の半導体ウエハ70に対し、本実施例に係るレジスト塗布方法を好適に適用することができる。
なお、本実施例に係るレジスト塗布方法は、高段差パターン25が形成されている材質に依存せず、種々の材質からなる高段差パターン25に適用可能である。例えば、高段差パターン25が、金属の配線パターンとして形成されている場合にも、本実施例に係るレジスト塗布方法を好適に適用することができる。この場合には、通常の半導体ウエハ70の層内に形成された0.1〜1.0〔μm〕の配線パターンよりも段差の大きい、1.0〜10.0〔μm〕程度の配線パターンとして高段差パターン25が形成された場合に適用される。
次に、図2及び図3を用いて、図1で示した高段差パターン25を有する半導体ウエハ70に、本実施例に係るレジスト塗布方法を適用する例について説明する。
図2は、本実施例に係るレジスト塗布方法の第1のレジスト80を塗布するステップを示した図である。図2において、半導体ウエハ70の表面に第1のレジスト80が供給された状態が示されているが、高段差パターン25の段差を小さくするように、段差の途中の高さまで第1のレジスト80が塗布されている。このとき、第1のレジスト80は、通常の段差の低い配線パターンに1回でレジストを塗布するのに用いられたレジスト190よりも低粘度のレジスト80が用いられる。つまり、粘度が高いと、高段差パターン25のように、深い溝が形成されている場合には、半導体ウエハ70を回転させたとしても、高段差パターン25の高い壁にレジストの拡散が妨げられ、レジストの供給位置から離れた半導体ウエハ70上に位置には、レジストが行き渡らない現象が生じてしまう。そこで、分散し易い低粘度の第1のレジスト80を最初に半導体ウエハ70の表面に塗布して供給し、第1のレジスト80が半導体ウエハ70の表面全体に行き渡るようにする。これにより、半導体ウエハ70の全面について、高段差パターン25の段差を小さくするように第1のレジストを塗布することができる。
なお、第1のレジスト80は、通常の段差の低い配線パターンのレジスト塗布に用いられるレジスト190よりも粘度が低いので、液体により近い状態となり、高段差パターン25の段差総てを埋めるように塗布することは困難である。よって、図2に示すように、高段差パターン25の段差総てを満たすのではなく、段差の途中まで、段差が小さくなるように第1のレジスト80を塗布する。この第1のレジストを塗布するステップにより、高段差パターン25の段差を小さくし、段差が小さい半導体ウエハ70の表面を形成することができる。
図3は、本実施例に係るレジスト塗布方法の第2のレジスト90を塗布するステップを示した図である。図3において、半導体ウエハ70の全面に、第2のレジスト90が塗布されて覆われた状態が示されている。このように、本実施例に係るレジスト塗布方法においては、第1のレジスト80を塗布して高段差パターン25の段差を小さくした後、第2のレジスト90を塗布し、半導体ウエハ70の全面にレジスト90を塗布するようにする。
第2のレジスト90は、第1のレジスト80よりも高粘度のレジストを用いる。第1のレジスト80の塗布により、高段差パターン25の段差が小さくなったので、高粘度の第2のレジスト90を用いても、半導体ウエハ70の全面にレジスト90を行き渡らせることができる。そして、第2のレジスト90は高粘度であるので、下に流れ落ちずに固形状となり、半導体ウエハ70上に厚みを有する膜を形成することが可能となる。
第2のレジスト90は、第1のレジスト80よりも高粘度であれば、用途に応じて種々の粘度のレジストを適用することができる。例えば、通常の段差の低い配線パターンを有する半導体ウエハ表面のレジスト塗布に用いるレジストと同程度の粘度のレジストを用いてもよいし、これよりも固形状を形成し易いように高い粘度のレジストを用いるようにしてもよい。第1のレジスト80の塗布で、段差は小さくなるものの、やはり通常の配線パターンよりは未だ段差が大きい点を考慮して、通常よりも低い粘度のレジストを用いるようにしてもよい。第2のレジスト90は、第1のレジスト80を塗布して高段差パターン25の段差が小さくなった後、その上にある程度の厚さのレジスト膜を形成できる粘度を有し、かつ半導体ウエハ70の全体に行き渡ることが可能であれば、種々の粘度のレジストを適用することができる。
なお、第1のレジスト80と第2のレジスト90は、粘度は異なるが、レジスト80、90内の樹脂と感光剤は同じものが使用されているので、レジスト80、90塗布後の仕上がりは、1回でレジストを塗布した状態と同様になる。第1のレジスト80及び第2のレジスト90の粘度は、溶剤の粘度の差により調整されており、乾燥した状態のレジスト膜としては材質の均一性を保つことができる。
また、第1のレジスト80を塗布してから、第2のレジスト90を半導体ウエハ70に塗布する間は、必要に応じて、半導体ウエハ70をベークして加熱したり、他の方法で乾燥して第1のレジスト80を固化してから第2のレジスト90を塗布したりするようにしてもよい。また、逆に、そのような工程を入れず、第1のレジスト80の塗布後、第2のレジスト90を直ぐ塗布するようにしてもよい。第1のレジスト80を塗布するステップと、第2のレジスト90を塗布するステップの間は、半導体装置の製造プロセスの形態に応じて適宜適切な処理を行うようにしてよい。
このように、本実施例に係るレジスト塗布方法によれば、第1のレジスト80を塗布するステップで高段差パターン25の段差を減少させ、第2のレジスト90を塗布するステップで厚みを形成して半導体ウエハ70の全体を覆うようにしてので、高段差パターン25を有する半導体ウエハ70の表面であっても、塗布ムラを生じさせることなく全面にレジスト塗布を行うことができる。
次に、図4を用いて、本実施例に係るレジスト塗布方法のレジスト供給方法について説明する。図4は、本実施例に係るレジスト塗布方法のレジスト供給方法の一連の動作の例を示した図である。
図4(a)は、第1のレジスト80を塗布するステップの、レジスト供給方法の一例を示した図である。図4(a)において、半導体ウエハ70の中央部に、ノズル100を用いて第1のレジスト80を滴下する。このように、例えば、第1のレジスト80の供給は、ノズル100を用いて、半導体ウエハ70の所定の位置に第1のレジスト80を供給することにより行われてもよい。
なお、半導体ウエハ70は、例えば、スピンチャック等の半導体ウエハ70を支持する支持台に固定支持されてよい。
図4(b)は、第1のレジスト80を塗布するステップの、レジスト80を半導体ウエハ70の全体に塗布する方法の一例を示した図である。図4(b)において、半導体ウエハ70が水平方法に回転し、半導体ウエハ70の中央部に滴下された第1のレジスト80が、遠心力により引き伸ばされて周辺部に分散してゆく状態が示されている。このように、第1のレジスト80が、半導体ウエハ70の所定位置に供給された場合には、これを半導体ウエハ70の全面に拡大するため、例えば、半導体ウエハ70を回転させるようにしてよい。第1のレジスト80は、低粘度でムラ無く広がり易いため、半導体ウエハ70を回転させることにより、表面全体に行き渡らせることができる。
なお、半導体ウエハ70は、固定支持されたスピンチャック等が回転することにより、回転動作が行われてよい。
図4(c)は、第2のレジスト90を塗布するステップの、レジスト供給方法の一例を示した図である。図4(c)において、第1のレジスト80が全体を覆っている半導体ウエハ70の表面の中央部に、ノズル100を用いて高粘度の第2のレジスト90が滴下された状態が示されている。このように、例えば図4(a)と同様に、半導体ウエハ70の所定位置に、ノズル100を用いて第2のレジスト90を滴下することにより、第2のレジスト90の供給が行われてよい。
なお、第2のレジスト90の供給は、第1のレジスト80が半導体ウエハ70の全面近くに拡がり、高段差パターン25の段差が全面で小さくなってから行うようにする。また、第2のレジスト90を供給するノズル100は、第1のレジスト80を供給したノズル100と同じノズル100であってもよいし、異なるノズルが用いられてもよい。図4(c)においては、図4(a)と同一のノズル100を用いた例を示しており、同一の参照符号を付している。
図4(d)は、第2のレジスト90を塗布するステップの、レジスト90を半導体ウエハ70の全体に塗布する方法の一例を示した図である。図4(d)において、表面が第1のレジスト80で塗布されて覆われた半導体ウエハ70の表面上を、高粘度の第2のレジスト90が更に回転引き伸ばしにより拡大されてゆく状態が示されている。このように、第2のレジスト90の半導体ウエハ70全面への塗布も、例えば図4(b)と同様に、半導体ウエハ70の回転により行われてよい。第2のレジスト90は、第1のレジスト80よりも高粘度であり、分散拡大し難いが、第1のレジスト80で高段差パターン25の段差が小さくしてあるので、半導体ウエハ70の全体を塗布して覆うことができる。
このように、例えば、第1のレジスト80及び第2のレジスト90を、ノズル100を用いて半導体ウエハ70の中央付近に滴下し、回転によりこれを周辺部に拡げてゆくようにレジスト塗布を行うようにしてもよい。簡素な動作で、半導体ウエハ70上に均一にレジスト80、90の塗布を行うことができる。
なお、図4においては、第1のレジスト80及び第2のレジスト90を半導体ウエハ70の表面上に供給してから、半導体ウエハ70を回転させ、レジスト80、90を引き伸ばす例を挙げて説明したが、半導体ウエハ70を最初から回転させながら第1のレジスト80又は第2のレジスト90を供給するようにしてもよい。特に、図4(c)に示した第2のレジスト90を供給する際には、図4(b)で半導体ウエハ70を一旦回転させたら、そのまま回転を維持して図4(c)の第2のレジスト90を供給するステップに移る方が、一連の動作がスムーズであるので、第1のレジスト80が半導体ウエハ70上を広がっている途中で、半導体ウエハ70を回転させながら第2のレジスト90を半導体ウエハ70上に滴下するようにしてもよい。
図5は、本実施例に係るレジスト塗布方法を適用する、図1〜図3とは異なる態様の半導体ウエハ70aの断面図である。
図5(a)は、表面に高段差パターン25が形成されるとともに、配線パターン10が形成されている半導体ウエハ70aの断面を示した図である。図5(a)において、下層にシリコン基板からなる半導体基板50、半導体基板50の上にシリコン酸化膜からなる絶縁層40、絶縁層40の上に積層半導体基板20が形成され、積層半導体基板20に高段差パターン25が形成されている点は、図1乃至図3に係る半導体ウエハ70と同様である。図5(a)において、半導体ウエハ70aの表面をなす積層半導体基板20の上に、更に配線パターン10が形成されている点で、図1乃至図3に係る半導体ウエハ70と異なっている。このように、表面に配線パターン10を有する半導体ウエハ70aについても、本実施例に係るレジスト塗布方法を適用することができる。
半導体ウエハ70aの表面に、配線パターン10が更に形成されることにより、深掘りの凹部を形成する高段差パターン25と反対に、凸部を形成する配線パターン10が存在することになるので、全体の段差としては、その段差は更に増すことになる。しかしながら、図5(a)に示すように、配線パターン10の最上部と、高段差パターン25の最深部の段差は、0.1〜1.0〔μm〕の範囲内にあり、図1乃至図3における説明と同様の段差である。全体の段差として、0.1〔μm〕より大きく、1.0〔μm〕以下の範囲内の差であれば、図1乃至図4において説明した本実施例に係るレジスト塗布方法を、そのまま適用することができる。
図5(b)は、参考用に対比として示す通常の低い配線パターンを有する半導体ウエハ170の断面構成を示した図である。図5(b)に示すように、積層半導体基板20の表面には、配線パターン10が形成されている。また、積層半導体基板20の表面に、アイソレーション60が形成され、その上に配線パターン10が同様に形成されているが、その半導体ウエハ170の表面との段差は、0.1〜1.0〔μm〕である。つまり、1.0〜10.0〔μm〕の段差を有する高段差パターン25の1/10程度の大きさである。このような通常の素子構造を有する半導体ウエハ170に対しては、従来のレジスト190を用いて、1回のレジスト190の塗布で半導体ウエハ170の全面にレジスト塗布を行うことができる。
一方、図5(a)に戻ると、半導体ウエハ70aの表面に形成されている配線パターン10も、図5(b)と同様の、0.1〜1.0〔μm〕の小さな段差を有するので、これらについては、大きな問題とならずに、第1のレジスト80及び第2のレジスト90を塗布することができる。よって、図5(a)に示すような、表面に配線パターン10を有し、高段差パターン25を有する半導体ウエハ70aについても、本実施例に係るレジスト塗布方法を好適に適用できる。
なお、本実施例に係るレジスト塗布方法を適用する範囲は、高段差パターン25と、半導体ウエハ70、70aの最上部が1.0〔μm〕より大きく、10.0〔μm〕であるが、好ましくは、3.0〔μm〕以上10.0〔μm〕以下であってもよく、更に好ましくは、5.0〔μm〕以上10.0〔μm〕以下であってもよい。
また、図5(a)に示した半導体ウエハ70aにおいては、被加工膜30が示されていないが、例えば、被加工膜30を設ける場合には、高段差パターン25、積層半導体基板20及び配線パターン10の総てを覆うように、1.0〔μm〕未満、例えば、0.3〔μm〕程度の被加工膜30を設けるようにしてもよい。
図6は、半導体ウエハ70aの表面に被加工膜30を設けた場合の、第1のレジスト80及び第2のレジスト90によって形成される最終的なレジスト膜の好ましい厚さについて説明するための図である。
図6において、半導体ウエハ70aの積層半導体基板20の表面に、配線パターン10が形成され、配線パターン10の上を被加工膜30が覆い、更にその上に第2のレジスト90が塗布された状態が示されている。被加工膜30の配線パターン10の上部の膜厚をB、更にその上を覆う第2のレジスト90の膜厚をAとすると、B<Aであることが好ましい。つまり、第2のレジスト90の膜厚Aは、被加工膜30の膜厚Bよりも大きいことが望ましい。これは、レジスト90が、その後のリソグラフィからエッチングまでの工程で、ある程度の耐性を有してそれらのプロセスに持ち堪えることが必要であるため、被加工膜30よりも厚く構成されることが好ましい。
なお、レジスト90は、第2のレジスト90の膜厚として説明したが、第1のレジスト80が含まれていてもよいことは言うまでも無い。実質的に、配線パターン10の上部は段差の最上部であり、第1のレジスト80はあまり滞留していないことが推定されるが、これを排除する趣旨ではないし、また、第1のレジスト80と第2のレジスト90のどちらに起因して最終的なレジスト膜が形成されているかを判断するのは困難であるので、配線パターン10の上部に第1のレジスト80が含まれてもよいことは言うまでもない。
このように、本実施例に係るレジスト塗布方法によれば、高段差パターン25を有する半導体ウエハ70、70aについても、適切に半導体ウエハ70、70aの全体にレジスト80、90を塗布することができる。
また、レジスト80、90を塗布した後、半導体ウエハ70、70aを加熱してレジスト80、90を固化してレジスト膜を形成し、レジスト膜上にリソグラフィにより回路パターンを形成し、エッチングを行って最終的にレジスト膜を除去することにより、所望の回路パターンを半導体ウエハ70、70aに形成し、半導体装置を製造することができる。本実施例に係るレジスト塗布方法を半導体製造方法に適用することにより、高段差パターン25を有する半導体ウエハ70、70aを用いて、MEMS等に適用可能な半導体装置を製造することができる。
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。
本実施例に係るレジスト塗布方法の適用対象となる半導体ウエハ70の断面図の一例である。 第1のレジスト80を塗布するステップを示した図である。 第2のレジスト90を塗布するステップを示した図である。 本実施例に係るレジスト塗布方法の動作例を示した図である。図4(a)は、第1のレジスト80の供給方法の一例を示した図である。図4(b)は、第1のレジスト80を半導体ウエハ70の全体に塗布する方法の一例を示した図である。図4(c)は、第2のレジスト90の供給方法の一例を示した図である。図4(d)は、第2のレジスト90を半導体ウエハ70の全体に塗布する方法の一例を示した図である。 図1〜図3とは異なる態様の半導体ウエハ70aの断面図である。図5(a)は、表面に配線パターン10が形成されている半導体ウエハ70aの断面図である。図5(b)は、参考用に示す半導体ウエハ170の断面図である。 レジスト膜の好ましい厚さについての説明図である。 従来のレジスト塗布方法を示した図である。 従来のレジスト塗布方法でレジスト190が塗布された状態を示した図である。 従来のレジスト塗布方法を、高段差パターン25を有する半導体ウエハ70に、適用した例を示した図である。 従来のレジスト塗布方法により、塗布ムラが生じた半導体ウエハ70を示した平面図である。
符号の説明
10 配線パターン
20 積層半導体基板
25 高段差パターン
30 被加工膜
40 絶縁層
50 半導体基板
60 アイソレーション
75 半導体装置
70、70a、170 半導体ウエハ
80 第1のレジスト
90 第2のレジスト
100 ノズル

Claims (9)

  1. 配線パターンの段差よりも大きい段差を有する高段差パターンが形成された半導体ウエハの表面に、レジストを塗布するレジスト塗布方法であって、
    第1の粘度のレジストを、前記高段パターンの段差が小さくなるように前記半導体ウエハの表面に塗布するステップと、
    第2の粘度のレジストを、前記高段差パターンを含めて全体を覆うように前記半導体ウエハの表面に塗布するステップと、を有することを特徴とするレジスト塗布方法。
  2. 前記第1の粘度のレジストは、前記第2の粘度のレジストよりも低粘度であることを特徴とする請求項2に記載のレジスト塗布方法。
  3. 前記半導体ウエハの表面は、積層された半導体基板で構成され、
    前記高段差パターンは、前記半導体基板を深掘りした溝部のパターンであることを特徴とする請求項1又は2に記載のレジスト塗布方法。
  4. 前記配線パターンは、前記半導体ウエハの表面に形成され、
    前記第2のレジストを塗布するステップは、前記配線パターンも含めて全体を覆うように塗布することを特徴とする請求項1乃至3のいずれか一項に記載のレジスト塗布方法。
  5. 前記高段差パターンの段差は、1μmより大きく、10μm以下であることを特徴とする請求項1乃至4のいずれか一項に記載のレジスト塗布方法。
  6. 前記半導体ウエハの表面は、被加工膜で覆われていることを特徴とする請求項1乃至5のいずれか一項に記載のレジスト塗布方法。
  7. 前記第2の粘度のレジストを塗布するステップは、前記被加工膜よりも厚くなるように前記半導体ウエハの表面に前記第2の粘度のレジストを塗布することを特徴とする請求項6に記載のレジスト塗布方法。
  8. 前記第1のレジスト及び前記第2のレジストを前記半導体ウエハの表面に塗布した後、前記半導体ウエハを回転させることを特徴とする請求項1乃至7のいずれか一項に記載のレジスト塗布方法。
  9. 請求項1乃至8のいずれか一項に記載のレジスト塗布方法を実行し、
    レジストが塗布された半導体ウエハを加熱してレジスト膜を形成し、
    該レジスト膜を用いて半導体ウエハ上に回路パターンを形成し、
    該回路パターンの形成後、前記レジスト膜を除去することを特徴とする半導体装置の製造方法。
JP2008134639A 2008-05-22 2008-05-22 レジスト塗布方法及び半導体装置の製造方法 Pending JP2009283713A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008134639A JP2009283713A (ja) 2008-05-22 2008-05-22 レジスト塗布方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008134639A JP2009283713A (ja) 2008-05-22 2008-05-22 レジスト塗布方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009283713A true JP2009283713A (ja) 2009-12-03

Family

ID=41453855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008134639A Pending JP2009283713A (ja) 2008-05-22 2008-05-22 レジスト塗布方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009283713A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153857A (ja) * 2014-02-13 2015-08-24 東京エレクトロン株式会社 塗布処理方法、プログラム、コンピュータ記憶媒体及び塗布処理装置
US9437477B1 (en) 2015-03-31 2016-09-06 Kabushiki Kaisha Toshiba Pattern forming method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015153857A (ja) * 2014-02-13 2015-08-24 東京エレクトロン株式会社 塗布処理方法、プログラム、コンピュータ記憶媒体及び塗布処理装置
US9437477B1 (en) 2015-03-31 2016-09-06 Kabushiki Kaisha Toshiba Pattern forming method

Similar Documents

Publication Publication Date Title
TWI579897B (zh) 用於化學拋光與平坦化之方法
US20160260623A1 (en) Method and Apparatus for Planarization of Substrate Coatings
US20180133748A1 (en) Application method
JP2009283713A (ja) レジスト塗布方法及び半導体装置の製造方法
JPH07249626A (ja) 半導体装置の製造方法
KR20060134598A (ko) 반도체 소자의 미세 패턴 형성방법
US7972654B2 (en) Planarizing coating method
KR100727439B1 (ko) 금속 배선 형성 방법
US10062566B2 (en) Semiconductor device, display substrate, display device, and method for manufacturing polysilicon film
US6613700B2 (en) Method for spin coating high viscosity materials on silicon wafers
US7166546B2 (en) Planarization for integrated circuits
KR100685679B1 (ko) 스핀 코팅 방법
JP2007214232A (ja) パターン形成方法
KR100801846B1 (ko) 액정표시소자 제조 방법
JPH03188648A (ja) 半導体装置の製造方法
JP2008149283A (ja) 塗膜形成方法
KR100384877B1 (ko) 포토레지스트 도포 방법
TW202105538A (zh) 用於晶片之塗層方法
JPH08316120A (ja) レジスト塗布方法
JPH0697068A (ja) 平坦化方法
KR100702122B1 (ko) 반도체 기판 상에 금속 층간 절연층을 형성하는 방법
JPH02244721A (ja) 半導体装置の絶縁膜形成方法
US20170207098A1 (en) Semiconductor integrated circuit device with a surface and method of manufacturing the same
JPH01239848A (ja) 表面平担化処理法
KR20090084084A (ko) 잉크젯 방식을 이용한 절연막의 형성방법