JPH0697068A - 平坦化方法 - Google Patents

平坦化方法

Info

Publication number
JPH0697068A
JPH0697068A JP4243296A JP24329692A JPH0697068A JP H0697068 A JPH0697068 A JP H0697068A JP 4243296 A JP4243296 A JP 4243296A JP 24329692 A JP24329692 A JP 24329692A JP H0697068 A JPH0697068 A JP H0697068A
Authority
JP
Japan
Prior art keywords
resist
substrate
semiconductor substrate
layer
viscosity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4243296A
Other languages
English (en)
Inventor
Akira Kawai
晃 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4243296A priority Critical patent/JPH0697068A/ja
Publication of JPH0697068A publication Critical patent/JPH0697068A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 本発明の目的は、深さ1μm以上の段差を有
する基板表面を絶対段差をほとんど生じることなく均一
に平坦化することができる平坦化方法を提供することで
ある。 【構成】 本発明の平坦化方法は、段差3を有する半導
体基板1にレジスト剤2を塗布してその表面を平坦化す
る方法であって、半導体基板1上に100cp以上の粘
度を有するレジスト剤2を滴下し、オリフィス4を用い
て、段差3を埋めるようにレジスト剤2を半導体基板1
の表面に塗布し、さらにエッチバック処理を施すことに
より平坦化されたレジスト層13を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、LSI等の半導体装
置の製作に用いられる基板の平坦化技術に関するもので
ある。
【0002】
【従来の技術】LSI製造プロセスにおいて、近年ます
ますデバイスの高集積化、高速化が図られ、縦方向の多
層配線化がさらに重要なポイントとなってきている。
【0003】通常、LSIの配線材料には、Alまたは
Al合金が広く用いられる。このような配線材料を用い
て、多層配線を実現する際に、配線の膜厚または層間絶
縁膜の膜厚を薄膜化することは、電流密度の増大や配線
の信号伝播の遅延を招き、エレクトロマイグレーション
への抵抗を低下させるため、困難である。その結果、デ
バイスの縦方向のパターン段差部の凹凸形状はますます
増大してしまうことになる。
【0004】このため、配線の膜厚または層間絶縁膜の
膜厚を変えることなく、多層化によるパターン段差部に
おける配線の断線等を低減させる技術、すなわちデバイ
ス表面を平坦化する技術が開発されてきた。層間絶縁膜
の平坦化方法としてこれまでに知られているものに、リ
フロー法、エッチバック法、回転塗布法、バイアススパ
ッタ法等がある。
【0005】中でも、回転塗布法では、図14に示すよ
うに、有機溶剤にSiOn を溶かして得られる粘度約1
0cp程度のシラノール系の高分子剤、たとえばSi
(OH)4-n (商品名:東京硼化工業社製 OCD)を
基板10上に回転塗布し、塗布後400〜700℃でベ
ーク処理を行ない、基板10の表面に厚さ約1μm程度
のスピンオングラス(SOG)膜20を形成させて配線
段差形状の凹部16を埋め込むことで平坦化を行なって
いた。
【0006】
【発明が解決しようとする課題】しかしながら、図15
に示すように、1μm以上の深い段差部17,18が生
じている基板15の表面に、上述した回転塗布法を用い
てSOG膜20を形成させると、特に幅広の深い段差部
18に対応する領域においては塗布したシラノール系の
高分子剤が凹凸に沿うように流動してしまうため、形成
されたSOG膜20の表面に段差部19が新たに生じて
しまい、基板15上の段差部形状を均一に平坦化するこ
とはできない。
【0007】このようなSOG膜20の表面に薄いレジ
スト膜を形成してフォトリソグラフィによりレジストパ
ターンを得ようとすると、SOG膜20に生じた新たな
段差部19に対応する領域において光の焦点位置にずれ
が生じて精度の高いパターンが得られなくなるという問
題があった。
【0008】本発明は、上記のような問題を解消するた
めになされたものであって、1μm以上の深い段差を有
する基板表面を均一に平坦化することができる平坦化方
法を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は、段差を有する
基板にレジストを塗布してその表面を平坦化する平坦化
方法に関し、SOG塗布を用いる従来の平坦化方法に代
わるものである。
【0010】第1の発明に係る平坦化方法は、段差を有
する基板上に100cp以上の粘度を有するレジストを
滴下し、所定の塗布手段を用いて、段差を埋めるように
レジストを基板の表面に塗布することを特徴とする。
【0011】第1の発明において、所定の塗布手段とし
ては、以下の実施例に示すような端部が鋭利な形状に成
形されたオリフィス等を用いることが望ましい。
【0012】第1の発明において、レジストはクレゾー
ルノボラック樹脂、キシレノール樹脂等を主成分とする
有機溶剤系レジストを使用することができる。
【0013】第2の発明に係る平坦化方法は、粘度の異
なる2つ以上のレジストを用意し、レジストを粘度の大
きいものから順次基板上に塗布し、基板上にレジストか
らなる層を積層することを特徴とする。
【0014】第2の発明において、レジストはクレゾー
ルノボラック樹脂、キシレノール樹脂等の有機溶剤系レ
ジストを使用することができる。また、レジストを塗布
する際には回転塗布(スピンコート)を行なうことが好
ましい。スピンコートを行なう場合には、その回転数を
調節することによって形成したいレジスト層の厚みを自
在に変えることができる。
【0015】また、第2の発明においては、粘度の異な
る2つ以上のレジストからなる層は、その厚さが基板表
面から離れるにつれて段階的に薄くなるように積層され
ることが好ましい。
【0016】第3の発明に係る平坦化方法は、平坦な面
を備える剛性板にポリマーからなるシートを圧着し、段
差を有する基板の表面にポリマーからなるシートが接触
するように、基板と剛性板とを重ね合わせた後加熱処理
を施し、加熱処理後、剛性板を基板上から排除すること
により、基板上にポリマーからなるレジスト層を形成す
ることを特徴とする。
【0017】第3の発明において、剛性板は、SUS材
等の非腐食性金属材料から形成されることが好ましい。
【0018】また第3の発明において、加熱処理におけ
る温度条件は、使用するポリマーの軟化点以上とするこ
とが必要である。
【0019】第3の発明において、ポリマーからなるシ
ートは、たとえば、ポリスチレンシート等の市販のシー
トを用いることができる。
【0020】
【作用】第1の発明に係る平坦化方法では、液体状のレ
ジストを一切用いず、水飴状を呈する程度の粘度、すな
わち100cp以上の粘度を有するレジストを使用し、
所定の塗布手段を用いて段差を有する基板上にレジスト
を塗布することで、1μm以上の深い段差が存在する領
域においてもレジストからなる層が十分に厚い膜厚を保
持した状態で形成され、基板上の凹凸がレジストにより
効率よく埋められる。
【0021】したがって、従来液体状を呈する程度の粘
度、すなわち10cp程度の粘度を有するレジストを使
用した場合に、塗布したレジストが段差に沿うように流
動してレジストからなる層の表面に凹凸が残存してしま
うという問題は一切解消される。
【0022】このように、第1の発明に係る平坦化方法
を用いれば、1μm以上の比較的深い段差を有する基板
平面を比較的容易に平坦化することができる。
【0023】第2の発明に係る平坦化方法では、粘度の
異なる2つ以上のレジストを用意し、まず基板上に膜厚
が厚く保持され深い段差を効率よく埋めることができる
粘度の大きいレジストからなる層を形成する。さらに、
塗布特性に優れ、粘度の大きいレジストからなる層上に
残存するような浅い段差を効率よく埋めることができる
粘度の小さいレジストからなる層を粘度の大きいレジス
トからなる層上に積層する。
【0024】このように、基板上の段差の深さに応じ
て、粘度の大きいレジストからなる層上により粘度の小
さいレジストを順次塗布し、粘度の異なる2つ以上のレ
ジストからなる層を複数積層することで、下段のレジス
トからなる層上に生じた凹凸が完全に解消され、段差を
有する基板表面を均一に平坦化することができる。
【0025】したがって、第2の発明に係る平坦化方法
を用いれば、第1の発明に係る平坦化方法を用いても十
分に平坦化することができないような深くて幅広の段差
を有する基板をもさらに均一に平坦化することができ
る。
【0026】第3の発明に係る平坦化方法では、平坦な
面を備える剛性板にポリマーからなるシートを圧着し、
段差を有する基板の表面に、ポリマーからなるシートが
接触するように基板と剛性板とを重ね合わせた後加熱処
理を施す。
【0027】この加熱処理により剛性板に圧着されたポ
リマーからなるシートが軟化し、段差を埋めるようにし
て基板表面に密着する。この結果、剛性板と基板との間
にポリマーからなる層が形成される。加熱処理後、剛性
板を基板上から排除する。このとき、ポリマーからなる
層の表面と剛性板の平坦な面とはともに圧着によっての
み支持されているため、何ら特別な処理を施さなくとも
極めて小さな外力により容易に剛性板をポリマーからな
る層から分離することができる。ポリマーからなる層の
表面が平坦な面を備える剛性板に圧着されていたこと
で、剛性板を排除することにより、基板上に平滑な表面
を有するポリマーからなるレジスト層が露出され、段差
を有する基板の表面が均一に平坦化される。
【0028】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
【0029】実施例1 図1〜図4は、本発明の第1の実施例に係る平坦化方法
の第1〜第4の工程を示す半導体装置の部分断面図であ
る。
【0030】図1に示すように、深さ1〜5μm程度の
段差3が表面に生じた、直径8インチの半導体基板1を
用意し、その表面にクレゾールノボラック樹脂と有機溶
剤と感光剤との混合物からなるレジスト剤2を適量滴下
する。このレジスト剤2の粘度はクレゾールノボラック
樹脂と有機溶剤の混合比を変えることにより自在に調整
され得る。本実施例において使用するレジスト剤2は、
クレゾールノボラック樹脂1に対し有機溶剤を重量比に
して30〜40の割合で混合することにより、約100
〜120cpの粘度に調整するものとした。
【0031】次に、図2に示すように、半導体基板1上
に滴下された水飴状のレジスト剤2を均一に塗布するた
め、横15〜20cm、縦5〜10cm、厚み1〜2m
mのSUS材製(ステンレス製)オリフィス4を用意す
る。本実施例においてはSUS材製オリフィスを用いた
が、他の非腐食性金属材料からなるオリフィスを用いて
もよい。
【0032】SUS材製オリフィス4は、その長辺方向
の一方端部11が斜め方向に研摩されており、鋭利な形
状に成形されている。鋭利な形状に成形された一方端部
11が半導体基板1面と平行な位置関係となるように、
オリフィス4を回転可能な支持軸(図示せず)に設置す
る。さらに、半導体基板1から一方端部11までの間隔
を調整するように、オリフィス4を位置決めする。これ
により、形成したいレジスト層の厚みを調整することが
できる。
【0033】半導体基板1を固定したまま、オリフィス
4を支持軸を中心として10秒間1回転程度の低速度で
数〜10回回転させる。
【0034】図2に示すように、オリフィス4の回転に
伴って、鋭利な形状に成形された一方端部11により、
余剰レジスト剤を排除することで滴下されたレジスト剤
2の凹凸がならされ、半導体基板1表面全体にレジスト
剤2が均一に塗布される。塗布されたレジスト剤2は、
水飴状を呈しており、大きな膜厚を有した状態で保持さ
れる。その結果、図3に示すように、半導体基板1の表
面に生じた段差3を埋めるように、厚み約10μm程度
のレジスト層12が形成される。
【0035】さらに、図4に示すように、レジスト層1
2の全面にプラズマエッチング等によりエッチバック処
理を施すことで、約2〜3μm程度の厚みを有する平坦
化されたレジスト層13を形成する。
【0036】本実施例に基づく平坦化方法では、およそ
1〜5μm程度の段差が生じた半導体基板1の表面を1
00cp以上の粘度を有するレジスト剤2を塗布するこ
とで、半導体基板1上にフォトリソグラフィによりレジ
ストパターンを形成しても光の焦点位置のずれが生じな
い程度にまで半導体基板1の表面を均一に平坦化するこ
とができる。
【0037】実施例2 図5〜図9は、本発明の第2の実施例に係る平坦化方法
の第1〜第5工程を示す半導体装置の部分断面図であ
る。
【0038】図5に示すように、深さ1〜5μm程度の
段差3が表面に生じた、直径8インチの半導体基板1を
用意する。また、クレゾールノボラック樹脂を主成分と
する有機溶剤系レジスト剤であって、その粘度が70〜
100cp、30〜50cp、10cp以下にそれぞれ
調整された3種類のレジスト剤を用意する。
【0039】図6に示すように、まず70〜100cp
の粘度を有するレジスト剤を半導体基板1上に適量滴下
し、3000〜4000rpmの回転数でスピンコート
を行ない、厚さ約7〜8μmの第1のレジスト層5を形
成する。
【0040】この第1のレジスト層5を形成することに
よって、半導体基板1表面に生じた段差3が埋められ
る。第1のレジスト層5においては、段差3に対応する
領域に浅い凹部が形成され、その表面は波打った状態を
呈している。
【0041】さらに、図7に示すように、第1のレジス
ト層5上に30〜50cpの粘度を有するレジスト剤を
適量滴下し、5000rpm前後の回転数でスピンコー
トを行ない、厚さ2〜3μmの第2のレジスト層6を形
成する。
【0042】第2のレジスト層6を形成することによっ
て、第1のレジスト層5表面に生じた浅い凹部が埋めら
れる。第2のレジスト層6においては、段差3に対応す
る領域により浅い凹部が残存している。
【0043】次に、図8に示すように、第2のレジスト
層6上に10cp以下の粘度を有するレジスト剤を適量
滴下し、5000〜7000rpmの回転数でスピンコ
ートを行ない、厚さ1μmの第3のレジスト層7を形成
する。
【0044】第3のレジスト層7を形成することによっ
て、第2のレジスト層6表面に残存したより浅い凹部が
埋められ、半導体基板1表面がほぼ完全に平坦化され
る。
【0045】さらに、図9に示すように、積層した第
1、第2および第3のレジスト層5,6,7の全面にプ
ラズマエッチング等によりエッチバック処理を施すこと
で、およそ2〜3μm程度の厚みを有する平坦化された
レジスト層10を形成する。
【0046】本実施例に基づく平坦化方法によれば、異
なる粘度を有するレジスト層を用意し、粘度の大きいも
のから順次半導体基板1上に塗布して複数のレジスト層
を積層することで、半導体基板1上に生じた段差3を段
階的に平坦化することができる。
【0047】本実施例においては、粘度の異なる3種類
のレジスト剤を用意し、半導体基板1上にレジスト層を
3層積層することで、段差が生じた半導体基板1表面を
段階的に平坦化する例を示したが、さらに多くの種類の
レジスト剤を用いて多数レジスト層を積層してもよい。
積層するレジスト層の数が多いほど平坦度は向上され
る。
【0048】実施例3 図10〜図13は、本発明の第3の実施例に係る平坦化
方法の第1〜第4工程を示す半導体装置の部分断面図で
ある。
【0049】図10に示すように、表面が鏡面加工され
たSUS材製ボード9を用意し、その表面に厚み10μ
mのポリスチレンシート8を0.5kg/cm2 の圧力
で圧着する。
【0050】次に、SUS材製ボード9に圧着により固
定されたポリスチレンシート8を、段差3が生じた半導
体基板1の表面に接触するように、ボード9と半導体基
板1とを重ね合わせる。重ね合わせた後、ポリスチレン
シート8の温度が軟化点以上すなわち80〜120℃と
なる程度にまで加熱処理を行なう。この加熱処理により
ポリスチレンシート8が軟化点以上に達し軟化する。
【0051】図11に示すように、軟化したポチスチレ
ンシート8は、半導体基板1上の段差3を埋めるように
して半導体基板1表面に密着し、SUS材製ボード9と
半導体基板1の間にポリスチレンからなる層18が形成
される。
【0052】さらに、図12に示すように、ポリスチレ
ンからなる層18上からSUS材製ボード9を除去す
る。このとき、SUS材製ボード9とポリスチレンから
なる層18との界面は圧着によってのみ支持されている
ため、極めて小さな物理的外力を加えることによって簡
単に圧着が解除される。
【0053】SUS材製ボード9を排除することによ
り、表面が均一に平坦化されたポリスチレンからなる層
18が露出する。
【0054】さらに、図13に示すように、ポリスチレ
ンからなる層18の全面にプラズマエッチング等により
エッチバック処理を施すことで、約2〜3μm程度の厚
みを有する平坦化されたレジスト層20を形成する。
【0055】本実施例に基づく平坦化方法では、鏡面加
工された平面を備えるSUS材製ボード9にポリスチレ
ンシート8を圧着し、段差3を有する半導体基板1の表
面にポリスチレンシート8が接触するように、半導体基
板1とSUS材製ボード9とを重ね合わせた後加熱処理
を施し、加熱処理後SUS材製ボード9を半導体基板1
上から排除することにより半導体基板1上にポリスチレ
ンからなるレジスト層18を形成し効率よく平坦化する
ことができる。
【0056】
【発明の効果】以上説明したように、本発明に従う平坦
化方法を用いれば、段差上に塗布されるレジストが厚い
膜厚を有した状態で保持され得る。その結果、段差を有
する基板が、その表面に形成されたレジストからなる層
によってほぼ完全に平坦化される。したがって、平坦化
された基板上にフォトリソグラフィによりレジストパタ
ーンを形成しても光の焦点位置にずれが生じることはな
く、高精度のレジストパターンを得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に係る平坦化方法の第1
の工程を示す半導体装置の部分断面図である。
【図2】本発明の第1の実施例に係る平坦化方法の第2
の工程を示す半導体装置の部分断面図である。
【図3】本発明の第1の実施例に係る平坦化方法の第3
の工程を示す半導体装置の部分断面図である。
【図4】本発明の第1の実施例に係る平坦化方法の第4
の工程を示す半導体装置の部分断面図である。
【図5】本発明の第2の実施例に係る平坦化方法の第1
の工程を示す半導体装置の部分断面図である。
【図6】本発明の第2の実施例に係る平坦化方法の第2
の工程を示す半導体装置の部分断面図である。
【図7】本発明の第2の実施例に係る平坦化方法の第3
の工程を示す半導体装置の部分断面図である。
【図8】本発明の第2の実施例に係る平坦化方法の第4
の工程を示す半導体装置の部分断面図である。
【図9】本発明の第2の実施例に係る平坦化方法の第5
の工程を示す半導体装置の部分断面図である。
【図10】本発明の第3の実施例に係る平坦化方法の第
1の工程を示す半導体装置の部分断面図である。
【図11】本発明の第3の実施例に係る平坦化方法の第
2の工程を示す半導体装置の部分断面図である。
【図12】本発明の第3の実施例に係る平坦化方法の第
3の工程を示す半導体装置の部分断面図である。
【図13】本発明の第3の実施例に係る平坦化方法の第
4の工程を示す半導体装置の部分断面図である。
【図14】従来の平坦化方法の第1の例を示す半導体装
置の部分断面図である。
【図15】従来の平坦化方法の第2の例を示す半導体装
置の部分断面図である。
【符号の説明】
1 半導体基板 2 レジスト剤 3 段差 4 オリフィス 5 第1のレジスト層 6 第2のレジスト層 7 第3のレジスト層 8 ポリスチレンシート 9 SUS材製ボード 10 平坦化されたレジスト層 11 一方端部 12 レジスト層 13 平坦化されたレジスト層 18 ポリスチレンからなる層 20 平坦化されたレジスト層 なお、各図中同一符号は同一または相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 段差を有する基板にレジストを塗布して
    その表面を平坦化する方法であって、 前記基板上に100cp以上の粘度を有するレジストを
    滴下し、所定の塗布手段を用いて、前記段差を埋めるよ
    うに前記レジストを前記基板の表面に塗布することを特
    徴とする平坦化方法。
  2. 【請求項2】 段差を有する基板にレジストを塗布して
    その表面を平坦化する方法であって、 粘度の異なる2つ以上のレジストを用意し、 前記レジストを粘度の大きいものから順次前記基板上に
    塗布し、前記基板上に前記レジストからなる層を積層す
    ることを特徴とする平坦化方法。
  3. 【請求項3】 段差を有する基板の表面を平坦化する方
    法であって、 平坦な面を備える剛性板にポリマーからなるシートを圧
    着し、 前記段差を有する基板の表面に、前記ポリマーからなる
    シートが接触するように前記基板と前記剛性板とを重ね
    合わせた後加熱処理を施し、 前記加熱処理後、前記剛性板を前記基板上から排除する
    ことにより、前記基板上にポリマーからなるレジスト層
    を形成することを特徴とする平坦化方法。
JP4243296A 1992-09-11 1992-09-11 平坦化方法 Withdrawn JPH0697068A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4243296A JPH0697068A (ja) 1992-09-11 1992-09-11 平坦化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4243296A JPH0697068A (ja) 1992-09-11 1992-09-11 平坦化方法

Publications (1)

Publication Number Publication Date
JPH0697068A true JPH0697068A (ja) 1994-04-08

Family

ID=17101732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4243296A Withdrawn JPH0697068A (ja) 1992-09-11 1992-09-11 平坦化方法

Country Status (1)

Country Link
JP (1) JPH0697068A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007207969A (ja) * 2006-02-01 2007-08-16 Asti Corp パターン形成方法
KR100983856B1 (ko) * 2006-01-25 2010-09-28 니시야마 스테인레스 케미컬 가부시키가이샤 디스플레이용 유리 기판의 제조 방법 및 그에 의해 가공된유리 기판
US7968468B2 (en) 2005-11-24 2011-06-28 Tokyo Electron Limited Substrate treatment apparatus and substrate treatment method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968468B2 (en) 2005-11-24 2011-06-28 Tokyo Electron Limited Substrate treatment apparatus and substrate treatment method
US8864933B2 (en) 2005-11-24 2014-10-21 Tokyo Electron Limited Substrate treatment apparatus and substrate treatment method
KR100983856B1 (ko) * 2006-01-25 2010-09-28 니시야마 스테인레스 케미컬 가부시키가이샤 디스플레이용 유리 기판의 제조 방법 및 그에 의해 가공된유리 기판
JP2007207969A (ja) * 2006-02-01 2007-08-16 Asti Corp パターン形成方法

Similar Documents

Publication Publication Date Title
JPS63114213A (ja) 平担化方法
JPH08213390A (ja) 半導体加工片の処理方法
JP3927768B2 (ja) 半導体装置の製造方法
US6335285B1 (en) Method for manufacturing a globally planarized semiconductor device
JPH0697068A (ja) 平坦化方法
US5691240A (en) Method for forming blanket planarization of the multilevel interconnection
JP2748612B2 (ja) 半導体装置の製造方法
JPH06275577A (ja) 半導体装置のコンタクトホール形成方法
JPH03246937A (ja) 半導体装置の製造方法
JP2535908B2 (ja) 半導体装置の製造方法
KR100801846B1 (ko) 액정표시소자 제조 방법
JPH0653189A (ja) 成膜層の平坦化方法
JPS60245254A (ja) 層間絶縁膜の形成方法
JPH09153488A (ja) 半導体素子の絶縁膜構造及びその平坦化方法
JP4245446B2 (ja) 半導体素子の製造方法
JPS62221119A (ja) 透孔形成方法
JP3146780B2 (ja) 半導体装置の製造方法および半導体装置の製造装置
JPH07211714A (ja) 半導体装置の製造方法
JPH021921A (ja) 半導体装置におけるオルガノシラノール膜の形成方法
KR20020006361A (ko) 패턴 균일도가 향상된 반도체 소자 및 그 제조방법
JPH07273105A (ja) 半導体装置の絶縁膜形成方法及び絶縁膜形成装置
JPH04287327A (ja) 半導体装置及びその製造方法
JPH079939B2 (ja) 多層配線の形成方法
JPS63226040A (ja) 半導体集積回路装置の製造方法
JPH01155625A (ja) 多層レジスト膜の接着方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991130