JPH04287327A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04287327A JPH04287327A JP5181991A JP5181991A JPH04287327A JP H04287327 A JPH04287327 A JP H04287327A JP 5181991 A JP5181991 A JP 5181991A JP 5181991 A JP5181991 A JP 5181991A JP H04287327 A JPH04287327 A JP H04287327A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- semiconductor device
- wiring
- insulating film
- dummy pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims abstract description 4
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 18
- 239000010410 layer Substances 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 235000011007 phosphoric acid Nutrition 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置とその製造方
法、特に多層配線構造を有する半導体装置とその製造方
法に関する。
法、特に多層配線構造を有する半導体装置とその製造方
法に関する。
【０００２】近年、半導体ＩＣでは高集積・高密度化の
要求に対応して、パターンの微細化と共に配線の多層化
が進められている。この多層配線構造を有する半導体Ｉ
Ｃにあっては、下地に段差があると層間絶縁膜の表面に
凹凸を生じ、これが上層配線の信頼性を損なうことがあ
るため、微細パターンの配線にあっては層間絶縁膜の平
坦化が重要な事項となっている。
要求に対応して、パターンの微細化と共に配線の多層化
が進められている。この多層配線構造を有する半導体Ｉ
Ｃにあっては、下地に段差があると層間絶縁膜の表面に
凹凸を生じ、これが上層配線の信頼性を損なうことがあ
るため、微細パターンの配線にあっては層間絶縁膜の平
坦化が重要な事項となっている。
【０００３】
【従来の技術】従来の平坦化法としては、層間絶縁膜の
凹部をレジストでマスクして凸部をエッチングする方法
、液状の樹脂等を塗布して凹部を埋めた後これを硬化し
、更にエッチバックする方法、等が行われていた。これ
らの方法によれば層間絶縁膜表面の平坦度はかなり改善
されるが、特に微細なパターンの配線（例えばＡｌ配線
でパターンルール２μｍ 以下）の形成には不充分であ
る。
凹部をレジストでマスクして凸部をエッチングする方法
、液状の樹脂等を塗布して凹部を埋めた後これを硬化し
、更にエッチバックする方法、等が行われていた。これ
らの方法によれば層間絶縁膜表面の平坦度はかなり改善
されるが、特に微細なパターンの配線（例えばＡｌ配線
でパターンルール２μｍ 以下）の形成には不充分であ
る。
【０００４】更に良好な平坦度が得られる従来の平坦化
法として、下層配線が疎である部分のスペースに下層配
線と同じ厚さのダミーパターンを設ける方法がある。以
下その一例を図２を参照しながら説明する。図２ （ａ
）〜（ｄ）は従来の製造方法の一例を工程順に示す模式
断面図である。尚、図中、図１と同じものには同一の符
号を付与した。
法として、下層配線が疎である部分のスペースに下層配
線と同じ厚さのダミーパターンを設ける方法がある。以
下その一例を図２を参照しながら説明する。図２ （ａ
）〜（ｄ）は従来の製造方法の一例を工程順に示す模式
断面図である。尚、図中、図１と同じものには同一の符
号を付与した。
【０００５】先ず半導体基板１の表面にＡｌ等からなる
下層導電膜（図示は省略）を形成し、これをフォトリソ
グラフィ法等によりパターニングして下層配線パターン
２と共にダミーパターン３を得る（図２（ａ） 参照）
。次にＰＳＧからなる層間絶縁膜４を形成し、更に平坦
化絶縁膜５を形成する（図２（ｂ） 参照）。この平坦
化絶縁膜５は、例えば有機ＳＯＧ （Ｓｐｉｎｏｎ Ｇ
ｌａｓｓ）からなり、液の状態で回転塗布したのち加熱
して硬化させるものであるから、層間絶縁膜４の窪みを
埋め、かなり平坦な表面となる。
下層導電膜（図示は省略）を形成し、これをフォトリソ
グラフィ法等によりパターニングして下層配線パターン
２と共にダミーパターン３を得る（図２（ａ） 参照）
。次にＰＳＧからなる層間絶縁膜４を形成し、更に平坦
化絶縁膜５を形成する（図２（ｂ） 参照）。この平坦
化絶縁膜５は、例えば有機ＳＯＧ （Ｓｐｉｎｏｎ Ｇ
ｌａｓｓ）からなり、液の状態で回転塗布したのち加熱
して硬化させるものであるから、層間絶縁膜４の窪みを
埋め、かなり平坦な表面となる。
【０００６】次にこの平坦化絶縁膜５と層間絶縁膜４と
を、この両者の材料に対するエッチング速度がほぼ同じ
となる条件でエッチバックする（図２（ｃ） 参照）。 エッチバック量は、平坦化絶縁膜５は層間絶縁膜４の窪
みを埋めた部分を除いて除去され、且つ下層配線パター
ン２及びダミーパターン３Ａが露出しない程度とする。 その後層間絶縁膜６を形成し、更に上層配線パターン用
の上層導電膜７を形成する（図２（ｄ） 参照）。この
上層導電膜７をフォトリソグラフィ法等によりパターニ
ングして上層配線パターン（図示は省略）を得る。
を、この両者の材料に対するエッチング速度がほぼ同じ
となる条件でエッチバックする（図２（ｃ） 参照）。 エッチバック量は、平坦化絶縁膜５は層間絶縁膜４の窪
みを埋めた部分を除いて除去され、且つ下層配線パター
ン２及びダミーパターン３Ａが露出しない程度とする。 その後層間絶縁膜６を形成し、更に上層配線パターン用
の上層導電膜７を形成する（図２（ｄ） 参照）。この
上層導電膜７をフォトリソグラフィ法等によりパターニ
ングして上層配線パターン（図示は省略）を得る。
【０００７】この方法によれば、ダミーパターン３が存
在することにより平坦化絶縁膜５の塗布膜厚は配線の幅
や疎密の影響を受けにくくなるから、層間絶縁膜６表面
は良好な平坦度が得られる。
在することにより平坦化絶縁膜５の塗布膜厚は配線の幅
や疎密の影響を受けにくくなるから、層間絶縁膜６表面
は良好な平坦度が得られる。
【０００８】
【発明が解決しようとする課題】ところが、この方法に
より得られた半導体装置は、下層配線パターン間に導電
性材料からなるダミーパターンが存在する故に配線容量
が増大して動作スピードが低下する、配線容量を減らす
ためにダミーパターンの幅を狭くすると平坦化の効果が
薄れて上層配線の信頼性が低下する、という問題があっ
た。
より得られた半導体装置は、下層配線パターン間に導電
性材料からなるダミーパターンが存在する故に配線容量
が増大して動作スピードが低下する、配線容量を減らす
ためにダミーパターンの幅を狭くすると平坦化の効果が
薄れて上層配線の信頼性が低下する、という問題があっ
た。
【０００９】本発明はこのような問題を解決して、上層
配線の下地の平坦性を損なうことなく下層配線の配線容
量を減らすことが出来る多層配線構造の半導体装置を提
供することを目的とする。
配線の下地の平坦性を損なうことなく下層配線の配線容
量を減らすことが出来る多層配線構造の半導体装置を提
供することを目的とする。
【００１０】
【課題を解決するための手段】この目的は、本発明によ
れば、［１］ 多層配線構造の半導体装置において、半
導体基板１上の下層配線パターン２の間のスペースに該
下層配線パターン２と同一材料からなり且つ該下層配線
パターン２より膜厚が薄いダミーパターン３Ａを有して
いることを特徴とする半導体装置とすることで、［２］
同一の導電性材料で下層配線パターン２とダミーパタ
ーン３とを同時に形成する工程と、該ダミーパターン３
を選択的にエッチングしてその膜厚を減らす工程とを含
むことを特徴とする半導体装置の製造方法とすることで
、達成される。
れば、［１］ 多層配線構造の半導体装置において、半
導体基板１上の下層配線パターン２の間のスペースに該
下層配線パターン２と同一材料からなり且つ該下層配線
パターン２より膜厚が薄いダミーパターン３Ａを有して
いることを特徴とする半導体装置とすることで、［２］
同一の導電性材料で下層配線パターン２とダミーパタ
ーン３とを同時に形成する工程と、該ダミーパターン３
を選択的にエッチングしてその膜厚を減らす工程とを含
むことを特徴とする半導体装置の製造方法とすることで
、達成される。
【００１１】
【作用】本発明によれば、下層配線パターンが疎に配設
されている領域には下層配線パターン間にダミーパター
ンが設けられているから、層間絶縁層表面の平坦性が良
く、且つダミーパターンの膜厚を薄くしてダミーパター
ンと下層配線パターンとの対向面積を減らすことにより
、ダミーパターンの存在に起因する配線容量の増加が少
ない。
されている領域には下層配線パターン間にダミーパター
ンが設けられているから、層間絶縁層表面の平坦性が良
く、且つダミーパターンの膜厚を薄くしてダミーパター
ンと下層配線パターンとの対向面積を減らすことにより
、ダミーパターンの存在に起因する配線容量の増加が少
ない。
【００１２】
【実施例】本発明に基づく平坦化方法の実施例を図１を
参照しながら説明する。図１ （ａ）〜（ｅ） は本発
明の実施例を工程順に示す模式断面図である。
参照しながら説明する。図１ （ａ）〜（ｅ） は本発
明の実施例を工程順に示す模式断面図である。
【００１３】先ず半導体基板１の表面に厚さ約１μｍ
のＡｌ等からなる下層導電膜（図示は省略）を形成し、
これをフォトリソグラフィ法等によりパターニングして
下層配線パターン２と共にダミーパターン３を得る（図
１（ａ） 参照）。
のＡｌ等からなる下層導電膜（図示は省略）を形成し、
これをフォトリソグラフィ法等によりパターニングして
下層配線パターン２と共にダミーパターン３を得る（図
１（ａ） 参照）。
【００１４】次にレジスト膜Ｒを被着し、更にこのレジ
スト膜Ｒを露光、現像してダミーパターン３の上方を開
口する。その後ウェットエッチング法（エッチング剤は
例えばＨ３ＰＯ４ とＨＮＯ３とを含む加温した溶液）
或いはドライエッチング法（エッチング剤は例えば塩素
系ガス）によりダミーパターン３をコントロールエッチ
して、所望の厚さのダミーパターン３Ａを得る（図１（
ｂ） 参照）。
スト膜Ｒを露光、現像してダミーパターン３の上方を開
口する。その後ウェットエッチング法（エッチング剤は
例えばＨ３ＰＯ４ とＨＮＯ３とを含む加温した溶液）
或いはドライエッチング法（エッチング剤は例えば塩素
系ガス）によりダミーパターン３をコントロールエッチ
して、所望の厚さのダミーパターン３Ａを得る（図１（
ｂ） 参照）。
【００１５】次にレジスト膜Ｒを除去した後、厚さ約８
０００ÅのＰＳＧからなる層間絶縁膜４をＣＶＤ法によ
り形成する。更に厚さ最大約５０００Åの平坦化絶縁膜
５を形成する（図１（ｃ） 参照）。この平坦化絶縁膜
５は、例えば有機ＳＯＧ （Ｓｐｉｎ ｏｎ Ｇｌａｓ
ｓ）からなり、液の状態で回転塗布したのち加熱して硬
化させるものであるから、層間絶縁膜４の窪みを埋め、
その表面はかなり平坦となる。 但し、下地が凸である部分の膜厚はそのパターンの幅等
によって多少変動する（幅が狭いと薄くなる傾向がある
） 。
０００ÅのＰＳＧからなる層間絶縁膜４をＣＶＤ法によ
り形成する。更に厚さ最大約５０００Åの平坦化絶縁膜
５を形成する（図１（ｃ） 参照）。この平坦化絶縁膜
５は、例えば有機ＳＯＧ （Ｓｐｉｎ ｏｎ Ｇｌａｓ
ｓ）からなり、液の状態で回転塗布したのち加熱して硬
化させるものであるから、層間絶縁膜４の窪みを埋め、
その表面はかなり平坦となる。 但し、下地が凸である部分の膜厚はそのパターンの幅等
によって多少変動する（幅が狭いと薄くなる傾向がある
） 。
【００１６】次にこの平坦化絶縁膜５と層間絶縁膜４と
を、この両者の材料に対するエッチング速度がほぼ同じ
となる条件でエッチバックする（例えばエッチング剤と
してＣＦ４とＣ４Ｆ８の混合ガスを用いた反応性イオン
エッチング法による）（図１（ｄ） 参照）。エッチバ
ック量は、平坦化絶縁膜５は層間絶縁膜４の窪みを埋め
た部分を除いて除去され、且つ下層配線パターン２及び
ダミーパターン３Ａが露出しない程度（例えば８０００
Å）とする。
を、この両者の材料に対するエッチング速度がほぼ同じ
となる条件でエッチバックする（例えばエッチング剤と
してＣＦ４とＣ４Ｆ８の混合ガスを用いた反応性イオン
エッチング法による）（図１（ｄ） 参照）。エッチバ
ック量は、平坦化絶縁膜５は層間絶縁膜４の窪みを埋め
た部分を除いて除去され、且つ下層配線パターン２及び
ダミーパターン３Ａが露出しない程度（例えば８０００
Å）とする。
【００１７】その後、厚さ約５０００ÅのＰＳＧからな
る層間絶縁膜６をＣＶＤ法により形成し、更に上層配線
パターン用の、厚さ約１μｍ のＡｌ等からなる上層導
電膜７を形成する（図１（ｅ） 参照）。この上層導電
膜７をフォトリソグラフィ法等によりパターニングして
上層配線パターン（図示は省略）を得る。
る層間絶縁膜６をＣＶＤ法により形成し、更に上層配線
パターン用の、厚さ約１μｍ のＡｌ等からなる上層導
電膜７を形成する（図１（ｅ） 参照）。この上層導電
膜７をフォトリソグラフィ法等によりパターニングして
上層配線パターン（図示は省略）を得る。
【００１８】このようにして得た多層配線構造では、例
えばダミーパターン３Ａを下層配線パターン２より ０
．３μｍ 程度薄くしても、同じ厚さの場合に比して層
間絶縁膜６の表面の平坦度は殆ど低下せず、しかも下層
配線の配線容量は大幅に減少する。
えばダミーパターン３Ａを下層配線パターン２より ０
．３μｍ 程度薄くしても、同じ厚さの場合に比して層
間絶縁膜６の表面の平坦度は殆ど低下せず、しかも下層
配線の配線容量は大幅に減少する。
【００１９】本発明は以上の実施例に限定されることな
く、更に種々変形して実施出来る。
く、更に種々変形して実施出来る。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
上層配線の下地の平坦性を損なうことなく下層配線の配
線容量を減らすことが可能な多層配線構造の半導体装置
を提供することが出来る。
上層配線の下地の平坦性を損なうことなく下層配線の配
線容量を減らすことが可能な多層配線構造の半導体装置
を提供することが出来る。
【図１】 本発明の実施例を工程順に示す模式断面図
である。
である。
【図２】 従来の製造方法の一例を工程順に示す模式
断面図である。
断面図である。
１ 半導体基板
２ 下層配線パターン
３， ３Ａ ダミーパターン
４，６ 層間絶縁膜
５ 平坦化絶縁膜
７ 上層導電膜
Ｒ レジスト膜
Claims (2)
- 【請求項１】 多層配線構造を有する半導体装置であ
って、半導体基板（１） 上の下層配線パターン（２）
の間のスペースに該下層配線パターン（２） と同一
材料からなり且つ該下層配線パターン（２） より膜厚
が薄いダミーパターン（３Ａ）を有していることを特徴
とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置の製造方法
であって、同一の導電性材料で下層配線パターン（２）
とダミーパターン（３） とを同時に形成する工程と
、該ダミーパターン（３） を選択的にエッチングして
その膜厚を減らす工程と、を含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5181991A JPH04287327A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5181991A JPH04287327A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287327A true JPH04287327A (ja) | 1992-10-12 |
Family
ID=12897504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5181991A Withdrawn JPH04287327A (ja) | 1991-03-18 | 1991-03-18 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287327A (ja) |
-
1991
- 1991-03-18 JP JP5181991A patent/JPH04287327A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4654113A (en) | Process for fabricating a semiconductor device | |
| JPH06326065A (ja) | 半導体デバイスおよび製造方法 | |
| JPH0834772B2 (ja) | 半導体素子の製造方法 | |
| JPH05206128A (ja) | 半導体装置における金属層間絶縁膜の形成方法 | |
| JPH0563940B2 (ja) | ||
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH0766200A (ja) | 半導体装置の製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| US6117787A (en) | Planarization method for a semiconductor device | |
| JPH04287327A (ja) | 半導体装置及びその製造方法 | |
| JPS6360539B2 (ja) | ||
| JP2535908B2 (ja) | 半導体装置の製造方法 | |
| US5854130A (en) | Method of forming multilevel interconnects in semiconductor devices | |
| JPS61287245A (ja) | 多層配線法 | |
| JPS6313347B2 (ja) | ||
| US5200880A (en) | Method for forming interconnect for integrated circuits | |
| JPH04142065A (ja) | 半導体装置の製造方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JPH05308073A (ja) | 半導体装置の製造方法 | |
| JPH0653189A (ja) | 成膜層の平坦化方法 | |
| JPH05175342A (ja) | 半導体装置の製造方法 | |
| JPS6355784B2 (ja) | ||
| JPH0621244A (ja) | 半導体装置の製造方法 | |
| JPH06252141A (ja) | 半導体装置の製造方法 | |
| JPH01140644A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |