JPH0621244A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0621244A JPH0621244A JP17289092A JP17289092A JPH0621244A JP H0621244 A JPH0621244 A JP H0621244A JP 17289092 A JP17289092 A JP 17289092A JP 17289092 A JP17289092 A JP 17289092A JP H0621244 A JPH0621244 A JP H0621244A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring layer
- psg
- flattened
- psg film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】本発明は、多層配線構造を有する半導体装置の
製造方法に係り、特に層間絶縁膜の平坦化を図った半導
体装置の製造方法に関し、下地パターンである下層配線
層に影響されず、完全に平坦化された層間絶縁膜を形成
できる半導体装置の製造方法を提供することを目的とす
る。 【構成】半導体基板２上に形成された下層配線層の配線
６〜９の段差部を埋め込むように、下層配線層より厚さ
が厚いＰＳＧ膜１２を形成し、ＰＳＧ膜１２上に上面を
平坦化させたレジスト層２０を形成し、ほぼ同一のエッ
チングレートでレジスト層２０及びＰＳＧ膜１２をエッ
チバックしてＰＳＧ膜１２上部をほぼ平坦化し、ＰＳＧ
膜１２上に形成された微小凹部２６、２８を埋め込むよ
うにＳＯＧ膜３０を形成し、ＳＯＧ膜３０をエッチバッ
クして、ＰＳＧ膜１２の微小凹部２６、２８がＳＯＧ膜
３０で埋め込まれて平坦化された平坦化層を形成するよ
うに構成する。
製造方法に係り、特に層間絶縁膜の平坦化を図った半導
体装置の製造方法に関し、下地パターンである下層配線
層に影響されず、完全に平坦化された層間絶縁膜を形成
できる半導体装置の製造方法を提供することを目的とす
る。 【構成】半導体基板２上に形成された下層配線層の配線
６〜９の段差部を埋め込むように、下層配線層より厚さ
が厚いＰＳＧ膜１２を形成し、ＰＳＧ膜１２上に上面を
平坦化させたレジスト層２０を形成し、ほぼ同一のエッ
チングレートでレジスト層２０及びＰＳＧ膜１２をエッ
チバックしてＰＳＧ膜１２上部をほぼ平坦化し、ＰＳＧ
膜１２上に形成された微小凹部２６、２８を埋め込むよ
うにＳＯＧ膜３０を形成し、ＳＯＧ膜３０をエッチバッ
クして、ＰＳＧ膜１２の微小凹部２６、２８がＳＯＧ膜
３０で埋め込まれて平坦化された平坦化層を形成するよ
うに構成する。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線構造を有する
半導体装置の製造方法に係り、特に層間絶縁膜の平坦化
を図った半導体装置の製造方法に関する。
半導体装置の製造方法に係り、特に層間絶縁膜の平坦化
を図った半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の素子の微細化が強く
要求され、多層配線構造の採用と共に基板面に水平方向
の素子の縮小化、微細化が急速に進んでいる。この基板
面に水平方向の素子の微細化を進めると、素子に形成さ
れる配線の配線間隔を狭めることになり相対的に配線間
で大きな段差を生じた配線層が形成されてしまうことに
なる。従って、このような大きな段差を有する配線層が
下層配線層として形成されるような場合には、良好な上
層配線層を形成した多層配線構造を有する半導体素子を
実現するために、層間絶縁膜の平坦化が特に必要であ
る。
要求され、多層配線構造の採用と共に基板面に水平方向
の素子の縮小化、微細化が急速に進んでいる。この基板
面に水平方向の素子の微細化を進めると、素子に形成さ
れる配線の配線間隔を狭めることになり相対的に配線間
で大きな段差を生じた配線層が形成されてしまうことに
なる。従って、このような大きな段差を有する配線層が
下層配線層として形成されるような場合には、良好な上
層配線層を形成した多層配線構造を有する半導体素子を
実現するために、層間絶縁膜の平坦化が特に必要であ
る。
【０００３】従来から行われている層間絶縁膜を平坦化
させるための半導体装置の製造方法を図４を用いて説明
する。半導体基板２上部にフィールド酸化膜４が形成さ
れ、フィールド酸化膜４上に下層配線層を構成するＡｌ
配線６、８が形成されている。このＡｌ配線６、８上及
びフィールド酸化膜４上に厚さ１００〜２００ｎｍのシ
リコン窒化膜１０を形成する。次に、シリコン窒化膜１
０上に厚さ１〜２μｍのシリコン酸化膜１２を形成す
る。次に、シリコン酸化膜１２上にＳＯＧ（Ｓｐｉｎ
Ｏｎ Ｇｌａｓｓ）膜１４を形成して上部を平坦化させ
る（図４（ａ））。
させるための半導体装置の製造方法を図４を用いて説明
する。半導体基板２上部にフィールド酸化膜４が形成さ
れ、フィールド酸化膜４上に下層配線層を構成するＡｌ
配線６、８が形成されている。このＡｌ配線６、８上及
びフィールド酸化膜４上に厚さ１００〜２００ｎｍのシ
リコン窒化膜１０を形成する。次に、シリコン窒化膜１
０上に厚さ１〜２μｍのシリコン酸化膜１２を形成す
る。次に、シリコン酸化膜１２上にＳＯＧ（Ｓｐｉｎ
Ｏｎ Ｇｌａｓｓ）膜１４を形成して上部を平坦化させ
る（図４（ａ））。
【０００４】次に、ＳＯＧ膜１４とシリコン酸化膜１２
をそのエッチングレートがほぼ同じになるような条件で
エッチバックを行い平坦化する。このとき、シリコン窒
化膜１０はエッチングストッパとして機能する（図４
（ｂ））。こうすることにより、Ａｌ配線６、８等で構
成される下層配線層上部を平坦化することができ、その
上に形成する層間絶縁膜を平坦化することができる。
をそのエッチングレートがほぼ同じになるような条件で
エッチバックを行い平坦化する。このとき、シリコン窒
化膜１０はエッチングストッパとして機能する（図４
（ｂ））。こうすることにより、Ａｌ配線６、８等で構
成される下層配線層上部を平坦化することができ、その
上に形成する層間絶縁膜を平坦化することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の方法を用いて層間絶縁膜の平坦化を行ったのでは、
近年の半導体素子の微細化に伴う配線層内の配線間隔が
狭くなってきたことから図５に示すような問題を生じ
る。すなわち、図５（ａ）に示すような例えば下層配線
層のＡｌ配線６とＡｌ配線８との配線間隔が狭くなる
と、下層配線層上に堆積させたシリコン酸化膜１２がＡ
ｌ配線６とＡｌ配線８との間で十分埋込まれず、鬆１６
が形成されてしまう。
来の方法を用いて層間絶縁膜の平坦化を行ったのでは、
近年の半導体素子の微細化に伴う配線層内の配線間隔が
狭くなってきたことから図５に示すような問題を生じ
る。すなわち、図５（ａ）に示すような例えば下層配線
層のＡｌ配線６とＡｌ配線８との配線間隔が狭くなる
と、下層配線層上に堆積させたシリコン酸化膜１２がＡ
ｌ配線６とＡｌ配線８との間で十分埋込まれず、鬆１６
が形成されてしまう。
【０００６】この状態で、ＳＯＧ膜１４とシリコン酸化
膜１２を所定のエッチング条件でエッチバックを行い、
Ａｌ配線６、８上部のシリコン窒化膜１０上部をエッチ
ングストッパとしてシリコン酸化膜１２を平坦化させよ
うとしても、Ａｌ配線６とＡｌ配線８との間に形成され
ていた鬆１６により、Ａｌ配線６とＡｌ配線８との間の
シリコン酸化膜１２上に凹部１８が形成されてしまい、
良好な平坦化を実現できないという問題を生じる（図５
（ｂ））。従って、素子の配線層内の配線間隔が短い場
合には、層間絶縁膜を平坦化することが困難であるとい
う問題があった。
膜１２を所定のエッチング条件でエッチバックを行い、
Ａｌ配線６、８上部のシリコン窒化膜１０上部をエッチ
ングストッパとしてシリコン酸化膜１２を平坦化させよ
うとしても、Ａｌ配線６とＡｌ配線８との間に形成され
ていた鬆１６により、Ａｌ配線６とＡｌ配線８との間の
シリコン酸化膜１２上に凹部１８が形成されてしまい、
良好な平坦化を実現できないという問題を生じる（図５
（ｂ））。従って、素子の配線層内の配線間隔が短い場
合には、層間絶縁膜を平坦化することが困難であるとい
う問題があった。
【０００７】また、配線層内の配線間隔が短い場合の層
間絶縁膜の平坦化の方法として図６に示すような方法も
用いられたが十分な平坦化を行うことはできない。これ
は、半導体基板２上部にフィールド酸化膜４が形成さ
れ、フィールド酸化膜４上に下層配線層のＡｌ配線６、
８が図５の場合と同様な狭い間隔で形成されている。こ
のＡｌ配線６、８上及びフィールド酸化膜４上に比較的
薄い厚さのシリコン酸化膜１２を形成する。こうするこ
とにより鬆１６の発生を防止することができる。次に、
シリコン酸化膜１２上にＳＯＧ膜１４を形成して上部を
平坦化させる（図６（ａ））。
間絶縁膜の平坦化の方法として図６に示すような方法も
用いられたが十分な平坦化を行うことはできない。これ
は、半導体基板２上部にフィールド酸化膜４が形成さ
れ、フィールド酸化膜４上に下層配線層のＡｌ配線６、
８が図５の場合と同様な狭い間隔で形成されている。こ
のＡｌ配線６、８上及びフィールド酸化膜４上に比較的
薄い厚さのシリコン酸化膜１２を形成する。こうするこ
とにより鬆１６の発生を防止することができる。次に、
シリコン酸化膜１２上にＳＯＧ膜１４を形成して上部を
平坦化させる（図６（ａ））。
【０００８】次に、ＳＯＧ膜１４とシリコン酸化膜１２
をそのエッチングレートがほぼ同じになるような条件で
エッチバックを行い平坦化する（図６（ｂ））。こうす
ることにより、凹部１８を発生させない平坦化されたＡ
ｌ配線６、８等の下層配線層上部を形成することができ
るように考えられるが、この方法ではＳＯＧ自体の塗布
特性の問題によりＳＯＧ膜が下地パターンの影響を受け
易く、均一な膜厚を得ることは困難であるという問題が
ある。従って、この方法によっても層間絶縁膜を平坦化
することが困難であるという問題が生じる。
をそのエッチングレートがほぼ同じになるような条件で
エッチバックを行い平坦化する（図６（ｂ））。こうす
ることにより、凹部１８を発生させない平坦化されたＡ
ｌ配線６、８等の下層配線層上部を形成することができ
るように考えられるが、この方法ではＳＯＧ自体の塗布
特性の問題によりＳＯＧ膜が下地パターンの影響を受け
易く、均一な膜厚を得ることは困難であるという問題が
ある。従って、この方法によっても層間絶縁膜を平坦化
することが困難であるという問題が生じる。
【０００９】このように従来の技術による層間絶縁膜を
平坦化する方法では、素子の微細化による段差の問題、
或いはＳＯＧ膜が下地配線パターンに影響されてしまう
というＳＯＧの塗布特性の問題により層間絶縁膜の膜厚
が基板面上で変動していしまい、層間絶縁膜の十分な平
坦化が実現できなかった。十分な平坦化がされていない
層間絶縁膜上に良好な上層配線層を形成することは困難
であり、またそのような層間絶縁膜に良好なコンタクト
ホールを形成することは困難である。
平坦化する方法では、素子の微細化による段差の問題、
或いはＳＯＧ膜が下地配線パターンに影響されてしまう
というＳＯＧの塗布特性の問題により層間絶縁膜の膜厚
が基板面上で変動していしまい、層間絶縁膜の十分な平
坦化が実現できなかった。十分な平坦化がされていない
層間絶縁膜上に良好な上層配線層を形成することは困難
であり、またそのような層間絶縁膜に良好なコンタクト
ホールを形成することは困難である。
【００１０】本発明の目的は、下地パターンである下層
配線層に影響されず、完全に平坦化された層間絶縁膜を
形成できる半導体装置の製造方法を提供することにあ
る。
配線層に影響されず、完全に平坦化された層間絶縁膜を
形成できる半導体装置の製造方法を提供することにあ
る。
【００１１】
【課題を解決するための手段】上記目的は、半導体基板
上に形成された下層配線層の段差部を埋め込むように、
前記下層配線層より厚さが厚いＰＳＧ膜を形成し、前記
ＰＳＧ膜上に上面を平坦化させたレジスト層を形成し、
ほぼ同一のエッチングレートで前記レジスト層及び前記
ＰＳＧ膜をエッチバックして前記ＰＳＧ膜上部をほぼ平
坦化し、ほぼ平坦化された前記ＰＳＧ膜上に形成された
微小凹部を埋め込むようにＳＯＧ膜を形成し、前記ＳＯ
Ｇ膜をエッチバックして、前記ＰＳＧ膜の前記微小凹部
が前記ＳＯＧ膜で埋め込まれて平坦化された平坦化層を
形成することを特徴とする半導体装置の製造方法によっ
て達成される。
上に形成された下層配線層の段差部を埋め込むように、
前記下層配線層より厚さが厚いＰＳＧ膜を形成し、前記
ＰＳＧ膜上に上面を平坦化させたレジスト層を形成し、
ほぼ同一のエッチングレートで前記レジスト層及び前記
ＰＳＧ膜をエッチバックして前記ＰＳＧ膜上部をほぼ平
坦化し、ほぼ平坦化された前記ＰＳＧ膜上に形成された
微小凹部を埋め込むようにＳＯＧ膜を形成し、前記ＳＯ
Ｇ膜をエッチバックして、前記ＰＳＧ膜の前記微小凹部
が前記ＳＯＧ膜で埋め込まれて平坦化された平坦化層を
形成することを特徴とする半導体装置の製造方法によっ
て達成される。
【００１２】
【作用】本発明によれば、エッチバックを２度行って下
層配線層の段差部をＰＳＧ膜で埋め込み、さらにＰＳＧ
膜に形成された微小凹部にＳＯＧ膜を埋め込むことによ
り、下地パターンである下層配線層に影響されず、完全
に平坦化された層間絶縁膜を形成することができる。
層配線層の段差部をＰＳＧ膜で埋め込み、さらにＰＳＧ
膜に形成された微小凹部にＳＯＧ膜を埋め込むことによ
り、下地パターンである下層配線層に影響されず、完全
に平坦化された層間絶縁膜を形成することができる。
【００１３】
【実施例】本発明の一実施例による半導体装置の製造方
法を図１乃至図３を用いて説明する。半導体基板２上部
にフィールド酸化膜４が形成され、フィールド酸化膜４
上に例えば厚さ９００ｎｍ程度の下層配線層を構成する
Ａｌ配線６〜９が形成されている。Ａｌ配線６〜９の配
線間隔は、例えば図１（ａ）に示すように、Ａｌ配線
６、７間は比較的間隔が広く、Ａｌ配線７、８間及びＡ
ｌ配線８、９間の間隔は、約２μｍと狭く形成されてい
るものとする。このＡｌ配線６〜９上及びフィールド酸
化膜４上に例えば厚さ１．５μｍ程度のＰＳＧ膜（シリ
コン酸化膜）１２を形成する。図１（ａ）に示すように
Ａｌ配線７、８間及びＡｌ配線８、９間の間隔が狭いた
めに、Ａｌ配線７、８間及びＡｌ配線８、９間には堆積
したＰＳＧ膜１２が十分埋込まれずに生じた鬆２２、２
４が形成されている。
法を図１乃至図３を用いて説明する。半導体基板２上部
にフィールド酸化膜４が形成され、フィールド酸化膜４
上に例えば厚さ９００ｎｍ程度の下層配線層を構成する
Ａｌ配線６〜９が形成されている。Ａｌ配線６〜９の配
線間隔は、例えば図１（ａ）に示すように、Ａｌ配線
６、７間は比較的間隔が広く、Ａｌ配線７、８間及びＡ
ｌ配線８、９間の間隔は、約２μｍと狭く形成されてい
るものとする。このＡｌ配線６〜９上及びフィールド酸
化膜４上に例えば厚さ１．５μｍ程度のＰＳＧ膜（シリ
コン酸化膜）１２を形成する。図１（ａ）に示すように
Ａｌ配線７、８間及びＡｌ配線８、９間の間隔が狭いた
めに、Ａｌ配線７、８間及びＡｌ配線８、９間には堆積
したＰＳＧ膜１２が十分埋込まれずに生じた鬆２２、２
４が形成されている。
【００１４】この状態の下で、次にＰＳＧ膜１２上にレ
ジスト層２０を形成して上部を平坦化させる（図１
（ａ））。次に、エッチングレートがほぼ同じになるよ
うな条件の下で、レジスト層２０とＰＳＧ膜１２をドラ
イエッチングによりエッチバックする。このエッチング
においては、下層配線層であるＡｌ配線６〜９が露出し
ないような厚さ、例えばＰＳＧ膜１２の層厚がフィール
ド酸化膜４から１μｍ程度になるところまでエッチング
を行うようにエッチング深さをコントロールする。
ジスト層２０を形成して上部を平坦化させる（図１
（ａ））。次に、エッチングレートがほぼ同じになるよ
うな条件の下で、レジスト層２０とＰＳＧ膜１２をドラ
イエッチングによりエッチバックする。このエッチング
においては、下層配線層であるＡｌ配線６〜９が露出し
ないような厚さ、例えばＰＳＧ膜１２の層厚がフィール
ド酸化膜４から１μｍ程度になるところまでエッチング
を行うようにエッチング深さをコントロールする。
【００１５】このエッチングによりＡｌ配線６、７間は
その間隔が比較的広いため十分平坦化されるが、Ａｌ配
線７、８間、Ａｌ配線８、９間には、形成されていた鬆
２２、２４により凹部２６、２８が形成され、平坦化さ
れていない状態である（図１（ｂ））。凹部２６、２８
共にその深さは約０．５μｍ、幅も約０．５μｍ程度で
ある。
その間隔が比較的広いため十分平坦化されるが、Ａｌ配
線７、８間、Ａｌ配線８、９間には、形成されていた鬆
２２、２４により凹部２６、２８が形成され、平坦化さ
れていない状態である（図１（ｂ））。凹部２６、２８
共にその深さは約０．５μｍ、幅も約０．５μｍ程度で
ある。
【００１６】次に、全面に厚さ５００ｎｍ程度のＳＯＧ
膜３０を塗布する。ＳＯＧ膜３０はＰＳＧ膜１２上部の
凹部２６、２８を埋め込んで全面に塗布される（図２
（ａ））。次に、ＳＯＧ膜３０を所定のエッチングレー
トでエッチバックし、ＰＳＧ膜１２上部の凹部にＳＯＧ
膜３０が埋め込まれた状態でエッチングを停止させる
（図２（ｂ））。こうすることにより、微小な凹部まで
も埋め込んで完全な平坦性を有し、下層配線層上部全面
を平坦化させた平坦化層としてのＰＳＧ膜１２が形成さ
れる。
膜３０を塗布する。ＳＯＧ膜３０はＰＳＧ膜１２上部の
凹部２６、２８を埋め込んで全面に塗布される（図２
（ａ））。次に、ＳＯＧ膜３０を所定のエッチングレー
トでエッチバックし、ＰＳＧ膜１２上部の凹部にＳＯＧ
膜３０が埋め込まれた状態でエッチングを停止させる
（図２（ｂ））。こうすることにより、微小な凹部まで
も埋め込んで完全な平坦性を有し、下層配線層上部全面
を平坦化させた平坦化層としてのＰＳＧ膜１２が形成さ
れる。
【００１７】次に、この完全な平坦性を有するＰＳＧ膜
１２上に例えば５００ｎｍ程度の厚さの層間絶縁膜３２
を形成すると（図３）、この層間絶縁膜３２の上部をほ
ぼ完全に平坦化することができる。このように本実施例
の半導体装置の製造方法によれば、素子の微細化による
段差を問題とする必要がなく、またＳＯＧ膜が下地配線
パターンに影響されてしまうというＳＯＧの塗布特性の
問題も除去されるので、層間絶縁膜の十分な平坦化を実
現することができる。従って、層間絶縁膜上に良好な上
層配線層を形成することができ、また層間絶縁膜に良好
なコンタクトホールを形成することができる。このよう
に、本実施例によれば、層間絶縁膜を形成する際に２度
のエッチバックを行うことにより、下層配線層の配線間
隔に影響されずにほぼ完全な平坦性を有する層間絶縁膜
を形成することができるので、基板面に水平方向の素子
の微細化の要求を満足させつつ、多層配線構造に適した
層間絶縁膜を形成することができるようになる。
１２上に例えば５００ｎｍ程度の厚さの層間絶縁膜３２
を形成すると（図３）、この層間絶縁膜３２の上部をほ
ぼ完全に平坦化することができる。このように本実施例
の半導体装置の製造方法によれば、素子の微細化による
段差を問題とする必要がなく、またＳＯＧ膜が下地配線
パターンに影響されてしまうというＳＯＧの塗布特性の
問題も除去されるので、層間絶縁膜の十分な平坦化を実
現することができる。従って、層間絶縁膜上に良好な上
層配線層を形成することができ、また層間絶縁膜に良好
なコンタクトホールを形成することができる。このよう
に、本実施例によれば、層間絶縁膜を形成する際に２度
のエッチバックを行うことにより、下層配線層の配線間
隔に影響されずにほぼ完全な平坦性を有する層間絶縁膜
を形成することができるので、基板面に水平方向の素子
の微細化の要求を満足させつつ、多層配線構造に適した
層間絶縁膜を形成することができるようになる。
【００１８】
【発明の効果】以上の通り、本発明によれば、エッチバ
ックを２度行って下層配線層の段差部をＰＳＧ膜で埋め
込み、さらにＰＳＧ膜に形成された微小凹部にＯＳＧ膜
を埋め込むことにより、下地パターンである下層配線層
に影響されず、完全に平坦化された層間絶縁膜を形成す
ることができ、半導体装置の高集積化、高信頼性の向上
に寄与することができる。
ックを２度行って下層配線層の段差部をＰＳＧ膜で埋め
込み、さらにＰＳＧ膜に形成された微小凹部にＯＳＧ膜
を埋め込むことにより、下地パターンである下層配線層
に影響されず、完全に平坦化された層間絶縁膜を形成す
ることができ、半導体装置の高集積化、高信頼性の向上
に寄与することができる。
【図１】本発明の一実施例による半導体装置の製造方法
を示す図（その１）である。
を示す図（その１）である。
【図２】本発明の一実施例による半導体装置の製造方法
を示す図（その２）である。
を示す図（その２）である。
【図３】本発明の一実施例による半導体装置の製造方法
を示す図（その３）である。
を示す図（その３）である。
【図４】従来の半導体装置の製造方法を示す図である。
【図５】従来の半導体装置の製造方法を示す図である。
【図６】従来の半導体装置の製造方法を示す図である。
２…半導体基板 ４…フィールド酸化膜 ６〜９…Ａｌ配線 １０…シリコン窒化膜 １２…ＰＳＧ膜 １４…ＳＯＧ膜 １６…鬆 １８…凹部 ２０…レジスト層 ２２、２４…鬆 ２６、２８…凹部 ３０…ＳＯＧ膜 ３２…層間絶縁膜
Claims (1)
- 【請求項１】 半導体基板上に形成された下層配線層の
段差部を埋め込むように、前記下層配線層より厚さが厚
いＰＳＧ膜を形成し、 前記ＰＳＧ膜上に上面を平坦化させたレジスト層を形成
し、 ほぼ同一のエッチングレートで前記レジスト層及び前記
ＰＳＧ膜をエッチバックして前記ＰＳＧ膜上部をほぼ平
坦化し、 ほぼ平坦化された前記ＰＳＧ膜上に形成された微小凹部
を埋め込むようにＳＯＧ膜を形成し、 前記ＳＯＧ膜をエッチバックして、前記ＰＳＧ膜の前記
微小凹部が前記ＳＯＧ膜で埋め込まれて平坦化された平
坦化層を形成することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17289092A JPH0621244A (ja) | 1992-06-30 | 1992-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17289092A JPH0621244A (ja) | 1992-06-30 | 1992-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621244A true JPH0621244A (ja) | 1994-01-28 |
Family
ID=15950229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17289092A Withdrawn JPH0621244A (ja) | 1992-06-30 | 1992-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621244A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5840619A (en) * | 1994-02-23 | 1998-11-24 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor device having a planarized surface |
-
1992
- 1992-06-30 JP JP17289092A patent/JPH0621244A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5840619A (en) * | 1994-02-23 | 1998-11-24 | Mitsubishi Denki Kabushiki Kaisha | Method of making a semiconductor device having a planarized surface |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0777219B2 (ja) | 半導体装置における金属層間絶縁膜の形成方法 | |
| US5427982A (en) | Method for fabricating a semiconductor device | |
| JP3102382B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0766200A (ja) | 半導体装置の製造方法 | |
| JPH0817918A (ja) | 半導体装置及びその製造方法 | |
| JP2948588B1 (ja) | 多層配線を有する半導体装置の製造方法 | |
| JPH0621244A (ja) | 半導体装置の製造方法 | |
| JP2590711B2 (ja) | 半導体装置の製造方法 | |
| US5783484A (en) | Insulating layer planarizing method for semiconductor device using mutually engaged insulating layers to improve strength and thermal deformation | |
| JP2535908B2 (ja) | 半導体装置の製造方法 | |
| JPH11220025A (ja) | 半導体装置およびその製造方法 | |
| JP2555958B2 (ja) | 半導体装置の製造方法 | |
| JP2787903B2 (ja) | 半導体装置の製造方法 | |
| JPH06140518A (ja) | 半導体装置の製造方法 | |
| JP2732838B2 (ja) | 配線形成方法 | |
| JPH04359544A (ja) | 平坦型配線層の形成法 | |
| JPH05166808A (ja) | 半導体装置における平坦化膜の製造方法 | |
| JP2000058651A (ja) | 多層配線を有する半導体装置及びその製造方法 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JPH04307939A (ja) | 半導体装置の製造方法 | |
| JP2001156071A (ja) | 半導体装置及びその製造方法 | |
| JP2002124516A (ja) | 半導体装置及びその製造方法 | |
| JPH10270443A (ja) | 半導体製造方法及び半導体装置 | |
| KR19990041201A (ko) | 반도체소자의 콘택 제조방법 | |
| JPH04287327A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |