JP2002124516A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 中空構造配線を有する半導体装置における層
間絶縁膜を十分に平坦化でき、絶対段差の差に起因する
配線の段切れ等の不具合を防止できるようにする。 【解決手段】 第１の配線パターン１３及びマスク絶縁
膜１４は、高指向性で低被覆率の酸化シリコンからなる
被覆絶縁膜１６により覆われている。被覆絶縁膜１６
は、低指向性で高被覆率の酸化シリコンからなり、その
上面が平坦化された下部層間絶縁膜１７によって覆われ
ており、下部プラグ１５ａは該下部層間絶縁膜１７に含
まれている。下部層間絶縁膜１７の上には、酸化シリコ
ンからなり、その上面が平坦化された上部層間絶縁膜１
８が形成されて層間絶縁膜１９を構成し、該層間絶縁膜
１９の上にはアルミニウム合金からなる第２の配線パタ
ーン２０が上部プラグ１５ｂと電気的に接続されるよう
に形成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多層配線を有する
半導体装置、特に、上層配線と下層配線の間に形成する
層間絶縁膜の上面が平坦で段差が小さい半導体装置及び
その製造方法に関する。

【０００２】

【従来の技術】近年、半導体装置の高集積化及び高性能
化に伴って、装置内部の配線パターンの微細化及び多層
化が進んでいる。この配線パターンの微細化及び多層化
によって、層間絶縁膜の上面に生じる段差部分が大きく
且つ急峻となり、配線パターンの加工精度や信頼性が低
下する。

【０００３】特に、メタル配線の多層化に伴って、ウエ
ハの上面から層間絶縁膜の上面までの高さ（絶対段差）
の差が増大すること、また、微細化に伴ってリソグラフ
ィ工程における露光光の波長が短波長化していることか
ら、焦点深度が不足し、配線パターンの加工精度及び信
頼性が低下する。

【０００４】そこで、従来から、絶対段差の差を小さく
するための層間絶縁膜の平坦化技術として化学的機械研
磨（ＣＭＰ：Chemical Mechanical Polishing)法があ
り、これを用いて層間絶縁膜の絶対段差の差を低減して
いる。

【０００５】また、配線パターンの微細化及び多層化
は、配線間容量が増大する原因にもなる。配線間容量の
増大は半導体素子の動作速度に影響を与えるため、配線
間容量を低減する必要がある。配線間容量を低減するに
は、比誘電率が小さい絶縁膜を用いれば良い。さらに配
線間容量を低減するには、層間絶縁膜における配線パタ
ーン同士の側面に空隙を設けた中空構造配線を用いれば
良い。

【０００６】中空構造配線は、特許公報第２９４８５８
８号に示されている。この公報に示された中空構造を有
する多層配線においても、層間絶縁膜の平坦化は必要で
ある。しかしながら、中空構造を有する多層配線は、中
空部分に層間絶縁膜材料が充填されない分だけ、中空部
分を持たない従来の多層配線と比べて絶対段差の差が大
きくなり、その結果、ＣＭＰ法を用いても層間絶縁膜の
十分な平坦化が困難である。

【０００７】以下、従来の中空構造配線を有する半導体
装置の製造方法について図面を参照しながら説明する。

【０００８】図８（ａ）〜図８（ｄ）及び図９（ａ）〜
図９（ｄ）は従来の中空構造配線を有する半導体装置の
製造方法の工程順の断面構成を示している。

【０００９】図８（ａ）に示すように、シリコンからな
る半導体基板１０１上に、酸化シリコンからなる下地絶
縁膜１０２と、アルミニウム合金からなる導電膜１０３
と、酸化シリコン膜からなる第１の絶縁膜１０４とを順
次堆積する。続いて、リソグラフィ法とドライエッチン
グ法とを用いて、第１の絶縁膜１０４に接続孔１０４ａ
を形成する。

【００１０】次に、図８（ｂ）に示すように、蒸着法等
を用いて、第１の絶縁膜１０４上に全面にわたってタン
グステンからなる導体膜を堆積して該導体膜を接続孔１
０４ａに充填し、導体膜における接続孔１０４ａ以外の
部分をＣＭＰ法により除去することにより、接続孔１０
４ａにプラグ１０５を形成する。

【００１１】次に、図８（ｃ）に示すように、第１の絶
縁膜１０４に対してエッチバックを行なって、後工程で
形成する下層配線パターンの空隙部分の上部の位置を調
整する。

【００１２】次に、図８（ｄ）に示すように、第１の絶
縁膜１０４の上に、下層配線がパターニングされたレジ
ストパターン１０６を形成する。その後、図９（ａ）に
示すように、レジストパターン１０６及びプラグ１０５
をマスクとして、第１の絶縁膜１０４、導電膜１０３及
び下地絶縁膜１０２を順次エッチングして、導電膜１０
３から下層配線パターン１０３ａを形成する。

【００１３】次に、図９（ｂ）に示すように、レジスト
パターン１０６を除去した後、例えば、シランガス及び
一酸化二窒素ガスを含むガスを用いたプラズマＣＶＤ法
により、半導体基板１０１の上に下層配線パターン１０
３ａ及びプラグ１０５を含む全面にわたって酸化シリコ
ンからなる第２の絶縁膜１０７を堆積する。続いて、高
密度プラズマＣＶＤ法により、酸化シリコンからなる第
３の絶縁膜１０８を堆積する。このとき、下層配線パタ
ーン１０３ａ同士の間には空隙部１０９が形成される。
第３の絶縁膜１０８を堆積した直後は、下層配線パター
ン１０３ａのプラグ１０５が形成されている部分の絶対
段差とプラグ１０５が形成されていない部分の絶対段差
の差Ｈ１が発生する。この絶対段差の差Ｈ１は、プラグ
１０５の高さに起因するため非常に大きい。

【００１４】次に、図９（ｃ）に示すように、ＣＭＰ法
により、第３の絶縁膜１０８に対してプラグ１０５が露
出するまで研磨して第３の絶縁膜１０８及びプラグ１０
５の上面を平坦化する。

【００１５】次に、図９（ｄ）に示すように、第３の絶
縁膜１０８上にプラグ１０５と接続された上層配線パタ
ーン１１０を形成し、２層配線構造が形成される。

【００１６】

【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置の製造方法は、図９（ｂ）に示すように
層間絶縁膜である第３の絶縁膜１０８を堆積した後の絶
対段差の差Ｈ１が大きいため、平坦化を行なっても、図
９（ｃ）に示すように、第３の絶縁膜１０８におけるプ
ラグ１０５が形成されている部分の絶対段差とそれが形
成されていない部分の絶対段差との差Ｈ２が残ってしま
い、十分な平坦化を得られない。これにより、図９
（ｄ）に示すように、絶対段差の差Ｈ２を有する第３の
絶縁膜１０８上に上層配線パターン１１０を形成する
と、該上層配線パターン１１０に、いわゆる段切れが発
生して、これが不良の原因になるという問題がある。

【００１７】本発明は、前記従来の問題を解決し、中空
構造配線を有する半導体装置における層間絶縁膜を十分
に平坦化でき、絶対段差の差に起因する配線の段切れ等
の不具合を防止できるようにすることを目的とする。

【００１８】

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、その構造上プラグ部分が最も盛り上がら
ざるを得ない中空構造配線を有する半導体装置の層間絶
縁膜を多層構造とし、該多層構造の層間絶縁膜の各層ご
とにプラグを分割して形成する構成とする。

【００１９】具体的に、本発明に係る半導体装置は、半
導体基板の上に形成され、側面同士の間に空隙部を有す
る第１の配線パターンと、第１の配線パターンの上に層
間絶縁膜を介して形成された第２の配線パターンと、第
１の配線パターンと第２の配線パターンとを電気的に接
続するプラグとを備え、層間絶縁膜は、上面が平坦化さ
れた下部層間絶縁膜及び該下部層間絶縁膜の上に形成さ
れた上部層間絶縁膜からなり、プラグは下部層間絶縁膜
に含まれる第１のプラグ及び上部層間絶縁膜に含まれる
第２のプラグからなる。

【００２０】本発明の半導体装置によると、第１の配線
パターンと第２の配線パターンとの間に形成された層間
絶縁膜が、上面が平坦化された下部層間絶縁膜及びその
上の上部層間絶縁膜から構成され、第１の配線パターン
と第２の配線パターンとを接続するプラグがそれぞれ下
部層間絶縁膜と上部層間絶縁膜とに含まれるように形成
されている。従って、層間絶縁膜におけるプラグ近傍の
上方部分も平坦となるので、層間絶縁膜におけるプラグ
近傍の絶対段差と該プラグの周辺部の絶対段差との差が
小さくなり、上部層間絶縁膜の上の第２の配線パターン
に絶対段差の差に起因する不具合を防止できる。

【００２１】本発明の半導体装置において、上部層間絶
縁膜の比誘電率が下部層間絶縁膜の比誘電率よりも小さ
いことが好ましい。このようにすると、第２の配線パタ
ーンにおける配線容量のうちの下部のフリンジ成分を低
減できる。

【００２２】本発明に係る半導体装置の製造方法は、半
導体基板の上に導電膜からなる第１の配線パターン形成
層及び該第１の配線パターン形成層の上に第１の絶縁膜
を形成する工程と、第１の絶縁膜に対して選択的にエッ
チングを行なって開口部を形成した後、形成した開口部
に導電膜を充填することにより、第１の配線パターン形
成層と電気的に接続される第１のプラグを形成する工程
と、第１の絶縁膜の上に第１の配線パターンを有するマ
スクパターンを形成した後、形成したマスクパターン及
び第１のプラグをマスクとして、第１の絶縁膜及び第１
の配線パターン形成層に対して順次エッチングを行なう
ことにより、第１の配線パターン形成層から第１の配線
パターンを形成する工程と、半導体基板の上に、第１の
プラグ及び第１の配線パターンを覆うと共に、第１の配
線パターン同士の間に空隙部を設けるように第２の絶縁
膜を形成する工程と、第２の絶縁膜の上面を平坦化した
後、平坦化した第２の絶縁膜の上に第３の絶縁膜を形成
する工程と、少なくとも第３の絶縁膜に対してエッチン
グを行なって第１のプラグを露出する開口部を形成した
後、形成した開口部に導電膜を充填することにより、第
１のプラグと電気的に接続される第２のプラグを形成す
る工程と、第３の絶縁膜の上に、第２のプラグと電気的
に接続されるように第２の配線パターンを形成する工程
とを備えている。

【００２３】本発明の半導体装置の製造方法によると、
第１のプラグ及び第１の配線パターンを覆うと共に第１
の配線パターン同士の間に空隙部を設けるように下部層
間絶縁膜である第２の絶縁膜を形成した後、第２の絶縁
膜の上面を平坦化する。その後、平坦化した第２の絶縁
膜の上に第２のプラグ形成用で且つ上部層間絶縁膜とな
る第３の絶縁膜を形成するため、第３の絶縁膜の上面は
容易に平坦化され、該第３の絶縁膜上における第２のプ
ラグ近傍の上方部分も平坦となる。その結果、第３の絶
縁膜における第２のプラグ近傍の絶対段差と該第２のプ
ラグの周辺部の絶対段差との差が小さくなり、第３の絶
縁膜上の第２の配線パターンに絶対段差の差に起因する
不具合を防止できる。

【００２４】本発明の半導体装置の製造方法において、
第３の絶縁膜が第２の絶縁膜に対してエッチング選択比
を有している。このようにすると、第２のプラグの形成
用の開口部を第１の絶縁膜に対するをエッチングして形
成する工程において、オーバーエッチング又は開口部の
配線パターンに対する位置ずれが発生したとしても、第
３の絶縁膜が第２の絶縁膜に対してエッチング選択比を
有しているため、第２の絶縁膜がエッチングされること
がない。このため、第１の配線パターン同士の間の空隙
部が開口部と通じてしまうことがなくなるので、プラグ
形成用材料が空隙部に流入して起こるプラグの形成不良
や第１の配線パターン同士の短絡の発生を防止すること
ができる。

【００２５】本発明の半導体装置の製造方法は、第３の
絶縁膜を形成した後に、第３の絶縁膜の上面を平坦化す
る工程をさらに備えていることが好ましい。このように
すると、第３の絶縁膜の上面の平坦性が向上するため、
第２の配線パターンの形成不良が生じる虞がなくなる。

【００２６】本発明の半導体装置の製造方法において、
第２の絶縁膜を平坦化する工程が、第１のプラグを露出
する工程を含むことが好ましい。このようにすると、第
２の絶縁膜の上面の平坦性がさらに良好となる上に、絶
対段差の差による第２の配線パターンの形成不良を防止
することができる。

【００２７】

【発明の実施の形態】（第１の実施形態）本発明の第１
の実施形態について図面を参照しながら説明する。

【００２８】図１は本発明の第１の実施形態に係る半導
体装置であって、２層配線構造部分の断面構成を示して
いる。

【００２９】図１に示すように、例えば、シリコン（Ｓ
ｉ）からなる半導体基板１１の上には、酸化シリコン
（ＳｉＯ₂ ）からなる下地絶縁膜１２が形成され、下地
絶縁膜１２の上には側面同士の間に空隙部１０が設けら
れたアルミニウム（Ａｌ）合金からなる第１の配線パタ
ーン１３が形成されている。

【００３０】第１の配線パターン１３の上には、酸化シ
リコンからなり、形成時に該第１の配線パターン１３の
マスクとなるマスク絶縁膜１４が形成されていると共
に、それぞれタングステン（Ｗ）からなり、下部プラグ
１５ａ及び該下部プラグ１５ａの上に形成された第２の
上部プラグ１５ｂにより構成されるプラグ１５が選択的
に形成されている。

【００３１】第１の配線パターン１３及びマスク絶縁膜
１４は、高指向性で低被覆率の酸化シリコンからなる被
覆絶縁膜１６により覆われており、該被覆絶縁膜１６に
よって空隙部１０の形成が容易となっている。

【００３２】被覆絶縁膜１６は、低指向性で高被覆率の
酸化シリコンからなり、その上面が平坦化された下部層
間絶縁膜１７によって覆われており、下部プラグ１５ａ
は該下部層間絶縁膜１７に含まれている。

【００３３】下部層間絶縁膜１７の上には、酸化シリコ
ンからなり、その上面が平坦化された上部層間絶縁膜１
８が形成されて層間絶縁膜１９を構成し、該層間絶縁膜
１９の上にはアルミニウム合金からなる第２の配線パタ
ーン２０が上部プラグ１５ｂと電気的に接続されるよう
に形成されている。ここで、上部層間絶縁膜１８の上面
は平坦化処理が行なわれていても良く、また、行なわれ
ていなくても良い。

【００３４】なお、上部層間絶縁膜１８の材料として、
酸化シリコンを用いる代わりに、該酸化シリコンよりも
比誘電率が小さい材料、例えばフッ素添加酸化シリコ
ン、ポリアリルエーテル、メチルシルセスキオキサン、
水素化シルセスキオキサン又はフロロカーボン等を用い
ることが好ましい。このようにすると、第２の配線パタ
ーン１９における配線容量の下部のフリンジ成分を低減
することができる。

【００３５】このように、第１の実施形態によると、層
間絶縁膜１９が、その上面が平坦化された下部層間絶縁
膜１７と、該下部層間絶縁膜１７の上に形成された上部
層間絶縁膜１８とからなり、各層間絶縁膜１７、１８ご
とに下部プラグ１５ａ及び上部プラグ１５ｂが形成され
ているため、層間絶縁膜１９におけるプラグ１５の近傍
部分が盛り上がることがなく、従って平坦となる。これ
により、層間絶縁膜１９におけるプラグ１５近傍の絶対
段差と該プラグ１５の周辺部の絶対段差との差が小さく
なり、層間絶縁膜１９の上の第２の配線パターン２０に
絶対段差の差に起因する不具合を防止できる。

【００３６】以下、前記のように構成された半導体装置
における２層配線構造の製造方法について図面を参照し
ながら説明する。

【００３７】図２（ａ）〜図２（ｄ）乃至図４（ａ）及
び図４（ｂ）は本発明の第１の実施形態に係る半導体装
置の製造方法の工程順の断面構成を示している。

【００３８】まず、図２（ａ）に示すように、シリコン
からなる半導体基板１１上に、酸化シリコンからなる下
地絶縁膜１２、アルミニウム合金からなる第１の配線パ
ターン形成層１３Ａ及び酸化シリコンからなるマスク絶
縁膜１４を順次堆積する。その後、フォトリソグラフィ
法により、マスク絶縁膜１４上にレジスト膜からなり、
下部プラグの開口パターンを持つマスクパターン（図示
せず）を形成する。続いて、形成したマスクパターンを
用いてマスク絶縁膜１４に対してエッチングを行なうこ
とにより、マスク絶縁膜１４に下部プラグ形成用開口部
１４ａを形成する。

【００３９】次に、図２（ｂ）に示すように、蒸着法又
はＣＶＤ法等を用いて、マスク絶縁膜１４の上に下部プ
ラグ形成用開口部１４ａを充填するように全面にわたっ
てタングステンからなる導電膜を堆積し、堆積した導電
膜に対してＣＭＰ法による平坦化研磨を行なうことによ
り、導電膜からなる下部プラグ１５ａを形成する。

【００４０】次に、図２（ｃ）に示すように、フォトリ
ソグラフィ法を用いて、マスク絶縁膜１４及び下部プラ
グ１５ａの上に第１の配線パターンを持つレジストパタ
ーン３０を形成する。

【００４１】次に、図２（ｄ）に示すように、レジスト
パターン３０及び下部プラグ１５ａをマスクとして、マ
スク絶縁膜１４、第１の配線パターン形成層１３Ａ及び
下地絶縁膜１２を順次エッチングすることにより、第１
の配線パターン形成層１３Ａから第１の配線パターン１
３を形成する。このとき、下地絶縁膜１２における第１
の配線パターン１３の周辺部分はエッチングにより掘り
下げられる。この下地絶縁膜１２に対する掘り下げによ
り、配線同士の間の間隔が高アスペクト比となるため、
後工程における空隙部１０の形成が容易になる上に、空
隙部１０の基板面からの位置を制御することができる。

【００４２】次に、図３（ａ）に示すように、レジスト
パターン３０を除去した後、例えば、シランガス（Ｓｉ
Ｈ₄ ）及び一酸化二窒素（Ｎ₂ Ｏ）ガスを含むガスを用
いたプラズマＣＶＤ法により、半導体基板１１の上に第
１の配線パターン１３及びマスク絶縁膜１４を含む全面
にわたって、低被覆率で高指向性の酸化シリコンからな
る被覆絶縁膜１６を堆積する。続いて、高密度プラズマ
ＣＶＤ法を用いて、低指向性で高被覆率の酸化シリコン
からなる下部層間絶縁膜１７を堆積する。この被覆絶縁
膜１６又は下部層間絶縁膜１７によって、第１の配線パ
ターン１３の側面同士の間に空隙部１０が形成される。
なお、被覆絶縁膜１６は必ずしも必要ではなく、被覆絶
縁膜１６を用いない場合には、下部層間絶縁膜１７に比
較的低被覆率の酸化シリコンを用いると良い。

【００４３】次に、図３（ｂ）に示すように、ＣＭＰ法
により下部層間絶縁膜１７及び被覆絶縁膜１６の上部を
研磨してその上面を平坦化する。ここで、従来の製造方
法においては、図９（ｂ）に示したように、プラグ１０
５の高さ寸法が相対的に大きく、プラグ１０５の上面が
第１の絶縁膜１０４の上面から突き出しているため、第
３の絶縁膜１０８の上部に大きない絶対段差の差Ｈ１が
形成される。プラグ１０５の上面が露出するまで研磨を
行なっても、絶対段差の差Ｈ２を完全に取り除くことは
困難である。

【００４４】一方、第１の実施形態においては、下部プ
ラグ１５ａの高さ寸法は比較的に小さく、すなわち、下
部プラグ１５ａの上面はマスク絶縁膜１４の上面とほぼ
同一の高さであるため、被覆絶縁膜１６及び下部層間絶
縁膜１８の堆積後には、図３（ａ）に示すように、下部
層間絶縁膜１８の上面に絶対段差の差ｈ１が形成される
ものの、絶対段差の差ｈ１の大きさは従来の場合の絶対
段差の差Ｈ１と比べて小さくなる（ｈ１＜Ｈ１）。従っ
て、図３（ｂ）に示すように、ＣＭＰ研磨を行なった後
に絶対段差の差ｈ２が残ったとしても、絶対段差の差ｈ
２の大きさも、従来の場合の絶対段差の差Ｈ２よりも非
常に小さくなる（ｈ２＜Ｈ２）ので、平坦性に確実に優
れる。

【００４５】次に、図３（ｃ）に示すように、プラズマ
ＣＶＤ法等により、下部層間絶縁膜１７の上に全面にわ
たって酸化シリコンからなる上部層間絶縁膜１８を堆積
し、堆積した上部層間絶縁膜１８の上部をＣＭＰ法によ
り研磨してその上面を平坦化する。この上部層間絶縁膜
１８に対する平坦化処理は必ずしも必要ではないが、上
部層間絶縁膜１８に対して平坦化処理を行なうと、下部
層間絶縁膜１７の上面に残る絶対段差の差ｈ２の影響を
も取り除くことができるので有効となる。なお、上部層
間絶縁膜１８を堆積膜ではなく、前述したポリアリルエ
ーテル等のような塗布膜により形成する場合には、平坦
化処理を省いてもよい。

【００４６】次に、図３（ｄ）に示すように、フォトリ
ソグラフィ法及びエッチング法を用いて、上部層間絶縁
膜１８に下部プラグ１５ａを露出する上部プラグ形成用
開口部１８ａを形成する。

【００４７】次に、図４（ａ）に示すように、蒸着法又
はＣＶＤ法等を用いて、上部層間絶縁膜１８の上に上部
プラグ形成用開口部１８ａを充填するように全面にわた
ってタングステンからなる導電膜を堆積し、堆積した導
電膜に対してＣＭＰ法による平坦化研磨を行なうことに
より、導電膜からなる上部プラグ１５ｂを形成する。

【００４８】次に、図４（ｂ）に示すように、上部層間
絶縁膜１８の上に、アルミニウム合金からなる第２の配
線パターン２０を上部プラグ１５ｂと電気的に接続され
るように形成する。このとき、上部層間絶縁膜１８の上
面は極めて平坦であり、絶対段差の差による第２の配線
パターン２０の形成不良が発生することはない。

【００４９】なお、第１の実施形態においては、第１の
配線パターン１３及び第２の配線パターン１８からなる
２層配線構造を示したが、これに限られず、第２の配線
パターンの上にさらに第３の配線パターンを設けるよう
な場合には、第２の配線パターンと第３の配線パターン
との間の層間絶縁膜を、上面を平坦化した下部層間絶縁
膜と上部層間絶縁膜とにより形成する工程を繰り返すこ
とにより、３層以上の多層配線にも適用できる。

【００５０】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置の２層配線構造の製造方法に
ついて図面を参照しながら説明する。

【００５１】図５（ａ）〜図５（ｄ）乃至図７（ａ）及
び図７（ｂ）は第２の実施形態に係る半導体装置の製造
方法の工程順の断面構成を示している。

【００５２】まず、図５（ａ）に示すように、シリコン
からなる半導体基板４１上に、酸化シリコンからなる下
地絶縁膜４２、アルミニウム合金からなる第１の配線パ
ターン形成層４３Ａ及び酸化シリコンからなるマスク絶
縁膜４４を順次堆積する。続いて、フォトリソグラフィ
法により、マスク絶縁膜４４上にレジスト膜からなるマ
スクパターン（図示せず）を形成し、形成したマスクパ
ターンを用いてマスク絶縁膜４４に対してエッチングを
行なって、マスク絶縁膜４４に下部プラグ形成用開口部
４４ａを形成する。

【００５３】次に、図５（ｂ）に示すように、蒸着法又
はＣＶＤ法等を用いて、マスク絶縁膜４４の上に下部プ
ラグ形成用開口部４４ａを充填するように全面にわたっ
てタングステンからなる導電膜を堆積し、堆積した導電
膜に対してＣＭＰ法による平坦化研磨を行なうことによ
り、導電膜からなる下部プラグ４５ａを形成する。

【００５４】次に、図５（ｃ）に示すように、フォトリ
ソグラフィ法を用いて、マスク絶縁膜４４及び下部プラ
グ４５ａの上に第１の配線パターンを持つレジストパタ
ーン６０を形成する。

【００５５】次に、図５（ｄ）に示すように、レジスト
パターン６０及び下部プラグ４５ａをマスクとして、マ
スク絶縁膜４４、第１の配線パターン形成層４３Ａ及び
下地絶縁膜４２を順次エッチングすることにより、第１
の配線パターン形成層４３Ａから第１の配線パターン４
３を形成する。このとき、下地絶縁膜４２における第１
の配線パターン４３の周辺部分はエッチングにより掘り
下げられる。この下地絶縁膜４２に対する掘り下げによ
り、配線同士の間の間隔が高アスペクト比となるため、
後工程における空隙部４０の形成が容易になる上に、空
隙部４０の基板面からの位置を制御することができる。

【００５６】次に、図６（ａ）に示すように、レジスト
パターン６０を除去した後、例えば、シランガス及び一
酸化二窒素ガスを含むガスを用いたプラズマＣＶＤ法に
より、半導体基板４１の上に第１の配線パターン４３及
びマスク絶縁膜４４を含む全面にわたって、低被覆率で
高指向性の酸化シリコンからなる被覆絶縁膜４６を堆積
する。続いて、高密度プラズマＣＶＤ法を用いて、低指
向性で高被覆率の酸化シリコンからなる下部層間絶縁膜
４７を堆積する。この被覆絶縁膜４６又は下部層間絶縁
膜４７によって、第１の配線パターン４３の側面同士の
間に空隙部４０が形成される。なお、被覆絶縁膜４６は
必ずしも必要ではなく、被覆絶縁膜４６を用いない場合
には、下部層間絶縁膜４７に比較的低被覆率の酸化シリ
コンを用いると良い。

【００５７】次に、図６（ｂ）に示すように、ＣＭＰ法
により下部層間絶縁膜４７及び被覆絶縁膜４６の上部に
対して、下部プラグ４５ａが露出するまで研磨を行なっ
て、下部層間絶縁膜４７及び被覆絶縁膜４６の上面を平
坦化する。

【００５８】次に、図６（ｃ）に示すように、塗布法等
により、下部層間絶縁膜４７の上に、マスク絶縁膜４
４、下部プラグ４５ａ及び被覆絶縁膜４６を含む全面に
わたって、酸化シリコンに対してエッチング選択比を有
する絶縁膜材料、例えば、ポリアリルエーテルからなる
上部層間絶縁膜４８を塗布する。このとき、該上部層間
絶縁膜４８の上面は平坦である。さらに、平坦化を図る
には上部層間絶縁膜４８に対してＣＭＰ法等による平坦
化処理を行なえば良い。

【００５９】次に、図６（ｄ）に示すように、フォトリ
ソグラフィ法及びドライエッチング法を用いて、上部層
間絶縁膜４８に下部プラグ４５ａを露出する上部プラグ
形成用開口部４８ａを形成する。ここでは、上部層間絶
縁膜４８に対するエッチャントに、水素（Ｈ₂ ）と窒素
（Ｎ₂ ）とを主成分とするガスを用いている。このガス
系を用いると、ポリアリルエーテルはエッチングされる
一方、酸化シリコンはほとんどエッチングされないた
め、マスク絶縁膜４４及び下部プラグ４５ａがオーバー
エッチングされることがない。また、上部プラグ形成用
開口部４８ａを形成するレジストパターンが第１の配線
パターン４３に対して位置ずれしている場合であって
も、被覆絶縁膜４６及び下部層間絶縁膜４７はエッチン
グされることがない。このため、上部プラグ形成用開口
部４８ａが第１の配線パターン４３同士の間に形成され
た空隙部４０と通じてしまうという不具合を防止でき
る。その結果、上部プラグ形成用開口部４８ａに充填す
る導電膜材料が空隙部４０に流入して起こるプラグ形成
不良や、第１の配線パターン４３同士の短絡が生ずる虞
がなくなる。

【００６０】次に、図７（ａ）に示すように、蒸着法又
はＣＶＤ法等を用いて、上部層間絶縁膜４８の上に上部
プラグ形成用開口部４８ａを充填するように全面にわた
ってタングステンからなる導電膜を堆積し、堆積した導
電膜に対してＣＭＰ法による平坦化研磨を行なうことに
より、導電膜からなる上部プラグ４５ｂを形成する。

【００６１】次に、図７（ｂ）に示すように、上部層間
絶縁膜４８の上に、アルミニウム合金からなる第２の配
線パターン５０を上部プラグ４５ｂと電気的に接続され
るように形成する。このとき、上部層間絶縁膜４８の上
面は極めて平坦であり、絶対段差の差による第２の配線
パターン５０の形成不良が発生することはない。

【００６２】なお、第２の実施形態においても、層間絶
縁膜を、上面を平坦化した下部層間絶縁膜と上部層間絶
縁膜とにより形成する工程を繰り返すことにより、３層
以上の多層配線に適用できる。

【００６３】また、第２の実施形態においては、上部層
間絶縁膜４８にポリアリルエーテルを用いたが、これに
限定されず、シリコン酸化膜に対してエッチング選択比
を有する材料であればよい。

【００６４】さらに、酸化シリコンよりも比誘電率が小
さい材料、例えば、メチルシルセスキオキサン、水素化
シルセスキオキサン又はフロロカーボン等がより好まし
い。

【００６５】

【発明の効果】本発明に係る半導体装置及びその製造方
法によると、層間絶縁膜におけるプラグ近傍の上方部分
が平坦化されるため、層間絶縁膜におけるプラグ近傍の
絶対段差と該プラグの周辺部の絶対段差との差が小さく
なり、層間絶縁膜の上の第２の配線パターンに絶対段差
の差に起因する不具合を防止できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置にお
ける２層配線構造を示す構成断面図である。

【図２】（ａ）〜（ｄ）は本発明の第１の実施形態に係
る半導体装置における２層配線構造の製造方法を示す工
程順の構成断面図である。

【図３】（ａ）〜（ｄ）は本発明の第１の実施形態に係
る半導体装置における２層配線構造の製造方法を示す工
程順の構成断面図である。

【図４】（ａ）及び（ｂ）は本発明の第１の実施形態に
係る半導体装置における２層配線構造の製造方法を示す
工程順の構成断面図である。

【図５】（ａ）〜（ｄ）は本発明の第２の実施形態に係
る半導体装置における２層配線構造の製造方法を示す工
程順の構成断面図である。

【図６】（ａ）〜（ｄ）は本発明の第２の実施形態に係
る半導体装置における２層配線構造の製造方法を示す工
程順の構成断面図である。

【図７】（ａ）及び（ｂ）は本発明の第２の実施形態に
係る半導体装置における２層配線構造の製造方法を示す
工程順の構成断面図である。

【図８】（ａ）〜（ｄ）は従来の半導体装置における２
層配線構造の製造方法を示す工程順の構成断面図であ
る。

【図９】（ａ）〜（ｄ）は従来の半導体装置における２
層配線構造の製造方法を示す工程順の構成断面図であ
る。

【符号の説明】

１０ 空隙部 １１ 半導体基板 １２ 下地絶縁膜 １３ 第１の配線パターン １３Ａ 第１の配線パターン形成層 １４ マスク絶縁膜（第１の絶縁膜） １４ａ 下部プラグ形成用開口部 １５ プラグ １５ａ 下部プラグ（第１のプラグ） １５ｂ 上部プラグ（第２のプラグ） １６ 被覆絶縁膜 １７ 下部層間絶縁膜（第２の絶縁膜） １８ 上部層間絶縁膜（第３の絶縁膜） １８ａ 上部プラグ形成用開口部 １９ 層間絶縁膜 ２０ 第２の配線パターン ３０ レジストパターン ４０ 空隙部 ４１ 半導体基板 ４２ 下地絶縁膜 ４３ 第１の配線パターン ４３Ａ 第１の配線パターン形成層 ４４ マスク絶縁膜（第１の絶縁膜） ４４ａ 下部プラグ形成用開口部 ４５ａ 下部プラグ（第１のプラグ） ４５ｂ 上部プラグ（第２のプラグ） ４６ 被覆絶縁膜 ４７ 下部層間絶縁膜（第２の絶縁膜） ４８ 上部層間絶縁膜（第３の絶縁膜） ４８ａ 上部プラグ形成用開口部 ５０ 第２の配線パターン ６０ レジストパターン

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH09 JJ19 KK09 NN19 PP06 PP19 QQ08 QQ09 QQ27 QQ28 QQ30 QQ37 QQ48 RR04 RR09 RR11 RR21 RR23 RR25 RR29 SS01 SS02 SS15 SS21 XX01 XX02 XX24

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体基板の上に形成され、側面同士の
   間に空隙部を有する第１の配線パターンと、 前記第１の配線パターンの上に層間絶縁膜を介して形成
   された第２の配線パターンと、 前記第１の配線パターンと前記第２の配線パターンとを
   電気的に接続するプラグとを備え、 前記層間絶縁膜は、上面が平坦化された下部層間絶縁膜
   及び該下部層間絶縁膜の上に形成された上部層間絶縁膜
   からなり、 前記プラグは、前記下部層間絶縁膜に含まれる第１のプ
   ラグ及び前記上部層間絶縁膜に含まれる第２のプラグか
   らなることを特徴とする半導体装置。
2. 【請求項２】 前記上部層間絶縁膜の比誘電率は、前記
   下部層間絶縁膜の比誘電率よりも小さいことを特徴とす
   る請求項１に記載の半導体装置。
3. 【請求項３】 半導体基板の上に導電膜からなる第１の
   配線パターン形成層及び該第１の配線パターン形成層の
   上に第１の絶縁膜を形成する工程と、 前記第１の絶縁膜に対して選択的にエッチングを行なっ
   て開口部を形成した後、形成した開口部に導電膜を充填
   することにより、第１の配線パターン形成層と電気的に
   接続される第１のプラグを形成する工程と、 前記第１の絶縁膜の上に第１の配線パターンを有するマ
   スクパターンを形成した後、形成したマスクパターン及
   び前記第１のプラグをマスクとして、前記第１の絶縁膜
   及び第１の配線パターン形成層に対して順次エッチング
   を行なうことにより、前記第１の配線パターン形成層か
   ら第１の配線パターンを形成する工程と、 前記半導体基板の上に、前記第１のプラグ及び第１の配
   線パターンを覆うと共に、前記第１の配線パターン同士
   の間に空隙部を設けるように第２の絶縁膜を形成する工
   程と、 前記第２の絶縁膜の上面を平坦化した後、平坦化した第
   ２の絶縁膜の上に第３の絶縁膜を形成する工程と、 少なくとも前記第３の絶縁膜に対してエッチングを行な
   って前記第１のプラグを露出する開口部を形成した後、
   形成した開口部に導電膜を充填することにより、第１の
   プラグと電気的に接続される第２のプラグを形成する工
   程と、 前記第３の絶縁膜の上に、前記第２のプラグと電気的に
   接続されるように第２の配線パターンを形成する工程と
   を備えていることを特徴とする半導体装置の製造方法。
4. 【請求項４】 前記第３の絶縁膜は前記第２の絶縁膜に
   対してエッチング選択比を有していることを特徴とする
   請求項３に記載の半導体装置の製造方法。
5. 【請求項５】 前記第３の絶縁膜を形成した後に、前記
   第３の絶縁膜の上面を平坦化する工程をさらに備えてい
   ることを特徴とする請求項３又は４に記載の半導体装置
   の製造方法。
6. 【請求項６】 前記第２の絶縁膜を平坦化する工程は、
   前記第１のプラグを露出する工程を含むことを特徴とす
   る請求項３〜５のうちのいずれか１項に記載の半導体装
   置の製造方法。