KR100322887B1 - 반도체장치의 다층 금속배선 형성방법 - Google Patents
반도체장치의 다층 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100322887B1 KR100322887B1 KR1019990059874A KR19990059874A KR100322887B1 KR 100322887 B1 KR100322887 B1 KR 100322887B1 KR 1019990059874 A KR1019990059874 A KR 1019990059874A KR 19990059874 A KR19990059874 A KR 19990059874A KR 100322887 B1 KR100322887 B1 KR 100322887B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- film
- interlayer insulating
- forming
- wiring
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 93
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 57
- 239000011229 interlayer Substances 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 37
- 238000000059 patterning Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000001465 metallisation Methods 0.000 claims abstract 2
- 239000010410 layer Substances 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 230000003667 anti-reflective effect Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치의 다층 금속배선 형성방법에 관한 것으로, 특히 이 방법은 반도체 기판의 구조물에 하부 금속 배선을 형성하고, 그 기판 전면에 평탄화된 층간 절연막을 형성한 후에 그 위에 제 1감광막 패턴을 형성하고, 제 1감광막 패턴이 형성된 결과물 상부에 유기성 반사방지막을 증착한 후에 제 1감광막 패턴 표면이 들러날때까지 전면 식각하고, 결과물 전면에 제 2감광막을 증착하고 경화한 후에 제 2 및 제 1감광막을 패터닝하고, 감광막 패턴과 유기성 반사방지막을 마스크로 삼아 식각 공정을 진행하여 층간 절연막내에 비아 및 상부 배선용 트렌치를 동시에 형성한 후에, 비아 및 상부 배선용 트렌치가 형성된 층간 절연막에 금속을 매립하고 이를 연마하여 하부 금속배선과 연결되는 플러그 및 상부 배선을 동시에 형성한다. 본 발명은 감광막 패터닝 공정시 유기성 반사방지막을 추가 사용하여 정확한 감광막 패턴을 얻을 수 있으며 이를 사용해서 층간 절연막내에 플러그용 비아 및 금속 배선용 트렌치를 동시에 식각할 수 있어 다층 금속배선 패턴의 정밀도를 향상시킬 수 있다.
Description
본 발명은 반도체장치의 금속배선 형성방법에 관한 것으로, 특히 고집적 다층 배선 장치에서 새로운 이중 상감(dual damascene) 방식으로 콘택 플러그용 콘택홀과 배선 영역 공간의 트랜치를 동시에 식각할 수 있는 반도체장치의 다층 금속배선 형성방법에 관한 것이다.
반도체 장치는 소자의 집적도가 증가함에 따라 금속 배선간의 간격이 좁아지며, 금속 배선의 수가 점차 증가됨에 따라 상부 및 하부 금속간을 상호 수직으로 연결하는 플러그 공정이 점차 중요하게 인식되었다.
최근에는 소자의 크기가 축소되는 동시에 고속 동작을 요구하고 있으므로 미세 제조 기술로 반도체 장치를 제조하는 것 이외에도 디바이스 자체의 수행 능력을 크게 향상시키도록 하고 있다. 이에 반도체 장치는 활성 소자의 성능을 극대화하는 방안으로 다층 배선 구조를 사용하고 있다.
도 1a 내지 도 1l은 종래 기술에 따른 반도체장치의 다층 금속배선 형성방법을 순차적으로 설명하기 위한 공정 순서도로서, 이를 참조하여 종래의 반도체 제조공정중에서 금속배선을 형성하기 위한 공정은 다음과 같다.
우선, 도 1a에 도시된 바와 같이, 반도체기판에 형성된 반도체 소자등의 하부 구조물(10) 표면에 소정의 배선 공정을 거쳐 Ti과 TiN의 제 1확산 방지막(11)과, 금속 Al층(12)과, Ti과 TiN의 제 2확산 방지막(13)을 순차 적층하고 사진 및 식각 공정을 진행하여 이들 확산 방지막(11)과 금속 Al층을 패터닝해서 하부 금속배선(bl)을 형성한다.
그리고, 도 1b 및 도 1c에 도시된 바와 같이, 상기 하부 금속배선(bl)과 이후 형성될 상부 배선을 전기적으로 층간 절연하기 위한 층간 절연막(14)을 증착한 후에 연마 공정, 예컨대 화학기계적 연마(Chemical Mechanical Polishing) 공정으로 층간 절연막(14) 표면을 평탄하게 연마한다. 이때, 층간 절연막(14)의 증착시 그 상부 표면은 하부 금속배선(bl)의 토포로지에 따라 굴곡을 갖기 때문에 연마 공정으로 층간 절연막의 표면에서 발생하는 굴곡을 제거(14')하고 설계에서 요구하는 두께를 맞춘다.
그 다음, 도 1d에 도시된 바와 같이, 평탄화된 층간 절연막 표면(14')에 수직 배선의 콘택홀 형성을 위한 사진 공정을 진행하되, 포토레지스트 증착을 증착하고 이를 노광 및 현상하여 포토레지스트 패턴(16)을 형성한다.
이어서, 도 1e에 도시된 바와 같이, 상기 포토레지스트 패턴(16)에 맞추어 층간 절연막을 선택 식각하되, 활성화된 플라즈마, 예컨대 CxFy 활성화시킨 플라즈마로 층간 절연막(14')을 식각해서 비아(17)를 형성한다.
그 다음, 도 1f에 도시된 바와 같이, 비아(17)가 형성될 층간 절연막(14) 표면에 Ti/TiN으로 이루어진 제 3확산 방지막(18)을 증착하고, CVD(Chemical Vapor Deposition) 법에 의해 비아(17)에 비아-플러그용 금속층으로서 W을 매립한다.
그리고, 도 1g에 도시된 바와 같이, 비아(17)외 영역에 존재하는 금속들을 모두 제거하면서 표면 전체를 평탄화하기 위하여 CMP(Chemical Mechanicial Polishing) 또는 플라즈마에 의한 전면 식각법(etch back)으로 연마 공정을 실시하여 층간 절연막(14') 부위의 Ti,TiN(18)과 W(20)을 제거함과 동시에 그 표면을 평탄화시켜서 비아(17)내에 매립된 W 플러그(20')를 형성한다.
그 다음, 도 1h에 도시된 바와 같이, 상부 배선 공정을 진행하고자 Ti/TiN의 제 4확산 방지막(21)과, 상부 배선 금속으로서 Al(22)과, Ti/TiN의 제 5확산 방지막(23)을 순차 증착한다.
그리고, 도 1i 및 도 1j에 도시된 바와 같이, 제 5확산 방지막(23) 표면에 사진공정을 진행하여 상부 배선용 포토레지스트 패턴(24)을 형성하고, 상기 포토레지스트 패턴(24)을 이용한 식각 공정을 진행하되 활성화된 플라즈마, 예컨대 CxFy 플라즈마 가스로 제 5확산 방지막(23), Al(22), 및 제 4확산 방지막(21)을 순차 패터닝하여 상부 금속배선(tl)을 형성한다.
이어서, 도 1k 및 도 1l에 도시된 바와 같이, 상부 금속배선(tl)이 형성된 결과물에 상부의 층간 절연막(26)을 증착하고 그 표면을 평탄화(26')한다.
이러한 배선 과정을 반복 실시하면 반도체장치의 다층 배선을 제조할 수 있다.
그러나, 이와 같이 금속 배선 및 비아 식각을 따로 진행하는 일반적인 금속 배선의 제조 방법의 경우에는 안정적인 공정을 구현할 수 있는 장점을 갖는 반면에, 공정 특성상 다음과 같은 문제점이 대두되고 있다.
첫째, 상부 및 하부 배선을 수직으로 연결하는 플러그의 금속으로서 텅스텐을 사용할 경우 통상의 알루미늄에 비해 전기적인 비저항(Rs)이 높기 때문에 텅스텐 플러그를 채용한 금속 배선의 전기저항이 높아진다. 전류를 흘려주는 배선이고저항일 경우 반도체장치의 전력 소비가 많아져 전류 수명을 단축하게 된다.
둘째, 이러한 텅스텐 플러그의 단점을 개선하기 위해서 비저항이 작으며 반도체 소자의 성능 향상, 예를 들어 RC 지연시간 감소와 신뢰성 향상에 유리한 장점을 가지고 있는 금속 배선 재료로서 구리를 사용하는 방법이 제안되고 있는데, 구리가 알루미늄에 비해 낮은 온도에서 휘발성 화합물을 잘 생성하지 않아 식각이 제대로 이루어지지 않는다.
셋째, 다층 배선 제조 공정 순서는 대체로 금속배선 형성 →비아 형성 →텅스텐 플러그 형성 →금속배선 형성 등으로 공정순서가 진행되기때문에 그 공정 수가 많아져서 제조공정 비용이 증가할 뿐만 아니라 그 공정이 복잡해지는 문제점이 있었다.
이러한 다층 배선 제조 공정의 단점을 개선하기 위해 최근에는 상감(damascene) 방식이 제안되고 있다. 이러한 상감 방법은 절연막 위에 증착된 금속층을 식각하여 금속 배선을 형성하는 기존의 공정 방식 대신에, 먼저 층간 절연막내에 금속 배선용 비아를 형성하고 그 홀내에 금속을 채워넣어 금속 배선을 형성하는 기술이다. 이와 같은 상감법에 의한 금속배선 제조공정은 금속 배선의 식각 공정을 실시하지 않아도 되기 때문에 구리배선 식각시 발생되는 문제를 해결할 수 있다.
또, 이중 상감(dual damascene) 방식은 층간 절연막내에 비아와 금속 배선용 콘택홀을 동시에 새겨 넣은 후에 상기 비아와 콘택홀에 동시에 금속을 매립하여 플러그와 금속 배선을 동시에 완성하는 기술이다. 이러한 이중 상감 공정은 통상의공정 방식에 비해 약 30%정도 감소된 공정 수를 갖는 것으로 알려져 있다.
그러므로, 최근에는 다층 배선 및 고집적 반도체장치의 경우 콘택플러그와 배선을 동시에 형성할 수 있는 이중 상감 공정이 사용되고 있지만, 아직까지 제조 공정상에서 해결해야하는 문제점이 많이 있다.
본 발명의 목적은 금속배선 제조 공정시 감광막의 미세 패터닝을 위해 사용하는 유기성 반사방지막(organic anti-reflective coating layer)을 이용하므로써 플러그용 비아 및 금속 배선용 트렌치를 동시에 식각하여 금속 배선 패턴의 정밀도를 향상시킬 수 있는 반도체장치의 다층 금속배선 형성방법을 제공하는데 있다.
도 1a 내지 도 1l은 종래 기술에 따른 반도체장치의 다층 금속배선 형성방법을 순차적으로 설명하기 위한 공정 순서도,
도 2a 내지 도 2m은 본 발명에 따른 반도체장치의 다층 금속배선 형성방법을 설명하기 위한 공정 순서도.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 반도체기판의 하부구조물 bl : 하부 금속배선
104,118 : 층간 절연막 106 : 제 1감광막
108 : 유기성 반사방지막 110 : 제 2감광막
112 : 비아 113 : 트렌치
101,103,114 : 확산 방지막 116 : 금속
p : 플러그 tl : 상부 금속배선
상기 목적을 달성하기 위한 본 발명은, 반도체장치의 다층 배선 제조 방법에 있어서, 반도체 기판의 구조물에 하부 금속배선을 형성하는 단계와, 하부 금속 배선이 형성된 기판 전면에 평탄화된 층간 절연막을 형성하는 단계와, 기판 상부에 제 1감광막 패턴을 형성하는 단계와, 제 1감광막 패턴이 형성된 결과물 상부에 유기성 반사방지막을 증착하고, 제 1감광막 패턴 표면이 들러날때까지 전면 식각하는 단계와, 결과물 전면에 제 2감광막을 증착하고 경화한 후에 제 2 및 제 1감광막을 패터닝하는 단계와, 상기 감광막 패턴과 유기성 반사방지막을 마스크로 삼아 식각 공정을 진행하여 층간 절연막내에 비아 및 상부 배선용 트렌치를 동시에 형성하는단계와, 비아 및 상부 배선용 트렌치가 형성된 층간 절연막에 금속을 매립하고 이를 연마하여 하부 금속배선과 연결되는 플러그 및 상부 배선을 동시에 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
본 발명의 제조 방법에 있어서, 상기 제 1감광막 패턴의 두께는 (비아 깊이)×(층간 절연막을 식각하는 공정에서 유기성 반사방지막의 식각 속도)÷(층간 절연막을 식각하는 공정에서 층간 절연막의 식각 속도)인 것을 특징으로 한다.
본 발명의 제조 방법에 있어서, 상기 유기성 반사방지막의 전면 식각 공정시 플라즈마 식각 공정을 이용하는 것이 바람직하다.
본 발명의 제조 방법에 있어서, 상기 제 2감광막 패턴과 유기성 반사방지막을 마스크로 삼아 식각 공정을 진행할 때 CxFy를 활성화시킨 플라즈마 식각 공정을 이용하는 것이 더욱 바람직하다.
본 발명의 기술적 원리에 따르면, 유기성 반사방지막은 분자 구조가 감광막과 비슷하여 감광막과의 접착성이 좋으면서도 적당하게 경화처리를 하면 감광막과 섞이지 않고, 유동성이 좋아 평탄화 특성이 좋을 뿐만 아니라, 별도의 감광제가 없어 빛과 반응하지 않기 때문에 감광막 패터닝 공정시 감광막은 노광 및 현상 공정에 의해 감광막 패턴을 형성할 수 있지만 유기성 반사방지막의 경우에는 빛이 조사되어도 반응이 일어나지 않아 패턴을 형성할 수 없다.
그러므로, 본 발명의 금속배선 형성 방법은 감광막의 미세 패터닝을 위해 사용하는 유기성 반사방지막과 감광막 패턴을 이용하여 층간 절연막내에 플러그용 비아 및 금속 배선용 트렌치를 동시에 식각할 수 있어 금속배선 패턴의 정밀도를 향상시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 금속배선 형성방법에 상세히 설명하고자 한다.
도 2a 내지 도 2m은 본 발명에 따른 반도체장치의 다층 금속배선 형성방법을 설명하기 위한 공정 순서도이다.
우선, 도 2a에 도시된 바와 같이, 반도체기판에 형성된 반도체 소자등의 하부 구조물(100) 표면에 소정의 배선 공정을 거쳐 Ti과 TiN의 제 1확산 방지막(101)과, 금속 Al층(102)과, Ti과 TiN의 제 2확산 방지막(103)을 순차 적층하고 사진 및 식각 공정을 진행하여 이들 확산 방지막(101,103)과 금속 Al층(102)을 패터닝해서 하부 금속배선(bl)을 형성한다.
도 2b에 도시된 바와 같이, 상기 하부 금속배선(bl)과 이후 형성될 상부 배선을 전기적으로 층간 절연하기 위한 층간 절연막(104)을 증착한 후에 연마 공정으로 층간 절연막(104) 표면을 평탄하게 연마한다. 단, 하부 금속 배선(bl)이 상감 공정에 의해 형성될 경우에는 이미 결과물 표면이 평탄화된 상태이므로 층간 절연막(104)의 연마 공정은 생략할 수 있다.
그 다음, 도 2c 및 도 2d에 도시된 바와 같이, 층간 절연막(104) 상부에 제 1감광막(106)을 도포하고, 이를 노광 및 현상 등의 사진 공정으로 제 1감광막 패턴(106')을 형성하되, 그 두께(t)는 (비아 깊이)×(층간 절연막을 식각하는 공정에서 유기성 반사방지막의 식각 속도)÷(층간 절연막을 식각하는 공정에서 층간 절연막의 식각 속도)의 식에 따라 결정한다. 그리고, 제 1감광막 패턴(106')은 이후 형성될 상부 금속배선이 만들어지는 영역에서 비아가 형성되는 영역을 제외한 영역에는 감광막이 존재하지 않도록 한다.
이어서, 도 2e에 도시된 바와 같이, 제 1감광막 패턴(106')이 형성된 결과물 상부에 회전 코팅(spin coating) 방식에 의해 유기성 반사방지막(108)을 증착한다. 그러면, 유기성 반사방지막(108)은 양호한 유동성 특성에 의해 표면이 평탄화된 상태로 된다.
그리고, 도 2f에 도시된 바와 같이, 상기 유기성 반사방지막(108)을 제 1감광막 패턴(106') 표면이 들러날 때까지 전면 식각(etch back)하는데, 이 식각 공정은 플라즈마 식각 공정을 이용하도록 한다. 이로 인해, 이후 트랜치 식각이 이루어질 영역의 층간 절연막 부위에는 상기 제 1감광막 패턴(106')과 동일한 두께(t')의 유기성 반사방지막(108')이 남게 된다.
그 다음, 도 2g에 도시된 바와 같이, 상기 결과물 전면에 회전 코팅 방식으로 제 2감광막(110)을 제 1감광막(108)에 비해 두껍게 증착한 후에, 이를 경화(curing)한다.
이어서, 도 2h에 도시된 바와 같이, 상부 배선용 마스크를 이용한 사진 공정을 진행하여 제 2 및 제 1감광막(110,106')을 패터닝하여 상부 배선용 식각패턴(110',106'')(M)을 형성한다. 이때, 식각 패턴(M)은 이후 상부 금속배선이 만들어지는 전체 영역, 트렌치 영역과 비아가 만들어지는 영역에 모두 감광막이 존재하지 않도록 패터닝된다. 이러한 사진 공정시 유기성 반사방지막(108')은 빛과 반응하지 않기 때문에 그대로 남아 있게 된다.
그리고, 도 2i 및 도 2j에 도시된 바와 같이, 상기 식각 패턴(M)과 유기성 반사방지막(108')을 마스크로 삼아 식각 공정, 예컨대 CxFy를 활성화시킨 플라즈마 식각 공정을 진행하여 층간 절연막(104)내에 비아(112) 및 상부 배선용 트렌치(113)를 동시에 형성한다. 식각이 진행되는 시점부터 유기성 반사방지막(108')이 완전히 식각되는 시점까지는 유기성 반사방지막(108')이 하드 마스크로서 역할을 하여 트렌치 부위의 층간 절연막이 식각되지 않는 대신에, 하부 금속배선(bl) 상부에서의 층간 절연막(104)내의 비아(112) 식각만 진행된다. 그러나, 유기성 반사방지막(108')이 완전히 제거된 이후부터는 층간 절연막내에 트렌치 식각(113)과 하부 금속배선(bl) 표면까지의 비아(112') 식각이 동시에 이루어진다.
그리고, 도 2k에 도시된 바와 같이, 플러그용 비아(112') 및 상부 배선용 트렌치(113)가 형성된 층간 절연막(104)에 제 3확산 방지막(114)으로서 Ti/TiN을 증착하고, 그 위에 금속(116)으로서 Al 또는 Cu를 충분히 매립한다.
그 다음, 도 2l에 도시된 바와 같이, 비아(112') 및 트렌치(113)외 영역에 존재하는 금속 및 확산 방지막들을 모두 제거하면서 표면 전체를 평탄화하기 위하여 CMP 또는 플라즈마에 의한 전면 식각법으로 연마 공정을 실시한다. 이로 인해, 층간 절연막(104)의 비아(112') 및 트렌치(113)에만 Ti/TiN의 확산 방지막(114')과 Al 또는 Cu의 금속(116')이 평탄화된 상태로 매립되어 하부 금속배선(bl)과 연결되는 플러그(p) 및 상부 금속배선(tl)이 동시에 형성된다.
이어서, 도 2m에 도시된 바와 같이, 상기 결과물에 상부의 층간 절연막(118)을 증착한 후에 그 표면을 평탄화한다.
이와 같은 배선 공정을 반복 실시하면 본 발명에 따른 반도체장치의 다층 배선을 제조할 수 있다.
이상 상술한 바와 같이, 본 발명에 따른 반도체장치의 다층 금속배선 형성방법은 다음과 같은 효과를 가진다.
첫째, 본 발명은 플러그용 비아 및 상부 배선용 트렌치 식각을 동시에 진행할 수 있기 때문에 기존 배선 공정에 비해 제조 공정 수를 크게 줄일 수 있고, 통상적인 상감기법과 비교해서도 대부분의 공정이 감광막 패터닝에 집중되어 있어 제조 공정을 효율적으로 진행할 수 있다. 즉, 일반적인 감광막의 패터닝은 넓은 배선 형태로 패터닝하는 것보다 좁은 비아 형태로 정확하게 패터닝하는 것이 어렵기 때문에 본 발명의 제조 공정에서는 감광막 패터닝시 비아 형태의 패터닝을 배선 위주의 트렌치 패터닝으로 전화하여 작업의 효율성을 높인다.
둘째, 본 발명은 0.18㎛이하의 고집적 반도체기술에 적용할 경우 유기 반사방지막의 사용으로 인해 감광막 패터닝시 하부 패턴들과의 미스얼라인(misalign)을 최소화하고 양호한 단면을 갖는 감광막 패턴을 구현할 수 있다.
셋째, 본 발명은 감광막 패터닝 공정과 층간 절연막의 식각 공정이 완전히 분리되어 있기 때문에 제조 공정 중에 웨이퍼의 하부 구조물에 결함이 발생하는 것을 최소화할 수 있다.
넷째, 본 발명의 제조 공정에 의하면 대부분의 공정이 감광막 패터닝에 집중되어 있어 감광막 패터닝시 문제점이 발생되면 다시 패터닝된 감광막을 모두 제거하고 다시 사진 공정을 진행할 수 있으므로 웨이퍼에 미치는 영향을 최소화할 수 있는 이점이 있다.
Claims (4)
- 반도체장치의 다층 배선 제조 방법에 있어서,반도체 기판의 구조물에 하부 금속배선을 형성하는 단계;상기 하부 금속 배선이 형성된 기판 전면에 평탄화된 층간 절연막을 형성하는 단계;상기 기판 상부에 제 1감광막 패턴을 형성하는 단계;상기 제 1감광막 패턴이 형성된 결과물 상부에 유기성 반사방지막을 증착하고, 상기 제 1감광막 패턴 표면이 들러날때까지 전면 식각하는 단계;상기 결과물 전면에 제 2감광막을 증착하고 경화한 후에 제 2 및 제 1감광막을 패터닝하는 단계;상기 감광막 패턴과 유기성 반사방지막을 마스크로 삼아 식각 공정을 진행하여 상기 층간 절연막내에 비아 및 상부 배선용 트렌치를 동시에 형성하는 단계; 및상기 비아 및 상부 배선용 트렌치가 형성된 층간 절연막에 금속을 매립하고 이를 연마하여 하부 금속배선과 연결되는 플러그 및 상부 배선을 동시에 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체장치의 다층 금속배선 형성방법.
- 제 1항에 있어서, 상기 제 1감광막 패턴의 두께는 (비아 깊이)×(층간 절연막을 식각하는 공정에서 유기성 반사방지막의 식각 속도)÷(층간 절연막을 식각하는 공정에서 층간 절연막의 식각 속도)인 것을 특징으로 하는 반도체장치의 다층 금속배선 형성방법.
- 제 1항에 있어서, 상기 유기성 반사방지막의 전면 식각 공정시 플라즈마 식각 공정을 이용하는 것을 특징으로 하는 반도체장치의 다층 금속배선 형성방법.
- 제 1항에 있어서, 상기 제 2감광막 패턴과 유기성 반사방지막을 마스크로 삼아 식각 공정을 진행할 때 CxFy를 활성화시킨 플라즈마 식각 공정을 이용하는 것을 특징으로 하는 반도체장치의 다층 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990059874A KR100322887B1 (ko) | 1999-12-21 | 1999-12-21 | 반도체장치의 다층 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990059874A KR100322887B1 (ko) | 1999-12-21 | 1999-12-21 | 반도체장치의 다층 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010063036A KR20010063036A (ko) | 2001-07-09 |
| KR100322887B1 true KR100322887B1 (ko) | 2002-02-08 |
Family
ID=19627686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990059874A KR100322887B1 (ko) | 1999-12-21 | 1999-12-21 | 반도체장치의 다층 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100322887B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101081851B1 (ko) | 2004-01-09 | 2011-11-09 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100942698B1 (ko) * | 2007-12-07 | 2010-02-16 | 한국전자통신연구원 | 다층의 금속 배선 제조 방법 |
-
1999
- 1999-12-21 KR KR1019990059874A patent/KR100322887B1/ko active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101081851B1 (ko) | 2004-01-09 | 2011-11-09 | 매그나칩 반도체 유한회사 | 반도체 소자의 듀얼 다마신 패턴 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010063036A (ko) | 2001-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6127263A (en) | Misalignment tolerant techniques for dual damascene fabrication | |
| KR100265771B1 (ko) | 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법 | |
| KR100607767B1 (ko) | 유사하지 않은 에칭 특성을 가지는 유전층들을 이용하는 이중 다마신에 의해 형성된 인터커넥트 라인 | |
| US7217663B2 (en) | Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof | |
| JP2004179659A (ja) | 集積回路におけるダマシン金属導体のためのビア形成 | |
| JP2003258090A (ja) | 半導体装置の製造方法 | |
| US7144761B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100482179B1 (ko) | 반도체 소자 제조방법 | |
| KR100419021B1 (ko) | 반도체소자의 구리 배선 제조방법 | |
| KR100393967B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100363696B1 (ko) | 반도체장치의 다층 금속배선 형성방법 | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| KR100322887B1 (ko) | 반도체장치의 다층 금속배선 형성방법 | |
| KR20090024854A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| KR100909174B1 (ko) | 듀얼 다마신 패턴 형성 방법 | |
| TW544857B (en) | Manufacturing method of dual damascene structure | |
| KR100458594B1 (ko) | 반도체 소자 제조 방법 | |
| TWI381444B (zh) | 形成開口之方法 | |
| US7300872B2 (en) | Method for manufacturing semiconductor device using dual-damascene pattern | |
| KR20030038521A (ko) | 반도체 장치의 제조 방법 | |
| KR100393966B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| US20090166884A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH0917860A (ja) | 半導体素子における配線構造とその製造方法 | |
| KR100571408B1 (ko) | 반도체 소자의 듀얼 다마신 배선 제조 방법 | |
| KR100503381B1 (ko) | 반도체 소자의 금속 배선과 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20181218 Year of fee payment: 18 |