JPH09153488A - 半導体素子の絶縁膜構造及びその平坦化方法 - Google Patents
半導体素子の絶縁膜構造及びその平坦化方法Info
- Publication number
- JPH09153488A JPH09153488A JP7340825A JP34082595A JPH09153488A JP H09153488 A JPH09153488 A JP H09153488A JP 7340825 A JP7340825 A JP 7340825A JP 34082595 A JP34082595 A JP 34082595A JP H09153488 A JPH09153488 A JP H09153488A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- films
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000000034 method Methods 0.000 title claims description 30
- 238000009413 insulation Methods 0.000 title abstract 7
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000011368 organic material Substances 0.000 claims abstract description 13
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 12
- 239000011147 inorganic material Substances 0.000 claims abstract description 12
- 239000004642 Polyimide Substances 0.000 claims abstract description 5
- 229920001721 polyimide Polymers 0.000 claims abstract description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims abstract description 4
- 229920000642 polymer Polymers 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229920000620 organic polymer Polymers 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【課題】本発明の目的は、段差を減らして絶縁膜の平坦
化を図り得る半導体素子の絶縁膜構造及びその平坦化方
法を提供しようとするものである。 【解決手段】基板上に複数の無機性物質の絶縁膜を形成
するか、叉は接続溝を有する無機性物質の絶縁膜を形成
し、該無機性物質の絶縁膜上に有機性物質の絶縁膜を形
成してなる半導体素子の絶縁膜構造及びその平坦化方法
を提供する。
化を図り得る半導体素子の絶縁膜構造及びその平坦化方
法を提供しようとするものである。 【解決手段】基板上に複数の無機性物質の絶縁膜を形成
するか、叉は接続溝を有する無機性物質の絶縁膜を形成
し、該無機性物質の絶縁膜上に有機性物質の絶縁膜を形
成してなる半導体素子の絶縁膜構造及びその平坦化方法
を提供する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の絶縁
膜構造及びその絶縁膜の平坦化方法に係るもので、詳し
くは、有機性及び無機性物質の絶縁膜を段差無しに平坦
に形成し、半導体素子の高集積化に適用し得る半導体素
子の絶縁膜構造及びその平坦化方法に関するものであ
る。
膜構造及びその絶縁膜の平坦化方法に係るもので、詳し
くは、有機性及び無機性物質の絶縁膜を段差無しに平坦
に形成し、半導体素子の高集積化に適用し得る半導体素
子の絶縁膜構造及びその平坦化方法に関するものであ
る。
【０００２】
【従来の技術】近来、半導体回路のチップ速度が増加す
るに伴い、該半導体回路のスイッチング速度が配線の伝
達速度に大いに影響を及ぼしている。即ち、配線の抵抗
をＲ、絶縁膜のキャパシタンスをＣとするとき、’Ｒ，
Ｃ’の時間遅延が発生すると、半導体回路のチップの速
度も遅延される。従って、Ａｌの配線とシリコン酸化膜
の絶縁膜との間にＣｕのような低抵抗配線材料とフッ素
化ポリイミドのような誘電率の小さい有機性ポリマーと
を採用し、該Ｒ，Ｃ時間遅延の問題を解決する研究が活
発に行われている。しかし、この場合、有機性ポリマー
は無機性材料よりも熱膨張係数が大きいため熱工程中変
形され易く、機械的強度が低下される。且つ、半導体回
路の高集積化に伴い、メモリ素子の配線構造の位相（to
pology）差が増加され、配線の接続溝（コンタクトホー
ル）及び導電線を形成する場合、食刻（lithography）
工程の焦点深度と整合精度との余裕度を確保するための
絶縁膜の平坦化が必要になる。
るに伴い、該半導体回路のスイッチング速度が配線の伝
達速度に大いに影響を及ぼしている。即ち、配線の抵抗
をＲ、絶縁膜のキャパシタンスをＣとするとき、’Ｒ，
Ｃ’の時間遅延が発生すると、半導体回路のチップの速
度も遅延される。従って、Ａｌの配線とシリコン酸化膜
の絶縁膜との間にＣｕのような低抵抗配線材料とフッ素
化ポリイミドのような誘電率の小さい有機性ポリマーと
を採用し、該Ｒ，Ｃ時間遅延の問題を解決する研究が活
発に行われている。しかし、この場合、有機性ポリマー
は無機性材料よりも熱膨張係数が大きいため熱工程中変
形され易く、機械的強度が低下される。且つ、半導体回
路の高集積化に伴い、メモリ素子の配線構造の位相（to
pology）差が増加され、配線の接続溝（コンタクトホー
ル）及び導電線を形成する場合、食刻（lithography）
工程の焦点深度と整合精度との余裕度を確保するための
絶縁膜の平坦化が必要になる。
【０００３】
【発明が解決しようとする課題】然るに、従来半導体素
子の絶縁膜構造においては、低誘電率を有機性ポリマー
を用い、段差を大きく形成しているため、機械的強度が
低下し、熱変形が生じて、製品の信頼性が低下されると
いう不都合な点があった。
子の絶縁膜構造においては、低誘電率を有機性ポリマー
を用い、段差を大きく形成しているため、機械的強度が
低下し、熱変形が生じて、製品の信頼性が低下されると
いう不都合な点があった。
【０００４】
【課題を解決するための手段】本発明の目的は、段差を
減らして絶縁膜の平坦化を図り得る半導体素子の絶縁膜
構造及びその平坦化方法を提供しようとするものであ
る。
減らして絶縁膜の平坦化を図り得る半導体素子の絶縁膜
構造及びその平坦化方法を提供しようとするものであ
る。
【０００５】叉、本発明の目的は、熱変形を減らし機械
的強度を向上し得る半導体素子の絶縁膜構造及びその平
坦化方法を提供しようとするものである。
的強度を向上し得る半導体素子の絶縁膜構造及びその平
坦化方法を提供しようとするものである。
【０００６】そして、このような本発明の目的は、基板
上に複数の無機性物質の絶縁膜を形成するか、叉は接続
溝を有する一つの無機性物質の絶縁膜を形成し、該無機
性物質の絶縁膜上に有機性物質の絶縁膜を形成してなる
半導体素子の絶縁膜構造及びその平坦化方法を提供する
ことにより達成される。
上に複数の無機性物質の絶縁膜を形成するか、叉は接続
溝を有する一つの無機性物質の絶縁膜を形成し、該無機
性物質の絶縁膜上に有機性物質の絶縁膜を形成してなる
半導体素子の絶縁膜構造及びその平坦化方法を提供する
ことにより達成される。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態に対し
図面を用いて説明する。本発明に係る半導体素子の絶縁
膜構造の１例においては、図１（Ａ）に示したように、
基板１０上に所定感覚を有して形成された複数の第１絶
縁膜３と、それら第１絶縁膜３上面及び基板１０上面に
形成された第２絶縁膜と、を備えている。このとき、そ
れら第１絶縁膜３の物質が無機性物質であると、第２絶
縁膜５の物質は有機性物質にて形成し、該第１絶縁膜３
が有機性物質であると、第２絶縁膜５は無機性物質にて
形成する。
図面を用いて説明する。本発明に係る半導体素子の絶縁
膜構造の１例においては、図１（Ａ）に示したように、
基板１０上に所定感覚を有して形成された複数の第１絶
縁膜３と、それら第１絶縁膜３上面及び基板１０上面に
形成された第２絶縁膜と、を備えている。このとき、そ
れら第１絶縁膜３の物質が無機性物質であると、第２絶
縁膜５の物質は有機性物質にて形成し、該第１絶縁膜３
が有機性物質であると、第２絶縁膜５は無機性物質にて
形成する。
【０００８】且つ、本発明に係る半導体素子の絶縁膜構
造の他の例として、図１（Ｂ）に示したように、基板１
０上に所定大きさの接続溝３ａを有して形成された第１
絶縁膜３と、該第１絶縁膜３上に所定厚さを有して形成
された第２絶縁膜５とを備え、それら第１絶縁膜３及び
第２絶縁膜５は相互異なる物質の有機性及び無機性物質
にて形成される。
造の他の例として、図１（Ｂ）に示したように、基板１
０上に所定大きさの接続溝３ａを有して形成された第１
絶縁膜３と、該第１絶縁膜３上に所定厚さを有して形成
された第２絶縁膜５とを備え、それら第１絶縁膜３及び
第２絶縁膜５は相互異なる物質の有機性及び無機性物質
にて形成される。
【０００９】叉、本発明に係る半導体素子の絶縁膜構造
の叉他の例として、図１（Ｃ）に示したように、基板１
０上に第１絶縁膜３と第２絶縁膜５とを交互に形成し、
それら第１絶縁膜３及び第２絶縁膜５を相互異なる物質
の有機性及び無機性物質にて成層することもできる。
の叉他の例として、図１（Ｃ）に示したように、基板１
０上に第１絶縁膜３と第２絶縁膜５とを交互に形成し、
それら第１絶縁膜３及び第２絶縁膜５を相互異なる物質
の有機性及び無機性物質にて成層することもできる。
【００１０】そして、このような構造の本発明に係る半
導体絶縁膜の平坦化方法の第１実施形態においては、先
ず、図２（Ａ）に示したように、基板１０上に導電線２
と、該導電線２を絶縁させるための基底絶縁膜１とが形
成され、このとき、該基底絶縁膜１は酸化膜が用いられ
る。図中Ｔは、前記基底絶縁膜１の位相の高い領域と低
い領域との段差を示したものである。
導体絶縁膜の平坦化方法の第１実施形態においては、先
ず、図２（Ａ）に示したように、基板１０上に導電線２
と、該導電線２を絶縁させるための基底絶縁膜１とが形
成され、このとき、該基底絶縁膜１は酸化膜が用いられ
る。図中Ｔは、前記基底絶縁膜１の位相の高い領域と低
い領域との段差を示したものである。
【００１１】次いで、図２（Ｂ）に示したように、前記
基底絶縁膜１上面に有機性叉は無機性の物質にて第１絶
縁膜３が形成される。次いで、図２（Ｃ）に示したよう
に、該第１絶縁膜３上に複数の感光膜４が選択的にコー
ティングされるが、それら感光膜４の間隔は１００００
Å以下に形成される。次いで、図２（Ｄ）に示したよう
に、該感光膜４をマスクとして前記第１絶縁膜３が所定
深さに選択的食刻され、該絶縁膜３は前記段差Ｔの高さ
を有し、前述した１００００Å以下の間隔を有して独立
されたパターンに形成される。次いで、図２（Ｅ）に示
したように、前記感光膜４が食刻して除去され、それら
基底絶縁膜１及び第１絶縁膜３上に前記第１絶縁膜３と
は異なる物質の第２絶縁膜５が有機性叉は無機性の物質
にて形成される。
基底絶縁膜１上面に有機性叉は無機性の物質にて第１絶
縁膜３が形成される。次いで、図２（Ｃ）に示したよう
に、該第１絶縁膜３上に複数の感光膜４が選択的にコー
ティングされるが、それら感光膜４の間隔は１００００
Å以下に形成される。次いで、図２（Ｄ）に示したよう
に、該感光膜４をマスクとして前記第１絶縁膜３が所定
深さに選択的食刻され、該絶縁膜３は前記段差Ｔの高さ
を有し、前述した１００００Å以下の間隔を有して独立
されたパターンに形成される。次いで、図２（Ｅ）に示
したように、前記感光膜４が食刻して除去され、それら
基底絶縁膜１及び第１絶縁膜３上に前記第１絶縁膜３と
は異なる物質の第２絶縁膜５が有機性叉は無機性の物質
にて形成される。
【００１２】この場合、前記有機性物質は、ベンゾシク
ロブテンポリマー、フッ素化ポリイミド及びペリレンー
Ｎ中何れ一つを用いる。且つ、前記無機性物質は、酸化
膜及び窒化膜中何れ一つを用いる。このような本発明に
係る絶縁膜の平坦化方法においては、第１絶縁膜３及び
第２絶縁膜５を形成するとき、相互異なる性質の有機性
叉は無機性にて形成されるため、前記段差Ｔを少なくと
も２０００Å以下に減少させることができる。
ロブテンポリマー、フッ素化ポリイミド及びペリレンー
Ｎ中何れ一つを用いる。且つ、前記無機性物質は、酸化
膜及び窒化膜中何れ一つを用いる。このような本発明に
係る絶縁膜の平坦化方法においては、第１絶縁膜３及び
第２絶縁膜５を形成するとき、相互異なる性質の有機性
叉は無機性にて形成されるため、前記段差Ｔを少なくと
も２０００Å以下に減少させることができる。
【００１３】叉、本発明に係る半導体素子の絶縁膜平坦
化方法の第２実施形態として次のように行うこともでき
る。即ち、図３（Ａ）に示したように、基板１０上に電
導線２が形成され該電導線２を絶縁させる基底絶縁膜１
が段差Ｔを有して形成される。次いで、図３（Ｂ）
（Ｃ）に示したように、該基底絶縁膜１上に有機性叉は
無機性の第１絶縁膜３が形成され、該第１絶縁膜３の低
い領域上に感光膜４が所定パターンに形成される。次い
で、図３（Ｄ）に示したように、該感光膜４をマスクと
して前記第１絶縁膜３が選択的食刻され、前記基底絶縁
膜１上の高低領域上面に該第１絶縁膜３の一部のみが残
留され、該第１絶縁膜３の中央に接続溝６が形成され
る。この場合、前記第１絶縁膜３は第１実施形態のよう
に独立されたパターンに形成されず、接続溝パターンに
形成される。次いで、図３（Ｅ）（Ｆ）に示したよう
に、擬感光膜４が食刻して除去され、前記第１絶縁膜３
上に該第１絶縁膜３とは異なる性質の有機性叉は無機性
物質にて第２絶縁膜５が形成される。
化方法の第２実施形態として次のように行うこともでき
る。即ち、図３（Ａ）に示したように、基板１０上に電
導線２が形成され該電導線２を絶縁させる基底絶縁膜１
が段差Ｔを有して形成される。次いで、図３（Ｂ）
（Ｃ）に示したように、該基底絶縁膜１上に有機性叉は
無機性の第１絶縁膜３が形成され、該第１絶縁膜３の低
い領域上に感光膜４が所定パターンに形成される。次い
で、図３（Ｄ）に示したように、該感光膜４をマスクと
して前記第１絶縁膜３が選択的食刻され、前記基底絶縁
膜１上の高低領域上面に該第１絶縁膜３の一部のみが残
留され、該第１絶縁膜３の中央に接続溝６が形成され
る。この場合、前記第１絶縁膜３は第１実施形態のよう
に独立されたパターンに形成されず、接続溝パターンに
形成される。次いで、図３（Ｅ）（Ｆ）に示したよう
に、擬感光膜４が食刻して除去され、前記第１絶縁膜３
上に該第１絶縁膜３とは異なる性質の有機性叉は無機性
物質にて第２絶縁膜５が形成される。
【００１４】
【発明の効果】以上説明したように、本発明に係る半導
体素子の絶縁膜構造及びその平坦化方法においては、相
互異なる性質の有機性及び無機性物質を用い、二つの絶
縁膜を交互に形成するようになっているため、従来の低
誘電常数の物質のとき発生するＲ、Ｃ時間遅延現象を改
選し、機械的強度の低下を防止し得るという効果があ
る。叉、従来の化学機械的研磨のエッチバック工程を省
いて簡単に段差の減少された絶縁膜を形成し、絶縁膜の
平坦化を図り得るようになっているため、生産性が向上
され原価が低廉になるという効果がある。
体素子の絶縁膜構造及びその平坦化方法においては、相
互異なる性質の有機性及び無機性物質を用い、二つの絶
縁膜を交互に形成するようになっているため、従来の低
誘電常数の物質のとき発生するＲ、Ｃ時間遅延現象を改
選し、機械的強度の低下を防止し得るという効果があ
る。叉、従来の化学機械的研磨のエッチバック工程を省
いて簡単に段差の減少された絶縁膜を形成し、絶縁膜の
平坦化を図り得るようになっているため、生産性が向上
され原価が低廉になるという効果がある。
【図１】（Ａ）−（Ｃ）本発明に係る半導体素子の絶縁
膜構造を示した概略縦断面図である。
膜構造を示した概略縦断面図である。
【図２】（Ａ）−（Ｅ）本発明に係る半導体素子の絶縁
膜平坦化方法を示した第１実施形態工程図である。
膜平坦化方法を示した第１実施形態工程図である。
【図３】（Ａ）−（Ｆ）本発明に係る半導体素子の絶縁
膜平坦化方法を示した第２実施形態工程図である。
膜平坦化方法を示した第２実施形態工程図である。
１：基底絶縁膜 ２：電導線 ３：第１絶縁膜 ４：感光膜 ５：第２絶縁膜 ６：接続溝 １０：基板
Claims (16)
- 【請求項１】半導体素子の絶縁膜構造であって、 基板と、該基板上に少なくとも一つ以上形成された無機
性物質の絶縁膜と、それら基板及び絶縁膜上面に形成さ
れた有機性物質の絶縁膜と、を備えた半導体素子の絶縁
膜構造。 - 【請求項２】前記無機性物質の絶縁膜は、前記有機性物
質の絶縁膜と交互に前記基板上に形成される請求項１記
載の半導体素子の絶縁膜構造。 - 【請求項３】基板と、該基板上に接続溝を有して形成さ
れた無機性物質の絶縁膜と、該無機性物質の絶縁膜上に
形成された有機性物質の絶縁膜と、を備えた半導体素子
の絶縁膜構造。 - 【請求項４】前記無機性物質の絶縁膜は、酸化膜及び窒
化膜中何れ一つである請求項３記載の半導体素子の絶縁
膜構造。 - 【請求項５】前記有機性物質の絶縁膜は、ベンゾシクロ
ブテンポリマー、フッ素化ポリイミド及びペリレンーＮ
（porylene-Ｎ）中何れか一つにて形成される請求項３
記載の半導体素子の絶縁膜構造。 - 【請求項６】半導体素子の絶縁膜平坦化方法であって、 基板上に、段差を有して高い領域と低い領域とでなる基
底絶縁膜を形成する段階と、 該基底絶縁膜上に第１絶縁膜を形成する段階と、 該第１絶縁膜の低い領域上に一つ以上の感光膜を形成
し、それら感光膜下部に連続して一つ以上の第１絶縁膜
を形成する段階と、 それら第１絶縁膜及び基底絶縁膜上に第２絶縁膜を形成
する段階と、を順次行う半導体素子の絶縁膜平坦化方
法。 - 【請求項７】前記基底絶縁膜は、酸化膜である請求項６
記載の半導体素子の絶縁膜平坦化方法。 - 【請求項８】前記第１絶縁膜は、有機性物質にて形成さ
れ、このとき前記第２絶縁膜は無機性物質にて形成され
る請求項６記載の半導体素子の絶縁膜平坦化方法。 - 【請求項９】前記第１絶縁膜は無機性物質にて形成さ
れ、このとき、前記第２絶縁膜は有機性物質にて形成さ
れる請求項６記載の半導体素子の絶縁膜平坦化方法。 - 【請求項１０】前記第１絶縁膜の低い領域上に一つ以上
の感光膜を形成し、それら感光膜下部に連続して一つ以
上の第１絶縁膜を形成する段階は、 該第１絶縁膜上に一つ以上の感光膜を選択的にコーティ
ングして形成する段階と、 該感光膜をマスクとして第１絶縁膜を選択的食刻し、一
つ以上の感光膜と一つ以上の第１絶縁膜とを夫々形成す
る段階と、 それら感光膜を食刻して除去し、一つ以上の第１絶縁膜
を形成する段階と、を順次行う請求項６記載の半導体素
子の絶縁膜平坦化方法。 - 【請求項１１】半導体素子の絶縁膜平坦化方法であっ
て、 基板上に、段差を有して高い領域と低い領域とでなる基
底絶縁膜を形成する段階と、 該基底絶縁膜上に第１絶縁膜を形成し、該第１絶縁膜の
低い領域上に感光膜を形成する段階と、 該感光膜をマスクとして前記第１絶縁膜を選択的食刻
し、該第１絶縁膜の中央に接続溝を形成する段階と、 該感光膜を食刻して除去し、前記第１絶縁膜上に第２絶
縁膜を形成する段階と、を順次行う半導体素子の絶縁膜
平坦化方法。 - 【請求項１２】前記第１絶縁膜は、有機性物質にて形成
され、このとき、第２絶縁膜は無機性物質にて形成され
る請求項１１記載の半導体素子の絶縁膜平坦化方法。 - 【請求項１３】前記基底絶縁膜は、酸化膜である請求項
１１記載の半導体素子の絶縁膜平坦化方法。 - 【請求項１４】前記第１絶縁膜は、無機性の物質にて形
成され、このとき、前記第２絶縁膜は有機性の物質にて
形成される請求項１１記載の半導体素子の絶縁膜平坦化
方法。 - 【請求項１５】前記有機性の物質は、ベンゾシクロブテ
ンポリマー、フッ素化ポリイミド及びペリレンーＮ（Pa
rylene-Ｎ）中何れか一つが用いられる請求項１１記載
の半導体素子の絶縁膜方法。 - 【請求項１６】前記無機性の物質は、酸化膜及び窒化膜
中何れ一つが用いられる請求項１１記載の半導体素子の
絶縁膜平坦化方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95P28690 | 1995-09-02 | ||
| KR1019950028690A KR0179838B1 (ko) | 1995-09-02 | 1995-09-02 | 반도체 소자의 절연막 구조 및 절연막 평탄화 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153488A true JPH09153488A (ja) | 1997-06-10 |
| JP2922146B2 JP2922146B2 (ja) | 1999-07-19 |
Family
ID=19425918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7340825A Expired - Fee Related JP2922146B2 (ja) | 1995-09-02 | 1995-12-27 | 半導体素子の絶縁膜平坦化方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5783484A (ja) |
| JP (1) | JP2922146B2 (ja) |
| KR (1) | KR0179838B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7545095B2 (en) | 2003-01-21 | 2009-06-09 | Sanyo Electric Co., Ltd. | Electroluminescent display device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6030706A (en) * | 1996-11-08 | 2000-02-29 | Texas Instruments Incorporated | Integrated circuit insulator and method |
| US6984581B2 (en) * | 2000-12-21 | 2006-01-10 | Intel Corporation | Structural reinforcement of highly porous low k dielectric films by ILD posts |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS559417A (en) * | 1978-07-05 | 1980-01-23 | Seiko Epson Corp | Semiconductor integrated circuit |
| JPS62254446A (ja) * | 1986-04-28 | 1987-11-06 | Hitachi Ltd | 半導体装置 |
| JPH01223749A (ja) * | 1988-03-02 | 1989-09-06 | Nec Corp | 半導体装置の製造方法 |
| JPH0615327A (ja) * | 1992-03-27 | 1994-01-25 | Kawasaki Steel Corp | Ｈ形鋼の圧延方法 |
| JPH06177351A (ja) * | 1992-12-02 | 1994-06-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0964042A (ja) * | 1995-08-22 | 1997-03-07 | Nippon Steel Corp | 半導体装置の製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US559055A (en) * | 1896-04-28 | Stamp-stem guide for stamp-mills | ||
| JPS6030153A (ja) * | 1983-07-28 | 1985-02-15 | Toshiba Corp | 半導体装置 |
| JPH0642482B2 (ja) * | 1984-11-15 | 1994-06-01 | 株式会社東芝 | 半導体装置の製造方法 |
| US4702792A (en) * | 1985-10-28 | 1987-10-27 | International Business Machines Corporation | Method of forming fine conductive lines, patterns and connectors |
| JPS63104425A (ja) * | 1986-10-09 | 1988-05-09 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | バイアの形成方法 |
| DE3776325D1 (de) * | 1987-04-16 | 1992-03-05 | Ibm | Verfahren zur herstellung von kontaktoeffnungen in einer doppellagenisolation. |
| US4838991A (en) * | 1987-10-30 | 1989-06-13 | International Business Machines Corporation | Process for defining organic sidewall structures |
| US4894351A (en) * | 1988-02-16 | 1990-01-16 | Sprague Electric Company | Method for making a silicon IC with planar double layer metal conductors system |
| US5270259A (en) * | 1988-06-21 | 1993-12-14 | Hitachi, Ltd. | Method for fabricating an insulating film from a silicone resin using O.sub. |
| JP2518435B2 (ja) * | 1990-01-29 | 1996-07-24 | ヤマハ株式会社 | 多層配線形成法 |
| US5043789A (en) * | 1990-03-15 | 1991-08-27 | International Business Machines Corporation | Planarizing silsesquioxane copolymer coating |
| EP0482247A1 (en) * | 1990-10-26 | 1992-04-29 | International Business Machines Corporation | Method for producing an integrated circuit structure with a dense multilayer metallization pattern |
| US5285102A (en) * | 1991-07-25 | 1994-02-08 | Texas Instruments Incorporated | Method of forming a planarized insulation layer |
| KR950002948B1 (ko) * | 1991-10-10 | 1995-03-28 | 삼성전자 주식회사 | 반도체 장치의 금속층간 절연막 형성방법 |
| KR950009740B1 (ko) * | 1991-11-12 | 1995-08-26 | 금성일렉트론주식회사 | 메모리 캐패시터 제조방법 및 그 구조 |
| US5283208A (en) * | 1992-12-04 | 1994-02-01 | International Business Machines Corporation | Method of making a submicrometer local structure using an organic mandrel |
| US5272117A (en) * | 1992-12-07 | 1993-12-21 | Motorola, Inc. | Method for planarizing a layer of material |
| US5494857A (en) * | 1993-07-28 | 1996-02-27 | Digital Equipment Corporation | Chemical mechanical planarization of shallow trenches in semiconductor substrates |
| US5486493A (en) * | 1994-02-25 | 1996-01-23 | Jeng; Shin-Puu | Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators |
| US5407860A (en) * | 1994-05-27 | 1995-04-18 | Texas Instruments Incorporated | Method of forming air gap dielectric spaces between semiconductor leads |
-
1995
- 1995-09-02 KR KR1019950028690A patent/KR0179838B1/ko not_active IP Right Cessation
- 1995-12-15 US US08/573,103 patent/US5783484A/en not_active Expired - Fee Related
- 1995-12-27 JP JP7340825A patent/JP2922146B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-25 US US08/978,595 patent/US5900072A/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS559417A (en) * | 1978-07-05 | 1980-01-23 | Seiko Epson Corp | Semiconductor integrated circuit |
| JPS62254446A (ja) * | 1986-04-28 | 1987-11-06 | Hitachi Ltd | 半導体装置 |
| JPH01223749A (ja) * | 1988-03-02 | 1989-09-06 | Nec Corp | 半導体装置の製造方法 |
| JPH0615327A (ja) * | 1992-03-27 | 1994-01-25 | Kawasaki Steel Corp | Ｈ形鋼の圧延方法 |
| JPH06177351A (ja) * | 1992-12-02 | 1994-06-24 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0964042A (ja) * | 1995-08-22 | 1997-03-07 | Nippon Steel Corp | 半導体装置の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7545095B2 (en) | 2003-01-21 | 2009-06-09 | Sanyo Electric Co., Ltd. | Electroluminescent display device |
| US8557333B2 (en) | 2003-01-21 | 2013-10-15 | Sanyo Electric Co., Ltd. | Electroluminescent display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018197A (ko) | 1997-04-30 |
| KR0179838B1 (ko) | 1999-04-15 |
| US5900072A (en) | 1999-05-04 |
| JP2922146B2 (ja) | 1999-07-19 |
| US5783484A (en) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789648A (en) | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias | |
| KR950002948B1 (ko) | 반도체 장치의 금속층간 절연막 형성방법 | |
| KR940008372B1 (ko) | 반도체 기판의 층간 절연막의 평탄화 방법 | |
| JPH0851154A (ja) | バイアをつくる方法 | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH09153488A (ja) | 半導体素子の絶縁膜構造及びその平坦化方法 | |
| JP3052892B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11186274A (ja) | デュアル・ダマスク技術 | |
| JP2000031278A (ja) | 半導体装置の製造方法 | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
| KR20020052681A (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JPH0758204A (ja) | 半導体装置の製造方法 | |
| KR920000629B1 (ko) | 에치백 공정을 이용한 반도체 장치의 제조방법 | |
| KR0172505B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100417687B1 (ko) | 반도체 소자의 금속전 절연막 형성 방법 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| TW530384B (en) | Damascene method for forming spacer | |
| JPH01111353A (ja) | 半導体集積回路の製造方法 | |
| JPH0254951A (ja) | 半導体装置 | |
| JPH06224196A (ja) | 半導体集積回路装置 | |
| JPH06244180A (ja) | 半導体装置およびその製造方法 | |
| JPH0432232A (ja) | 半導体装置の製造方法 | |
| KR960026329A (ko) | 반도체 소자의 평탄화 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |