JPH01111353A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH01111353A JPH01111353A JP27081287A JP27081287A JPH01111353A JP H01111353 A JPH01111353 A JP H01111353A JP 27081287 A JP27081287 A JP 27081287A JP 27081287 A JP27081287 A JP 27081287A JP H01111353 A JPH01111353 A JP H01111353A
- Authority
- JP
- Japan
- Prior art keywords
- nitride film
- plasma nitride
- wiring
- resist
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 150000004767 nitrides Chemical class 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000010410 layer Substances 0.000 claims abstract description 14
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000005121 nitriding Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 abstract description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、多層配線間の層間絶縁膜の平坦化を図った半
導体集積回路の製造方法に関する。
導体集積回路の製造方法に関する。
近年、半導体集積回路の高集積化に伴って、素子相互間
を接続する配線を多層配線構造とし、第１の配線上に層
間絶縁膜を形成し、この層間絶縁膜上にさらに、第２の
配線を順次形成している。しかし、第１の配線に凹凸が
存在していると、この凹凸によって上層配線層のステッ
プカバレッジが悪化し、配線の断線等が発生し、信頼性
の低下を生じるおそれがあった。このために、従来種々
の多層配線構造の平坦化が進められている。
を接続する配線を多層配線構造とし、第１の配線上に層
間絶縁膜を形成し、この層間絶縁膜上にさらに、第２の
配線を順次形成している。しかし、第１の配線に凹凸が
存在していると、この凹凸によって上層配線層のステッ
プカバレッジが悪化し、配線の断線等が発生し、信頼性
の低下を生じるおそれがあった。このために、従来種々
の多層配線構造の平坦化が進められている。
以下に、その従来の代表例を４つ上げて説明する。
（１） リン珪酸ガラス（以下、単にＰＳＧと・いう
）又は、ポロンリン珪酸ガラス（以下、単にＢＰＳＧと
いう）を下層配線上に形成後、高温長時間熱処理により
、リフローでその表面をなだらかにする第１の方法。
）又は、ポロンリン珪酸ガラス（以下、単にＢＰＳＧと
いう）を下層配線上に形成後、高温長時間熱処理により
、リフローでその表面をなだらかにする第１の方法。
（２） 下層配線上にＰＳＧ、酸化珪素（以下、単に５
ｉＯｚ という）等の絶縁膜を形成し、その上にスピン
ナでレジストを塗布した後に、全面を等しくエツチング
して表面をなだらかにする第２の方法。
ｉＯｚ という）等の絶縁膜を形成し、その上にスピン
ナでレジストを塗布した後に、全面を等しくエツチング
して表面をなだらかにする第２の方法。
（３） 下層配線上にＰＳＧ等の絶縁膜を形成し、その
上にシリカを塗布した後に、全面をなだらかにし、熱処
理によって溶剤を除去し、硬化させる。又は、シリカを
先に形成した後に、ＰＳＧを形成する第３の方法。
上にシリカを塗布した後に、全面をなだらかにし、熱処
理によって溶剤を除去し、硬化させる。又は、シリカを
先に形成した後に、ＰＳＧを形成する第３の方法。
（４） バイアススパッタリングでＰＳＧ等の絶縁膜形
成とエツチングとを同時進行させることにより、表面を
なだらかにする第４の方法。
成とエツチングとを同時進行させることにより、表面を
なだらかにする第４の方法。
このような従来の多層配線構造の平坦化を行なう半導体
集積回路の製造方法は、それぞれ以下のような問題があ
る。
集積回路の製造方法は、それぞれ以下のような問題があ
る。
第１の方法では、ＰＳＧ、ＢＰＳＧをリフローするため
に８００℃以上の高温と、１時間以上の熱処理時間を必
要とするために、アルミニウム配線の場合、アルミニウ
ムが融解するので、配線材料に制約を受ける。また、集
積回路の微細化に伴って、浅い拡散層の形成が要求され
るのに対して、高温長時間処理では、拡散層が拡大され
るので、その分余裕をとって設計するため高集積化に適
しない、゛ 第２の方法で゛は、上層のレジスト膜と、下層の絶縁膜
の各エツチング速度を等しくする必要があり、レジスト
材料や、絶縁膜材料の選択。
に８００℃以上の高温と、１時間以上の熱処理時間を必
要とするために、アルミニウム配線の場合、アルミニウ
ムが融解するので、配線材料に制約を受ける。また、集
積回路の微細化に伴って、浅い拡散層の形成が要求され
るのに対して、高温長時間処理では、拡散層が拡大され
るので、その分余裕をとって設計するため高集積化に適
しない、゛ 第２の方法で゛は、上層のレジスト膜と、下層の絶縁膜
の各エツチング速度を等しくする必要があり、レジスト
材料や、絶縁膜材料の選択。
組み合わせが重要でかつ困難である。
第３の方法では、第１の方法、第２の方法に比べて平坦
度は、低下する。したがって、ＰＳＧ等の絶縁膜のステ
ップカバレッジをある程度補修する程度にしかならない
。
度は、低下する。したがって、ＰＳＧ等の絶縁膜のステ
ップカバレッジをある程度補修する程度にしかならない
。
第４の方法では、ウェー／＼にかける／くイアスを適当
に選択して、平坦化を実現させることができるが、ウー
ーノ＼がイオンの衝撃にさらされることによって、デバ
イスへのダメージが問題となる。 ′ 本発明の目的は上記の問題に鑑み、高温熱処理や平坦化
のために特別なプロセスや材料を必要とせず、層間絶縁
膜であるプラズマ窒化膜を単にエツチングするだけとい
うプロセスの簡便化が可能な半導体集積回路の製造方法
を提供することにある。
に選択して、平坦化を実現させることができるが、ウー
ーノ＼がイオンの衝撃にさらされることによって、デバ
イスへのダメージが問題となる。 ′ 本発明の目的は上記の問題に鑑み、高温熱処理や平坦化
のために特別なプロセスや材料を必要とせず、層間絶縁
膜であるプラズマ窒化膜を単にエツチングするだけとい
うプロセスの簡便化が可能な半導体集積回路の製造方法
を提供することにある。
本発明の半導体集積回路の製造方法は、下層配線上に形
成した層間絶縁膜の平坦化を図る半導体集積回路の製造
方法において、該プラズマ窒化膜の段差側面部と平坦部
のエツチングレートの差を利用して前記下層配線の側面
部のプラズマ窒化膜を選択的にエツチングした後、前記
下層配線上に残ったプラズマ窒化膜を前記レジストの剥
離によって取り除き、エツチングによって生じた前記下
層配線の側面と前記プラズマ窒化膜の平坦部との間のす
きまをシリカ塗布によって埋め込んだものである。
成した層間絶縁膜の平坦化を図る半導体集積回路の製造
方法において、該プラズマ窒化膜の段差側面部と平坦部
のエツチングレートの差を利用して前記下層配線の側面
部のプラズマ窒化膜を選択的にエツチングした後、前記
下層配線上に残ったプラズマ窒化膜を前記レジストの剥
離によって取り除き、エツチングによって生じた前記下
層配線の側面と前記プラズマ窒化膜の平坦部との間のす
きまをシリカ塗布によって埋め込んだものである。
本発明は、プラズマ窒化膜のステップ段差面と、平坦部
の與ツチングレートの差を利用することによって、）下
層配線の側面および側面がプラズマ窒化膜と接する部分
のプラズマ窒化膜を除去する。下賜配線上のプラズマ窒
化膜は、その間にあるレジストを剥離することで除去さ
れる。また下層ｉ線の側面とプラズマ窒化膜と接する部
分に生じたすき間にはシリカを塗布することで全面がヰ
坦化される。これによって高温熱処理や特別源プロセス
を用いることなく、容易に層間平坦化がなされる。
の與ツチングレートの差を利用することによって、）下
層配線の側面および側面がプラズマ窒化膜と接する部分
のプラズマ窒化膜を除去する。下賜配線上のプラズマ窒
化膜は、その間にあるレジストを剥離することで除去さ
れる。また下層ｉ線の側面とプラズマ窒化膜と接する部
分に生じたすき間にはシリカを塗布することで全面がヰ
坦化される。これによって高温熱処理や特別源プロセス
を用いることなく、容易に層間平坦化がなされる。
〔実施例〕ｊ
以下に、本発明の実施例を図面を参照して説明する。第
１図（ａ）〜（ｇ）は、本発明の一実施例の主要工程を
示す要部断面図である。
１図（ａ）〜（ｇ）は、本発明の一実施例の主要工程を
示す要部断面図である。
（ａ）に示すように、シリコン基板ｌＯ上に形成された
絶縁膜ｌｌ上に配線導体１２を形成して、さらに、レジ
ストを塗布し、配線予定の部位のみレジス）１３を残し
て、除去する。−そして、（ｂ）に示すように、異方性
エツチングによって配線パターン１２’を形成する。
絶縁膜ｌｌ上に配線導体１２を形成して、さらに、レジ
ストを塗布し、配線予定の部位のみレジス）１３を残し
て、除去する。−そして、（ｂ）に示すように、異方性
エツチングによって配線パターン１２’を形成する。
次に、（Ｃ）に示すように、レジスト１３を残したまま
プラズマ窒化膜１４を形成する。このプラズマ窒化１１
９１４のエツチングレートは、絶縁［１１，レジス）１
３の上方の平坦部と、レジスト１３．配線パターン１２
′の側面部とでは、大きく異なり、側面部でエツチング
レートが速くなる。したがって、緩衝弗酸でエツチング
すると、（ｄ）に示すように、レジスト１３、配線パタ
ーン１２’の側面部のプラズマ窒化膜１４が除去されＶ
字形のすきまが生ずる。
プラズマ窒化膜１４を形成する。このプラズマ窒化１１
９１４のエツチングレートは、絶縁［１１，レジス）１
３の上方の平坦部と、レジスト１３．配線パターン１２
′の側面部とでは、大きく異なり、側面部でエツチング
レートが速くなる。したがって、緩衝弗酸でエツチング
すると、（ｄ）に示すように、レジスト１３、配線パタ
ーン１２’の側面部のプラズマ窒化膜１４が除去されＶ
字形のすきまが生ずる。
次に、（ｅ）に示すように、有機剥離液で、レジスト１
３を除去することで、レジスト１３上のプラズマ窒化１
］ｉ１４’を除去する。そして配線パターン１２′の側
面とプラズマ窒化膜１４との間に生じたすき間は、（ヤ
）に示すように、シリカ１４を塗布して、すきまを埋め
る。最後に、（ｇ）に示すように、プラズマ窒化膜１６
を全面に形成して、平坦な層間膜が形成される。
３を除去することで、レジスト１３上のプラズマ窒化１
］ｉ１４’を除去する。そして配線パターン１２′の側
面とプラズマ窒化膜１４との間に生じたすき間は、（ヤ
）に示すように、シリカ１４を塗布して、すきまを埋め
る。最後に、（ｇ）に示すように、プラズマ窒化膜１６
を全面に形成して、平坦な層間膜が形成される。
以上説明したように、本発明の半導体集積回路の製造方
法は、層間絶縁膜をプラズマ窒化膜で形成し、プラズマ
窒化膜の段差側面部と平坦部のエツチングレートの差を
利用してプラズマ窒化膜を選択的にエツチングし、エツ
チングによって生じた下層配線の側面とプラズマ窒化膜
の間のすきまをシリカ塗布によって埋め込む方法である
から、高温熱処理や平坦化のために特別なプロセスや材
料を必要としない、従来の半導体集積回路の製造プロセ
スの延長として、層間絶縁膜であるプラズマ窒化膜をエ
ツチングするだけの簡単なプロセスにより層間の平坦化
を実現できるという優れた効果がある。なお、本発明は
、ＭＯＳ、バイポーラを問わず、総てのシリコン素子に
適用できることは言うまでもなし）。
法は、層間絶縁膜をプラズマ窒化膜で形成し、プラズマ
窒化膜の段差側面部と平坦部のエツチングレートの差を
利用してプラズマ窒化膜を選択的にエツチングし、エツ
チングによって生じた下層配線の側面とプラズマ窒化膜
の間のすきまをシリカ塗布によって埋め込む方法である
から、高温熱処理や平坦化のために特別なプロセスや材
料を必要としない、従来の半導体集積回路の製造プロセ
スの延長として、層間絶縁膜であるプラズマ窒化膜をエ
ツチングするだけの簡単なプロセスにより層間の平坦化
を実現できるという優れた効果がある。なお、本発明は
、ＭＯＳ、バイポーラを問わず、総てのシリコン素子に
適用できることは言うまでもなし）。
第１図は本発明の一実施例の半導体集積回路の製造方法
の主要工程断面図である。 １０・・・シリコン基板、 １１・・・絶縁膜、 １２・・・配線導体、 １２’・・・配線パターン、 １３・・・レジスト、 １４．１６・・・プラズマ窒化膜、 １５・・・シリカ。 特許出願人 日本電気株式会社
の主要工程断面図である。 １０・・・シリコン基板、 １１・・・絶縁膜、 １２・・・配線導体、 １２’・・・配線パターン、 １３・・・レジスト、 １４．１６・・・プラズマ窒化膜、 １５・・・シリカ。 特許出願人 日本電気株式会社
Claims (1)
- 下層配線上に形成した層間絶縁膜の平坦化を図る半導
体集積回路の製造方法において、下層配線形成後、配線
形成時のエッチングマスクとして配線上に附着している
レジストをそのままにして全面にプラズマ窒化膜を形成
し、該プラズマ窒化膜の段差側面部と平坦部のエッチン
グレートの差を利用して前記下層配線の側面部のプラズ
マ窒化膜を選択的にエッチングした後、前記下層配線上
に残ったプラズマ窒化膜を前記レジストの剥離によって
取り除き、エッチングによって生じた前記下層配線の側
面と前記プラズマ窒化膜の平坦部との間のすきまをシリ
カ塗布によって埋め込むことを特徴とする半導体集積回
路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27081287A JPH01111353A (ja) | 1987-10-26 | 1987-10-26 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27081287A JPH01111353A (ja) | 1987-10-26 | 1987-10-26 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01111353A true JPH01111353A (ja) | 1989-04-28 |
Family
ID=17491362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27081287A Pending JPH01111353A (ja) | 1987-10-26 | 1987-10-26 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01111353A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015065280A (ja) * | 2013-09-25 | 2015-04-09 | 日亜化学工業株式会社 | 金属膜の形成方法及び発光素子の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193147A (ja) * | 1987-10-02 | 1989-04-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
-
1987
- 1987-10-26 JP JP27081287A patent/JPH01111353A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193147A (ja) * | 1987-10-02 | 1989-04-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015065280A (ja) * | 2013-09-25 | 2015-04-09 | 日亜化学工業株式会社 | 金属膜の形成方法及び発光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747381A (en) | Technique for the removal of residual spin-on-glass (SOG) after full SOG etchback | |
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JP3094909B2 (ja) | 半導体装置の製造方法 | |
| JPH01111353A (ja) | 半導体集積回路の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2808401B2 (ja) | 半導体装置の製造方法 | |
| KR19990010537A (ko) | 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법 | |
| JPS63302537A (ja) | 集積回路の製造方法 | |
| JP3130726B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPH04245628A (ja) | 絶縁膜の形成方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPS61260639A (ja) | 半導体装置の製造方法 | |
| JPS61187251A (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH09153488A (ja) | 半導体素子の絶縁膜構造及びその平坦化方法 | |
| JPH0712040B2 (ja) | 半導体装置の製造方法 | |
| KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
| JPS61260638A (ja) | 半導体装置の製造方法 | |
| JPH0432232A (ja) | 半導体装置の製造方法 |