JP2015065280A - 金属膜の形成方法及び発光素子の製造方法 - Google Patents

金属膜の形成方法及び発光素子の製造方法 Download PDF

Info

Publication number
JP2015065280A
JP2015065280A JP2013198114A JP2013198114A JP2015065280A JP 2015065280 A JP2015065280 A JP 2015065280A JP 2013198114 A JP2013198114 A JP 2013198114A JP 2013198114 A JP2013198114 A JP 2013198114A JP 2015065280 A JP2015065280 A JP 2015065280A
Authority
JP
Japan
Prior art keywords
metal film
film
opening
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013198114A
Other languages
English (en)
Other versions
JP6176025B2 (ja
Inventor
泰彦 北村
Yasuhiko Kitamura
泰彦 北村
直樹 東
Naoki Azuma
直樹 東
周作 板東
Shusaku Bando
周作 板東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2013198114A priority Critical patent/JP6176025B2/ja
Publication of JP2015065280A publication Critical patent/JP2015065280A/ja
Application granted granted Critical
Publication of JP6176025B2 publication Critical patent/JP6176025B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】簡便な方法により、金属膜におけるバリの発生を抑制し得る金属膜を形成する方法を提供することを目的とする。
【解決手段】(a)半導体構造体上にレジスト層を形成し、該レジスト層に開口部を形成する工程、(b)前記開口部の底面から前記開口部の側面に亘って、前記開口部の側面に形成される膜厚が前記開口部の底面に形成される膜厚よりも薄くなるように第1金属膜を形成する工程、(c)前記開口部の側面に形成された第1金属膜を部分的にエッチングにより除去する工程及び(d)前記レジスト層を除去する工程を順に有する金属膜の形成方法。
【選択図】なし

Description

本発明は、金属膜の形成方法及び発光素子の製造方法に関し、特にバリを発生させない金属膜の形成方法及びこれを利用した発光素子の製造方法に関する。
近年、発光素子などの電子部品の小型化に伴い、信頼性が高く且つ設計の自由度が高い電子部品を作製するために、電子部品の電極等に使用される金属膜の端部にバリが形成されないことが求められている。
特許文献1には、半導体層上に開口部を有するレジスト層を形成し、金属膜を被覆した後、レジスト層を除去することが記載されており、さらに、レジスト層を除去した際に発生する金属膜のバリを、例えば、スクラブ処理又はCMP等の研磨処理、プラズマ処理、ソフトエッチング処理などの方法を利用して除去することが記載されている。
特開2008−305874号公報
しかし、金属膜のバリが発生した後に上述したような方法等によりバリを除去する場合、バリは除去できても、金属膜の直下に存在する部材へのダメージ及び金属膜の端面が浸食されることによる金属膜サイズの変動を招き、電子部品の信頼性の低下を招く恐れがある。
本発明は、上記課題に鑑みなされたものであり、簡便な方法により、金属膜の端部におけるバリの発生を抑制し得る金属膜の形成方法及び信頼性の高い発光素子の製造方法を提供することを目的とする。
本発明の金属膜の形成方法は、
(a)半導体構造体上にレジスト層を形成し、該レジスト層に開口部を形成する工程、
(b)前記開口部の底面から前記開口部の側面に亘って、前記開口部の側面に形成される膜厚が前記開口部の底面に形成される膜厚よりも薄くなるように第1金属膜を形成する工程、
(c)前記開口部の側面に形成された第1金属膜を部分的にエッチングにより除去する工程及び
(d)前記レジスト層を除去する工程を順に有することを特徴とする。
本発明によれば、パターニングされた金属膜を形成した際に、金属膜のバリの発生を確実に防止することができる金属膜の形成方法を実現することができる。
また、このような金属膜の形成方法を利用することにより、信頼性の高い発光素子の製造方法を提供することができる。
本発明の金属膜の形成方法を説明するための概略断面製造工程図である。 本発明の金属膜の形成方法を説明するための概略断面製造工程図である。 本発明の金属膜の形成方法を説明するための概略断面製造工程図である。 本発明の金属膜の形成方法を説明するための概略断面製造工程図である。 本発明の発光素子の製造方法で製造される発光素子の概略平面図である。 図2AのA−A’線断面図である。 図2Aの発光素子における絶縁層の構成を説明するための要部の概略断面図である。 本発明の発光素子の製造方法で製造される別の発光素子の概略平面図である。
以下、本発明の金属膜の形成方法及び発光素子の製造方法の実施形態の詳細を、図面を参照しながら説明する。各図面が示す部材の大きさ、厚み、位置関係等は、説明を明確にするため誇張していることがある。さらに以下の説明において、同一の名称又は符号は、原則として同一又は同質の部材を示しており、詳細説明を適宜省略する。
発光素子において、「上面」とは、電極、例えば、n側電極、p側電極、n側外部接続用電極、p側外部接続用電極等が配置されている面を指し、「下面」とは、上面とは反対側の面を指す。また、「上」とは、接触した状態のみならず、他の層等を介した非接触状態での積層関係を意味する。
本発明の金属膜の形成方法は、上述したように、
(a)半導体構造体上にレジスト層を形成し、このレジスト層に開口部を形成する工程、
(b)開口部の底面から開口部の側面に亘って、前記開口部の側面に形成される膜厚が前記開口部の底面に形成される膜厚よりも薄くなるように第1金属膜を形成する工程、
(c)開口部の側面に形成された第1金属膜を部分的にエッチングにより除去する工程及び
(d)レジスト層を除去する工程を順に含む。
開口部の側面に形成された第1金属膜を部分的にエッチングにより除去する工程(すなわち、第1金属膜の突出部位(図1Bに示す凸部21b)を除去する工程)をレジストを除去する工程の前に行うことにより、レジスト層を除去した際に、第1金属膜にバリが発生することを抑制することができる。また、第1金属膜の突出部位を除去する際には、第1金属膜の端面の全部にレジスト層が被覆されているため、レジスト層がマスクとして機能する。よって、エッチングの方法にかかわらず、第1金属膜の端面からのエッチングを確実に防止することができる。その結果、製造工程に起因する第1金属膜サイズの変動を最小限に止めることができる。
半導体構造体上に金属膜を有するいかなる種類の部品又は装置(例えば、フェイスアップ又はフェイスダウン実装型の発光装置又は半導体装置、電気回路、電子機器等)にも適用することができる。これら(a)〜(d)の各工程は、以下に示す発光素子の製造方法にそのまま利用することができる。
本発明の発光素子の製造方法は、
p型半導体層及びn型半導体層を有する前記半導体構造体を準備する工程と、
上述した第1金属膜の形成方法によって、p側電極及びn側電極の少なくとも一方の電極を形成する工程とを有する。
(a)半導体構造体の準備及びレジスト層の形成
半導体構造体は、少なくとも半導体層が複数積層された積層体を含み、半導体素子(例えば、発光素子として機能し得る半導体層、つまり、活性層を有する半導体層の積層体)を含むことが好ましい。
半導体構造体は、このような半導体層の積層体のみで構成されていてもよいし、このような半導体層の積層体を含む限り、その上面又は半導体層間に、絶縁層及び/又は導電層等が積層されたものでもよい。例えば、通常、半導体構造体は、上述した半導体層の積層体の上面にオーミック電極及び絶縁層が形成されている。
(半導体層の積層体)
半導体層の積層体は、ホモ構造、シングルヘテロ構造又はダブルヘテロ構造のいずれであってもよい。なかでも、n型半導体層と、活性層と、p型半導体層とが下面側から上面に向かって順に積層されて構成されるダブルヘテロ構造のものが好ましい。活性層は、量子効果が生ずる薄膜に形成された単一量子井戸構造、多重量子井戸構造のいずれでもよい。n型半導体層とp型半導体層は、積層順序が逆であってもよい。半導体層の種類、材料は特に限定されるものではなく、例えばInXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)等の窒化物半導体が好適に用いられる。これらのn型半導体層、活性層及びp型半導体層はいずれも、単層であってもよいし、2層以上の多層又は超格子等の積層構造であってもよい。
n型半導体層、活性層及びp型半導体層ならびにこれらの積層体の厚みは、特に限定されず、意図する特性、使用する材料等によって適宜調整することができる。
半導体層は、通常、基板上に積層される。基板の材料としては、サファイア(Al)、スピネル(MgA124)等の絶縁性基板;炭化ケイ素(SiC)、窒化ガリウム(GaN)などの半導体基板が挙げられる。絶縁性基板を用いる場合、絶縁性基板は、その表面に島状又はストライプ状の凹凸を有していてもよい(図2B参照)。
(オーミック電極)
オーミック電極は、半導体層とオーミックコンタクトを取り得る電極材料によって形成することができる。例えば、ニッケル(Ni)、チタン(Ti)、タングステン(W)、白金(Pt)、ロジウム(Rh)、パラジウム(Pd)、バナジウム(V)、クロム(Cr)、ニオブ(Nb)、亜鉛(Zn)、タンタル(Ta)、モリブデン(Mn)、ハフニウム(Hf)、アルミニウム(Al)、銀(Ag)、銅(Cu)等の金属又はこれらの合金;亜鉛、インジウム、スズ、ガリウム及びマグネシウムからなる群から選択される少なくとも1種の元素を含む導電性酸化物等が挙げられる。導電性酸化物の具体例としては、ITO、ZnO、IZO、GZO、In23及びSnO2等が挙げられる。
オーミック電極は、活性層からの光を効率的に取り出すために、透光性導電膜によって形成されていることが好ましい。ここで透光性導電膜は、活性層から出射される光を、50%以上、好ましくは70%以上、さらに好ましくは80%以上の透過性を有することが好ましい。例えば、上述した導電性酸化物の単層膜又は積層膜が挙げられる。なかでも、導電性及び透光性の観点からITOが好ましい。
オーミック電極は、真空蒸着法、イオンプレーティング法、イオン・ベーパー・デポジション(IVD)法、スパッタリング法、プラズマ蒸着法、化学的気相成長(CVD)法等の公知の方法によって形成することができる。
オーミック電極の厚みは特に限定されるものではなく、意図する特性等によって適宜調整することができる。
オーミック電極の大きさ及び形状は、特に限定されるものではなく、電流を半導体層の面内全体に均一に供給するために適宜調整される。例えば、半導体積層体の上面と同じ又はそれよりも若干小さい大きさ、半導体積層体の上面と同様の形状又は相似形状とすることが好ましい。
オーミック電極は、n型半導体層及びp型半導体層の双方にそれぞれ形成することができる。以下、n型半導体層及びp型半導体層にそれぞれ形成するオーミック電極を、n側オーミック電極及びp側オーミック電極ということがある。
(絶縁層)
絶縁層は、上述したn型半導体層とp型半導体層とを被覆していることが好ましい。ここでの被覆は、n型半導体層とp型半導体層とに接触して被覆していてもよいが、少なくとも一部が、上述したオーミック電極に接触するように形成されていることが好ましい。また、この絶縁層は、例えば、基板、他の絶縁材料、導電材料等のいずれの上に配置されていてもよい。特に、これら半導体層の上に形成されたオーミック電極上に配置されたものがより好ましい。
絶縁層は、当該分野で通常用いられる材料、例えば、Si、Al、Zr、Ti、Nb、Ta等の酸化物又は窒化物等の単層又は積層膜が挙げられる。なかでも、Ti、Zr、Nb、Ta、Alからなる群より選択された少なくとも一種の元素を含む酸化物又は窒化物が好ましい。特に、酸化シリコン、酸化ニオブ、酸化チタン、酸化アルミニウム、酸化ジルコニウム及び酸化タンタルからなる群から選択される少なくとも1種がより好ましい。このような材料を用いることにより、後述するレジスト層に開口部を形成する場合に、開口部の側面におけるオーバーハング又は傾斜を調整することができる。
例えば、絶縁層は、2種以上の誘電体を複数層積層させた多層構造膜からなるDBR(distributed Bragg reflector:分布ブラッグ反射)型構造層とすることができる。これにより、半導体構造体を、活性層を含む積層体で構成する場合、このDBR型の絶縁層で活性層からの光を反射させることができるため、積層体の一方向から効率的に光を取り出すことができ、高出力の光を得ることができる。この場合、最表面層がTi、Zr、Nb、Ta、Alからなる群より選択された少なくとも一種の元素を含む酸化物又は窒化物が好ましい。
誘電体の多層構造膜とする場合、通常、一方の誘電体の屈折率n、他方の誘電体の屈折率n、活性層から発光される光の波長をλとすると、一方の誘電体の厚みd及び他方の誘電体の厚みdは、
=λ/(4n) (1)
=λ/(4n) (2)
とすることが好ましい。
絶縁層は、2種以上の誘電体の複数層と反射膜とを積層させた多層構造膜としてもよい。好ましくは、図3に示すように、一組の誘電体(低屈折率層12及び高屈折率層13)の複数組と反射膜15とを積層させた多層構造膜8からなるDBR型構造層が挙げられる。つまり、一組の誘電体を交互に複数組積層させた多層構造膜の上又は間に、オーミック電極と後述する金属膜との接続に影響しないように絶縁された状態で反射膜を配置してもよい。反射膜の上には、通常、上述した単層構造又は多層構造の絶縁膜が配置されている。また、多層構造膜の間に反射膜を配置する場合、その間の2以上に配置してもよいが、最表面に近い側の間に1つのみ配置することが好ましい。
反射膜としては、例えば、Al、Ag等の金属又は合金の単層又は積層構造の層として形成することができる。Alを単独で用いる場合、高出力の発光素子を得ることができる。また、Al合金としては、Alと、Cu、Ag、Pt等の白金族系の金属との合金が挙げられる。なかでも、AlとCuとの合金(AlCu)を用いる場合、Alのマイグレーションを抑制することができ、高信頼性の発光素子を得ることができる。反射膜を積層構造とする場合には、反射率の高い金属又は合金は、最下層に配置することが好ましい。これにより、反射膜内における光吸収を低減することができる。
また、反射膜をAl、Ag等で形成する場合、その上には、Al、Agの腐食防止の効果等を有する絶縁又は導電材料を積層させることが好ましい。このような積層構造としては、例えば、Al合金/Tiの2層構造、Al合金/SiO/Tiの3層構造等が挙げられる。
反射膜は、DBR型構造の間(好ましくは、DBR型構造の最表面に近い側)に形成されるため、半導体層からDBRを透過した光を反射させることができる。DBRは、所定入射角の光を全反射するため反射による損失が少ないという利点があるが、光の入射角が大きい場合には光の反射率が低下するという欠点がある。一方、反射膜は、光を反射可能な入射角度範囲が大きく、また反射可能な光の波長範囲が大きいという利点がある。従って、DBRと反射膜とを組み合わせることにより、入射光をより効率よく反射させることができる。
反射膜の厚みは、特に限定されるものではなく、例えば、150nm〜250nm程度が挙げられる。
絶縁層は、貫通孔を有していてもよい。貫通孔は、オーミック電極上以外のところに形成してもよいが、オーミック電極上に形成することが好ましい。これによって、後述する金属膜をオーミック電極と接続することができる。
貫通孔の形状は、例えば、平面形状を円形、楕円形、多角形等とすることができ、その大きさ、数、レイアウト等は適宜設定することができる。例えば、1つのみ、複数例及び/又は複数行で、あるいは複数列及び複数行で規則的に又はランダムに配置することができる。複数の貫通孔を形成する場合には、例えば、貫通孔の平均直径は、5μm〜15μm程度が好ましい。貫通孔の平面形状が、例えば、楕円である場合には長径と短径の平均値、正方形である場合には、正方形の面積と同じ面積を有する円の直径を指す。貫通孔の間隔は、例えば、貫通孔の平均直径の2〜8倍程度が好ましい。
絶縁層の形成は、例えば、真空蒸着法、イオンプレーティング法、イオン・ベーパー・デポジション(IVD)法等、スパッタリング法、ECRスパッタリング法、プラズマ蒸着法、化学的気相成長(CVD)法、ECR−CVD法、ECR−プラズマCVD法、EB法、ALD法等の公知の方法によって形成することができる。
(レジスト層)
半導体積層体上に形成するレジスト層は、当該分野で通常使用されているフォトレジスト組成物からなる層を指す。具体的には、ノボラック−DNQ系フォトレジスト、ポジ型フォトレジスト、ネガ型フォトレジスト、化学増幅型フォトレジスト、光架橋型フォトレジスト、光重合型フォトレジスト等に分類される、種々の材料からなるフォトレジスト組成物から形成することができる。これらのフォトレジスト組成物は、市販品のいずれをも用いることができる。
レジスト層は、スクリーン塗布法、スピン塗布法、ロールコーティング法、ラミネーター法、ディップコーティング法、スプレーコーティング法等の種々の方法によって積層することができる。
レジスト層の厚みは特に限定されるものではなく、例えば、2μm〜5μm程度が好ましく、3μm〜4μm程度がより好ましい。
形成されたレジスト層は、フォトリソグラフィー法及びエッチング法を利用して所定の形状にパターニングし、開口部を形成する。
例えば、レジスト層に、所定の形状に開口部を有したマスク又は所定の形状を被覆するマスクを利用して種々の波長の光を利用して、ステッパーを用いるなどして露光を行う。
任意に露光前後に、任意の温度及び時間でベークを行ってもよい。
その後、レジスト層の露光部又は非露光部に存在するレジストを溶解する現像液を用いた浸漬現像又はスプレー現像等により、所定形状に現像する。ここで用いる現像液は、用いるレジストの種類によって適宜選択することができる。
レジスト層の開口部の大きさ、形状等は特に限定されるものではなく、開口部の少なくとも一部の縁部が、絶縁層の上に配置されていることが好ましく、開口部の縁部の全周が絶縁層の上に配置されていることがより好ましい。つまり、開口部は、絶縁層の一部又は全部をその内側に含むことが好ましい。また、開口部は、絶縁層に形成された貫通孔をその内部に含むことがより好ましい。
通常、レジスト層に開口部を形成する場合、その側面においてオーバーハング又は傾斜が発生する。オーバーハング又は傾斜の程度は、例えば、レジスト層への露光条件、レジスト層の厚み、下層の種類等によって適宜調整することができる。
(b)第1金属膜の形成
レジスト層の開口部を含むレジスト層上に第1金属膜を形成する。
レジスト層の開口部内では、開口部の底面から側面に亘って形成される。この場合、開口部の側面に形成される第1金属膜(以下、「開口部の側面側の第1金属膜」ということがある)の膜厚が、開口部の底面に形成される第1金属膜(以下、「開口部の底面側の第1金属膜」ということがある)の膜厚より薄くなるように形成することが好ましい。第1金属膜の開口部の底面に形成される膜厚とは、レジスト層の開口部の底面からの第1金属膜の高さ(例えば、図1BのM)を意味し、第1金属膜の開口部の側面に形成される膜厚とは、レジスト層の開口部の側面からの第1金属膜の高さ(例えば、図1BのN)を意味する。
ここで、第1金属膜が開口部の側面側で底面側より薄膜となる形状は、底面側の第1金属膜に対して、その表面から、側面側の第1金属膜が突出した形状となって現れる。
第1金属膜としては、上述したオーミック電極で例示した材料から選択した1種以上を用いて、金属又は合金の単層又は積層構造とすることができる。なかでも、第1金属膜は、後述する第2金属膜よりもエッチングレートが大きいものの単層又は後述する第2金属膜よりもエッチングレートが大きいものが最表面層に配置する積構構造が好ましい。これにより、第1金属膜の凸部21bを第2金属膜より優先的にエッチングすることができる。
第1金属膜は、オーミック電極において例示した成膜方法と同様の方法によって形成することができる。なかでも、スパッタ法を利用することが好ましい。このような方法によって金属膜を構成する元素を異方的に積層させるために、比較的容易にレジスト層の開口部の側面側の第1金属膜を、開口部の底面側より薄膜とすることができる。
第1金属膜の底面及び側面の厚みは特に限定されるものではなく、求められる特性等によって適宜調整することができる。例えば、底面における膜厚は300nm〜800nm程度が好ましく、その場合の側面における厚みは底面における厚みより薄ければよい。なお、開口部の側面側の第1金属膜は、必ずしも均一な膜厚でなくてもよく、レジスト層の開口部の側面の傾斜に応じて、部分的に薄膜状又は厚膜状であってもよいし、成膜されない部位が部分的に存在していてもよい。
このように、開口部の底面及び側面において厚みの異なる第1金属膜を形成することにより、後述する第1金属膜の部分的な除去によって、開口部の側面における、バリの発生に起因する第1金属膜の残存を確実に回避することができる。
第1金属膜は、例えば、Ti/Ru、Ni/Ru等からなる多層膜によって形成することが好ましい。このような多層膜によって形成される場合には、第1金属膜における下層の膜は、例えば、第1金属膜と第1金属膜の直下に存在する部材との密着性を確保するために機能させることができる。このような膜は、例えば、0.数nmから3nm程度が挙げられ、0.5nm〜3nm程度が好ましい。
(第2金属膜の形成)
第1金属膜を形成した後、後述する第1金属膜の部分的除去の前、つまり、工程(b)と工程(c)との間において、開口部の底面側に形成された第1金属膜の上面に、第1金属膜よりエッチングレートが小さい第2金属膜を形成することが好ましい。
このような第2金属膜は、後述する第1金属膜の部分的除去の際のマスクとして機能させることができる。
ここで、エッチングレートは、第1金属膜と第2金属膜とを同じエッチャントに対して同じエッチング方法の同じ条件で適用した場合の速度を意味する。この場合のエッチング方法は、ドライエッチング及びウェットエッチングのいずれでもよい。なかでも、ウェットエッチングが好ましい。エッチャントの種類及びエッチングの条件は、適宜調整することができる。例えば、ウェットエッチングの具体的な方法としては、エッチャントへの浸漬、エッチャントの噴射等のいずれの方法であってもよく、エッチング温度は常温が挙げられる。また、フッ素系、その他ハロゲン系の各ガス種によるドライエッチング、硫酸系(例えば、硝酸二アンモニウムセリウム溶液)、硝酸系、塩酸系、HF系又はこれらの混酸エッチャントによるウェットエッチング等が挙げられる。エッチャントは、エッチング対象である金属膜の種類によって市販されているもののいずれをも利用することができる。エッチングレートの差は特に限定されるものではなく、例えば、第1金属膜のエッチングレート:第2金属膜のエッチングレート=50〜100:1程度が挙げられる。
第2金属膜は、例えば、上述したオーミック電極で例示した材料から選択した1種以上を用いて、金属又は合金の単層又は積層構造とすることができる。なかでも、第2金属膜は、第1金属膜よりもエッチングレートが小さいものの単層又は第1金属膜(積層構造の場合は第1金属膜の最表面層)よりもエッチングレートが小さいものが最表面層に配置する積構構造が好ましく、前者がより好ましい。具体的には、Ti、Ni等が好ましい。特に、第1金属膜の最上層がRuの場合、第2金属膜はTiがより好ましい。これにより、第2金属膜が第1金属膜の部分的除去の際のマスクとして機能させることができ、また、第2金属膜上に後述する層間絶縁膜(例えば、SiO)を形成する場合、第2金属層と層間絶縁膜との密着性を向上させることができる。
第2金属膜は、上述したように、第1金属膜の部分的除去の際のマスクとして機能させるために、レジスト層の開口部の底面における第1金属膜を被覆し、開口部の側面における第1金属膜を少なくとも部分的に露出するように形成する、つまり、開口部の側面における第1金属膜を部分的又は全面的に被覆しないように形成することが好ましい。例えば、上述したように、底面側の第1金属膜の表面から側面において突出した部分の第1金属膜を被覆しないように形成することが好ましい。このような形態で第2金属膜を形成する方法としては、オーミック電極において例示した成膜方法と同様の方法によって形成することができ、なかでも、スパッタ法を利用することが好ましい。このような方法を利用することにより、開口部の側面の第2金属膜の厚みが開口部の底面の厚みよりも容易に薄膜状に形成することができる。
例えば、第2金属膜の厚みは、底面において、第1金属膜の1から5%程度の厚みとすることが好ましい。具体的には、0.1〜100nm程度が挙げられ、0.1〜10nm程度が好ましい。このように底面において極薄膜とすることにより、側面には、部分的に又は全面的に第2金属膜が成膜されない形態で第2金属膜を形成することができるため、後述するように、第2金属膜を、第1金属膜におけるレジストの開口部の側面に沿って形成された金属膜の除去用のマスクとして有効に機能させることができる。
(c)第1金属膜の部分的除去
レジスト層の開口部の側面に形成された第1金属膜を部分的にエッチングにより除去する。この際のエッチングは、レジスト層を残存させたまま行い、特に、レジスト層の開口部の底面に形成された第1金属膜を残存させ、上述したように、この第1金属膜から突出して、レジスト層の開口部の側面に沿って形成された第1金属膜を除去することが好ましい。このエッチングは、上述したように、レジスト層の開口部の底面側の第1金属膜よりも側面側に形成された第1金属膜が薄膜状に形成された場合に、有効かつ容易に実行することができる。
一般に、レジスト層の開口部内及びレジスト層上に金属膜を形成した後、レジスト層を除去することによりレジスト層上に形成された金属膜を除去することを利用して金属膜をパターニングするリフトオフ法を行う場合、上述した工程(b)の後、上述した工程(c)を行わない。つまり、金属膜を形成した後、例えば、レジスト層を溶解し得る溶液の高圧噴射によってレジスト層及びその上の金属膜を除去する。
しかし、このように、溶液の高圧噴射によりレジスト層を除去すると、金属膜の上面にダメージを与えることがある。また、レジスト層の側面で突出する金属膜を除去することができない。そのために、金属膜の突出した部位が、得られた電極のバリとなる。このようなバリは、従来技術において説明したようにスクラブ処理、研磨処理、ソフトエッチング処理等によって除去することは可能であるが、その際に、金属膜の上面が研削又は溶解される恐れがあり、電極特性の悪化をもたらすという懸念がある。
一方、上述したようなエッチングによる第1金属膜の部分的除去を行うことにより、レジスト層を除去した際に得られた電極にバリが発生することを効果的に防止することができる。
また、第1金属膜の形状と一致する開口部を備えるレジスト層をそのまま利用することにより、第1金属膜の側面(レジスト層に接触する側)の全部をレジスト層によって確実に被覆することができる。それよって、エッチング方法にかかわらず、第1金属膜の端部からのエッチングを確実に防止することができる。その結果、第1金属膜の直下に配置する部材にダメージを発生させず、効率的にレジスト層の開口部の側面に沿って形成された第1金膜の突出部分を部分的に除去することができる。さらに製造工程による電極サイズの変動を防止することができる。
第1金属膜の部分的除去は、ウェットエッチング及びドライエッチングのいずれを利用してもよく、エッチング法によって、エッチャント及び条件を適宜調整することができる。例えば、フッ素系、その他ハロゲン系の各ガス種によるドライエッチング、硫酸系、硝酸系、塩酸系、HF系エッチャントによるウェットエッチング等が挙げられる。なかでも、ウェットエッチングが好ましい。ウェットエッチングの具体的な方法としては、エッチャントへの浸漬、エッチャントの噴射等のいずれの方法であってもよい。
第1金属膜を部分的に除去する際、上述したように、第1金属膜の上面に第2金属膜が形成されている場合、これら金属膜のエッチングレートの差異によって、また、第2金属膜の第1金属膜の被覆形態又は露出形態によって、適切な条件を選択することにより、開口部の底面側から突出し、開口部の側面に沿って積層された第1金属膜を効果的に除去することができる。この場合、特に開口部の底面側の第1金属膜は第2金属膜で被覆されているため、ほとんどエッチングされることなく、そのまま底面において残存させることができる。これによって、後述するように、レジスト層を除去した後に一般に発生し得るバリを効果的に除去することができる。
(d)レジスト層の除去
レジスト層の除去は、公知の方法を利用することができる。例えば、レジスト層を、オゾン等のガスを導入したチャンバ内で紫外線等の光を照射してガスとレジストとの化学反応を使ってレジスト層を除去する光励起アッシング、ガスを高周波等でプラズマ化し、そのプラズマを利用してレジスト層を除去するプラズマアッシング、レジスト層を加熱又は燃焼して無機化合物にする灰化等、レジスト層を溶解させることができる現像液を利用したリフトオフ等、種々の方法を利用することができる。ただし、いずれの方法でも、第1金属膜及び第2金属膜をエッチングしないか、ほとんどエッチングしない方法を利用することが好ましい。なかでも、リフトオフ法が簡便であるため、好ましい。リフトオフ法は、用いるレジスト層の種類によって、適切な現像液を選択して用いることができる。この際、レジスト層のみならず、レジスト層の上に積層された第1金属膜、第2金属膜等も一緒に除去することができる。一方、レジスト層の開口部内に残存した第1金属膜及び第2金属膜はそのまま残存させることができる。
このような工程によって、金属膜、例えば、各種電極を形成することができる。また、上述した工程において、予め、バリとして発生するレジスト層の開口部の側面に位置する第1金属膜を除去するために、バリを発生させることを回避することができる。
(発光素子の製造方法)
上述したように、半導体構造体を準備し、この半導体構造体の上に、上述した金属膜の形成方法によって形成された金属膜を、n側電極及びp側電極の少なくとも一方の電極又は双方の電極として利用することができる。
なお、金属膜をp側電極及びn側電極として形成する場合、これらは、半導体積層体における同じ面に形成してもよいし、異なる面に形成してもよい。いずれの場合においても、p側電極及びn側電極は同一材料で同時に形成してもよいし、異なる材料で別々に形成してもよい。
n側電極及びp側電極は、上述した金属膜の形成方法によって形成された第1金属膜(任意に第2金属膜)のみならず、順電圧上昇を抑制する観点から上述したn側オーミック電極及び/又はp側オーミック電極を介してn型半導体層及び/又はp型半導体層のそれぞれに電気的に接続されていることが好ましい。
本発明の発光素子の製造方法では、上述した工程の後、半導体構造体におけるp側電極及びn側電極が形成された側の全域に層間絶縁膜を形成する。そして、p側電極及びn側電極が露出するような開口部をエッチング等で形成した後、p側電極に接し、n側電極の上面の一部を被覆する第1層間絶縁膜及び/又はn側電極に接し、p側電極の上面の一部を被覆する第2層間絶縁膜を形成することが好ましい。
なお、層間絶縁膜の開口部をエッチング等で形成する際に、p側電極又はn側電極が第1金属層及び第2金属層で構成されている場合、第2金属層が露出するまでエッチングしてもよいし、第1金属層が露出するまでエッチングしてもよい。
さらに、p側電極に接続され、第2層間絶縁膜を介してn側電極の上方まで延伸するp側外部接続用電極及び/又はn側電極に接続され、第1離間絶縁膜を介してp側電極の上方まで延伸するn側外部接続用電極を形成してもよい。
なかでも、第1離間絶縁膜及び第2離間絶縁膜を形成し、さらに、p側外部接続用電極及びn側外部接続用電極を形成することが好ましい。
第1層間絶縁膜及び第2層間絶縁膜は、絶縁材料によって形成されていればよく、例えば、酸化膜、窒化膜、酸化窒化膜からなるものが挙げられる。なかでも、Nb25、TiO2、SiO2、Al23、ZrO2等の単層又は積層膜とすることができる。また、上述したDBR型構造を有するものでもよい。このような層間絶縁膜は、上述した絶縁層と同様に形成することができる。なお、第1層間絶縁膜及び第2層間絶縁膜は、必ずしも別個に形成しなくてもよく、1つの層として、一体的に形成してもよい。
第1層間絶縁膜及び第2層間絶縁膜は、通常、それぞれn側電極及びp側電極の上に配置された貫通孔を有しており、この貫通孔を通して後述するp側外部接続用電極及びn側外部接続用電極が、n側電極及びp側電極とそれぞれ接続される。貫通孔の大きさ、形状及び数等は、上述した絶縁層に形成するものと同様のものが例示される。
また、このような第1層間絶縁膜及び第2層間絶縁膜によって、p側外部接続用電極及びn側外部接続用電極の表面を、略平坦又は略面一とすることができる。そのために、第1層間絶縁膜及び第2層間絶縁膜の厚みは、例えば、0.2〜1.0μm程度が好ましく、0.65〜0.75μm程度がより好ましい。
p側外部接続用電極及びn側外部接続用電極は、導電性を有し、電極として機能し得るものであればよい。ここで、外部接続用電極とは、発光装置を実装する際に、実装基板と電気的な接続をとるための電極である。
これら外部接続用電極は、上述したn側電極及びp側電極を構成する材料と同様の材料を用いて形成することができる。例えば、これら外部接続用電極は、半導体層側から順にTi、Pt、Au又はTi、Ni、Au膜が積層した積層膜で形成することが好ましい。
p側外部接続用電極は、半導体積層体におけるp型半導体層に対してのみに形成してもよいし、n側外部接続用電極は、半導体積層体におけるn型半導体層に対してのみに形成してもよいが、上述したように、発光素子を構成する半導体積層体のn型半導体層及びp型半導体層にそれぞれ接続されるn側電極及びp側電極とそれぞれ電気的に接続されることが好ましい。
n側外部接続用電極及びp側外部接続用電極は、n側電極又はp側電極の全面と接触して、電気的に接続されていてもよいが、通常、第1層間絶縁膜及び第2層間絶縁膜を介して、その一部において、n側電極又はp側電極と電気的に接続されている。
例えば、n側外部接続用電極は、n型半導体層と電気的に接続されたn側電極の上面の一部と接続し、さらに、第1層間絶縁膜を介して、p側電極上の一部を被覆している。
また、p側外部接続用電極は、p型半導体層と電気的に接続されたp側電極の上面に接続され、第2層間絶縁膜を介して、n側電極上の一部を被覆している。
通常、半導体積層体におけるp型半導体層側の表面にp側電極及びn側電極を形成する場合、p型半導体層の一部をn型半導体層が露出するまで除去するため、n型半導体層上に形成されるn側電極は、p型半導体層上に形成されるp側電極よりも、その上面が低い。つまり、その上面が半導体積層体側に配置されている。従って、n側電極上の一部と接続されたn側外部接続用電極及びn側電極上の一部を被覆するp側外部接続用電極は、その一部(下面)が、n側電極が配置されている溝部に入り込んでおり、その上面には、若干の窪みが存在する。ただし、この窪みは、n側外部接続用電極及びp側外部接続用電極を実装基板に実装する際、実装基板への実装に利用される接合部材(例えば、半田など)の厚み変動によって、発光素子を実装基板に水平に実装し得る程度の凹凸又は高低差を有するのみである。本発明では、この程度の窪みを有する面を、略平坦、言い換えれば、略面一となっていると称し、「略平坦」、「略面一」とは、この程度の高低差を許容することを意味する。
n側外部接続用電極及びp側外部接続用電極は、通常、それぞれ、n側電極及びp側電極が配置された部位にのみ配置されていればよいが、それぞれ、n型半導体層の上方からp型半導体層の上方にわたって配置されることが好ましい。これにより、熱伝導を増大させることができ、熱抵抗を低減させることが可能となる。また、n型半導体層の上方に位置する部位において、若干の凹みが生じるが、n側外部接続用電極及びp側外部接続用電極の表面において若干の凹みを有することにより、その表面積が増大し、熱伝導を顕著に向上させることができる。
このように、n側電極及び/又はp側電極等の電極の上に、第1層間絶縁膜及び第2層間絶縁膜を介してこれら電極とは異なる極性(つまり、正又は負)の外部接続用電極が配置される場合には、電極の縁部に上述したバリが存在することにより、バリが第1層間絶縁膜及び第2層間絶縁膜を突き抜けてn側外部接続用電極及びp側外部接続用電極に電気的接触を招く又はリーク電流を生じるなどの不具合を発生させることがある。しかし、上述したように、電極のバリの発生を確実に防止することができる場合には、電極上に異なる極性のn側外部接続用電極及びp側外部接続用電極が配置されても、バリに起因する短絡及びリーク電流の発生を確実に回避することができる。その結果、信頼性の高い発光素子を製造することができる。
n側外部接続用電極及びp側外部接続用電極は、発光素子の一面(つまり、実装面)において、異なる面積を占有していてもよいが、同一面積又は略同一面積であることが好ましい。例えば、一方の外部接続用電極の面積が他方の外部接続用電極の面積の±10%以内であることが好ましい。
以下に本発明の金属膜の形成方法及び発光素子の製造方法の実施形態を、図面を参照しながら具体的に説明する。
<実施の形態1:金属膜の形成方法>
(a)半導体構造体の準備及びレジスト層の形成
まず、図1Aに示すように、半導体構造体20を準備する。
そして、この半導体構造体20の上に、レジスト層17を3μmの膜厚で形成する。その後、レジスト層17に対して、所定の形状に開口部を有したマスクを利用して波長436nmの光を利用して、ステッパーを用いて露光を行う。
その後、レジスト層の露光部又は非露光部に存在するレジスト層を溶解する現像液を用いた浸漬現像を行う。これによって、レジスト層17に開口部17aを形成する。
ここでのレジスト層17における開口部17aは、用いるレジスト層の種類、厚み等を調整して、図示しないが、側面において、上方から中央付近において、レジスト層の肩部が比較的大きい鋭角(90度に近い、80度以上)を構成するようにその側面が内側に直線状に徐々に入りこんでいる。中央付近よりも底面側(例えば、底面から1/3程度の高さ)では、その側面が上方よりもより急激に内側に入り込む形状を有していることが好ましい。
(b)第1金属膜の形成
続いて、図1Bに示すように、レジスト層17の開口部17a内及びレジスト層17上に第1金属膜21(Ru膜、底面膜厚500nm)をスパッタ法により形成する。この際、第1金属膜21は、開口部17aの底面から側面に亘って形成され、開口部17aの側面側が開口部17aの底面側より薄膜状に形成される。また、上述したレジスト層17の開口部17aの側面の形状によって、開口部17aの側面の上方において第1金属膜が成膜されないこともある。なお、第1金属膜21内の下層には、第1金属膜と第1金属膜の直下に存在する部材との密着性を確保するために、Ti膜21a(膜厚1.5nm)を形成することが好ましい。
次に、第1金属膜21上に、第2金属膜22(Ti膜、10nm)をスパッタ法により形成する。ここでの第2金属膜22は、開口部17aの底面及びレジスト層17の上面においては、略均一に形成されるが、その薄い厚みによって、開口部17aの側面においてはほとんど形成されないか、形成されても、側面の一部に形成されるのみとなる。
これら第1金属膜21及び第2金属膜22の積層によって、図1Bに示すように、開口部17aの側面において、第1金属膜21が、その底面側よりも突出した突出部位(凸部21b)が形成されることとなる。この凸部21bは、通常、バリ発生の原因となる。
(c)第1金属膜のエッチング
その後、図1Cに示すように、第1金属膜21をエッチングに付す。ここでのエッチングは、ウェットエッチングによって行う。エッチャントは、常温25℃の硝酸とアンモニウムセリウムの混酸液を用い、浸漬によって行う。このウェットエッチングによって、開口部17aの側面に形成された第1金属膜21bを部分的に除去することができる。つまり、上述したように、第2金属膜22が第1金属膜21よりも、硝酸とアンモニウムセリウムの混酸液に対するエッチングレートが小さいことから、第2金属膜22が第1金属膜21のエッチングマスクとして機能する。これによって、第2金属膜22で被覆された開口部17aの底面側においては、第1金属膜21は除去されず、第2金属膜22から露出した凸部21bのみが効率的に除去される。従って、ここでのエッチングは、凸部21bが、第1金属膜21の他の部位と略平坦となる程度に調整することが好ましい。これによって、金属膜の設計サイズを確実に維持することが可能となる。
(d)レジスト層の除去
続いて、図1Dに示すように、レジスト層17を除去する。ここでのレジスト層17の除去は、NMP(N−メチル−2−ピロリジノン)溶液を用いて行う。これにより、第1金属膜21及び第2金属膜22を腐食することなく、レジスト層17のみを溶解させることができる。また、レジスト層17の上面に配置していたTi膜21a、第1金属膜21及び第2金属膜22もレジスト層17とともにリフトオフされ、これによって、第1金属膜21及び第2金属膜22は、レジスト層17の開口部17aに対応した形状でパターニングされる。また、レジスト層17を除去した後においては、バリの原因となる第1金属膜21及び第2金属膜22の端部における凸部21bがすでに除去され、存在しないために、パターニング後の金属膜にバリが発生することを回避することができる。
<実施の形態2:発光素子の製造方法>
この実施の形態で製造される発光素子は、図2A及び図2Bに示したように、n型半導体層3と、活性層4と、p型半導体層5とが順に下面側から上面に向かって積層された半導体積層体6と、
半導体積層体6の上面、つまりp型半導体層5の上面で、p型半導体層5に接続されたp側電極と、
半導体積層体6の上面のp型半導体層5の一部が、半導体積層体6の内側において溝状に除去されて、n型半導体層3が露出し、その露出したn型半導体層3の上面で、n型半導体層3に接続されたn側電極を有する。
なお、半導体積層体6は、通常、サファイア基板等の基板2の上に形成されている。基板2の表面には、ストライプ状の凹凸が形成されている。
また、発光素子と、n側電極及びp側電極とそれぞれ接続された導電層であるn側外部接続用電極及びp側外部接続用電極とを備える。
このような発光素子は、通常、平面視が矩形又は略矩形である。ここで略矩形とは、四隅の角が90±10度程度の角度の変動が許容されることを意味する。
n側電極は、n型半導体層3の上面にオーミックコンタクトしたn側オーミック電極7aと、n側オーミック電極7aの一部を被覆する絶縁層として、絶縁性の多層構造膜8を介してn側オーミック電極7aと電気的に接続されたn側金属膜9aとからなる。
p側電極は、p型半導体層5の上面にオーミックコンタクトしたp側オーミック電極7bと、p側オーミック電極7bの一部を被覆する絶縁性の多層構造膜8を介してp側オーミック電極7bと電気的に接続されたp側金属膜9bとからなる。
ここで、図2Bに示すn側金属膜9a及び/又はp側金属膜9bは、図1Dに示す第1金属膜21及び第2金属膜22で構成される金属膜に対応する。
この絶縁性の多層構造膜8には貫通孔が複数形成されており、その貫通孔を通じて、n側オーミック電極7aとn側金属膜9aとが電気的に接続されており、p側オーミック電極7bとp側金属膜9bとが電気的に接続されている。
n側金属膜9a及びp側金属膜9bの上には、それぞれn側金属膜9a及びp側金属膜9bの上に開口部10aを有する第1層間絶縁膜及び第2層間絶縁膜10(SiO、厚み:700nm)が形成されている。この第1層間絶縁膜及び第2層間絶縁膜10の上には、導電層として、n側金属膜9a上に配置する開口部10aを介して、n側金属膜9aに接続されたn側外部接続用電極11aが形成されている。p側金属膜9b上に配置する開口部10aを介して、p側金属膜9bに接続されたp側外部接続用電極11bが形成されている。
n側外部接続用電極11aは、n側金属膜9a上から、p型半導体層5の上に配置するp側金属膜9bの上にわたって配置されている。p側外部接続用電極11bは、p側金属膜9b上から、n型半導体層3の上に配置するn側金属膜9aの上にわたって配置されている。
このような発光素子は、以下の方法によって製造することができる。
(a)半導体構造体の準備及びレジスト層の形成
(半導体積層体の準備)
表面に凹凸を有するサファイア基板2上に、例えば、InXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)からなるn型半導体層3、活性層4及びp型半導体層5を積層する。1つの発光素子を構成する半導体積層体6の内側において、一部領域のp型半導体層5と活性層4とを除去し、n型半導体層3を露出させる。
(オーミック電極の形成)
半導体積層体6の同一面側(図2A及び図2Bでは、上面側)において、n型半導体層3及びp型半導体層5とそれぞれオーミック接続されるn側オーミック電極7a及びp側オーミック電極7bを形成する。ここでは、例えば、ITO(厚み:120nm)をスパッタ法によって成膜する。
(絶縁層の形成)
n側オーミック電極7a及びp側オーミック電極7bが形成されたサファイア基板2の上に、絶縁層として、絶縁性の多層構造膜8を形成する。
多層構造膜8として、例えば、図3に示したように、n側オーミック電極7a又はp側オーミック電極7bの上に、SiO膜11(厚み:500nm)を介して、低屈折率層12と高屈折率層13とが1組となって交互に積層された誘電体((Nb/SiO)n、nは1〜20の整数、厚み:50nm/90nm)からなるDBR構造14、所定形状にパターニングされた反射膜15であるアルミニウム膜(厚み:200nm)とを形成する。これらの上には、絶縁膜8aとして、これらの全面を被覆するSiO膜(厚み:200nm)を形成する。なお、アルミニウム膜は、上下面及び側面の全面が絶縁体又は誘電体で被覆されており、後述するn側電極及びp側電極に対して絶縁性が確保された形態で配置されている。
これらの膜は、例えば、スパッタ法によって公知の条件を組み合わせて成膜することができる。
絶縁膜8aが最表面層に形成された多層構造膜8は、n側オーミック電極7a上に1つの貫通孔が形成されており、p側オーミック電極7b上に、複数の貫通孔が形成されている。貫通孔は、フォトレジスト及びエッチング工程によって形成することができる。
(レジスト層の積層及び開口部形成)
まず、図1Aに示したように、得られた絶縁膜を含む半導体構造体20上にレジスト層(厚み:3μm)を積層する。
次いで、レジスト層17に対して、フォトリソグラフィー法及びエッチング法を利用して、所定の形状に、つまり、後述する金属膜との接続のための開口部17aを有する形状に、形成する。具体的には、レジスト層に、所定の形状に開口部を有したマスクを利用して波長436nmの光を利用して、ステッパーを用いて露光を行う。
その後、レジスト層の露光部又は非露光部に存在するレジストを溶解する現像液を用いた浸漬現像を行う。
なお、レジスト層17の開口部17aの全周にわたって絶縁膜8aが露出しており、開口部17a内には、絶縁膜8aに形成された貫通孔を含んでいる(図示せず)。
ここでのレジスト層17における開口部17aは、用いるレジスト層の種類、厚み等を調整して、側面において、意図するオーバーハングを形成している。例えば、側面の上方から中央付近において、レジスト層の肩部が比較的大きい鋭角(90度に近い、80度以上)を構成するようにその側面が内側に直線状に徐々に入りこんでいる。中央付近よりも底面側(例えば、底面から1/3程度の高さ)では、その側面が上方よりもより急激に内側に入り込む形状を有している。
(b)第1金属膜の形成
図1Cに示したように、レジスト層17の開口部17a内及びレジスト層17上に金属膜を形成する。金属膜は、例えば、スパッタ法によって、下層側からTi膜21a(厚み:1.5nm)、第1金属膜21(Rh、底面厚み:500nm)及び第2金属膜22(Ti、底面厚み:10nm)によって形成する。
この際、上述したようなオーバーハングを有するレジスト層17の開口部内では、開口部側面の下方におけるレジスト層側面の急峻な入り込みによって、金属膜材料が適度にその側面側に入り込む。加えて、開口部側面の中央から上方において、適度な傾斜によって、金属膜材料の積層を抑制して、レジスト層17上に積層された金属膜材料と確実に分離されている。つまり、レジスト層17の開口部17a側面への金属膜材料の付着を抑え、底面と比較して薄膜状で成膜することができる。
(c)第1金属膜のエッチング
その後、図1Cに示すように、第1金属膜21をエッチングに付す。ここでのエッチングは、ウェットエッチングによって行う。エッチャントは、常温25℃の硝酸とアンモニウムセリウムの混酸液を用い、浸漬によって行う。このウェットエッチングによって、開口部17aの側面に形成された第1金属膜21bを部分的に除去することができる。つまり、上述したように、第2金属膜22が第1金属膜21よりも、硝酸とアンモニウムセリウムの混酸液に対するエッチングレートが小さいことから、第2金属膜22が第1金属膜21のエッチングマスクとして機能する。これによって、第2金属膜22で被覆された開口部17aの底面側においては、第1金属膜21は被覆されず、第2金属膜22から露出した凸部21bのみが効率的に除去される。従って、ここでのエッチングは、凸部21bが、第1金属膜21の他の部位と略平坦となる程度に調整することが好ましい。これによって、金属膜の設計サイズを確実に維持することが可能となる。
(d)レジスト層の除去
図1Dに示したように、レジスト層17を除去する。ここでのレジスト層17の除去は、NMP(N−メチル−2−ピロリジノン)溶液を用いて行う。これにより、第1金属膜21及び第2金属膜22を腐食することなく、レジスト層17のみを溶解させることができる。また、レジスト層17の上面に配置していたTi膜21a、第1金属膜21及び第2金属膜22もレジスト層17とともにリフトオフされ、これによって、第1金属膜21及び第2金属膜22は、レジスト層17の開口部17aに対応した形状でパターニングされる。また、レジスト層17を除去した後においては、バリの原因となる第1金属膜21及び第2金属膜22の端部における凸部21bがすでに除去され、存在しないために、パターニング後の金属膜にバリが発生することを回避することができる。
これらの工程によって、先に形成されたオーミック電極と、第1金属膜21及び第2金属膜22とによって、それぞれ、設計サイズを確保したn側電極及びp側電極を形成することができる。
なお、比較のために、工程(b)の第1金属膜の形成、続いて工程(d)のレジスト除去を行った後に上記の工程(c)の第1金属膜のエッチングを実施する以外、上記と同様の方法において、金属膜(Ti/Ru/Ti)を形成した。その結果、レジスト層の除去によって、レジスト層17の開口部17aの側面が存在していた部位の一部にバリが発生した。
その後、レジスト層の除去後に発生したバリに対して、硝酸とアンモニウムセリウムの混酸液により、バリをエッチングした。その結果、レジスト層17の開口部17a内の金属膜の最表面の膜(Ti)の表面に孔が点在して発生し、その孔のうち、Ruが露出した部分から硝酸とアンモニウムセリウムの混酸液が浸透し、Ru膜の全域においてその一部が腐食されていることが確認された。
(第1層間絶縁膜及び第2層間絶縁膜の形成)
その後、得られた金属膜上に、第1層間絶縁膜及び第2層間絶縁膜を介して外部接続用電極をさらに形成する。
第1層間絶縁膜及び第2層間絶縁膜10は、例えば、SiO(厚み:700nm)によって、n側電極上及びp側電極上にそれぞれ貫通孔を有して形成する。ここでの貫通孔は、n側電極及び/又はp側電極と外部接続用電極との電気的な接続を可能とする程度の大きさ及び数とする。
(外部接続用電極の形成)
外部接続用電極は、上述したスパッタ法等、さらにフォトレジスト及びエッチング法等を利用して、形成することができる。
このようにして製造された発光素子は、n側電極及び/又はp側電極となる第1金属膜21及び第2金属膜22において、そのパターニング前にバリとなる部位を確実に除去することができるため、n側電極及び/又はp側電極の端部におけるバリの発生を確実に回避することができる。従って、その上に、導電性の異なる外部接続用の電極が配置されても、ショート等の問題が発生せず、信頼性の高い発光素子を、特別に煩雑な工程を追加することなく、簡便かつ確実に製造することが可能となる。
<実施の形態3>
この実施の形態で製造される発光素子は、図4に示すように、絶縁性の多層構造膜18として、低屈折率層と高屈折率層とが交互に積層された1組の誘電体(Nb/SiO)、厚み:40nm/90nm、図2参照)を含み、これらの最表面層である絶縁層8aとして、SiO膜(厚み:200nm)を配置し、オーミック電極と金属膜との間にバリアとしてAuからなる厚み500nmの金属膜によるバリア19を配置する以外は実施の形態2における発光素子と同様の構造を有し、同様の製造方法によって製造することができる。
この発光素子の製造においても、実施の形態2と同様に、バリの発生を確実に回避することができ、信頼性の高い発光素子を簡便かつ確実に製造することが可能となる。
本発明の金属膜の形成方法は、絶縁層、半導体層及び導電層等の上に金属膜を有するいかなる種類の構造又は装置(例えば、フェイスアップ又はフェイスダウン実装型の発光装置又は半導体装置、電気回路、電子機器等)にも適用することができる。
本発明の発光素子の製造方法は、各種発光装置、特に、照明用光源、LEDディスプレイ、液晶表示装置などのバックライト光源、信号機、照明式スイッチ、各種センサ及び各種インジケータ、動画照明補助光源、その他の一般的な民生品用光源等に好適に利用することができる。
1 発光素子
2 サファイア基板
3 n型半導体層
4 活性層
5 p型半導体層
6 半導体積層体
7a n側オーミック電極
7b p側オーミック電極
8a 絶縁膜
8、18 多層構造膜
9a n側金属膜
9b p側金属膜
10 第1層間絶縁膜、第2層間絶縁膜
11a n側外部接続用電極
11b p側外部接続用電極
12 低屈折率層
13 高屈折率層
14 DBR構造
15 反射膜
17 レジスト層
17a 開口部
19 バリア
20 半導体構造体
21 第1金属膜
21a Ti膜
21b 凸部
22 第2金属膜

Claims (5)

  1. (a)半導体構造体上にレジスト層を形成し、該レジスト層に開口部を形成する工程、
    (b)前記開口部の底面から前記開口部の側面に亘って、前記開口部の側面に形成される膜厚が前記開口部の底面に形成される膜厚よりも薄くなるように第1金属膜を形成する工程、
    (c)前記開口部の側面に形成された第1金属膜を部分的にエッチングにより除去する工程及び
    (d)前記レジスト層を除去する工程を順に有することを特徴とする金属膜の形成方法。
  2. 工程(b)と工程(c)との間に、
    前記開口部の底面に形成された前記第1金属膜の上面に、前記第1金属膜よりエッチングレートが小さい第2金属膜を形成する工程を有する請求項1に記載の金属膜の形成方法。
  3. 前記第2金属膜を、前記レジスト層の開口部の底面における前記第1金属膜を被覆し、かつ前記開口部の側面における前記第1金属膜を少なくとも部分的に露出するように形成する請求項2に記載の金属膜の形成方法。
  4. p型半導体層及びn型半導体層を有する前記半導体構造体を準備する工程と、
    請求項1〜3のいずれか1つに記載の第1金属膜の形成方法によって、p側電極及びn側電極の少なくとも一方の電極を形成する工程とを有する発光素子の製造方法。
  5. 前記電極を形成する工程の後に、
    前記p側電極に接し、前記n側電極の上面の一部を被覆する第1層間絶縁膜と、前記n側電極に接し、前記p側電極の上面の一部を被覆する第2層間絶縁膜とを形成し、
    さらに、
    前記p側電極に接続され、前記第2層間絶縁膜を介して前記n側電極の上方まで延伸するp側外部接続用電極と、前記n側電極に接続され、前記第1層間絶縁膜を介して前記p側電極の上方まで延伸するn側外部接続用電極とを形成する工程を有する請求項4に記載の発光素子の製造方法。
JP2013198114A 2013-09-25 2013-09-25 金属膜の形成方法及び発光素子の製造方法 Active JP6176025B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013198114A JP6176025B2 (ja) 2013-09-25 2013-09-25 金属膜の形成方法及び発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013198114A JP6176025B2 (ja) 2013-09-25 2013-09-25 金属膜の形成方法及び発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2015065280A true JP2015065280A (ja) 2015-04-09
JP6176025B2 JP6176025B2 (ja) 2017-08-09

Family

ID=52832929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013198114A Active JP6176025B2 (ja) 2013-09-25 2013-09-25 金属膜の形成方法及び発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP6176025B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049959A (ja) * 2016-09-21 2018-03-29 豊田合成株式会社 発光素子及びその製造方法
JP2019062176A (ja) * 2017-09-27 2019-04-18 日亜化学工業株式会社 発光素子の製造方法
JP2020516050A (ja) * 2017-01-19 2020-05-28 日本テキサス・インスツルメンツ合同会社 プラチナパターニングのための犠牲層
JP2020088165A (ja) * 2018-11-26 2020-06-04 日亜化学工業株式会社 発光素子の製造方法
JP2022044493A (ja) * 2020-09-07 2022-03-17 日亜化学工業株式会社 発光素子
CN116487502A (zh) * 2023-06-25 2023-07-25 晶能光电股份有限公司 倒装led芯片及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6252123B2 (ja) * 2013-11-14 2017-12-27 日亜化学工業株式会社 発光素子の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS517876A (en) * 1974-07-08 1976-01-22 Fujitsu Ltd Handotaisochino seizohoho
JPS60193336A (ja) * 1984-03-15 1985-10-01 Nec Corp コンタクト電極の形成方法
JPH0193147A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01111353A (ja) * 1987-10-26 1989-04-28 Nec Corp 半導体集積回路の製造方法
JPH0249426A (ja) * 1988-08-11 1990-02-19 Oki Electric Ind Co Ltd パターン形成方法
JPH03245528A (ja) * 1990-02-23 1991-11-01 Canon Inc パターン形成方法
JPH06168870A (ja) * 1992-11-30 1994-06-14 Toshiba Corp 半導体装置の製造方法
JP2003008083A (ja) * 2001-05-15 2003-01-10 Lumileds Lighting Us Llc 多数チップ半導体ledアセンブリ
JP2004311810A (ja) * 2003-04-09 2004-11-04 Hitachi Metals Ltd 金属膜の図形状パターン形成方法
JP2008305874A (ja) * 2007-06-06 2008-12-18 Sony Corp 発光素子における電極構造の形成方法、及び、積層構造体の形成方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS517876A (en) * 1974-07-08 1976-01-22 Fujitsu Ltd Handotaisochino seizohoho
JPS60193336A (ja) * 1984-03-15 1985-10-01 Nec Corp コンタクト電極の形成方法
JPH0193147A (ja) * 1987-10-02 1989-04-12 Mitsubishi Electric Corp 半導体装置の製造方法
JPH01111353A (ja) * 1987-10-26 1989-04-28 Nec Corp 半導体集積回路の製造方法
JPH0249426A (ja) * 1988-08-11 1990-02-19 Oki Electric Ind Co Ltd パターン形成方法
JPH03245528A (ja) * 1990-02-23 1991-11-01 Canon Inc パターン形成方法
JPH06168870A (ja) * 1992-11-30 1994-06-14 Toshiba Corp 半導体装置の製造方法
JP2003008083A (ja) * 2001-05-15 2003-01-10 Lumileds Lighting Us Llc 多数チップ半導体ledアセンブリ
JP2004311810A (ja) * 2003-04-09 2004-11-04 Hitachi Metals Ltd 金属膜の図形状パターン形成方法
JP2008305874A (ja) * 2007-06-06 2008-12-18 Sony Corp 発光素子における電極構造の形成方法、及び、積層構造体の形成方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018049959A (ja) * 2016-09-21 2018-03-29 豊田合成株式会社 発光素子及びその製造方法
US10644204B2 (en) 2016-09-21 2020-05-05 Toyoda Gosei Co., Ltd. Light emitting element including contact electrode with laminate structure, and method of manufacturing the same
JP2020516050A (ja) * 2017-01-19 2020-05-28 日本テキサス・インスツルメンツ合同会社 プラチナパターニングのための犠牲層
JP7219521B2 (ja) 2017-01-19 2023-02-08 テキサス インスツルメンツ インコーポレイテッド プラチナパターニングのための犠牲層
JP2019062176A (ja) * 2017-09-27 2019-04-18 日亜化学工業株式会社 発光素子の製造方法
JP7068579B2 (ja) 2017-09-27 2022-05-17 日亜化学工業株式会社 発光素子の製造方法
JP2020088165A (ja) * 2018-11-26 2020-06-04 日亜化学工業株式会社 発光素子の製造方法
JP2022044493A (ja) * 2020-09-07 2022-03-17 日亜化学工業株式会社 発光素子
CN116487502A (zh) * 2023-06-25 2023-07-25 晶能光电股份有限公司 倒装led芯片及其制备方法
CN116487502B (zh) * 2023-06-25 2023-09-12 晶能光电股份有限公司 倒装led芯片及其制备方法

Also Published As

Publication number Publication date
JP6176025B2 (ja) 2017-08-09

Similar Documents

Publication Publication Date Title
JP6176025B2 (ja) 金属膜の形成方法及び発光素子の製造方法
JP5989810B2 (ja) 半導体装置およびその製造方法
TWI697139B (zh) 發光元件
JP5929714B2 (ja) 半導体発光素子
TWI776403B (zh) 發光元件之製造方法
JP5743806B2 (ja) 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法
JP5174064B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP5639626B2 (ja) 半導体発光素子及び電極成膜方法
JP5652373B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP6601243B2 (ja) 発光素子及びその製造方法
JP2015177087A (ja) 半導体発光装置とその製造方法
JP6252123B2 (ja) 発光素子の製造方法
CN109860349A (zh) 一种led芯片及其制造方法
JP7326452B2 (ja) フリップチップ発光ダイオード
JP2018085432A (ja) 発光素子の製造方法
JP6248604B2 (ja) 半導体発光素子及びその電極形成方法
CN113594330B (zh) 一种led及其制备方法
US11239392B2 (en) Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip
JP2018085431A (ja) 発光素子の製造方法
JP6423234B2 (ja) 半導体発光素子およびその製造方法
JP2014120716A (ja) 半導体発光装置及びその製造方法
JP5974808B2 (ja) 半導体発光素子
TWI396482B (zh) 線路基板製程及線路基板結構
JP2024039386A (ja) 発光素子の製造方法
CN114530537A (zh) 一种具有高反射电极结构的led芯片及制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R150 Certificate of patent or registration of utility model

Ref document number: 6176025

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250