JP2015065280A - 金属膜の形成方法及び発光素子の製造方法 - Google Patents
金属膜の形成方法及び発光素子の製造方法 Download PDFInfo
- Publication number
- JP2015065280A JP2015065280A JP2013198114A JP2013198114A JP2015065280A JP 2015065280 A JP2015065280 A JP 2015065280A JP 2013198114 A JP2013198114 A JP 2013198114A JP 2013198114 A JP2013198114 A JP 2013198114A JP 2015065280 A JP2015065280 A JP 2015065280A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- film
- opening
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】(a)半導体構造体上にレジスト層を形成し、該レジスト層に開口部を形成する工程、(b)前記開口部の底面から前記開口部の側面に亘って、前記開口部の側面に形成される膜厚が前記開口部の底面に形成される膜厚よりも薄くなるように第1金属膜を形成する工程、(c)前記開口部の側面に形成された第1金属膜を部分的にエッチングにより除去する工程及び(d)前記レジスト層を除去する工程を順に有する金属膜の形成方法。
【選択図】なし
Description
特許文献1には、半導体層上に開口部を有するレジスト層を形成し、金属膜を被覆した後、レジスト層を除去することが記載されており、さらに、レジスト層を除去した際に発生する金属膜のバリを、例えば、スクラブ処理又はCMP等の研磨処理、プラズマ処理、ソフトエッチング処理などの方法を利用して除去することが記載されている。
(a)半導体構造体上にレジスト層を形成し、該レジスト層に開口部を形成する工程、
(b)前記開口部の底面から前記開口部の側面に亘って、前記開口部の側面に形成される膜厚が前記開口部の底面に形成される膜厚よりも薄くなるように第1金属膜を形成する工程、
(c)前記開口部の側面に形成された第1金属膜を部分的にエッチングにより除去する工程及び
(d)前記レジスト層を除去する工程を順に有することを特徴とする。
また、このような金属膜の形成方法を利用することにより、信頼性の高い発光素子の製造方法を提供することができる。
発光素子において、「上面」とは、電極、例えば、n側電極、p側電極、n側外部接続用電極、p側外部接続用電極等が配置されている面を指し、「下面」とは、上面とは反対側の面を指す。また、「上」とは、接触した状態のみならず、他の層等を介した非接触状態での積層関係を意味する。
(a)半導体構造体上にレジスト層を形成し、このレジスト層に開口部を形成する工程、
(b)開口部の底面から開口部の側面に亘って、前記開口部の側面に形成される膜厚が前記開口部の底面に形成される膜厚よりも薄くなるように第1金属膜を形成する工程、
(c)開口部の側面に形成された第1金属膜を部分的にエッチングにより除去する工程及び
(d)レジスト層を除去する工程を順に含む。
p型半導体層及びn型半導体層を有する前記半導体構造体を準備する工程と、
上述した第1金属膜の形成方法によって、p側電極及びn側電極の少なくとも一方の電極を形成する工程とを有する。
半導体構造体は、少なくとも半導体層が複数積層された積層体を含み、半導体素子(例えば、発光素子として機能し得る半導体層、つまり、活性層を有する半導体層の積層体)を含むことが好ましい。
半導体構造体は、このような半導体層の積層体のみで構成されていてもよいし、このような半導体層の積層体を含む限り、その上面又は半導体層間に、絶縁層及び/又は導電層等が積層されたものでもよい。例えば、通常、半導体構造体は、上述した半導体層の積層体の上面にオーミック電極及び絶縁層が形成されている。
半導体層の積層体は、ホモ構造、シングルヘテロ構造又はダブルヘテロ構造のいずれであってもよい。なかでも、n型半導体層と、活性層と、p型半導体層とが下面側から上面に向かって順に積層されて構成されるダブルヘテロ構造のものが好ましい。活性層は、量子効果が生ずる薄膜に形成された単一量子井戸構造、多重量子井戸構造のいずれでもよい。n型半導体層とp型半導体層は、積層順序が逆であってもよい。半導体層の種類、材料は特に限定されるものではなく、例えばInXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)等の窒化物半導体が好適に用いられる。これらのn型半導体層、活性層及びp型半導体層はいずれも、単層であってもよいし、2層以上の多層又は超格子等の積層構造であってもよい。
オーミック電極は、半導体層とオーミックコンタクトを取り得る電極材料によって形成することができる。例えば、ニッケル(Ni)、チタン(Ti)、タングステン(W)、白金(Pt)、ロジウム(Rh)、パラジウム(Pd)、バナジウム(V)、クロム(Cr)、ニオブ(Nb)、亜鉛(Zn)、タンタル(Ta)、モリブデン(Mn)、ハフニウム(Hf)、アルミニウム(Al)、銀(Ag)、銅(Cu)等の金属又はこれらの合金;亜鉛、インジウム、スズ、ガリウム及びマグネシウムからなる群から選択される少なくとも1種の元素を含む導電性酸化物等が挙げられる。導電性酸化物の具体例としては、ITO、ZnO、IZO、GZO、In2O3及びSnO2等が挙げられる。
オーミック電極の厚みは特に限定されるものではなく、意図する特性等によって適宜調整することができる。
絶縁層は、上述したn型半導体層とp型半導体層とを被覆していることが好ましい。ここでの被覆は、n型半導体層とp型半導体層とに接触して被覆していてもよいが、少なくとも一部が、上述したオーミック電極に接触するように形成されていることが好ましい。また、この絶縁層は、例えば、基板、他の絶縁材料、導電材料等のいずれの上に配置されていてもよい。特に、これら半導体層の上に形成されたオーミック電極上に配置されたものがより好ましい。
誘電体の多層構造膜とする場合、通常、一方の誘電体の屈折率n1、他方の誘電体の屈折率n2、活性層から発光される光の波長をλとすると、一方の誘電体の厚みd1及び他方の誘電体の厚みd2は、
d1=λ/(4n1) (1)
d2=λ/(4n2) (2)
とすることが好ましい。
反射膜は、DBR型構造の間(好ましくは、DBR型構造の最表面に近い側)に形成されるため、半導体層からDBRを透過した光を反射させることができる。DBRは、所定入射角の光を全反射するため反射による損失が少ないという利点があるが、光の入射角が大きい場合には光の反射率が低下するという欠点がある。一方、反射膜は、光を反射可能な入射角度範囲が大きく、また反射可能な光の波長範囲が大きいという利点がある。従って、DBRと反射膜とを組み合わせることにより、入射光をより効率よく反射させることができる。
反射膜の厚みは、特に限定されるものではなく、例えば、150nm〜250nm程度が挙げられる。
貫通孔の形状は、例えば、平面形状を円形、楕円形、多角形等とすることができ、その大きさ、数、レイアウト等は適宜設定することができる。例えば、1つのみ、複数例及び/又は複数行で、あるいは複数列及び複数行で規則的に又はランダムに配置することができる。複数の貫通孔を形成する場合には、例えば、貫通孔の平均直径は、5μm〜15μm程度が好ましい。貫通孔の平面形状が、例えば、楕円である場合には長径と短径の平均値、正方形である場合には、正方形の面積と同じ面積を有する円の直径を指す。貫通孔の間隔は、例えば、貫通孔の平均直径の2〜8倍程度が好ましい。
半導体積層体上に形成するレジスト層は、当該分野で通常使用されているフォトレジスト組成物からなる層を指す。具体的には、ノボラック−DNQ系フォトレジスト、ポジ型フォトレジスト、ネガ型フォトレジスト、化学増幅型フォトレジスト、光架橋型フォトレジスト、光重合型フォトレジスト等に分類される、種々の材料からなるフォトレジスト組成物から形成することができる。これらのフォトレジスト組成物は、市販品のいずれをも用いることができる。
レジスト層は、スクリーン塗布法、スピン塗布法、ロールコーティング法、ラミネーター法、ディップコーティング法、スプレーコーティング法等の種々の方法によって積層することができる。
レジスト層の厚みは特に限定されるものではなく、例えば、2μm〜5μm程度が好ましく、3μm〜4μm程度がより好ましい。
例えば、レジスト層に、所定の形状に開口部を有したマスク又は所定の形状を被覆するマスクを利用して種々の波長の光を利用して、ステッパーを用いるなどして露光を行う。
任意に露光前後に、任意の温度及び時間でベークを行ってもよい。
その後、レジスト層の露光部又は非露光部に存在するレジストを溶解する現像液を用いた浸漬現像又はスプレー現像等により、所定形状に現像する。ここで用いる現像液は、用いるレジストの種類によって適宜選択することができる。
レジスト層の開口部を含むレジスト層上に第1金属膜を形成する。
レジスト層の開口部内では、開口部の底面から側面に亘って形成される。この場合、開口部の側面に形成される第1金属膜(以下、「開口部の側面側の第1金属膜」ということがある)の膜厚が、開口部の底面に形成される第1金属膜(以下、「開口部の底面側の第1金属膜」ということがある)の膜厚より薄くなるように形成することが好ましい。第1金属膜の開口部の底面に形成される膜厚とは、レジスト層の開口部の底面からの第1金属膜の高さ(例えば、図1BのM)を意味し、第1金属膜の開口部の側面に形成される膜厚とは、レジスト層の開口部の側面からの第1金属膜の高さ(例えば、図1BのN)を意味する。
ここで、第1金属膜が開口部の側面側で底面側より薄膜となる形状は、底面側の第1金属膜に対して、その表面から、側面側の第1金属膜が突出した形状となって現れる。
第1金属膜の底面及び側面の厚みは特に限定されるものではなく、求められる特性等によって適宜調整することができる。例えば、底面における膜厚は300nm〜800nm程度が好ましく、その場合の側面における厚みは底面における厚みより薄ければよい。なお、開口部の側面側の第1金属膜は、必ずしも均一な膜厚でなくてもよく、レジスト層の開口部の側面の傾斜に応じて、部分的に薄膜状又は厚膜状であってもよいし、成膜されない部位が部分的に存在していてもよい。
このように、開口部の底面及び側面において厚みの異なる第1金属膜を形成することにより、後述する第1金属膜の部分的な除去によって、開口部の側面における、バリの発生に起因する第1金属膜の残存を確実に回避することができる。
第1金属膜を形成した後、後述する第1金属膜の部分的除去の前、つまり、工程(b)と工程(c)との間において、開口部の底面側に形成された第1金属膜の上面に、第1金属膜よりエッチングレートが小さい第2金属膜を形成することが好ましい。
このような第2金属膜は、後述する第1金属膜の部分的除去の際のマスクとして機能させることができる。
ここで、エッチングレートは、第1金属膜と第2金属膜とを同じエッチャントに対して同じエッチング方法の同じ条件で適用した場合の速度を意味する。この場合のエッチング方法は、ドライエッチング及びウェットエッチングのいずれでもよい。なかでも、ウェットエッチングが好ましい。エッチャントの種類及びエッチングの条件は、適宜調整することができる。例えば、ウェットエッチングの具体的な方法としては、エッチャントへの浸漬、エッチャントの噴射等のいずれの方法であってもよく、エッチング温度は常温が挙げられる。また、フッ素系、その他ハロゲン系の各ガス種によるドライエッチング、硫酸系(例えば、硝酸二アンモニウムセリウム溶液)、硝酸系、塩酸系、HF系又はこれらの混酸エッチャントによるウェットエッチング等が挙げられる。エッチャントは、エッチング対象である金属膜の種類によって市販されているもののいずれをも利用することができる。エッチングレートの差は特に限定されるものではなく、例えば、第1金属膜のエッチングレート:第2金属膜のエッチングレート=50〜100:1程度が挙げられる。
例えば、第2金属膜の厚みは、底面において、第1金属膜の1から5%程度の厚みとすることが好ましい。具体的には、0.1〜100nm程度が挙げられ、0.1〜10nm程度が好ましい。このように底面において極薄膜とすることにより、側面には、部分的に又は全面的に第2金属膜が成膜されない形態で第2金属膜を形成することができるため、後述するように、第2金属膜を、第1金属膜におけるレジストの開口部の側面に沿って形成された金属膜の除去用のマスクとして有効に機能させることができる。
レジスト層の開口部の側面に形成された第1金属膜を部分的にエッチングにより除去する。この際のエッチングは、レジスト層を残存させたまま行い、特に、レジスト層の開口部の底面に形成された第1金属膜を残存させ、上述したように、この第1金属膜から突出して、レジスト層の開口部の側面に沿って形成された第1金属膜を除去することが好ましい。このエッチングは、上述したように、レジスト層の開口部の底面側の第1金属膜よりも側面側に形成された第1金属膜が薄膜状に形成された場合に、有効かつ容易に実行することができる。
しかし、このように、溶液の高圧噴射によりレジスト層を除去すると、金属膜の上面にダメージを与えることがある。また、レジスト層の側面で突出する金属膜を除去することができない。そのために、金属膜の突出した部位が、得られた電極のバリとなる。このようなバリは、従来技術において説明したようにスクラブ処理、研磨処理、ソフトエッチング処理等によって除去することは可能であるが、その際に、金属膜の上面が研削又は溶解される恐れがあり、電極特性の悪化をもたらすという懸念がある。
また、第1金属膜の形状と一致する開口部を備えるレジスト層をそのまま利用することにより、第1金属膜の側面(レジスト層に接触する側)の全部をレジスト層によって確実に被覆することができる。それよって、エッチング方法にかかわらず、第1金属膜の端部からのエッチングを確実に防止することができる。その結果、第1金属膜の直下に配置する部材にダメージを発生させず、効率的にレジスト層の開口部の側面に沿って形成された第1金膜の突出部分を部分的に除去することができる。さらに製造工程による電極サイズの変動を防止することができる。
レジスト層の除去は、公知の方法を利用することができる。例えば、レジスト層を、オゾン等のガスを導入したチャンバ内で紫外線等の光を照射してガスとレジストとの化学反応を使ってレジスト層を除去する光励起アッシング、ガスを高周波等でプラズマ化し、そのプラズマを利用してレジスト層を除去するプラズマアッシング、レジスト層を加熱又は燃焼して無機化合物にする灰化等、レジスト層を溶解させることができる現像液を利用したリフトオフ等、種々の方法を利用することができる。ただし、いずれの方法でも、第1金属膜及び第2金属膜をエッチングしないか、ほとんどエッチングしない方法を利用することが好ましい。なかでも、リフトオフ法が簡便であるため、好ましい。リフトオフ法は、用いるレジスト層の種類によって、適切な現像液を選択して用いることができる。この際、レジスト層のみならず、レジスト層の上に積層された第1金属膜、第2金属膜等も一緒に除去することができる。一方、レジスト層の開口部内に残存した第1金属膜及び第2金属膜はそのまま残存させることができる。
このような工程によって、金属膜、例えば、各種電極を形成することができる。また、上述した工程において、予め、バリとして発生するレジスト層の開口部の側面に位置する第1金属膜を除去するために、バリを発生させることを回避することができる。
上述したように、半導体構造体を準備し、この半導体構造体の上に、上述した金属膜の形成方法によって形成された金属膜を、n側電極及びp側電極の少なくとも一方の電極又は双方の電極として利用することができる。
なお、金属膜をp側電極及びn側電極として形成する場合、これらは、半導体積層体における同じ面に形成してもよいし、異なる面に形成してもよい。いずれの場合においても、p側電極及びn側電極は同一材料で同時に形成してもよいし、異なる材料で別々に形成してもよい。
なお、層間絶縁膜の開口部をエッチング等で形成する際に、p側電極又はn側電極が第1金属層及び第2金属層で構成されている場合、第2金属層が露出するまでエッチングしてもよいし、第1金属層が露出するまでエッチングしてもよい。
さらに、p側電極に接続され、第2層間絶縁膜を介してn側電極の上方まで延伸するp側外部接続用電極及び/又はn側電極に接続され、第1離間絶縁膜を介してp側電極の上方まで延伸するn側外部接続用電極を形成してもよい。
なかでも、第1離間絶縁膜及び第2離間絶縁膜を形成し、さらに、p側外部接続用電極及びn側外部接続用電極を形成することが好ましい。
また、このような第1層間絶縁膜及び第2層間絶縁膜によって、p側外部接続用電極及びn側外部接続用電極の表面を、略平坦又は略面一とすることができる。そのために、第1層間絶縁膜及び第2層間絶縁膜の厚みは、例えば、0.2〜1.0μm程度が好ましく、0.65〜0.75μm程度がより好ましい。
これら外部接続用電極は、上述したn側電極及びp側電極を構成する材料と同様の材料を用いて形成することができる。例えば、これら外部接続用電極は、半導体層側から順にTi、Pt、Au又はTi、Ni、Au膜が積層した積層膜で形成することが好ましい。
例えば、n側外部接続用電極は、n型半導体層と電気的に接続されたn側電極の上面の一部と接続し、さらに、第1層間絶縁膜を介して、p側電極上の一部を被覆している。
また、p側外部接続用電極は、p型半導体層と電気的に接続されたp側電極の上面に接続され、第2層間絶縁膜を介して、n側電極上の一部を被覆している。
(a)半導体構造体の準備及びレジスト層の形成
まず、図1Aに示すように、半導体構造体20を準備する。
そして、この半導体構造体20の上に、レジスト層17を3μmの膜厚で形成する。その後、レジスト層17に対して、所定の形状に開口部を有したマスクを利用して波長436nmの光を利用して、ステッパーを用いて露光を行う。
その後、レジスト層の露光部又は非露光部に存在するレジスト層を溶解する現像液を用いた浸漬現像を行う。これによって、レジスト層17に開口部17aを形成する。
続いて、図1Bに示すように、レジスト層17の開口部17a内及びレジスト層17上に第1金属膜21(Ru膜、底面膜厚500nm)をスパッタ法により形成する。この際、第1金属膜21は、開口部17aの底面から側面に亘って形成され、開口部17aの側面側が開口部17aの底面側より薄膜状に形成される。また、上述したレジスト層17の開口部17aの側面の形状によって、開口部17aの側面の上方において第1金属膜が成膜されないこともある。なお、第1金属膜21内の下層には、第1金属膜と第1金属膜の直下に存在する部材との密着性を確保するために、Ti膜21a(膜厚1.5nm)を形成することが好ましい。
次に、第1金属膜21上に、第2金属膜22(Ti膜、10nm)をスパッタ法により形成する。ここでの第2金属膜22は、開口部17aの底面及びレジスト層17の上面においては、略均一に形成されるが、その薄い厚みによって、開口部17aの側面においてはほとんど形成されないか、形成されても、側面の一部に形成されるのみとなる。
その後、図1Cに示すように、第1金属膜21をエッチングに付す。ここでのエッチングは、ウェットエッチングによって行う。エッチャントは、常温25℃の硝酸とアンモニウムセリウムの混酸液を用い、浸漬によって行う。このウェットエッチングによって、開口部17aの側面に形成された第1金属膜21bを部分的に除去することができる。つまり、上述したように、第2金属膜22が第1金属膜21よりも、硝酸とアンモニウムセリウムの混酸液に対するエッチングレートが小さいことから、第2金属膜22が第1金属膜21のエッチングマスクとして機能する。これによって、第2金属膜22で被覆された開口部17aの底面側においては、第1金属膜21は除去されず、第2金属膜22から露出した凸部21bのみが効率的に除去される。従って、ここでのエッチングは、凸部21bが、第1金属膜21の他の部位と略平坦となる程度に調整することが好ましい。これによって、金属膜の設計サイズを確実に維持することが可能となる。
続いて、図1Dに示すように、レジスト層17を除去する。ここでのレジスト層17の除去は、NMP(N−メチル−2−ピロリジノン)溶液を用いて行う。これにより、第1金属膜21及び第2金属膜22を腐食することなく、レジスト層17のみを溶解させることができる。また、レジスト層17の上面に配置していたTi膜21a、第1金属膜21及び第2金属膜22もレジスト層17とともにリフトオフされ、これによって、第1金属膜21及び第2金属膜22は、レジスト層17の開口部17aに対応した形状でパターニングされる。また、レジスト層17を除去した後においては、バリの原因となる第1金属膜21及び第2金属膜22の端部における凸部21bがすでに除去され、存在しないために、パターニング後の金属膜にバリが発生することを回避することができる。
この実施の形態で製造される発光素子は、図2A及び図2Bに示したように、n型半導体層3と、活性層4と、p型半導体層5とが順に下面側から上面に向かって積層された半導体積層体6と、
半導体積層体6の上面、つまりp型半導体層5の上面で、p型半導体層5に接続されたp側電極と、
半導体積層体6の上面のp型半導体層5の一部が、半導体積層体6の内側において溝状に除去されて、n型半導体層3が露出し、その露出したn型半導体層3の上面で、n型半導体層3に接続されたn側電極を有する。
なお、半導体積層体6は、通常、サファイア基板等の基板2の上に形成されている。基板2の表面には、ストライプ状の凹凸が形成されている。
また、発光素子と、n側電極及びp側電極とそれぞれ接続された導電層であるn側外部接続用電極及びp側外部接続用電極とを備える。
このような発光素子は、通常、平面視が矩形又は略矩形である。ここで略矩形とは、四隅の角が90±10度程度の角度の変動が許容されることを意味する。
p側電極は、p型半導体層5の上面にオーミックコンタクトしたp側オーミック電極7bと、p側オーミック電極7bの一部を被覆する絶縁性の多層構造膜8を介してp側オーミック電極7bと電気的に接続されたp側金属膜9bとからなる。
ここで、図2Bに示すn側金属膜9a及び/又はp側金属膜9bは、図1Dに示す第1金属膜21及び第2金属膜22で構成される金属膜に対応する。
この絶縁性の多層構造膜8には貫通孔が複数形成されており、その貫通孔を通じて、n側オーミック電極7aとn側金属膜9aとが電気的に接続されており、p側オーミック電極7bとp側金属膜9bとが電気的に接続されている。
n側外部接続用電極11aは、n側金属膜9a上から、p型半導体層5の上に配置するp側金属膜9bの上にわたって配置されている。p側外部接続用電極11bは、p側金属膜9b上から、n型半導体層3の上に配置するn側金属膜9aの上にわたって配置されている。
(a)半導体構造体の準備及びレジスト層の形成
(半導体積層体の準備)
表面に凹凸を有するサファイア基板2上に、例えば、InXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)からなるn型半導体層3、活性層4及びp型半導体層5を積層する。1つの発光素子を構成する半導体積層体6の内側において、一部領域のp型半導体層5と活性層4とを除去し、n型半導体層3を露出させる。
半導体積層体6の同一面側(図2A及び図2Bでは、上面側)において、n型半導体層3及びp型半導体層5とそれぞれオーミック接続されるn側オーミック電極7a及びp側オーミック電極7bを形成する。ここでは、例えば、ITO(厚み:120nm)をスパッタ法によって成膜する。
n側オーミック電極7a及びp側オーミック電極7bが形成されたサファイア基板2の上に、絶縁層として、絶縁性の多層構造膜8を形成する。
多層構造膜8として、例えば、図3に示したように、n側オーミック電極7a又はp側オーミック電極7bの上に、SiO2膜11(厚み:500nm)を介して、低屈折率層12と高屈折率層13とが1組となって交互に積層された誘電体((Nb2O5/SiO2)n、nは1〜20の整数、厚み:50nm/90nm)からなるDBR構造14、所定形状にパターニングされた反射膜15であるアルミニウム膜(厚み:200nm)とを形成する。これらの上には、絶縁膜8aとして、これらの全面を被覆するSiO2膜(厚み:200nm)を形成する。なお、アルミニウム膜は、上下面及び側面の全面が絶縁体又は誘電体で被覆されており、後述するn側電極及びp側電極に対して絶縁性が確保された形態で配置されている。
これらの膜は、例えば、スパッタ法によって公知の条件を組み合わせて成膜することができる。
絶縁膜8aが最表面層に形成された多層構造膜8は、n側オーミック電極7a上に1つの貫通孔が形成されており、p側オーミック電極7b上に、複数の貫通孔が形成されている。貫通孔は、フォトレジスト及びエッチング工程によって形成することができる。
まず、図1Aに示したように、得られた絶縁膜を含む半導体構造体20上にレジスト層(厚み:3μm)を積層する。
次いで、レジスト層17に対して、フォトリソグラフィー法及びエッチング法を利用して、所定の形状に、つまり、後述する金属膜との接続のための開口部17aを有する形状に、形成する。具体的には、レジスト層に、所定の形状に開口部を有したマスクを利用して波長436nmの光を利用して、ステッパーを用いて露光を行う。
その後、レジスト層の露光部又は非露光部に存在するレジストを溶解する現像液を用いた浸漬現像を行う。
なお、レジスト層17の開口部17aの全周にわたって絶縁膜8aが露出しており、開口部17a内には、絶縁膜8aに形成された貫通孔を含んでいる(図示せず)。
図1Cに示したように、レジスト層17の開口部17a内及びレジスト層17上に金属膜を形成する。金属膜は、例えば、スパッタ法によって、下層側からTi膜21a(厚み:1.5nm)、第1金属膜21(Rh、底面厚み:500nm)及び第2金属膜22(Ti、底面厚み:10nm)によって形成する。
この際、上述したようなオーバーハングを有するレジスト層17の開口部内では、開口部側面の下方におけるレジスト層側面の急峻な入り込みによって、金属膜材料が適度にその側面側に入り込む。加えて、開口部側面の中央から上方において、適度な傾斜によって、金属膜材料の積層を抑制して、レジスト層17上に積層された金属膜材料と確実に分離されている。つまり、レジスト層17の開口部17a側面への金属膜材料の付着を抑え、底面と比較して薄膜状で成膜することができる。
その後、図1Cに示すように、第1金属膜21をエッチングに付す。ここでのエッチングは、ウェットエッチングによって行う。エッチャントは、常温25℃の硝酸とアンモニウムセリウムの混酸液を用い、浸漬によって行う。このウェットエッチングによって、開口部17aの側面に形成された第1金属膜21bを部分的に除去することができる。つまり、上述したように、第2金属膜22が第1金属膜21よりも、硝酸とアンモニウムセリウムの混酸液に対するエッチングレートが小さいことから、第2金属膜22が第1金属膜21のエッチングマスクとして機能する。これによって、第2金属膜22で被覆された開口部17aの底面側においては、第1金属膜21は被覆されず、第2金属膜22から露出した凸部21bのみが効率的に除去される。従って、ここでのエッチングは、凸部21bが、第1金属膜21の他の部位と略平坦となる程度に調整することが好ましい。これによって、金属膜の設計サイズを確実に維持することが可能となる。
図1Dに示したように、レジスト層17を除去する。ここでのレジスト層17の除去は、NMP(N−メチル−2−ピロリジノン)溶液を用いて行う。これにより、第1金属膜21及び第2金属膜22を腐食することなく、レジスト層17のみを溶解させることができる。また、レジスト層17の上面に配置していたTi膜21a、第1金属膜21及び第2金属膜22もレジスト層17とともにリフトオフされ、これによって、第1金属膜21及び第2金属膜22は、レジスト層17の開口部17aに対応した形状でパターニングされる。また、レジスト層17を除去した後においては、バリの原因となる第1金属膜21及び第2金属膜22の端部における凸部21bがすでに除去され、存在しないために、パターニング後の金属膜にバリが発生することを回避することができる。
その後、レジスト層の除去後に発生したバリに対して、硝酸とアンモニウムセリウムの混酸液により、バリをエッチングした。その結果、レジスト層17の開口部17a内の金属膜の最表面の膜(Ti)の表面に孔が点在して発生し、その孔のうち、Ruが露出した部分から硝酸とアンモニウムセリウムの混酸液が浸透し、Ru膜の全域においてその一部が腐食されていることが確認された。
その後、得られた金属膜上に、第1層間絶縁膜及び第2層間絶縁膜を介して外部接続用電極をさらに形成する。
第1層間絶縁膜及び第2層間絶縁膜10は、例えば、SiO2(厚み:700nm)によって、n側電極上及びp側電極上にそれぞれ貫通孔を有して形成する。ここでの貫通孔は、n側電極及び/又はp側電極と外部接続用電極との電気的な接続を可能とする程度の大きさ及び数とする。
外部接続用電極は、上述したスパッタ法等、さらにフォトレジスト及びエッチング法等を利用して、形成することができる。
この実施の形態で製造される発光素子は、図4に示すように、絶縁性の多層構造膜18として、低屈折率層と高屈折率層とが交互に積層された1組の誘電体(Nb2O5/SiO2)、厚み:40nm/90nm、図2参照)を含み、これらの最表面層である絶縁層8aとして、SiO2膜(厚み:200nm)を配置し、オーミック電極と金属膜との間にバリアとしてAuからなる厚み500nmの金属膜によるバリア19を配置する以外は実施の形態2における発光素子と同様の構造を有し、同様の製造方法によって製造することができる。
この発光素子の製造においても、実施の形態2と同様に、バリの発生を確実に回避することができ、信頼性の高い発光素子を簡便かつ確実に製造することが可能となる。
本発明の発光素子の製造方法は、各種発光装置、特に、照明用光源、LEDディスプレイ、液晶表示装置などのバックライト光源、信号機、照明式スイッチ、各種センサ及び各種インジケータ、動画照明補助光源、その他の一般的な民生品用光源等に好適に利用することができる。
2 サファイア基板
3 n型半導体層
4 活性層
5 p型半導体層
6 半導体積層体
7a n側オーミック電極
7b p側オーミック電極
8a 絶縁膜
8、18 多層構造膜
9a n側金属膜
9b p側金属膜
10 第1層間絶縁膜、第2層間絶縁膜
11a n側外部接続用電極
11b p側外部接続用電極
12 低屈折率層
13 高屈折率層
14 DBR構造
15 反射膜
17 レジスト層
17a 開口部
19 バリア
20 半導体構造体
21 第1金属膜
21a Ti膜
21b 凸部
22 第2金属膜
Claims (5)
- (a)半導体構造体上にレジスト層を形成し、該レジスト層に開口部を形成する工程、
(b)前記開口部の底面から前記開口部の側面に亘って、前記開口部の側面に形成される膜厚が前記開口部の底面に形成される膜厚よりも薄くなるように第1金属膜を形成する工程、
(c)前記開口部の側面に形成された第1金属膜を部分的にエッチングにより除去する工程及び
(d)前記レジスト層を除去する工程を順に有することを特徴とする金属膜の形成方法。 - 工程(b)と工程(c)との間に、
前記開口部の底面に形成された前記第1金属膜の上面に、前記第1金属膜よりエッチングレートが小さい第2金属膜を形成する工程を有する請求項1に記載の金属膜の形成方法。 - 前記第2金属膜を、前記レジスト層の開口部の底面における前記第1金属膜を被覆し、かつ前記開口部の側面における前記第1金属膜を少なくとも部分的に露出するように形成する請求項2に記載の金属膜の形成方法。
- p型半導体層及びn型半導体層を有する前記半導体構造体を準備する工程と、
請求項1〜3のいずれか1つに記載の第1金属膜の形成方法によって、p側電極及びn側電極の少なくとも一方の電極を形成する工程とを有する発光素子の製造方法。 - 前記電極を形成する工程の後に、
前記p側電極に接し、前記n側電極の上面の一部を被覆する第1層間絶縁膜と、前記n側電極に接し、前記p側電極の上面の一部を被覆する第2層間絶縁膜とを形成し、
さらに、
前記p側電極に接続され、前記第2層間絶縁膜を介して前記n側電極の上方まで延伸するp側外部接続用電極と、前記n側電極に接続され、前記第1層間絶縁膜を介して前記p側電極の上方まで延伸するn側外部接続用電極とを形成する工程を有する請求項4に記載の発光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013198114A JP6176025B2 (ja) | 2013-09-25 | 2013-09-25 | 金属膜の形成方法及び発光素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013198114A JP6176025B2 (ja) | 2013-09-25 | 2013-09-25 | 金属膜の形成方法及び発光素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015065280A true JP2015065280A (ja) | 2015-04-09 |
JP6176025B2 JP6176025B2 (ja) | 2017-08-09 |
Family
ID=52832929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013198114A Active JP6176025B2 (ja) | 2013-09-25 | 2013-09-25 | 金属膜の形成方法及び発光素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6176025B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018049959A (ja) * | 2016-09-21 | 2018-03-29 | 豊田合成株式会社 | 発光素子及びその製造方法 |
JP2019062176A (ja) * | 2017-09-27 | 2019-04-18 | 日亜化学工業株式会社 | 発光素子の製造方法 |
JP2020516050A (ja) * | 2017-01-19 | 2020-05-28 | 日本テキサス・インスツルメンツ合同会社 | プラチナパターニングのための犠牲層 |
JP2020088165A (ja) * | 2018-11-26 | 2020-06-04 | 日亜化学工業株式会社 | 発光素子の製造方法 |
JP2022044493A (ja) * | 2020-09-07 | 2022-03-17 | 日亜化学工業株式会社 | 発光素子 |
CN116487502A (zh) * | 2023-06-25 | 2023-07-25 | 晶能光电股份有限公司 | 倒装led芯片及其制备方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6252123B2 (ja) * | 2013-11-14 | 2017-12-27 | 日亜化学工業株式会社 | 発光素子の製造方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS517876A (en) * | 1974-07-08 | 1976-01-22 | Fujitsu Ltd | Handotaisochino seizohoho |
JPS60193336A (ja) * | 1984-03-15 | 1985-10-01 | Nec Corp | コンタクト電極の形成方法 |
JPH0193147A (ja) * | 1987-10-02 | 1989-04-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH01111353A (ja) * | 1987-10-26 | 1989-04-28 | Nec Corp | 半導体集積回路の製造方法 |
JPH0249426A (ja) * | 1988-08-11 | 1990-02-19 | Oki Electric Ind Co Ltd | パターン形成方法 |
JPH03245528A (ja) * | 1990-02-23 | 1991-11-01 | Canon Inc | パターン形成方法 |
JPH06168870A (ja) * | 1992-11-30 | 1994-06-14 | Toshiba Corp | 半導体装置の製造方法 |
JP2003008083A (ja) * | 2001-05-15 | 2003-01-10 | Lumileds Lighting Us Llc | 多数チップ半導体ledアセンブリ |
JP2004311810A (ja) * | 2003-04-09 | 2004-11-04 | Hitachi Metals Ltd | 金属膜の図形状パターン形成方法 |
JP2008305874A (ja) * | 2007-06-06 | 2008-12-18 | Sony Corp | 発光素子における電極構造の形成方法、及び、積層構造体の形成方法 |
-
2013
- 2013-09-25 JP JP2013198114A patent/JP6176025B2/ja active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS517876A (en) * | 1974-07-08 | 1976-01-22 | Fujitsu Ltd | Handotaisochino seizohoho |
JPS60193336A (ja) * | 1984-03-15 | 1985-10-01 | Nec Corp | コンタクト電極の形成方法 |
JPH0193147A (ja) * | 1987-10-02 | 1989-04-12 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH01111353A (ja) * | 1987-10-26 | 1989-04-28 | Nec Corp | 半導体集積回路の製造方法 |
JPH0249426A (ja) * | 1988-08-11 | 1990-02-19 | Oki Electric Ind Co Ltd | パターン形成方法 |
JPH03245528A (ja) * | 1990-02-23 | 1991-11-01 | Canon Inc | パターン形成方法 |
JPH06168870A (ja) * | 1992-11-30 | 1994-06-14 | Toshiba Corp | 半導体装置の製造方法 |
JP2003008083A (ja) * | 2001-05-15 | 2003-01-10 | Lumileds Lighting Us Llc | 多数チップ半導体ledアセンブリ |
JP2004311810A (ja) * | 2003-04-09 | 2004-11-04 | Hitachi Metals Ltd | 金属膜の図形状パターン形成方法 |
JP2008305874A (ja) * | 2007-06-06 | 2008-12-18 | Sony Corp | 発光素子における電極構造の形成方法、及び、積層構造体の形成方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018049959A (ja) * | 2016-09-21 | 2018-03-29 | 豊田合成株式会社 | 発光素子及びその製造方法 |
US10644204B2 (en) | 2016-09-21 | 2020-05-05 | Toyoda Gosei Co., Ltd. | Light emitting element including contact electrode with laminate structure, and method of manufacturing the same |
JP2020516050A (ja) * | 2017-01-19 | 2020-05-28 | 日本テキサス・インスツルメンツ合同会社 | プラチナパターニングのための犠牲層 |
JP7219521B2 (ja) | 2017-01-19 | 2023-02-08 | テキサス インスツルメンツ インコーポレイテッド | プラチナパターニングのための犠牲層 |
JP2019062176A (ja) * | 2017-09-27 | 2019-04-18 | 日亜化学工業株式会社 | 発光素子の製造方法 |
JP7068579B2 (ja) | 2017-09-27 | 2022-05-17 | 日亜化学工業株式会社 | 発光素子の製造方法 |
JP2020088165A (ja) * | 2018-11-26 | 2020-06-04 | 日亜化学工業株式会社 | 発光素子の製造方法 |
JP2022044493A (ja) * | 2020-09-07 | 2022-03-17 | 日亜化学工業株式会社 | 発光素子 |
CN116487502A (zh) * | 2023-06-25 | 2023-07-25 | 晶能光电股份有限公司 | 倒装led芯片及其制备方法 |
CN116487502B (zh) * | 2023-06-25 | 2023-09-12 | 晶能光电股份有限公司 | 倒装led芯片及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6176025B2 (ja) | 2017-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6176025B2 (ja) | 金属膜の形成方法及び発光素子の製造方法 | |
JP5989810B2 (ja) | 半導体装置およびその製造方法 | |
TWI697139B (zh) | 發光元件 | |
JP5929714B2 (ja) | 半導体発光素子 | |
TWI776403B (zh) | 發光元件之製造方法 | |
JP5743806B2 (ja) | 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法 | |
JP5174064B2 (ja) | 半導体発光装置および半導体発光装置の製造方法 | |
JP5639626B2 (ja) | 半導体発光素子及び電極成膜方法 | |
JP5652373B2 (ja) | Iii族窒化物半導体発光素子の製造方法 | |
JP6601243B2 (ja) | 発光素子及びその製造方法 | |
JP2015177087A (ja) | 半導体発光装置とその製造方法 | |
JP6252123B2 (ja) | 発光素子の製造方法 | |
CN109860349A (zh) | 一种led芯片及其制造方法 | |
JP7326452B2 (ja) | フリップチップ発光ダイオード | |
JP2018085432A (ja) | 発光素子の製造方法 | |
JP6248604B2 (ja) | 半導体発光素子及びその電極形成方法 | |
CN113594330B (zh) | 一种led及其制备方法 | |
US11239392B2 (en) | Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip | |
JP2018085431A (ja) | 発光素子の製造方法 | |
JP6423234B2 (ja) | 半導体発光素子およびその製造方法 | |
JP2014120716A (ja) | 半導体発光装置及びその製造方法 | |
JP5974808B2 (ja) | 半導体発光素子 | |
TWI396482B (zh) | 線路基板製程及線路基板結構 | |
JP2024039386A (ja) | 発光素子の製造方法 | |
CN114530537A (zh) | 一种具有高反射电极结构的led芯片及制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160317 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170613 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170626 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6176025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |