CN116487502A - 倒装led芯片及其制备方法 - Google Patents
倒装led芯片及其制备方法 Download PDFInfo
- Publication number
- CN116487502A CN116487502A CN202310746737.7A CN202310746737A CN116487502A CN 116487502 A CN116487502 A CN 116487502A CN 202310746737 A CN202310746737 A CN 202310746737A CN 116487502 A CN116487502 A CN 116487502A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric
- hole
- type
- type electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 97
- 229910052751 metal Inorganic materials 0.000 claims abstract description 97
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 31
- 239000003989 dielectric material Substances 0.000 claims description 29
- 238000002161 passivation Methods 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 10
- 238000001704 evaporation Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000004378 air conditioning Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000011800 void material Substances 0.000 description 16
- 238000000206 photolithography Methods 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 230000008020 evaporation Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000002310 reflectometry Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000001154 acute effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种倒装LED芯片及其制备方法，涉及半导体技术领域，芯片包括：生长衬底；半导体多层结构，表面划分为发光区域和电极区域；于电极区域形成n型电极通孔；于发光区域表面形成介电反射层，介电反射层靠近n型电极通孔区域为台阶状结构，台阶状结构包括第一表面和第二表面，第一表面靠近n型电极通孔侧，且高度大于第二表面高度；于介电反射层的第二表面形成的第一透明导电层和金属反射层。其通过将介电反射层靠近n型电极通孔区域形成台阶状结构，且形成第一透明导电层后，在台阶状结构第三表面和第一透明导电层的侧边之间形成空隙，以此避免在光刻胶侧壁大量堆积甚至出现毛刺的现象，降低芯片可能出现的漏电风险。
Description
技术领域
本发明涉及半导体技术领域，尤其是一种倒装LED芯片及其制备方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种能将电能转化为光能的半导体发光器件。随着LED芯片制造技术的发展与进步，逐渐成为继白炽灯和荧光灯之后的新型主流照明光源，具有体积小、反应快、寿命长、环保节能等优点，被广泛应用于照明、显示屏等领域。
倒装芯片为五面出光，包括透明衬底表面及四个侧面，并使用金属反射镜（一般为Ag）代替透明导电层，具有电流扩散好、散热快、可以大电流驱动等优点。虽然金属反射镜具有较高的反射率，但存在与GaN粘附性不好的问题。为解决这一技术问题，中国专利申请号为202120117254.7的专利提出了一种全新反射结构，并在中国专利申请号202120117251.3的专利中应用于倒装LED芯片。如图1所示，该反射结构10中设置有金属反射层11和介电反射层12（介电反射层12中包括填充有导电材料的通孔13）之外，在介电反射层12中介电材料与导电材料的接触面之间、介电材料与金属反射层11的接触面之间及介电反射层12与半导体多层结构的接触面之间设置不同厚度的透明导电层20，以此在不影响反射结构反射率的前提下，解决金属反射层、介电反射层及发光材料之间的粘附性问题的同时，解决介电材料接触区域电流无法流经的问题，使得制备得到的倒装LED芯片中电流扩散更均匀，具有更高的光提取效率。
制备过程中，形成透明导电层和金属反射层之前的步骤包括：首先在生长衬底表面生长半导体多层结构；之后对电极区域的半导体多层结构进行刻蚀，形成n型电极通孔；接着在发光区域的半导体多层结构表面沉积透明导电材料；之后在该透明导电材料表面沉积延伸至n型电极通孔侧壁的介电材料，并根据规则对沉积的介电材料进行开孔形成介电反射层12。
在此基础上，进一步在介电反射层12表面沉积第一透明导电层21，及在第一透明导电层21表面沉积金属反射层11。这一过程中，通常通过两道光刻工艺形成，即一道光刻工艺形成第一透明导电层之后再通过一道光刻工艺形成金属反射层，如图2和图3所示（图3为图2中A处放大示意图），由于在沉积金属反射层11之前经由了一道光刻形成第一透明导电层21，光刻胶14的侧边形成于第一透明导电层21上方，以此在二道光刻中，能够较好的形成金属反射层结构，但是容易在一道光刻工艺后引入污染，导致后续工艺中形成的金属反射层出现脱落的现象。
为解决这一问题，研究人员提出通过一道光刻工艺的方式形成，即n型电极通孔内填充光刻胶后，在介电反射层表面溅射了第一透明导电层后直接在第一透明导电层表面蒸镀金属反射层，这种方式虽然能够解决上述金属反射层脱落的问题，但是如图4所示，由于蒸发机台相对于靠近光刻胶处的介电反射层12表面的蒸发角度α（该角度下，金属反射层能够达到光刻胶侧边15与介电反射层12的相交处）是固定的，溅射的第一透明导电层21会在光刻胶侧边15的附近区域阻挡金属反射层达到预定的位置，从而导致该区域出现金属反射层堆积的现象甚至出现毛刺111，如图5和6所示（图6为图5中B处放大示意图）。在后续的芯片制程中，若绝缘层不能完好的覆盖该区域的金属反射层，会导致倒装LED芯片出现漏电。
发明内容
为了克服以上不足，本发明提供了一种倒装LED芯片及其制备方法，有效解决现有倒装LED芯片制备中易出现的漏电问题。
本发明提供的技术方案为：
一方面，本发明提供了一种倒装LED芯片，包括：
生长衬底；
于所述生长衬底表面形成的半导体多层结构，包括依次堆叠的n型半导体层、发光层及p型半导体层，且表面划分为发光区域和电极区域；
于所述电极区域形成的贯穿至n型半导体层的n型电极通孔；
于所述发光区域的半导体多层结构表面形成延伸至n型电极通孔侧壁的介电反射层，所述介电反射层靠近n型电极通孔区域为台阶状结构，所述台阶状结构包括第一表面和第二表面，所述第一表面靠近n型电极通孔侧，且第一表面高度大于第二表面高度；
于所述介电反射层的第二表面形成的第一透明导电层，
于所述第一透明导电层表面形成的金属反射层；
于所述金属反射层表面、介电反射层的第一表面及n型电极通孔侧壁形成的绝缘层，部分绝缘层中配置有连通至所述金属反射层的通孔；
于配置有通孔的绝缘层表面形成的p型接触层，通过通孔导电连接至金属反射层；
通过没有形成通孔的绝缘层表面连接n型电极通孔形成的n型接触层；及
于n型接触层和p型接触层表面形成的钝化层，及形成于所述钝化层表面、通过钝化层中开设的通孔连接至n型接触层的n型焊盘和连接至p型接触层的p型焊盘。
另一方面，本发明提供了一种倒装LED芯片制备方法，包括：
于生长衬底表面形成半导体多层结构，所述半导体多层结构包括依次堆叠的n型半导体层、发光层及p型半导体层，且表面划分为发光区域和电极区域；
对电极区域的半导体多层结构进行刻蚀至n型半导体层形成n型电极通孔；
于所述发光区域的半导体多层结构表面形成延伸至n型电极通孔侧壁的介电反射层；
于n型电极通孔内形成光刻胶，所述光刻胶覆盖部分位于发光区域的介电反射层；
对所述介电反射层进行刻蚀，于光刻胶周边的下方区域形成介电反射层的台阶状结构，该台阶状结构包括第一表面和第二表面，所述第一表面靠近n型电极通孔侧，且第一表面高度大于第二表面高度；
于所述介电反射层的第二表面形成第一透明导电层；
于所述第一透明导电层表面形成金属反射层，并去除光刻胶；
于所述金属反射层表面、介电反射层的第一表面及n型电极通孔侧壁形成的绝缘层，并在部分绝缘层中开设连通至所述金属反射层的通孔；
于有通孔的绝缘层表面形成p型接触层；
通过没有形成通孔的绝缘层表面连接n型电极通孔形成的n型接触层；及
于n型接触层和p型接触层表面形成的钝化层，及形成于所述钝化层表面、通过钝化层中开设的通孔连接至n型接触层的n型焊盘和连接至p型接触层的p型焊盘。
本发明提供的倒装LED芯片及其制备方法，通过将介电反射层靠近n型电极通孔区域形成台阶状结构，且形成第一透明导电层后，在台阶状结构第三表面和第一透明导电层的侧边之间形成空隙，以此在形成金属反射层中，能够沿着底部的空隙进行沉积，避免在光刻胶侧壁大量堆积甚至出现毛刺的现象，大大降低了倒装LED芯片可能出现的漏电风险，提高了芯片的可靠性；且只需通过一道光刻即可形成第一透明导电层和金属反射层，优化了工艺流程的同时，避免了金属反射层出现脱落。
附图说明
图1为现有技术中反射结构示意图；
图2为现有技术中两道光刻工艺形成透明导电层和金属反射层后的结构示意图；
图3为图2中A处放大示意图；
图4为现有技术中一道光刻工艺形成透明导电层和介电反射层时介电材料蒸镀角度示意图；
图5为现有技术中一道光刻工艺形成透明导电层和金属反射层后的结构示意图；
图6为图5中B处放大示意图；
图7为本发明倒装LED芯片结构俯视示意图；
图8为图7中A-A处剖面示意图；
图9为本发明一实例中透明导电层和金属反射层后的结构示意图；
图10为图9中C处放大示意图；
图11为本发明另一实例中透明导电层和金属反射层后的结构示意图；
图12为图9中D处放大示意图。
附图标记：
10-反射结构，11-金属反射层，111-毛刺，12-介电反射层，13-通孔，14-光刻胶，15-光刻胶侧边，16-空隙，17-n型电极通孔，20-透明导电层，21-第一透明导电层，30-半导体多层结构，40-绝缘层，41-p型电极通孔，51-n型接触层，52-p型接触层，61-n型焊盘，62-p型焊盘。
具体实施方式
为了更清楚地说明本发明实施案例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
本发明的一种实施例，一种倒装LED芯片，如图7和图8所示，其中，图7为俯视示意图，图8为图7中A-A处剖面示意图，从图中可以看出，该倒装LED芯片包括：生长衬底；于生长衬底表面形成的半导体多层结构30，包括依次堆叠的n型半导体层、发光层及p型半导体层，且表面划分为发光区域和电极区域；于电极区域形成的贯穿至n型半导体层的n型电极通孔17；于发光区域的半导体多层结构30表面形成延伸至n型电极通孔侧壁的介电反射层12，介电反射层12靠近n型电极通孔区域为台阶状结构，台阶状结构包括第一表面和第二表面，第一表面靠近n型电极通孔侧，且第一表面高度大于第二表面高度；于介电反射层12的第二表面形成的第一透明导电层21，于第一透明导电层21表面形成的金属反射层11；于金属反射层11表面、介电反射层12的第一表面及n型电极通孔侧壁形成的绝缘层40，部分绝缘层40中配置有连通至金属反射层的通孔（对应图示中的p型电极通孔41）；于配置有通孔的绝缘层40表面形成的p型接触层52，通过通孔导电连接至金属反射层11；通过没有形成通孔的绝缘层40表面连接n型电极通孔形成的n型接触层51；及于n型接触层51和p型接触层52表面形成的钝化层，及形成于钝化层表面、通过钝化层中开设的通孔连接至n型接触层51的n型焊盘61和连接至p型接触层52的p型焊盘62。
本实施例中，半导体多层结构30中包括依次在如蓝宝石、碳化硅等透明衬底表面生长的n型半导体层、发光层及p型半导体层，制备完成后，根据芯片的出光需求划分发光区域和电极区域（对应n型电极）。半导体层可以为GaN层等，由外延结构材料确定。n型电极通孔采用ICP（电感耦合等离子体）干法刻蚀等刻蚀技术对电极区域的半导体多层结构30刻蚀得到，便于后续形成n型电极。
金属反射层11、介电反射层12及第一透明导电层21共同形成芯片的反射结构，其中，
介电反射层12于发光区域的半导体多层结构30表面形成并延伸至n型电极通孔侧壁，材料可以选用SiO2、SiN和Al2O3中的一种或几种，且靠近n型电极通孔区域为台阶状结构（n型电极通孔四周均形成该台阶状结构），该结构中包括第一表面和第二表面，第一表面靠近n型电极通孔侧，且第一表面高度大于第二表面高度。由于n型电极通孔通常为圆形，则形成的台阶状结构为绕n型电极通孔周围的环状凸台结构，且靠近n型电极通孔的第一表面更高，该区域之外，发光区域表面的介电反射层12均具有第二表面的高度。台阶状结构的第二表面处，介电反射层12的厚度在3000Å ~ 10000Å之间，第一表面高度比第二表面高度大1000 Å ~ 3000 Å（第一表面与第二表面之间的厚度）。由于该台阶状结构通过刻蚀得到（如缓冲氧化物刻蚀液BOE对介电材料进行刻蚀等），实际应用中可以通过调整刻蚀时间对其进行调整，如第一表面和第二表面相接的第三表面的倾斜角度、与n型电极通孔的靠近程度等。在使用缓冲氧化物刻蚀液BOE对介电材料进行刻蚀中，对于厚度在1000 Å ~ 3000 Å之间的介电材料，刻蚀时间大致为20 s ~ 70 s，具体的刻蚀时间可以根据实际情况进行调整，这里不做具体限定。一实例中，需要刻蚀的介电材料的厚度为2000 Å（第一表面高度比第二表面高度大2000 Å），使用缓冲氧化物刻蚀液BOE对其刻蚀45s。
金属反射层11于介电反射层12的第二表面由具有高反射率的导电金属形成，如Ag、Al等，厚度在500 Å ~ 10000 Å之间。为了提高反射结构的导电性能，在发光区域具有第二表面高度的介电反射层12中规则开设内部填充导电材料（可根据实际需求进行选定，如与金属反射层的材料相同）的通孔13。对于反射结构来说，通孔的数量越少、尺寸越小，介电反射层12的反射能力越强，但是，数量过少会影响芯片的导电性能，因此需要根据实际情况对通孔的数量、开设的形式、大小等进行选定，保证反射率的同时提高导电性能。
为了帮助电流扩散及增强接触面之间的粘附性，在介电反射层12中介电材料与导电材料的接触面之间、介电材料与金属反射层11的接触面之间溅射第一透明导电层21，为了不影响芯片出光，限定介电反射层12与金属反射层11之间的第一透明导电层21的厚度为10 Å ~ 50 Å。另外，还在介电反射层12与半导体多层结构30的接触面之间溅射厚度在50 Å~ 200 Å之间的第二透明导电层。对于透明导电层（包括上述第一透明导电层和第二透明导电层）的材料，可以根据实际应用进行选定，只要能够满足和发光材料形成欧姆接触需求的同时不影响芯片出光即可，如使用ITO透明导电层。
基于介电反射层12中形成的台阶状结构，在溅射形成第一透明导电层21中，形成的第一透明导电层21的侧边（靠近n型电极通孔的侧边）与第三表面（连接第一表面和第二表面的表面）之间形成有一定的空隙。以此，在蒸镀金属反射层11中，金属反射层11可以沉积在该空隙中，即金属反射层11于空隙和第一透明导电层21上形成，避免金属反射层11沿着光刻胶的侧壁过分堆积出现毛刺。对于空隙的大小，这里不做具体限定，理论上来说，只要两个面之间存在能够沉积金属反射层的空隙即可，应用中可以通过调节刻蚀参数对第三表面进行调整、通过调节溅射参数对第一透明导电层的侧面进行调整。
为进一步减少溅射金属反射层11的过程中出现的毛刺现象，通过调节刻蚀参数使得第三表面朝向n型电极通孔的方向倾斜（第三表面与第一表面、第三表面与第二表面之间形成的夹角均为钝角），第一透明导电层21的侧边朝向n型电极通孔的相反方向倾斜（第一透明导电层21的侧边与第二表面之间形成的夹角为锐角），由于两个面的倾斜方向相反，以此在相接处形成了空隙。由台阶状结构形成的位置的差异、第一透明导电层21溅射中侧边的形成区域的差异，两个面之间的空隙会有所差异，应用中，可以根据实际需求对该空间大小进行调节（倾斜面的倾斜程度、两个倾斜面水平方向之间的距离等），该空隙至少为两个倾斜面形成的夹角空间。对于金属反射层11于该空隙中的沉积，由于空隙大小可调，故空隙内沉积的金属反射层11的形貌这里不做具体限定。由于金属反射层11的沉积与蒸发机台的蒸发角度有关，金属反射层11的侧边同样会朝向n型电极通孔的相反方向倾斜一定角度，以此，若形成的空隙较小，形成过程中会出现金属反射层11填满该空隙16的情况，如图9和图10所示，其中，图10为图9中C处放大示意图。若形成的空隙较大，形成过程中会出现金属反射层11部分沉积在空隙16中的情况，如图11和图12所示。
基于形成的反射结构，后续根据常规的芯片工艺进一步形成绝缘层40、n型接触层51、p型接触层52、n型焊盘61及p型焊盘62完成对倒装LED芯片结构的制备。其中，绝缘层40可以采用SiO2、SiON、SiN等材料制备而成，用于彻底隔离芯片的n面和p面，形成相互绝缘的n型电极通孔17和p型电极通孔41。在使用连接层分别将n型电极通孔17和p型电极通孔41连接起来中，包括采用电子束蒸镀和剥离（Lift-Off）的方法形成连接各n型电极通孔的n型接触层51，连接各p型电极通孔41的p型接触层52；设置于n型接触层51和p型接触层52表面的钝化层，及形成于所述钝化层表面、通过钝化层中开设的通孔连接至n型接触层51的n型焊盘61和连接至p型接触层52的p型焊盘62。
本发明还提了一种倒装LED芯片制备方法，包括：
S10 于生长衬底表面形成半导体多层结构，半导体多层结构包括依次堆叠的n型半导体层、发光层及p型半导体层，且表面划分为发光区域和电极区域。
半导体多层结构中包括依次在如蓝宝石、碳化硅等透明衬底表面生长的n型半导体层、发光层及p型半导体层，制备完成后，根据芯片的出光需求划分发光区域和电极区域（对应n型电极）。半导体层可以为GaN层等，由外延结构材料确定。
S20 对电极区域的半导体多层结构进行刻蚀至n型半导体层形成n型电极通孔。可采用ICP（电感耦合等离子体）干法刻蚀等刻蚀技术对电极区域的半导体多层结构刻蚀得到，且n型电极通孔的数量、大小均可根据实际应用进行设计，这里不做限定。
S30 于发光区域的半导体多层结构表面沉积延伸至n型电极通孔侧壁的介电材料。
介电材料可以选用SiO2、SiN和Al2O3中的一种或几种，可采用等离子体增强化学的气相沉积（PECVD）的方式沉积介电材料，并结合光刻和氧化物刻蚀液（BOE）湿法腐蚀工艺相制备得到介电反射层。由于后续要对介电反射层进行刻蚀形成台阶状结构，因此这里沉积的介电材料较常规工艺（常规介电反射层的厚度在3000Å ~ 10000Å之间）的厚1000 Å ~3000 Å。
S40 于n型电极通孔内形成光刻胶，光刻胶覆盖部分位于发光区域的介电材料。
为了便于后续溅射第一透明导电层和蒸镀金属反射层，将光刻胶形成于n型电极通孔内（参照图9和图11），且该光刻胶覆盖部分位于发光区域的介电材料，具体覆盖的宽度可以根据实际情况进行调整，理论上来说，能够满足在其边缘区域的下方形成台阶状结构即可。为了便于第一透明导电层和金属反射层的形成，光刻胶的侧边同样朝向n型电极通孔的相反方向倾斜（倾斜方向与第一透明导电层和金属反射层侧边的倾斜方向相同），具体倾斜的角度不做具体限定，只要不阻挡第一透明导电层和金属反射层的形成即可。
S50 对介电材料进行刻蚀，于光刻胶周边的下方区域形成具有台阶状结构的介电反射层；该台阶状结构包括第一表面和第二表面，第一表面靠近n型电极通孔侧，且第一表面高度大于第二表面高度。
台阶状结构形成于光刻胶下方，刻蚀过程中，除了刻蚀未被光刻胶遮盖区域的介电材料，同时沿着光刻胶的边缘位置由外向内对光刻胶下方的部分介电材料进行刻蚀形成该结构。刻蚀程度可根据实际情况进行确定，理论上来说，只要确保该台阶状结构位于光刻胶边缘区域的下方，且靠近n型电极通孔一侧存在部分具有第一表面的介电材料未被刻蚀即可。一实例中，设计光刻胶沿n型电极通孔内侧壁的位置至外边沿之间的宽度为4μm，则台阶状结构第一表面远离n型电极通孔处至光刻胶外边沿之间的宽度为0.5 μm ~ 1 μm。
由于n型电极通孔通常为圆形，则形成的台阶状结构为绕n型电极通孔周围的环状凸台结构，且靠近n型电极通孔的第一表面更高，该区域之外，发光区域表面的介电反射层均具有第二表面的高度。台阶状结构的第二表面处，介电反射层的厚度在3000Å ~ 10000Å之间，第一表面高度比第二表面高度大1000 Å ~ 3000 Å（第一表面与第二表面之间的厚度）。由于该台阶状结构通过刻蚀得到，实际应用中可以通过调整刻蚀时间对其进行调整，如第一表面和第二表面相接的第三表面的倾斜角度、与n型电极通孔的靠近程度等。在使用缓冲氧化物刻蚀液BOE对介电材料进行刻蚀中，对于厚度在1000 Å ~ 3000 Å之间的介电材料，刻蚀时间大致为20 s ~ 70 s，具体的刻蚀时间可以根据实际情况进行调整，这里不做具体限定。一实例中，需要刻蚀的介电材料的厚度为2000 Å（第一表面高度比第二表面高度大2000 Å），使用缓冲氧化物刻蚀液BOE对其刻蚀45s。
为了提高反射结构的导电性能，在发光区域具有第二表面的介电反射层中规则开设内部填充导电材料（可根据实际需求进行选定，如与金属反射层的材料相同）的通孔。对于反射结构来说，通孔的数量越少、尺寸越小，介电反射层的反射能力越强，但是，数量过少会影响芯片的导电性能，因此需要根据实际情况对通孔的数量、开设的形式、大小等进行选定，保证反射率的同时提高导电性能。
S60 于介电反射层的第二表面形成第一透明导电层。
为了帮助电流扩散及增强接触面之间的粘附性，在介电反射层中介电材料与导电材料的接触面之间、介电材料与金属反射层的接触面之间溅射第一透明导电层，为了不影响芯片出光，限定介电反射层与金属反射层之间的第一透明导电层的厚度为10 Å ~ 50 Å。另外，还可以在步骤S20之前，将外延片清洗干净并冲洗甩干后，在介电反射层与半导体多层结构的接触面之间磁控溅射厚度在50 Å ~ 200 Å之间的第二透明导电层，接着进行高温退火。对于透明导电层（包括上述第一透明导电层和第二透明导电层）的材料，可以根据实际应用进行选定，只要能够满足和发光材料形成欧姆接触需求的同时不影响芯片出光即可，如使用ITO透明导电层。
S70 于第一透明导电层表面形成金属反射层，并去除光刻胶。
金属反射层于第一透明导电层表面由具有高反射率的导电金属形成，如Ag、Al等，厚度在500 Å ~ 10000 Å之间。
基于介电反射层中形成的台阶状结构，在溅射形成第一透明导电层中，形成的第一透明导电层的侧边与第三表面（连接第一表面和第二表面的表面）之间形成有一定的空隙。以此，在蒸镀金属反射层中，金属反射层可在该空隙中沉积，即金属反射层于空隙和第一透明导电层上形成，避免金属反射层沿着光刻胶的侧壁过分堆积出现毛刺。对于空隙的大小，这里不做具体限定，只要金属反射层能够在其中沉积即可，应用中可以通过调节刻蚀参数对第三表面进行调整、通过调节溅射参数对第一透明导电层的侧面进行调整。
为进一步减少溅射金属反射层的过程中出现的毛刺现象，通过调节刻蚀参数使得第三表面朝向n型电极通孔的方向倾斜（第三表面与第一表面/第二表面之间形成的夹角为钝角），第一透明导电层的侧边朝向n型电极通孔的相反方向倾斜（第一透明导电层的侧边与第二表面之间形成夹角为锐角），由于两个面的倾斜方向相反，以此在相接处形成了空隙。由台阶状结构形成的位置的差异、第一透明导电层溅射中侧边的形成区域的差异，两个面之间的空隙会有所差异，应用中，可以根据实际需求对该空间大小进行调节（倾斜面的倾斜程度、两个倾斜面水平方向之间的距离等），该空隙至少为两个倾斜面形成的夹角空间。由于该空隙形成于光刻胶边缘区域的下方，且第一表面和第二表面之间有一定的高度差，以此溅射的第一透明导电层和金属反射层不会与光刻胶的侧壁直接接触，尤其是金属反射层可经由形成于光刻胶边缘区域下方的空间沉积至空隙中。
对于金属反射层于该空隙中的沉积，由于空隙大小可调，故空隙内沉积的金属反射层的形貌这里不做具体限定。由于金属反射层11的沉积与蒸发机台的蒸发角度有关，金属反射层11的侧边同样会朝向n型电极通孔的相反方向倾斜一定角度，以此，若形成的空隙较小，形成过程中会出现金属反射层11填满该空隙16的情况，如图9和图10所示，其中，图10为图9中C处放大示意图。若形成的空隙较大，形成过程中会出现金属反射层11部分沉积在空隙16中的情况，如图11和图12所示。
另外，蒸镀了金属反射层之后，还可进一步在金属反射层表面蒸镀金属保护层，如Ti/Ni合金等，最后去除光刻胶进入后续工艺步骤。
S80 于金属反射层表面、介电反射层的第一表面及n型电极通孔侧壁形成的绝缘层，并在部分绝缘层中开设连通至金属反射层的通孔。
绝缘层可以采用SiO2、SiON、SiN等材料制备而成，如，形成SiO2/SiN、SiO2/Al2O3叠层，用于彻底隔离芯片的n面和p面，形成相互绝缘的n型电极通孔和p型电极通孔。
S90 于有通孔的绝缘层表面形成p型接触层。
S100 通过没有形成通孔的绝缘层表面连接n型电极通孔形成的n型接触层。
可采用电子束蒸镀和剥离（Lift-Off）的方法形成连接各n型电极通孔的n型接触层，连接各p型电极通孔的p型接触层。
S110 于n型接触层和p型接触层表面形成的钝化层，及形成于钝化层表面、通过钝化层中开设的通孔连接至n型接触层的n型焊盘和连接至p型接触层的p型焊盘。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种倒装LED芯片，其特征在于，包括：
生长衬底；
于所述生长衬底表面形成的半导体多层结构，包括依次堆叠的n型半导体层、发光层及p型半导体层，且表面划分为发光区域和电极区域；
于所述电极区域形成的贯穿至n型半导体层的n型电极通孔；
于所述发光区域的半导体多层结构表面形成延伸至n型电极通孔侧壁的介电反射层，所述介电反射层靠近n型电极通孔区域为台阶状结构，所述台阶状结构包括第一表面和第二表面，所述第一表面靠近n型电极通孔侧，且第一表面高度大于第二表面高度；
于所述介电反射层的第二表面形成的第一透明导电层；
于所述第一透明导电层表面形成的金属反射层；
于所述金属反射层表面、介电反射层的第一表面及n型电极通孔侧壁形成的绝缘层，部分绝缘层中配置有连通至所述金属反射层的通孔；
于配置有通孔的绝缘层表面形成的p型接触层，通过通孔导电连接至金属反射层；
通过没有形成通孔的绝缘层表面连接n型电极通孔形成的n型接触层；及
于n型接触层和p型接触层表面形成的钝化层，及形成于所述钝化层表面、通过钝化层中开设的通孔连接至n型接触层的n型焊盘和连接至p型接触层的p型焊盘。
2.如权利要求1所述的倒装LED芯片，其特征在于，所述台阶状结构中还包括连接第一表面和第二表面的第三表面，所述第三表面与第一透明导电层的侧边之间存在空隙，所述金属反射层于所述空隙和第一透明导电层上形成。
3.如权利要求2所述的倒装LED芯片，其特征在于，所述第三表面朝向n型电极通孔的方向倾斜，所述第一透明导电层的侧边朝向n型电极通孔的相反方向倾斜，所述第三表面与第一透明导电层侧边之间形成的空隙至少为两个倾斜面形成的夹角空间。
4.如权利要求1-3任一所述的倒装LED芯片，其特征在于，所述台阶状结构中，第一表面高度比第二表面高度大1000 Å ~ 3000 Å。
5.如权利要求1-3任一所述的倒装LED芯片，其特征在于，具备第二表面的介电反射层中开设有多个内部填充导电材料的通孔，第一透明导电层形成于介电反射层表面、开设的通孔底部及侧壁；和/或，所述倒装LED芯片包括形成于发光区域的半导体多层结构表面和介电反射层之间的第二透明导电层。
6.如权利要求5所述的倒装LED芯片，其特征在于，所述介电反射层的孔内填充的导电材料与金属反射层的材料相同。
7.一种倒装LED芯片制备方法，其特征在于，包括：
于生长衬底表面形成半导体多层结构，所述半导体多层结构包括依次堆叠的n型半导体层、发光层及p型半导体层，且表面划分为发光区域和电极区域；
对电极区域的半导体多层结构进行刻蚀至n型半导体层形成n型电极通孔；
于所述发光区域的半导体多层结构表面沉积延伸至n型电极通孔侧壁的介电材料；
于n型电极通孔内形成光刻胶，所述光刻胶覆盖部分位于发光区域的介电材料；
对所述介电材料进行刻蚀，于光刻胶周边的下方区域形成具有台阶状结构的介电反射层，该台阶状结构包括第一表面和第二表面，所述第一表面靠近n型电极通孔侧，且第一表面高度大于第二表面高度；
于所述介电反射层的第二表面形成第一透明导电层；
于所述第一透明导电层表面形成金属反射层，并去除光刻胶；
于所述金属反射层表面、介电反射层的第一表面及n型电极通孔侧壁形成的绝缘层，并在部分绝缘层中开设连通至所述金属反射层的通孔；
于有通孔的绝缘层表面形成p型接触层；
通过没有形成通孔的绝缘层表面连接n型电极通孔形成的n型接触层；及
于n型接触层和p型接触层表面形成的钝化层，及形成于所述钝化层表面、通过钝化层中开设的通孔连接至n型接触层的n型焊盘和连接至p型接触层的p型焊盘。
8.如权利要求7所述的倒装LED芯片制备方法，其特征在于，
对所述介电反射层进行刻蚀，于光刻胶周边的下方区域形成介电反射层的台阶状结构中，还包括：
调节刻蚀参数，使得台阶状结构中连接第一表面和第二表面的第三表面朝向n型电极通孔的方向倾斜；
于所述介电反射层的第二表面形成第一透明导电层中，所述第一透明导电层的侧边朝向n型电极通孔的相反方向倾斜；所述第三表面与第一透明导电层的侧边之间存在空隙；所述第三表面与第一透明导电层侧边之间形成的空隙至少为两个倾斜面形成的夹角空间；
于所述第一透明导电层表面形成金属反射层中，于所述空隙和第一透明导电层上蒸镀得到金属反射层。
9.如权利要求7或8所述的倒装LED芯片制备方法，其特征在于，所述介电反射层的台阶状结构中，第一表面高度比第二表面高度大1000 Å ~ 3000 Å。
10.如权利要求7或8所述的倒装LED芯片制备方法，其特征在于，
所述于生长衬底表面形成半导体多层结构之后，还包括：
于所述半导体多层结构表面形成第二透明导电层；和/或，
对所述介电反射层进行刻蚀，于光刻胶周边的下方区域形成介电反射层的台阶状结构，并去除光刻胶之后，还包括：
于具备第二表面的介电反射层中开设多个通孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310746737.7A CN116487502B (zh) | 2023-06-25 | 2023-06-25 | 倒装led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310746737.7A CN116487502B (zh) | 2023-06-25 | 2023-06-25 | 倒装led芯片及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116487502A true CN116487502A (zh) | 2023-07-25 |
| CN116487502B CN116487502B (zh) | 2023-09-12 |
Family
ID=87212306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310746737.7A Active CN116487502B (zh) | 2023-06-25 | 2023-06-25 | 倒装led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116487502B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163095A (ja) * | 1996-12-04 | 1998-06-19 | Denso Corp | 半導体装置の製造方法 |
| JP2004095930A (ja) * | 2002-09-02 | 2004-03-25 | Hitachi Maxell Ltd | 回路基板の製造方法及び回路基板 |
| US20100012945A1 (en) * | 2008-07-18 | 2010-01-21 | Yunyou Zheng | Method of forming photoresist burr edge and method of manufacturing array substrate |
| US20130309522A1 (en) * | 2011-02-15 | 2013-11-21 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Sliding member and method for manufacturing the same |
| JP2015065280A (ja) * | 2013-09-25 | 2015-04-09 | 日亜化学工業株式会社 | 金属膜の形成方法及び発光素子の製造方法 |
| JP2015095617A (ja) * | 2013-11-14 | 2015-05-18 | 日亜化学工業株式会社 | 発光素子の製造方法 |
| JP2015119014A (ja) * | 2013-12-18 | 2015-06-25 | 日亜化学工業株式会社 | 半導体発光素子及びその電極形成方法 |
| CN214313231U (zh) * | 2021-01-15 | 2021-09-28 | 晶能光电（江西）有限公司 | 反射结构及GaN基薄膜型结构LED芯片 |
| CN214313229U (zh) * | 2021-01-15 | 2021-09-28 | 晶能光电（江西）有限公司 | 倒装led芯片 |
| CN114613666A (zh) * | 2020-12-09 | 2022-06-10 | 山东华光光电子股份有限公司 | 一种长寿命铬版光刻掩膜版及其制备方法 |
| CN115472729A (zh) * | 2022-09-20 | 2022-12-13 | 普瑞(无锡)研发有限公司 | 一种小型发光二极管结构及其制作方法 |
-
2023
- 2023-06-25 CN CN202310746737.7A patent/CN116487502B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163095A (ja) * | 1996-12-04 | 1998-06-19 | Denso Corp | 半導体装置の製造方法 |
| JP2004095930A (ja) * | 2002-09-02 | 2004-03-25 | Hitachi Maxell Ltd | 回路基板の製造方法及び回路基板 |
| US20100012945A1 (en) * | 2008-07-18 | 2010-01-21 | Yunyou Zheng | Method of forming photoresist burr edge and method of manufacturing array substrate |
| US20130309522A1 (en) * | 2011-02-15 | 2013-11-21 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) | Sliding member and method for manufacturing the same |
| JP2015065280A (ja) * | 2013-09-25 | 2015-04-09 | 日亜化学工業株式会社 | 金属膜の形成方法及び発光素子の製造方法 |
| JP2015095617A (ja) * | 2013-11-14 | 2015-05-18 | 日亜化学工業株式会社 | 発光素子の製造方法 |
| JP2015119014A (ja) * | 2013-12-18 | 2015-06-25 | 日亜化学工業株式会社 | 半導体発光素子及びその電極形成方法 |
| CN114613666A (zh) * | 2020-12-09 | 2022-06-10 | 山东华光光电子股份有限公司 | 一种长寿命铬版光刻掩膜版及其制备方法 |
| CN214313231U (zh) * | 2021-01-15 | 2021-09-28 | 晶能光电（江西）有限公司 | 反射结构及GaN基薄膜型结构LED芯片 |
| CN214313229U (zh) * | 2021-01-15 | 2021-09-28 | 晶能光电（江西）有限公司 | 倒装led芯片 |
| CN115472729A (zh) * | 2022-09-20 | 2022-12-13 | 普瑞(无锡)研发有限公司 | 一种小型发光二极管结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116487502B (zh) | 2023-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102606543B1 (ko) | 발광 디바이스 | |
| JP5231701B2 (ja) | 放射線を発する半導体デバイス及びその製造方法 | |
| US6825499B2 (en) | Display system and method of producing the same | |
| KR100950137B1 (ko) | 반도체 발광장치 | |
| CN102804417B (zh) | 用于半导体发光器件的接触 | |
| CN102130260B (zh) | 发光装置及其制造方法 | |
| CN111433921B (zh) | 一种发光二极管 | |
| US6768136B2 (en) | Radiation emitting structural element | |
| CN212676295U (zh) | 倒装发光二极管芯片 | |
| KR20180009436A (ko) | 반도체 발광소자 | |
| EP2560216B1 (en) | Light emitting diode and manufacturing method thereof, light emitting device | |
| CN111446343B (zh) | 一种半导体发光器件 | |
| CN116487502B (zh) | 倒装led芯片及其制备方法 | |
| CN101980391A (zh) | 发光二极管及其制造方法 | |
| CN116722087A (zh) | 一种倒装发光二极管芯片及其制备方法 | |
| CN115602775A (zh) | 一种倒装高压发光二极管芯片及其制备方法 | |
| CN114464710B (zh) | 一种led芯片及其制备方法 | |
| CN115911239A (zh) | 一种发光元件及其制备方法 | |
| CN112002789B (zh) | 一种大功率发光芯片及其制作方法 | |
| CN113284997B (zh) | 倒装led芯片及其制备方法 | |
| CN113345993B (zh) | 一种发光二极管及其制备方法 | |
| CN115472729A (zh) | 一种小型发光二极管结构及其制作方法 | |
| CN114975718A (zh) | 一种高稳定性倒装led芯片及其制备方法 | |
| TWI499083B (zh) | 發光二極體晶片的封裝方法、封裝結構及用於發光二極體封裝之反射杯的製法 | |
| CN109980063B (zh) | 一种发光二极管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |