JPH10163095A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10163095A JPH10163095A JP32380296A JP32380296A JPH10163095A JP H10163095 A JPH10163095 A JP H10163095A JP 32380296 A JP32380296 A JP 32380296A JP 32380296 A JP32380296 A JP 32380296A JP H10163095 A JPH10163095 A JP H10163095A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist layer
- layer
- forming
- resist
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
点検等のコストを安くし、しかも、リフトオフしたとき
に電極にばりが発生することを防止して高品質の電極を
形成する。 【解決手段】 本発明の半導体装置の製造方法は、半導
体基板11の上にフォトレジスト層12を形成した後、
フォトレジスト層12の表面部分に溶解速度が低いレジ
スト難溶解層13を形成し、そして、フォトレジスト層
12を紫外線等の光で露光してから現像することにより
フォトレジスト層12にオーバーハング部14aを有す
る開口部14を形成し、この後、フォトレジスト層12
の上に金属層15を形成してから、フォトレジスト層1
2をリフトオフすることにより電極16を形成する方法
を備えている。この方法によれば、紫外線等の光を用い
るステッパ露光装置を使用可能な構成でありながら、開
口部14の内側壁の形状をオーバーハング部14aを有
する形状とすることができ、ばりのない高品質の電極1
6を形成することができる。
Description
例えばハーフミクロン程度の微細なゲート電極を有する
電界効果トランジスタを製造するような場合に好適する
半導体装置の製造方法に関する。
効果トランジスタ(以下、FETと称す)である例えば
GaAsFET、HEMT、MESFET等には、ゲー
ト長がハーフミクロン程度の微細なゲート電極が用いら
れている。このようなゲート電極を用いると、FETの
動作特性を向上させることができる。上記微細なゲート
電極を形成する方法の一例として、特開平5−2921
3号公報に記載された方法がある。
ジスト層にゲート電極形成用の開口部を形成するように
構成されている。具体的には、図8に示すように、半導
体基板1の上にレジスト層2を形成した後、このレジス
ト層2を電子ビーム描画してから現像することにより、
レジスト層2にゲート電極形成用の開口部3を形成す
る。この場合、電子ビームの特徴を活かすことにより、
開口部3の内側壁が逆テーパ形状をなすように形成す
る。そして、このようなレジスト層2の上にゲート電極
用の金属を蒸着して金属層4を形成する。図8に示す状
態は、上記金属層4を形成した状態を示している。この
後、レジスト層2及びこのレジスト層2の上に形成され
ている金属層4をリフトオフすることにより、ゲート電
極5を形成する。
の開口部3の内側壁を逆テーパ形状に構成したので、ハ
ーフミクロン程度の微細なゲート電極5を形成する場合
であっても、リフトオフしたときに、ゲート電極5にば
りが発生しなくなり、高品質のゲート電極5を形成する
ことができる。
ビーム描画によりレジスト層2を露光する方法の場合、
電子ビーム描画に要する作業時間が長いという事情があ
るため、製造に要する時間が全体として長くなってしま
うという不具合があった。また、電子ビーム描画用の装
置は、保守点検等に多大なコストがかかるという問題点
もあった。
なパターン解像力を持っていると共に、露光に要する作
業時間が短く、しかも、保守点検等のコストが安くて済
む装置として、i線紫外線を用いたステッパ露光装置が
ある。このステッパ露光装置を使用する場合は、半導体
基板の上にフォトレジスト層(i線レジスト層)を形成
した後、該フォトレジスト層を上記ステッパ露光装置に
より露光し、更に現像することにより、フォトレジスト
層にゲート電極形成用の開口部を形成する。しかし、上
記ステッパ露光装置によりゲート電極形成用の開口部を
形成した場合、該開口部の内側壁の形状を逆テーパ形状
にすることが困難であった。このため、フォトレジスト
層をリフトオフしたときに、ゲート電極にばりが発生す
ることがあり、ゲート電極の品質が低下するという問題
点があった。
業時間を短くし得ると共に、保守点検等のコストを安く
することができ、しかも、リフトオフしたときに電極に
ばりが発生することを防止でき、高品質の電極を形成す
ることができる半導体装置の製造方法を提供するにあ
る。
ば、半導体基板の上にフォトレジスト層を形成した後、
フォトレジスト層の表面部分に溶解速度が低いレジスト
難溶解層を形成し、そして、このようなフォトレジスト
層を紫外線等の光で露光してから現像することにより、
フォトレジスト層にオーバーハング部を有する開口部を
形成するように構成した。この方法によれば、紫外線等
の光を用いるステッパ露光装置を使用可能であるから、
微細な開口部を形成できる機能を有する構成でありなが
ら、露光に要する作業時間が短くなると共に、保守点検
等のコストを安くし得る。また、開口部の内側壁の形状
をオーバーハング部を有する形状としたので、リフトオ
フしたときに電極にばりが発生することを防止でき、高
品質の電極を形成することができる。
ト層をノボラック系ポジ型レジストにより構成すると共
に、このフォトレジスト層をアルカリ水溶液中に浸漬す
ることによりフォトレジスト層の表面にレジスト難溶解
層を形成するように構成した。このように構成すること
により、フォトレジスト層の表面部分にレジスト難溶解
層を形成する構成を容易に実現することができる。
実行すると、フォトレジスト層の膜厚が不均一になって
露光時のパターンの解像度が劣化することがある。これ
に対して、請求項3の発明によれば、レジスト難溶解層
を形成する工程を実行した後、フォトレジスト層をベイ
クする工程を実行するように構成したので、フォトレジ
スト層の膜厚を均一にすることができ、露光時のパター
ンの解像度を高くすることができる。
ことにより金属層を形成するように構成し、そして、開
口部の内底部の一端部とこの一端部側のオーバーハング
部の先端部とを通る平面と、半導体基板の表面とがなす
角度を、金属蒸着時の金属粒子の入射角度以下に設定す
るように構成した。このように構成することにより、リ
フトオフしたときに電極にばりが発生することを確実に
防止し得る。
層を紫外線等の光で露光する場合、焦点を半導体基板に
近い側に位置させるように構成したので、開口部の内底
部の端部の立上がり角度をほぼ90度に設定することが
できる。これにより、一層高品質の電極を形成すること
ができる。
図1ないし図7を参照しながら説明する。本実施例は、
例えばGaAsFET、HEMT、MESFET等の半
導体素子のゲート電極を形成する場合に適用した実施例
である。まず、図1(a)ないし図2(f)は、本実施
例のレジストパターン形成工程及び電極形成工程を示す
図である。
えばGaAs基板やInP基板からなる半導体基板11
の上に、フォトレジスト層12を形成する工程を実行す
る。この場合、半導体基板11には、ゲート電極を形成
する前の状態まで、半導体素子の各部分を予め作成して
おく。そして、上記フォトレジスト層12を形成するに
当たっては、半導体基板11(具体的には、多数の半導
体素子を形成するウエハ)を例えば5000rpm程度
の高回転で回転させながら、例えばノボラック系ポジレ
ジストを塗布(このような塗布方法をスピン塗布とい
う)することにより、膜厚が例えば0.71μmのフォ
トレジスト層12を形成する。
布すると、フォトレジスト層12の膜厚のばらつきが極
めて小さくなる。また、上記ノボラック系ポジレジスト
としては、例えば富士ハント製FHI−3950を使用
した。この後、ヒータにより上記塗布したフォトレジス
ト層12を例えば110℃で180秒間ベイクする。こ
れにより、図1(a)に示す状態となる。
レジスト難溶解層13を形成する工程を行う。具体的に
は、半導体基板11及びフォトレジスト層12を例えば
アルカリ水溶液中に5分間浸漬する。この浸漬用のアル
カリ水溶液としては、フォトレジスト層12の現像液
(例えば富士ハント製FHD−5)を使用している。続
いて、上記半導体基板11及びフォトレジスト層12
を、純水中にて例えば80秒間リンスした後、ヒータに
より例えば110℃で90秒間ベイクする。
より、図1(b)に示すように、フォトレジスト層12
の表面部分に、現像液に対する溶解速度の低下したレジ
スト難溶解層13が形成される。尚、上記した形成条件
の場合、レジスト難溶解層13の膜厚は約0.1μmと
なる。また、アルカリ水溶液に浸漬した後、ベイクする
理由は、アルカリ水溶液への浸漬によりフォトレジスト
層12の表面部分が膨潤して、フォトレジスト層12の
膜厚が不均一になるため、この不均一になったフォトレ
ジスト層12の膜厚をベイクにより均一にするためであ
る。
ト層12の膜厚が均一になった状態を図1(c)に示
す。この場合、フォトレジスト層12の膜厚が不均一な
ままであると、後の露光工程において解像度が低下する
ため、好ましくない。これに対して、フォトレジスト層
12の膜厚が均一になると、後の露光工程において解像
度が高くなるので、それだけ最終的に形成されるゲート
電極の品質を高くすることができる。
ート電極形成用の開口部14(図1(d)参照)を形成
する工程を行う。具体的には、まず、i線(波長365
nm)集束紫外線を用いるステッパ露光装置により上記
フォトレジスト層12を露光する。この場合、i線集束
紫外線(図1(c)中矢印で示す)を照射する露光領域
は、形成するゲート電極に対応する領域である。また、
このとき使用したステッパ露光装置は、例えばNIKO
N製NSR−2005−I10Cであり、露光時間は3
50msec、フォーカス距離は−0.7μm程度とし
た。
定する理由、換言すると、フォーカスを半導体基板11
の表面に近い側(即ち、フォトレジスト層12の底部
側)に位置させるようにフォーカスオフセットをかける
理由は、フォトレジスト層12の底部で光強度を強くす
ることにより、図1(d)に示すように、開口部14の
内側壁のうちのレジスト難溶解層13以外のフォトレジ
スト層12に形成される部分が半導体基板11に対して
垂直になるように、即ち、開口部14の内底部の隅部が
ほぼ90度に立ち上がるように構成するためである。
尚、これについては詳しくは後述する。
(及びレジスト難溶解層13)を現像する。この場合、
フォトレジスト層12及び半導体基板11を前述したア
ルカリ水溶液からなる現像液(富士ハント製FHD−
5)中に例えば65秒間浸漬して現像を行った後、純水
で例えば80秒間リンスを行う。これにより、図1
(d)に示すように、フォトレジスト層12には、開口
縁部に内方へ突出するオーバーハング部14aを有する
開口部14が形成され、もってレジストパターンが形成
される。上記オーバーハング部14aは、レジスト難溶
解層13に対応する部分に形成される。
寸法(図1(d)中左右方向の幅寸法)として、約0.
5μm程度の微細なものを容易に形成することができ
る。そして、この表面開口幅寸法が、ゲート電極のゲー
ト長にほぼ対応している。また、オーバーハング部14
aにより、後述するリフトオフ処理を高品質に実行する
ことができる。尚、上記オーバーハング部14aの内方
への突出寸法の設定方法については、詳しくは後述す
る。
溶解層13)及び半導体基板11の上に金属層15を形
成する工程を実行する。具体的には、例えば3種類の金
属Ti、Pt、Auを、Ti/Pt/Auの順に次の通
りの膜厚となるように蒸着して積層することにより、金
属層15を形成した。ここで、Tiの膜厚=100n
m、Ptの膜厚=20nm、Auの膜厚=230nmと
した。尚、蒸着を行う蒸着機として、例えば日本真空製
のEBX−10Cを使用した。これにより、図2(e)
に示す構造が得られる。
フする工程を行う。具体的には、フォトレジスト層12
を剥離するための剥離液の中に、図2(e)に示す構造
の半導体基板11を浸漬する。これにより、半導体基板
11からフォトレジスト層12及びこのフォトレジスト
層12上に堆積された金属層15が剥離される。この結
果、図2(f)に示すように、半導体基板11上にゲー
ト電極16が形成される。この構成によれば、開口部1
4の内側壁の上部にオーバーハング部14aを形成した
ので、ゲート電極16はばりのない高品質な電極とな
る。
4aの内方への突出寸法(以下、この寸法を「ひさし長
t」と定義する)の設定方法について、図3及び図4を
参照して説明する。まず、図3において、金属を蒸着す
るときにおける開口部14内に入射する金属粒子の入射
角度θ(この角度θは、金属粒子の入射方向と半導体基
板11の表面とがなす角度である)は、使用する蒸着機
の性能で決まる。本実施例で使用した蒸着機(日本真空
製のEBX−10C)の場合、上記入射角度θはワース
トで85.8度になること、即ち、金属粒子の入射角度
θは85.8度以上であることを測定した。
部(隅部)と、この一端部側のオーバーハング部14a
の先端部とを通る平面Sと、半導体基板11の表面とが
なす角度を、ひさし角度φと定義する。ここで、ひさし
角度φが入射角度θ以下であれば、即ち、φ≦θが成立
すれば、蒸着時に金属粒子が開口部14の内側壁に付着
することがなくなり、リフトオフがスムーズに実行され
ることから、ばりのない高品質のゲート電極16を形成
することができる。
を成立させるために、オーバーハング部14aのひさし
長tを約60nmに設定すると共に、フォトレジスト層
12の膜厚Lを約650nmに設定した。これにより、
ひさし角度φは、tanφ=650nm/60nmであ
ることから、この式を解くことにより、ひさし角度φを
計算することができ、計算結果は、φ=84.7度とな
る。この結果、ひさし角度φ≦入射角度θを満足するこ
とから、ばりのない高品質のゲート電極16を形成する
ことができる。
部14aのひさし長tは、アルカリ処理時間で制御して
おり、この制御の一例として、パターン解像度を劣化し
ない程度の安定したひさし長tが得られる最小アルカリ
現像液浸漬時間に固定している。また、フォトレジスト
層12の膜厚Lは、アルカリ処理及び現像処理によるレ
ジストの膜減り量とレジスト難溶解層13の膜厚とを考
慮して設定しており、その設定量はフォトレジストをス
ピン塗布するときの回転数やフォトレジストの希釈率等
で制御している。
長tと、フォトレジスト層12の膜厚Lと、ひさし角度
φとの関係を図4に示す。この図4においては、x軸を
ひさし長tとし、y軸を膜厚Lとし、z軸をひさし角度
φとしている。そして、上記図4によれば、図4に示す
曲面Tよりも上部に位置するように金属粒子の入射角度
θを設定すれば、バリの無いきれいなゲート電極16を
形成できることがわかる。
形成処理と、成立する場合の電極形成処理とを実験した
結果について、図5及び図6に従って説明する。まず、
式φ≦θが成立しない場合には、図5(a)に示すよう
に、フォトレジスト層12に金属層15を蒸着したと
き、開口部14の内側壁にも金属が蒸着するようにな
る。このため、フォトレジスト層12等をリフトオフす
ると、図5(b)に示すように、ゲート電極16の端部
上部に、ばり16aが発生するようになり、ゲート電極
16の品質が低下する。
は、図6(a)に示すように、フォトレジスト層12に
金属層15を蒸着したとき、開口部14の内側壁に金属
が蒸着しなくなる。このため、フォトレジスト層12等
をリフトオフしたとき、図6(b)に示すように、ゲー
ト電極16の端部上部に、ばりが発生しなくなり、ゲー
ト電極16の品質が高くなる。
レジスト層12を露光する際、フォーカス距離をマイナ
ス側に設定する理由について、図7を参照して説明す
る。この図7に示すように、通常、露光のフォーカスは
フォトレジスト層12の膜厚方向のほぼ中央部(図7に
て±0で示す点)にセットする。そして、この場合に
は、図7中実線A1で示すように、開口部14の内側壁
が半導体基板11に対して完全には垂直にならず、開口
部14の底部の隅部が若干丸みを帯びた形状となる。開
口部14がこのような形状であると、図7中実線A2で
示すように開口部14の内側壁が半導体基板11に対し
てほぼ垂直になる形状の場合に比べて、蒸着時に開口部
14の内側壁に金属が蒸着し易くなるから、それだけゲ
ート電極にばりが発生し易くなる。
導体基板11の表面に近い側(即ち、フォトレジスト層
12の底部側)であるマイナス側に位置させるようにフ
ォーカスオフセットをかけることにより、フォトレジス
ト層12の底部で光強度を強くして、図7中実線A2で
示すように、開口部14の内側壁が半導体基板11に対
してほぼ垂直になる形状とした。これによって、蒸着時
に開口部14の内側壁に金属が蒸着し難くなるから、ゲ
ート電極にばりが発生することをより一層防止できる。
から遠い側(即ち、フォトレジスト層12の表面側)で
あるプラス側に位置させるようにフォーカスオフセット
をかけると、図7中実線A3で示すように、開口部14
の底部の隅部がかなり丸みを帯びた形状となる。このた
め、蒸着時に開口部14の内側壁に金属が蒸着し易くな
り、ゲート電極の品質が一層低下してしまう。従って、
フォーカスをプラス側に位置させることは好ましくな
い。
ト層12に複数の開口部14を形成する様子を示してい
る。この構成の場合、隣接する2個の開口部14につい
て、隣接するオーバーハング部14aの先端部間の距離
をLtとすると共に、開口部14の内底部の隣接する隅
部間の距離をLdとすると、ひさし長tは次の式で定義
される。
SFET等のゲート電極を形成する場合に適用したが、
他の半導体装置の電極を形成する場合に適用しても良
い。また、上記実施例では、i線紫外線を用いるステッ
パ露光装置を使用したが、他の光を用いるステッパ露光
装置を使用しても良い。更に、上記実施例では、フォト
レジスト層12をノボラック系ポジレジストにより形成
すると共にアルカリ水溶液に浸漬してレジスト難溶解層
13を形成したが、フォトレジスト層を他のレジストに
より形成する場合は他の処理方法(例えば普通のフォト
レジストであれば現像前にモノクロベンゼン処理を行
う)でレジスト難溶解層を形成するように構成しても良
い。
極の製造工程を示す縦断面図(その1)
2)
の膜厚及びひさし角度を説明する縦断面図
の膜厚とひさし角度との関係を示す図
るゲート電極の形成処理を示す縦断面図
ゲート電極の形成処理を示す縦断面図
形状との関係を示す縦断面図
ジスト難溶解層、14は開口部、14aはオーバーハン
グ部、15は金属層、16はゲート電極、16aはばり
を示す。
Claims (5)
- 【請求項1】 半導体基板の上にフォトレジスト層を形
成する工程と、 前記フォトレジスト層の表面部分に溶解速度が低いレジ
スト難溶解層を形成する工程と、 前記フォトレジスト層を紫外線等の光で露光してから現
像することにより前記フォトレジスト層にオーバーハン
グ部を有する開口部を形成する工程と、 前記フォトレジスト層の上に金属層を形成する工程と、 前記フォトレジスト層をリフトオフすることにより電極
を形成する工程とを備えて成る半導体装置の製造方法。 - 【請求項2】 前記フォトレジスト層をノボラック系ポ
ジ型レジストにより構成すると共に、 前記レジスト難溶解層を形成する工程において、前記フ
ォトレジスト層をアルカリ水溶液中に浸漬することによ
り前記レジスト難溶解層を形成することを特徴とする請
求項1記載の半導体装置の製造方法。 - 【請求項3】 前記レジスト難溶解層を形成する工程を
実行した後、前記フォトレジスト層をベイクする工程を
実行することを特徴とする請求項2記載の半導体装置の
製造方法。 - 【請求項4】 前記金属層を形成する工程において、金
属を蒸着することにより前記金属層を形成するように構
成した場合、 前記開口部の内底部の一端部とこの一端部側の前記オー
バーハング部の先端部とを通る平面と、前記半導体基板
の表面とがなす角度を、前記金属蒸着時の金属粒子の入
射角度以下に設定するように構成したことを特徴とする
請求項1ないし3のいずれかに記載の半導体装置の製造
方法。 - 【請求項5】 前記フォトレジスト層を紫外線等の光で
露光する場合、焦点を前記半導体基板に近い側に位置さ
せるように構成したことを特徴とする請求項1ないし4
のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32380296A JPH10163095A (ja) | 1996-12-04 | 1996-12-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32380296A JPH10163095A (ja) | 1996-12-04 | 1996-12-04 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10163095A true JPH10163095A (ja) | 1998-06-19 |
Family
ID=18158780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32380296A Pending JPH10163095A (ja) | 1996-12-04 | 1996-12-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10163095A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008016061A1 (fr) * | 2006-08-02 | 2008-02-07 | Asahi Glass Co., Ltd. | Dispositif de circuit électronique et son procédé de fabrication |
JP2011040656A (ja) * | 2009-08-17 | 2011-02-24 | Nippon Telegr & Teleph Corp <Ntt> | 微細構造体形成方法 |
CN116487502A (zh) * | 2023-06-25 | 2023-07-25 | 晶能光电股份有限公司 | 倒装led芯片及其制备方法 |
-
1996
- 1996-12-04 JP JP32380296A patent/JPH10163095A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008016061A1 (fr) * | 2006-08-02 | 2008-02-07 | Asahi Glass Co., Ltd. | Dispositif de circuit électronique et son procédé de fabrication |
JP2008060552A (ja) * | 2006-08-02 | 2008-03-13 | Osaka Univ | 電子回路装置とその製造方法 |
US8418359B2 (en) | 2006-08-02 | 2013-04-16 | Asahi Glass Company, Limited | Method for manufacturing circuit pattern-provided substrate |
JP2011040656A (ja) * | 2009-08-17 | 2011-02-24 | Nippon Telegr & Teleph Corp <Ntt> | 微細構造体形成方法 |
CN116487502A (zh) * | 2023-06-25 | 2023-07-25 | 晶能光电股份有限公司 | 倒装led芯片及其制备方法 |
CN116487502B (zh) * | 2023-06-25 | 2023-09-12 | 晶能光电股份有限公司 | 倒装led芯片及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5804474A (en) | Method for forming a V-shaped gate electrode in a semiconductor device, and the structure of the electrode | |
KR20000016843A (ko) | 반도체장치의제조방법및반도체장치 | |
US7833695B2 (en) | Methods of fabricating metal contact structures for laser diodes using backside UV exposure | |
US5547789A (en) | Pattern transfer mask | |
KR100636597B1 (ko) | 티형 게이트의 제조 방법 | |
JPH10163095A (ja) | 半導体装置の製造方法 | |
US5366849A (en) | Photoresist pattern formation through etching where the imaging exposure changes in a given direction in the desired pattern and inclined vapor deposition is utilized to deposit a film | |
KR100303767B1 (ko) | 미세한 레지스트 패턴의 형성 방법 및 게이트 전극의 형성 방법 | |
JP2003007729A (ja) | 化合物半導体装置の製造方法 | |
JP3082469B2 (ja) | ゲート電極の形成方法 | |
KR100592765B1 (ko) | 반도체 소자의 티형 게이트 제조방법 | |
JPH03265117A (ja) | 半導体装置の製造方法 | |
KR100546269B1 (ko) | 하프톤 위상반전마스크 및 그 제조방법 | |
JP3120000B2 (ja) | 基板の突状部の電極の形成方法 | |
KR0130168B1 (ko) | 미세 패턴 형성방법 | |
JPH04291733A (ja) | GaAsデバイス及びT字型ゲート電極の作成方法 | |
JP3271185B2 (ja) | 反射防止膜の製造方法 | |
JP2569336B2 (ja) | 半導体装置の製造方法 | |
KR0170479B1 (ko) | T-형 게이트 형성방법 | |
KR100569538B1 (ko) | 크롬리스 위상반전마스크의 형성방법 | |
JPH0561180A (ja) | ホトマスク及びこれを用いたパターン形成方法 | |
KR0128384B1 (ko) | 포토레지스트 패턴 형성 방법 | |
JP3120132B2 (ja) | パターン形成方法 | |
JPH10221851A (ja) | パターン形成方法 | |
JPS5984427A (ja) | パタ−ン形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Effective date: 20031031 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20031215 |
|
A977 | Report on retrieval |
Effective date: 20050415 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050419 |
|
A521 | Written amendment |
Effective date: 20050616 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051220 |