KR100636597B1 - 티형 게이트의 제조 방법 - Google Patents

티형 게이트의 제조 방법 Download PDF

Info

Publication number
KR100636597B1
KR100636597B1 KR1020050119004A KR20050119004A KR100636597B1 KR 100636597 B1 KR100636597 B1 KR 100636597B1 KR 1020050119004 A KR1020050119004 A KR 1020050119004A KR 20050119004 A KR20050119004 A KR 20050119004A KR 100636597 B1 KR100636597 B1 KR 100636597B1
Authority
KR
South Korea
Prior art keywords
layer
photosensitive layer
substrate
insulating film
opening
Prior art date
Application number
KR1020050119004A
Other languages
English (en)
Inventor
심재엽
윤형섭
강동민
홍주연
이경호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020050119004A priority Critical patent/KR100636597B1/ko
Application granted granted Critical
Publication of KR100636597B1 publication Critical patent/KR100636597B1/ko
Priority to US11/607,417 priority patent/US7468295B2/en
Priority to US12/270,016 priority patent/US7915106B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 티(T)형 게이트의 제조방법에 관한 것으로서, 본 티형 게이트의 제조 방법은 기판 상에 감광층을 형성하는 단계; 상기 기판 상에 형성된 상기 감광층을 패터닝하여 제1 개구부를 형성하는 단계; 상기 감광층과 상기 기판 상에 제1 절연막을 형성하는 단계; 상기 기판이 노출되도록 상기 제1 절연막을 제거하여 제2 개구부를 형성하는 단계; 상기 제1 절연막 상에 제2 절연막을 형성하는 단계; 상기 기판이 노출되도록 상기 제2 절연막을 제거하여 제3 개구부를 형성하는 단계; 상기 감광층과 상기 제3 개구부가 형성된 제2 절연막 상에 금속층을 형성하는 단계; 및 상기 감광층 상부에 형성된 상기 금속층을 제거하는 단계를 포함한다. 이에 따라, 절연막 도포와 전면 건식 식각 공정을 통해, 게이트 길이를 정의하는 개구부를 균일하게 정교하게 형성할 수 있어, 보다 정밀한 미세 티형 게이트 전극을 제조할 수 있다.
티형 게이트, 절연막, 광 리소그라피, 화합물반도체

Description

티형 게이트의 제조 방법{Fabrication Method of T-gate}
도 1a 내지 도 1d는 종래 기술에 따른 티형 게이트 제조 공정을 설명하기 위한 단면도이다.
도 2a 내지 도 2f는 종래 기술에 따른 반도체 소자의 티형 게이트 제조 공정을 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시 예에 따른 티형 게이트의 제조방법을 나타낸 제조흐름도이다.
도 4a 내지 도 4h는 도 3의 제조 흐름에 따른 티형 게이트 제조 공정을 설명하기 위한 단면도이다.
도 5는 본 발명의 다른 실시 예에 따른 티형 게이트의 제조방법을 나타낸 제조흐름도이다.
도 6a 내지 도 6g는 도 5의 제조 흐름에 따른 티형 게이트 제조 공정을 설명하기 위한 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
401, 601: 기판 402, 602: 감광층
403, 603: 제1 절연막 405, 605: 제2 절연막
406, 606: 금속층 407, 607: 게이트 전극
본 발명은 티형 게이트 제조방법에 관한 것으로, 보다 구체적으로는 광학 리소그라피방법을 이용한 고속 반도체 소자의 미세 티(T)형 게이트 제조 방법에 관한 것이다.
고주파 소자, 예를 들면, 고전자 이동도 트랜지스터(HEMT: High Electron Mobility Transistors)의 고주파 특성은 일반적으로 게이트 길이(gate length)와 게이트 저항에 영향을 받는다. 이에 따라, W밴드(75 ~ 110 ㎓)이상의 고주파수를 사용하는 MMIC(monolithic microwave intergrated citcuit) 제작에 사용하기 위해서는 게이트 길이가 짧아져야 하며 게이트 저항이 작은 단면적이 넓은 티자(T) 형태의 게이트를 사용한다. 게이트 길이가 짧고 단면적이 넓은 티형 게이트를 제조하기 위해서는 일반적으로 전자빔(E-beam) 리소그라피 방법을 이용하는데, 이때 이중층 또는 삼중층의 감광막을 사용한다.
이하에서는 도면을 참조하여 종래 티형 게이트 제조공정을 설명한다.
도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 티형 게이트 제조 공정을 설명하기 위한 단면도이다. 종래 티형 게이트를 제조하기 위해서는, 우선, 기 판(101)을 준비하고, 기판(101) 상에 제1 감광제(102)를 형성한다. 그 다음, 제1 감광제(102) 상에는 제2 감광제(103)를 형성한다. 기판(101) 상에 형성된 제1 및 제2 감광제(102,103)는 광투과율과 빛의 손실에 따라 분류할 수 있는 PMMA(Poly Methyl Methacrylate)를 이용한다. 이때, 제1 감광제(102)는 저감도 PMMA를 사용하고, 제2 감광제(103)는 제1 감광제(102)보다 상대적으로 감도가 좋은 고감도 PMMA를 사용한다. 보다 구체적으로, 제1 감광제(102)를 도포하여 베이킹 공정을 실시한 다음, 제2 감광제(103)를 도포하여 베이킹 공정을 실시한다.
그 다음 공정에서는, 도 1b를 참조하면, 게이트의 머리 부분을 형성하기 위하여, 제2 감광제(103)를 노광(전자빔 노광)시킨 후 현상 공정을 실시하는데, 이때 게이트의 머리 부분이 1㎛ 정도 넓은 단면적을 갖도록 공정을 진행한다. 다음, 게이트의 머리부분보다 상대적으로 좁은 게이트 다리 부분을 형성하기 위하여, 전자빔 노광 공정을 실시하여 제1 감광제(102)를 패터닝한 후 리세스 공정을 수행한다.
다음, 도 1c 및 도 1d를 참조하면, 게이트 전극을 형성하기 위해, 기판(101) 상에 금속층(104)을 형성한다. 금속층(104)은 노출된 기판(101) 전면에 전자선 진공증착기를 이용하여 증착되며, 금속층(104)이 증착된 다음 리프트-오프(lift-off) 공정을 수행함으로써, 제1 및 제2 감광제(102, 103)이 제거되어 티형 게이트 전극(105)이 형성된다.
그러나, 상기 종래 기술로 티형 게이트 전극을 형성하는 경우에는, 저감도 PMMA층만을 사용하여 게이트 머리 부분을 패터닝하는 경우보다 게이트 길이를 짧게 형성할 수 없으며, 고감도 PMMA를 노광 및 현상할 때, 하부의 저감도 PMMA층이 노 출되어 게이트 길이를 정확하게 조절하는 것이 용이하지 않다는 문제점이 있다. 또한, 감광제의 현상 및 노광시 전자빔을 이용하기 때문에 공정 시간과 단가가 높아지는 문제점이 있다.
이러한 문제점을 해소하기 위한 티형 게이트 제조 방법이 도 2a 내지 도 2f에 개시되어 있다. 도 2a 내지 도 2f를 참조하면, 기판(201) 상에는 제1 감광제층(202)을 형성하기 위해 저감도 PMMA를 도포하여 베이킹 공정을 실시한다. 그 다음, 게이트의 다리 부분을 형성하기 위하여 제1 감광제층(202)을 노광(전자빔 노광)을 실시한 후 현상한다. 그 다음, 형상반전용 제2 감광제층(203)을 도포하여 베이킹을 실시하고, 단면적이 넓은 게이트의 머리 부분을 형성하기 위하여 광학 리소그라피를 이용하여 노광을 실시한다. 그 다음 형상반전용 제2 감광제층(203)을 패터닝한다. 도 2e를 참조하면, 기판(201) 상에 게이트 전극을 형성하기 위한 금속층(204)을 증착한다. 금속층(204)은 상기 노출된 기판(201) 전면에 전자 진공 증착기를 이용하여 증착한 후 제1 및 제2 감광제층(202, 203)을 리프트-오프(lift-off)하여 티형 게이트(205) 전극을 형성한다.
그러나, 전술한 방법을 이용하는 경우에는, 광학 리소그라피를 사용하므로 공정 시간을 단축할 수 있으나 고주파 소자의 특성에 큰 영향을 미치는 게이트 다리 부분을 먼저 패터닝한 후 형상반전용 감광층을 도포하여 게이트의 머리 부분을 패터닝하므로 패터닝된 게이트 다리 부분의 저부에 감광층 잔류물이 잔존할 수 있으며, 이를 제거하는 것이 용이하지 않다. 더욱이, 이로 인해 게이트의 길이에 불균일이 발생할 수 있다는 문제점이 있다.
본 발명은 전술한 문제점들을 해결하기 위해 고안된 발명으로, 본 발명의 목적은 광학 리소그라피 방법을 이용하여 공정 시간 및 공정 단가를 절감할 수 있으며, 균일하고 정교한 게이트 다리를 갖는 미세 티형 게이트 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 일측면에 따르면, 본 티형 게이트의 제조방법은 기판 상에 감광층을 형성하는 단계; 상기 기판 상에 형성된 상기 감광층을 패터닝하여 제1 개구부를 형성하는 단계; 상기 감광층과 상기 기판 상에 제1 절연막을 형성하는 단계; 상기 기판이 노출되도록 상기 제1 절연막을 제거하여 제2 개구부를 형성하는 단계; 상기 제1 절연막 상에 제2 절연막을 형성하는 단계; 상기 기판이 노출되도록 상기 제2 절연막을 제거하여 제3 개구부를 형성하는 단계; 상기 감광층과 상기 제3 개구부가 형성된 제2 절연막 상에 금속층을 형성하는 단계; 및 상기 감광층 상부에 형성된 상기 금속층을 제거하는 단계를 포함한다.
한편, 본 발명의 다른 일측면에 따르면, 본 티형 게이트의 제조방법은 기판 상에 감광층을 형성하는 단계; 상기 기판 상에 형성된 상기 감광층을 패터닝하여 제1 개구부를 형성하는 단계; 상기 감광층과 상기 기판 상에 제1 절연막을 형성하는 단계; 상기 제1 절연막 상에 제2 절연막을 형성하는 단계; 상기 기판이 노출되도록 상기 제1 절연막과 상기 제2 절연막을 제거하여 상기 제1 개구부 영역에 제2 개구부를 형성하는 단계; 상기 감광층과 상기 제2 개구부가 형성된 제2 절연막 상에 금속층을 형성하는 단계; 및 상기 감광층 상부에 형성된 상기 금속층을 제거하는 단계를 포함한다.
바람직하게는, 상기 감광층을 패터닝하는 단계는, 광학 리소그라피 방법을 이용하여 상기 제1 개구부가 역경사면을 갖도록 상기 감광층을 노광하는 단계와, 상기 노광한 감광층을 현상하는 단계를 포함한다. 상기 감광층 상부에 형성된 상기 금속층을 제거하는 단계는 리프트-오프 공정을 이용하여 상기 감광층과 상기 제1 절연막 및 상기 제2 절연막을 제거한다. 상기 감광층은 형상 반전용 감광층을 이용하여 형성한다. 상기 감광층에 형성된 상기 제1 개구부는 1㎛이하의 폭으로 형성된다. 상기 제1 절연막 상에 제2 개구부를 형성하는 단계는 반응성 식각 공정을 이용하여 상기 제1 절연막을 식각한다. 상기 제2 절연막 상에 제3 개구부를 형성하는 단계는, 반응성 식각 공정을 이용하여 상기 제2 절연막을 식각한다. 상기 제1 절연막 및 제2 절연막을 제거하는 단계는 반응성 식각 공정을 이용한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시 예를 보다 구체적으로 설명한다.
도 3은 본 발명의 일 실시 예에 따른 티형 게이트의 제조방법을 나타낸 제조흐름도이다. 도 4a 내지 도 4h는 도 3의 제조 흐름에 따른 티형 게이트 제조 공정을 설명하기 위한 단면도이다.
티형 게이트를 제조하기 위해서는, 도 3의 단계 (S31)과 도 4a를 참조하면, 우선, 기판(401)을 준비하고, 준비된 기판(401) 상에 형상반전(Image reversal)용 감광층(402)을 형성한다. 기판(401) 상에 감광층(402)을 도포한 후에는 베이킹 공정을 실시한다. 감광층(402)은 이후 진행될 리프트-오프 공정 가능한 두께, 약 1마이크론 이상의 두께로 증착되는 것이 바람직하며, 본 실시 예에서는 형상 반전용 감광층(402)으로 AZ5214를 이용하여, 2.4㎛ 정도의 두께로 도포한다.
그 다음 단계 (S32)에서는 감광층(402)을 패터닝한다(도 4b를 참조). 감광층(402)은 미도시된 마스크 패턴을 이용하여, 원하는 패턴에 따라 감광층(402)을 노광한 후 충분히 현상함으로써 원하는 패턴이 형성된다. 본 실시 예에서는 형상 반전용 감광층을 이용하여 사다리꼴 형태의 패턴을 이용하여 제1 개구부(402a) 영역을 노출시킨다. 이때, 제1 개구부(402a)는 역경사면을 갖도록 형성되며, 0.2㎛이하의 게이트를 정의하기 위해, 제1 개구부(402a) 영역의 폭은 약 1.0㎛이하로 형성한다.
그 다음, 도 3의 단계 (S33)와 도 4c를 참조하면, 패터닝된 감광층(402)이 도포된 기판(401) 상에 제1 절연막(403)을 형성한다. 제1 절연막(403)은 저온에서 플라즈마 화학 기상 증착법(PECVD)을 이용하여 증착하는데, 이는 감광층(402)의 손상을 방지하기 위한 것이다. 제1 절연막(403)은 질화실리콘막 또한 산화실리콘막 을 사용할 수 있으며, 제1 절연막(403)은 약 0.2㎛두께로 증착한다.
다음 단계에서는, 도 3의 단계 (S34)와 도 4d를 참조하면, 제1 절연막(403)을 제거한다. 이때, 제1 절연막(403)은 반응성 식각(Reactive Etching) 방법(예를 들면, 반응 이온 식각)을 이용하여 전면 식각한다. 반응성 식각 공정을 이용함으 로써, 감광층(402) 상부에 형성된 제1 절연막(403)과 함께 제1 개구부(402a) 패턴에 따라 제1 절연막(403)을 식각한다. 이에 따라, 감광층(402) 상에 형성된 제1 절연막(403)은 제거되며, 제1 개구부(402a) 영역에 형성된 제1 절연막(403)에는 제2 개구부(403a)가 형성된다.
도 3의 단계 (S35)와 도 4e를 참조하면, 기판(401) 상에 제2 절연막(405)이 형성된다. 제2 절연막(405) 역시 저온에서 플라즈마 화학증착법을 이용하여 형성한다. 제2 절연막(405)은 제1 개구부(402a) 및 제2 개구부(403a)에 따라 증착 형태가 달라진다. 제2 절연막(405)은 질화 실리콘막 또한 산화 실리콘막을 사용할 수 있으며, 제2 절연막(405)의 두께의 두께를 조절함으로써, 게이트 길이를 자유롭게 조절할 수 있다. 이에 따라, 0.2㎛ 이상의 게이트 길이를 정의하기 위해서는 제2 절연막(405)을 0.2㎛이상 형성하여야 한다.
다음 단계에서, 도 3의 단계 (S36)과 도 4f를 참조하면, 제2 절연막(405)을 형성한 후, 반응성 식각공정을 이용하여 제2 절연막(405)을 전면 식각한다. 제2 절연막(405)을 식각하면, 도 4f에 도시된 바와 같이, 감광막(402) 상에 형성된 제2 절연막(405)은 모두 제거되며, 제2 개구부(403a) 패턴에 따라 형성된 제2 절연막(405)에 제3 개구부(403a)가 형성된다. 이에 따라, 기판(401)의 일영역이 노출된다. 개구부(405a)의 길이는 제1 및 제2 절연막(403, 405)의 증착 두께에 따라 상이하게 형성할 수 있다. 즉, 게이트의 다리 부분의 길이는 제1 및 제2 절연막(403, 405)의 두께의 의해서 달라지며, 본 실시 예에서는 제2 절연막(4050의 두깨를 조절하여 달라지도록 설정한다. 단계 (S35), (S36)을 통해, 제2 절연막(405)의 두께를 조절함으로써, 게이트의 길이를 조절할 수 있다. 게이트의 다리 부분을 형성한 다음에는 소오스/드레인(미도시) 사이에 원하는 전류가 흐르도록 기판(401)을 리세스함으로써, 전류를 조절할 수 있다. 리세스공정은 습식 방법과 건식 방법을 이용할 수 있다.
그 다음 단계에서는 도 3의 단계 (S37)과 도 4g를 참조한다. 감광층(402)과 기판(401) 상에 금속층(406)이 형성된다. 금속층(406)은 전자빔 진공 증착법을 이용하여 증착되며, 본 실시 예에서 금속층(406)은 Ti/Pt/Au로 구성된 게이트 전극용 금속을 이용한다. 금속층(406)은 게이트 안쪽의 제2 절연막(405) 표면으로부터 감광막 표면까지의 높이의 2/3정도의 두께로 증착할 수 있다. 본 실시 예에서 금속층(406)은 0.4㎛두께로 증착한다.
도 3의 단계 (S38)과 도 4h를 참조하면, 다음 단계에서는 리프트-오프 공정을 이용하여 형상 반전용 감광층(402) 상에 형성된 금속층(406)을 모두 제거한다. 리프트-오프 공정을 통해 감광막(402) 상에 형성된 금속층(406)이 제거되면, 기판(401) 상에 형성된 티형태의 금속층만 남게 되어 티형 게이트 전극(407)을 형성한다.
도 5는 본 발명의 다른 실시 예에 따른 티형 게이트의 제조방법을 나타낸 제조흐름도이고, 도 6a 내지 도 6g는 도 5의 제조 흐름에 따른 티형 게이트 제조 공정을 설명하기 위한 단면도이다. 설명의 편의상, 도 3 및 도 4과 중복되는 설명은은 생략한다.
티형 게이트를 제조하기 위해서는, 도 5의 단계 (S51)과 도 6a를 참조하면, 우선, 기판(501)을 준비하고, 준비된 기판(501) 상에 형상반전(Image reversal)용 감광층(502)을 형성한다. 본 실시 예에서는 형상 반전용 감광층(502)으로 AZ5214를 이용하여, 2.4㎛ 정도의 두께로 도포한다.
그 다음 단계 (S52)에서는 감광층(602)을 패터닝한다(도 6b를 참조). 감광층(602)은 미도시된 마스크 패턴을 이용하여, 원하는 패턴에 따라 감광층(602)을 노광한 후 충분히 현상함으로써 원하는 패턴이 형성된다. 본 실시 예에서는 형상 반전용 감광층을 이용하여 사다리꼴 형태의 패턴을 이용하여 제1 개구부(602a) 영역을 노출시킨다. 이때, 제1 개구부(602a)는 역경사면을 갖도록 형성되며, 0.2㎛이하의 게이트를 정의하기 위해, 제1 개구부(602a) 영역의 폭은 약 1.0㎛이하로 형성한다.
그 다음, 도 5의 단계 (S53, S54)와 도 6c 및 도 6d를 참조하면, 패터닝된 감광층(602)이 도포된 기판(601) 상에 제1 절연막(603)을 형성한다. 제1 절연막(603) 상에는 제2 절연막(605)이 형성된다. 제1 및 제2 절연막(603, 605)은 저온에서 플라즈마 화학 증착법(PECVD)을 이용하여 증착하는데, 이는 감광층(602)의 손상을 방지하기 위한 것이다. 제1 및 제2 절연막(603, 605)은 질화실리콘막 또한 산화실리콘막을 사용할 수 있으며, 제1 절연막(603)은 약 0.2㎛두께로 증착한다. 이때, 제2 절연막(605)의 두께의 두께를 조절함으로써, 게이트 길이를 자유롭게 조절할 수 있다. 이에 따라, 0.2㎛ 이상의 게이트 길이를 정의하기 위해서는 제2 절연막(605)을 0.2㎛이상 형성하여야 한다.
다음, 도 5의 단계 (S55)와 도 6d를 참조하면, 제1 및 제2 절연막(603, 605)은 반응성 식각(Reactive Etching) 방법(예를 들면, 반응 이온 식각)을 이용하여 전면 식각한다. 반응성 식각 공정을 이용함으로써, 감광층(602) 상부에 형성된 제1 및 제2 절연막(603, 604)과 함께 제1 개구부(602a) 패턴에 따라 제1 및 제2절연막(603, 605)을 순차적으로 식각한다. 이에 따라, 감광층(602) 상에 형성된 제1 및 제2 절연막(603)이 차례대로 제거되며, 제1 개구부(402a) 영역에 형성된 제1 및 제2 절연막(603, 605)이 제거되어 제2 개구부(605a)가 형성된다. 제2 개구부(605a)의 길이는 제1 및 제2 절연막(603, 605)의 증착 두께에 따라 상이하게 형성할 수 있다. 즉, 게이트의 다리 부분의 길이는 제1 및 제2 절연막(603, 605)의 두께의 의해서 달라진다. 실시 예에서는 제1 및 제2 절연막(603, 605)을 순차적으로 식각, 즉, 증착 순서에 반대로 식각하는 것이 개시되어 있으나, 제2 절연막(605)과 제1 절연막(603)을 동시에 식각할 수 있음은 물론이다.
그 다음 단계에서는 도 5의 단계 (S56)과 도 6f를 참조한다. 감광층(602)과 기판(601) 상에 금속층(606)이 형성된다. 금속층(606)은 전자빔 진공 증착법을 이용하여 증착되며, 본 실시 예에서 금속층(606)은 Ti/Pt/Au로 구성된 게이트 전극용 금속을 이용한다. 금속층(606)은 게이트 안쪽의 제2 절연막(605) 표면으로부터 감광막 표면까지의 높이의 2/3정도의 두께로 증착할 수 있다. 본 실시 예에서 금속층(606)은 0.4㎛두께로 증착한다.
도 5의 단계 (S57)과 도 6g를 참조하면, 다음 단계에서는 리프트-오프 공정을 이용하여 형상 반전용 감광층(602) 상에 형성된 금속층(606)을 모두 제거한다. 리프트-오프 공정을 통해 감광막(602) 상에 형성된 금속층(606)이 제거되면, 기판(601) 상에 형성된 티 형태의 금속층만 남게 되어 티형 게이트 전극(607)을 형성한다.
본 발명은 첨부된 도면에 도시된 실시예 들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 것을 이해할 수 있을 것이다.
이상 전술에 따르면, 본 발명은 형상반전용 감광막을 이용하여 개구부를 정의한 후, 절연막 도포와 전면 건식 식각 공정을 통해, 게이트 길이를 정의하는 개구부를 균일하게 정교하게 형성할 수 있는 효과를 제공한다. 이에 따라, 보다 정밀한 미세 티형 게이트 전극을 제조할 수 있다.
또한, 본 발명은 티형 게이트의 머리 부분을 노광할 때, 전자빔 리소그라피 방법을 사용하지 않으므로 공정단가를 절감할 수 있으며, 이에 의해 생산성을 향상시킬 수 있다.

Claims (9)

  1. 기판 상에 감광층을 형성하는 단계;
    상기 기판 상에 형성된 상기 감광층을 패터닝하여 제1 개구부를 형성하는 단계;
    상기 감광층과 상기 기판 상에 제1 절연막을 형성하는 단계;
    상기 기판이 노출되도록 상기 제1 절연막을 제거하여 제2 개구부를 형성하는 단계;
    상기 제1 절연막 상에 제2 절연막을 형성하는 단계;
    상기 기판이 노출되도록 상기 제2 절연막을 제거하여 제3 개구부를 형성하는 단계;
    상기 감광층과 상기 제3 개구부가 형성된 제2 절연막 상에 금속층을 형성하는 단계; 및
    상기 감광층 상부에 형성된 상기 금속층을 제거하는 단계
    를 포함하는 티형 게이트의 제조방법.
  2. 기판 상에 감광층을 형성하는 단계;
    상기 기판 상에 형성된 상기 감광층을 패터닝하여 제1 개구부를 형성하는 단계;
    상기 감광층과 상기 기판 상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막 상에 제2 절연막을 형성하는 단계;
    상기 기판이 노출되도록 상기 제1 절연막과 상기 제2 절연막을 제거하여 상기 제1 개구부 영역에 제2 개구부를 형성하는 단계;
    상기 감광층과 상기 제2 개구부가 형성된 제2 절연막 상에 금속층을 형성하는 단계; 및
    상기 감광층 상부에 형성된 상기 금속층을 제거하는 단계
    를 포함하는 티형 게이트의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 감광층을 패터닝하는 단계는,
    광학 리소그라피 방법을 이용하여 상기 제1 개구부가 역경사면을 갖도록 상기 감광층을 노광하는 단계와, 상기 노광한 감광층을 현상하는 단계를 포함하는 티형 게이트의 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 감광층 상부에 형성된 상기 금속층을 제거하는 단계는 리프트-오프 공정을 이용하여 상기 감광층과 상기 제1 절연막 및 상기 제2 절연막을 제거하는 티형 게이트 전극 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 감광층은 형상 반전용 감광층을 이용하여 형성하는 티형 게이트의 제조방법.
  6. 제5항에 있어서,
    상기 감광층에 형성된 상기 제1 개구부는 약 1 마이크론 이하의 폭으로 패터닝되는 티형 게이트의 제조방법.
  7. 제1항에 있어서,
    상기 제1 절연막 상에 제2 개구부를 형성하는 단계는 반응성 식각 공정을 이용하여 상기 제1 절연막을 식각하는 티형 게이트의 제조방법.
  8. 제1항에 있어서,
    상기 제2 절연막 상에 제3 개구부를 형성하는 단계는, 반응성 식각 공정을 이용하여 상기 제2 절연막을 식각하는 티형 게이트의 제조방법.
  9. 제2항에 있어서,
    상기 제1 절연막 및 제2 절연막을 제거하는 단계는 반응성 식각 공정을 이용하는 티형 게이트의 제조방법.
KR1020050119004A 2005-12-07 2005-12-07 티형 게이트의 제조 방법 KR100636597B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050119004A KR100636597B1 (ko) 2005-12-07 2005-12-07 티형 게이트의 제조 방법
US11/607,417 US7468295B2 (en) 2005-12-07 2006-12-01 Method of fabricating T-gate
US12/270,016 US7915106B2 (en) 2005-12-07 2008-11-13 Method of fabricating T-gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050119004A KR100636597B1 (ko) 2005-12-07 2005-12-07 티형 게이트의 제조 방법

Publications (1)

Publication Number Publication Date
KR100636597B1 true KR100636597B1 (ko) 2006-10-23

Family

ID=37621516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050119004A KR100636597B1 (ko) 2005-12-07 2005-12-07 티형 게이트의 제조 방법

Country Status (2)

Country Link
US (2) US7468295B2 (ko)
KR (1) KR100636597B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922575B1 (ko) 2007-12-05 2009-10-21 한국전자통신연구원 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법
KR101064727B1 (ko) 2008-11-24 2011-09-16 한국전자통신연구원 반도체 장치 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750370B2 (en) 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
US7608865B1 (en) * 2008-04-28 2009-10-27 Northrop Grumman Space & Mission Systems Corp. Club extension to a T-gate high electron mobility transistor
JP6856020B2 (ja) * 2015-06-17 2021-04-07 株式会社ニコン 配線パターンの製造方法、トランジスタの製造方法、及び転写用部材
US10340352B2 (en) * 2017-03-14 2019-07-02 Globalfoundries Inc. Field-effect transistors with a T-shaped gate electrode

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950005489B1 (ko) 1992-09-02 1995-05-24 주식회사금성사 엠이에스에프이티(mesfet)의 티(t) 게이트 제조방법
KR970011618B1 (en) 1993-12-10 1997-07-12 Korea Electronics & Telecommui Formation method gate metal
KR0141340B1 (ko) 1994-08-08 1998-06-01 양승택 티-게이트 형성방법
JPH11288950A (ja) 1998-04-01 1999-10-19 Ricoh Co Ltd 半導体装置の製造方法
JP2001053083A (ja) 1999-08-11 2001-02-23 Nec Corp 電界効果トランジスタおよびその製造方法
US7008832B1 (en) * 2000-07-20 2006-03-07 Advanced Micro Devices, Inc. Damascene process for a T-shaped gate electrode
US6255202B1 (en) * 2000-07-20 2001-07-03 Advanced Micro Devices, Inc. Damascene T-gate using a spacer flow
US6403456B1 (en) * 2000-08-22 2002-06-11 Advanced Micro Devices, Inc. T or T/Y gate formation using trim etch processing
US6524937B1 (en) * 2000-08-23 2003-02-25 Tyco Electronics Corp. Selective T-gate process
KR100442089B1 (ko) 2002-01-29 2004-07-27 삼성전자주식회사 노치된 게이트 전극을 갖는 모스 트랜지스터의 제조방법
US6740535B2 (en) * 2002-07-29 2004-05-25 International Business Machines Corporation Enhanced T-gate structure for modulation doped field effect transistors
US6780694B2 (en) * 2003-01-08 2004-08-24 International Business Machines Corporation MOS transistor
TW569077B (en) * 2003-05-13 2004-01-01 Univ Nat Chiao Tung Method for fabricating nanometer gate in semiconductor device using thermally reflowed resist technology
US7413942B2 (en) * 2004-01-29 2008-08-19 Rohm And Haas Electronic Materials Llc T-gate formation
US7186603B2 (en) * 2004-11-15 2007-03-06 Grace Semiconductor Manufacturing Corporation Method of forming notched gate structure
KR100592765B1 (ko) 2004-12-01 2006-06-26 한국전자통신연구원 반도체 소자의 티형 게이트 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
없음

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100922575B1 (ko) 2007-12-05 2009-10-21 한국전자통신연구원 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법
US7973368B2 (en) 2007-12-05 2011-07-05 Electronics And Telecommunications Research Institute Semiconductor device with T-gate electrode
KR101064727B1 (ko) 2008-11-24 2011-09-16 한국전자통신연구원 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20090075463A1 (en) 2009-03-19
US20070128752A1 (en) 2007-06-07
US7468295B2 (en) 2008-12-23
US7915106B2 (en) 2011-03-29

Similar Documents

Publication Publication Date Title
US5804474A (en) Method for forming a V-shaped gate electrode in a semiconductor device, and the structure of the electrode
KR100636597B1 (ko) 티형 게이트의 제조 방법
US8455312B2 (en) Fabrication methods for T-gate and inverted L-gate structure for high frequency devices and circuits
US5922516A (en) Bi-layer silylation process
KR100741926B1 (ko) 폴리실리콘 패턴 형성 방법
US5366849A (en) Photoresist pattern formation through etching where the imaging exposure changes in a given direction in the desired pattern and inclined vapor deposition is utilized to deposit a film
JPH09325469A (ja) ハーフトーン位相シフトマスクとその製造方法
KR100592765B1 (ko) 반도체 소자의 티형 게이트 제조방법
KR100261167B1 (ko) 반도체 소자의 게이트 제조방법
JP2011216627A (ja) 電界効果トランジスタ及びその製造方法
KR100521700B1 (ko) 반도체소자의 티형 게이트 형성방법
JPH03265117A (ja) 半導体装置の製造方法
JPH06104285A (ja) ゲート電極の形成方法
JPH07106346A (ja) マスクの形成方法
KR100406584B1 (ko) 위상 반전 마스크의 제조 방법
JPH05283358A (ja) 半導体装置のコンタクトホール形成方法
JPH08203926A (ja) 半導体装置の製造方法
KR19990065144A (ko) 반도체 소자의 투과율 조절 마스크 제조 방법
JPH0513401A (ja) 半導体基板加工方法
KR100238212B1 (ko) 반도체소자의 제조방법
KR19990026899A (ko) 듀얼 게이트 산화막의 형성방법
KR100928513B1 (ko) 반도체 소자의 제조방법
KR100399956B1 (ko) 반도체장치의전하저장전극형성방법
JP2001287199A (ja) マイクロ構造体及びその製造方法
JPH09232335A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee