JP2011216627A

JP2011216627A - 電界効果トランジスタ及びその製造方法

Info

Publication number: JP2011216627A
Application number: JP2010082546A
Authority: JP
Inventors: Junya Tajima; 準也田島
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2010-03-31
Filing date: 2010-03-31
Publication date: 2011-10-27

Abstract

【課題】ゲート電極の形成工程におけるフォトレジスト層を露光した際に、露光不良によりレジスト残渣が発生しないようにすること。
【解決手段】本発明の電界効果トランジスタ１００は、半導体基板１上にゲート電極を備えた電界効果トランジスタで、半導体基板１上に設けられた誘電体膜２と、この誘電体膜２の開口部に設けられたフット部８と、このフット部８上及び誘電体膜２上に設けられたヘッド部９とを備え、誘電体膜の膜厚ｔ１が、０．９ｋ×λ／２｜ｎ１−ｎ２｜＜ｔ１＜１．１ｋ×λ／２｜ｎ１−ｎ２｜（ただしｋは自然数であり、屈折率ｎ１は所定の波長λを有する露光光に対する誘電体膜の屈折率ｎ１（＞２．１）、屈折率ｎ２はフォトレジスト層の屈折率）である。
【選択図】図７

Description

本発明は、電界効果トランジスタ及びその製造方法に関し、より詳細には、ゲート電極の形成工程におけるフォトレジスト層を塗布、露光、現像した際に、露光不良によりレジスト残渣が発生しないようにした電界効果トランジスタ及びその製造方法に関する。なお、高周波領域に用いられる化合物半導体系の電界効果トランジスタである高電子移動度トランジスタ（ＨＥＭＴ；ＨｉｇｈＥｌｅｃｔｒｏｎＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ）にも適用できるものである。

近来、ＬＳＩ、化合物半導体（ＧａＡｓ）系ＩＣなどの半導体素子の動作高速化や消費電力の低減のため、ゲート長の微細化が進められている。しかし、ゲート長が細くなると、ゲート抵抗が大きくなるという問題があり、これを解決するために、電界を印加するゲート上部に幅の広い傘部を設けた断面Ｔ型ゲート電極が知られている（例えば、非特許文献１，特許文献１参照）。

また、高周波で用いられるＨＥＭＴ（高電子移動度トランジスタ）やＭＥＳＦＥＴ（金属／半導体電界効果型トランジスタ）などの製造工程において、Ｔ型ゲート電極を作製するための多層レジスト工程などが利用されている。特に、高周波特性を向上させるために、ゲート長短縮によるゲート容量の低減とゲート断面積拡大によるゲート抵抗低減とが同時に図れるものとしてＴ型ゲート電極が採用されている。

このＴ型ゲート電極を作製する方法として、感度の異なる２種類のレジストを積層した２層レジストを、強度分布がＴ型となるように露光することで、Ｔ型の溝を形成し、その溝に金属を蒸着した後、リフトオフ法によりレジスト上の金属を除去することにより形成する方法が知られている。

また、Ｔ型ゲート電極を形成しうるようにしてゲート抵抗の低減化を図るようにした電界効果トランジスタの製造方法については、例えば、特許文献２に開示されている。この特許文献２に記載のものは、半導体基板上に第１の開口を有する第１のレジスト膜を形成し、エッチングを行って１段目のリセスを形成し、第２のレジスト膜を形成し、両レジストの界面に難溶性のレジスト混合層を形成し、第２のレジスト膜を露光・現像して第１の開口より開口幅が大きくアンダーカット形状の第２の開口を形成し、半導体基板の一部をエッチングして１段目のリセス内に２段目のリセスを形成し、ゲート金属膜の堆積とリフトオフによりゲート電極を形成するものである。

また、基板上に形成した半導体積層部の上面に、シリコン窒化膜などの絶縁膜を介してＴ型構造のゲート電極を形成した、ＧａＡＳ系などの化合物半導体層を有する化合物半導体系の電界効果トランジスタは、例えば、特許文献３に開示されている。この特許文献３では、絶縁膜としてＳｉＮを使用している。

特開平０９−０５５３８９号公報特開平１０−１０７０４４号公報特開２０１０−０２７９８７号公報

Ｊ．Ｖａｃ．Ｓｃｉ．ＴｅｃｈＢ１３ｐ２７２５ − ｐ２７７８

しかしながら、上述した特許文献及び非特許文献に記載のものは、いずれもフォトレジスト露光時、絶縁膜の開口部の内部で露光不足が生じるケースが確認されている。

そのため、Ｔ型ゲート電極の作成過程において、誘電体（例えば、ＴｉＯ₂）で形成されたサブミクロンサイズの幅を持った開口部上にフォトレジストを塗布、露光、現像した際、露光不良により開口部の底部にレジストが残ることを抑止することが求められている。

ポジ型フォトレジストを使用したフォトリソグラフィーにおいて、“媒質中での露光光の波長”の１／２に相当する周期で定在波が発生し、定在波の山に相当する膜厚にフォトレジストを塗布することでパターン抜けが改善されることが知られているが、フォトレジスト下部に露光光が透過する材料がある場合（例えば、ＳｉＮやＳｉＯ₂といった誘電体材料）、露光光の干渉条件の制御の実施がされず、パターン内にレジスト残渣が確認されるケースがある。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ゲート電極の形成工程におけるフォトレジスト層を塗布、露光、現像した際に、露光不良によりレジスト残渣が発生しないようにした電界効果トランジスタ及びその製造方法を提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、半導体基板上にゲート電極を備えた電界効果トランジスタにおいて、前記電界効果トランジスタは、前記半導体基板上に設けられた誘電体膜を有し、前記ゲート電極は、前記誘電体膜の開口部に設けられた第１のゲート電極と、該第１のゲート電極上及び前記誘電体膜上に設けられた第２のゲート電極とを備え、前記誘電体膜の膜厚ｔ１が、０．９ｋ・λ／２｜ｎ１−ｎ２｜＜ｔ１＜１．１ｋ・λ／２｜ｎ１−ｎ２｜（ただしｋは自然数であり、屈折率ｎ１は所定の波長λを有する露光光に対する誘電体膜の屈折率ｎ１（＞２．１）、屈折率ｎ２はフォトレジスト層の屈折率）であることを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記誘電体膜の膜厚と前記第１のゲート電極の膜厚とを、フォトレジスト層の除去後にレジスト残渣が発生しないように同じ膜厚にしたことを特徴とする。

また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記第１のゲート電極が、前記開口部に設けられたフット部で、前記第２のゲート電極が、前記フット部上で、かつ前記誘電体膜上に延在しているヘッド部であることを特徴とする。

また、請求項４に記載の発明は、請求項１，２又は３に記載の発明において、前記誘電体膜は、波長３６５ｎｍの紫外線に対する屈折率が、２．３以上２．９以下であることを特徴とする。

また、請求項５に記載の発明は、請求項１乃至４のいずれかに記載の発明において、前記誘電体膜はＴｉＯ₂で、膜厚は１９０〜２３０ｎｍとし、前記開口部の寸法は５０ｎｍ以上３００ｎｍ以下であることを特徴とする。

また、請求項６に記載の発明は、半導体基板上にゲート電極を備えた電界効果トランジスタの製造方法において、半導体基板上に誘電体膜を形成する工程と、前記誘電体膜中に開口部を形成する工程と、前記誘電体膜上にフォトレジスト層を形成する工程と、前記フォトレジスト層を所定のフォトマスクを用いて露光する工程と、露光された前記フォトレジスト層を現像する工程とを有し、前記誘電体膜の形成工程と前記フォトレジスト層を形成する工程において、前記開口部の内外部で露光光の干渉が強まるように、露光の波長とフォトレジストの屈折率と誘電体膜の屈折率に基づいて前記誘電体膜の膜厚を設定することを特徴とする。

また、請求項７に記載の発明は、請求項６に記載の発明において、前記誘電体膜の膜厚ｔ１が、０．９ｋ×λ／２｜ｎ１−ｎ２｜＜ｔ１＜１．１ｋ×λ／２｜ｎ１−ｎ２｜（ただしｋは自然数であり、屈折率ｎ１は所定の波長λを有する露光光に対する誘電体膜の屈折率ｎ１（＞２．１）、屈折率ｎ２はフォトレジスト層の屈折率）の関係を満たすことを特徴とする。

また、請求項８に記載の発明は、半導体基板上にゲート電極を備えた電界効果トランジスタの製造方法において、半導体基板上に誘電体膜を形成する工程と、前記誘電体膜中に開口部を形成する工程と、前記誘電体膜上にフォトレジスト層を形成する工程と、前記フォトレジスト層を所定のフォトマスクを用いて露光する工程と、露光された前記フォトレジスト層を現像する工程とを有し、前記誘電体膜の形成工程と前記フォトレジスト層を形成する工程において、前記開口部の内外部で露光光の干渉が強まるように、前記誘電体膜と前記フォトレジスト層の膜厚を設定することを特徴とする。

また、請求項９に記載の発明は、請求項８に記載の発明において、前記フォトレジスト層がポジ型フォトレジスト層であり、前記露光光の干渉が、前記開口部の外部では、第１の光路で示す前記誘電体膜／半導体基板の界面及び第２の光路で示す前記フォトレジスト層／前記誘電体膜の界面、前記開口部の内部では、第１の光路で示す前記誘電体膜／半導体基板の界面及び第２の光路で示す前記フォトレジスト層／前記誘電体膜の界面、第３の光路で示す前記フォトレジスト層／前記半導体基板の界面での反射光と入射光によるものであることを特徴とする。

また、請求項１０に記載の発明は、請求項８又は９に記載の発明において、前記開口部の内外部で前記露光光の干渉が強まる条件を決定するために、前記フォトレジスト層の膜厚：ｔ２、前記フォトレジスト層の屈折率：ｎ２、前記露光光の波長：λ、前記誘電体膜の膜厚：ｔ１、前記誘電体膜の屈折率：ｎ１を調整することを特徴とする。

また、請求項１１に記載の発明は、請求項１０に記載の発明において、前記誘電体膜の屈折率ｎ１と前記フォトレジスト層の屈折率：ｎ２との関係がｎ１＞ｎ２の時、ｉ）０．９×２ｋ１×λ／４＜ｎ１ｔ１＜１．１×２ｋ１×λ／４ｉｉ）０．９（２ｋ２＋１）×λ／４＜ｎ２ｔ２＜１．１（２ｋ２＋１）×λ／４ｉｉｉ）０．９（２ｋ３＋１）×λ／４＜ｎ２（ｔ１＋ｔ２）＜１．１（２ｋ３＋１）×λ／４（ただしｋ１は自然数、ｋ２，ｋ３＝０，１，２・・・・・）前記条件ｉ），ｉｉ），ｉｉｉ）を同時に満たすように、前記フォトレジスト層と前記誘電体膜の膜厚を調整することを特徴とする。

また、請求項１２に記載の発明は、請求項１０に記載の発明において、前記誘電体膜の屈折率ｎ１と前記フォトレジスト層の屈折率：ｎ２との関係がｎ１＜ｎ２の時、ｉｖ）０．９（２ｋ４＋１）λ／４＜ｎ１×ｔ１＋ｎ２×ｔ２＜１．１（２ｋ４＋１）λ／４ｖ）０．９×２ｋ５×λ／４＜ｎ２×ｔ２＜１．１×２ｋ５×λ／４ｖｉ）０．９（２ｋ６＋１）λ／４＜ｎ２×（ｔ１＋ｔ２）＜１．１（２ｋ６＋１）λ／４（ただしｋ５は自然数、ｋ４，ｋ６＝１，２・・・・・）前記条件ｉｖ），ｖ）,ｖｉ）を満たすように、前記フォトレジスト層と前記誘電体膜の膜厚を調整することを特徴とする。

本発明によれば、誘電体膜の厚みｔ１を０．９ｋ×λ／２｜ｎ１−ｎ２｜＜ｔ１＜１．１ｋ×λ／２｜ｎ１−ｎ２｜（ただしｋは自然数、λは露光光の波長、ｎ１は誘電体の屈折率、ｎ２はフォトレジスト層の屈折率）の関係を満たすように設定することで、誘電体上の開口部で第１乃至第３の光路を経由する露光光が干渉し、露光強度が高まり、誘電体の開口部内でのレジスト残りを抑止することができる。

本発明に係る電界効果トランジスタの製造方法を説明するための工程図（その１）である。本発明に係る電界効果トランジスタの製造方法を説明するための工程図（その２）である。本発明に係る電界効果トランジスタの製造方法を説明するための工程図（その３）である。本発明に係る電界効果トランジスタの製造方法を説明するための工程図（その４）である。本発明に係る電界効果トランジスタの製造方法を説明するための工程図（その５）である。本発明に係る電界効果トランジスタの製造方法を説明するための工程図（その６）である。本発明に係る電界効果トランジスタの製造方法を説明するための工程図（その７）である。露光光の干渉が、開口部の外部では、第１の光路及び第２の光路、開口部の内部では、第３の光路での反射光と入射光によることを示す図である。フォトレジスト層と誘電体膜の膜厚を調整することで、開口部の内部で第１乃至第３の光路の露光光が干渉する様子を示す図である。

以下、図面を参照して本発明の実施例について説明する。

図１乃至図７は、本発明に係る電界効果トランジスタの製造方法を説明するための工程図である。

図７は、本発明に係る電界効果トランジスタの製造方法を説明するための最終工程図で、本発明に係る電界効果トランジスタを説明するための構成図である。本発明の電界効果トランジスタ１００は、半導体基板１上にＴ型ゲート電極８,９を備えた電界効果トランジスタで、半導体基板１上に設けられた誘電体膜２と、この誘電体膜２の開口部５（図８参照）に設けられたフット部（第１のゲート電極）８と、このフット部８上及び誘電体膜２上に設けられたヘッド部（第２のゲート電極）９とを備え、フット部８とヘッド部９とでＴ型ゲート電極を構成している。なお、この実施例では、ゲート電極の形状をＴ型の場合について説明するが、必ずしもＴ型に限定される必要はない。

誘電体膜の膜厚ｔ１は、０．９ｋ×λ／２｜ｎ１−ｎ２｜＜ｔ１＜１．１ｋ×λ／２｜ｎ１−ｎ２｜（ただしｋは自然数であり、屈折率ｎ１は所定の波長λを有する露光光に対する誘電体膜の屈折率ｎ１（＞２．１）、屈折率ｎ２はフォトレジスト層の屈折率）である。

また、誘電体膜２の膜厚とフット部８の膜厚とは、フォトレジスト層の除去後にレジスト残渣が発生しないように同じ膜厚ｔ１である。また、ヘッド部９は、開口部５に設けられたフット部８上で、かつ誘電体膜２上に延在している。

また、誘電体膜２は、波長３６５ｎｍの紫外線に対する屈折率が、２．３以上２．９以下であることが好ましい。

また、誘電体膜２はＴｉＯ₂で、厚みは１９５〜２３０ｎｍとし、開口部５の寸法は５０ｎｍ以上３００ｎｍ以下であることが好ましい。

本発明は、電界効果トランジスタ１００のＴ型ゲート電極８,９の形成時に、誘電体膜２の膜厚により定在波の位相を調整し、誘電体膜２上の開口部５の内外部で露光光の位相を揃えることで誘電体膜２上の開口部５での露光強度が強まるような干渉を生じさせ、開口部５の底部での露光不良を抑止するようにしたものである。

図９は、フォトレジスト層と誘電体膜の膜厚を調整することで、開口部の内部で第１乃至第３の光路の露光光が干渉する様子を示す図である。

つまり、本発明の電界効果トランジスタ１００は、半導体基板１上に形成された誘電体膜２と、この誘電体膜２の一部には、開口部５が設けられており、開口部５の内部にはフット部８が形成され、その上にフット部８よりも延在方向と垂直な方向に広いヘッド部９がフット部８に接する形で形成されている。

また、誘電体膜２は、波長３６５ｎｍの紫外線に対する屈折率が２．６でスパッタにより成膜されたＴｉＯ₂とする。この電界効果トランジスタ１００において、ゲートフット電極８を形成するための誘電体膜２の膜厚ｔ１は、０．９ｋ×λ／２｜ｎ１−ｎ２｜＜ｔ１＜１．１ｋ×λ／２｜ｎ１−ｎ２｜（ただしｋは自然数であり、λは露光光の波長、屈折率ｎ１は所定の波長λを有する露光光に対する誘電体膜２の屈折率ｎ１（＞２．１）、屈折率ｎ２はフォトレジスト層６の屈折率）に設定されている。

次に、半導体基板上にＴ型ゲート電極を備えた電界効果トランジスタの製造方法について説明する。本発明に係る電界効果トランジスタ１００の製造方法は、まず、半導体基板１上に誘電体膜２を形成し、この誘電体膜２上に電子ビーム（ＥｌｅｃｔｒｏｎＢｅａｍ；ＥＢ）レジスト３を塗布する（図１）。次に、ＥＢレジスト３上にＥＢパターン４を形成する（図２）。次に、誘電体膜２中に開口部５を形成する（図３）。次にＥＢレジスト３を剥離する。次に、誘電体膜２上にフォトレジスト層６を塗布する（図４）。次に、フォトレジスト層６を所定のフォトマスクを用いて露光してｉ線パターン７を作成する（図５）。

次に、露光されたフォトレジスト層６を現像し、開口部５の内部にフット部８を形成するとともに、誘電体膜２上及びフォトレジスト層６上にヘッド部９を形成する（図６）。次に、フォトレジスト層６を除去し、開口部５の内部にフット部８と、このフット部８上で、かつ誘電体膜２上のヘッド部９を残して、本発明の電界効果トランジスタ１００が完成する（図７）。

そして、誘電体膜２の形成工程とフォトレジスト層６を形成する工程において、開口部５の内外部で露光光の干渉が強まるように、露光の波長とフォトレジスト層６の屈折率と誘電体膜２の屈折率に基づいて誘電体膜２の膜厚を設定する。

また、誘電体膜２の形成工程とフォトレジスト層６を形成する工程において、開口部５の内外部で露光光の干渉が強まるように、誘電体膜２とフォトレジスト層６の膜厚を設定する。

以下に、さらに具体的な電界効果トランジスタの製造方法について説明する。
まず、図１に示すように、半導体基板１としてＧａＡｓ上に高周波スパッタリング装置により誘電体膜２として屈折率ｎ１＝２．５０のＴｉＯ₂を２１９．９ｎｍ（＝ｔ１）成膜し、ＥＢレジスト３として日本ゼオン社製ＺＥＰ５２０Ａを２４０ｎｍ塗布する。

次に、図２に示すように、ＥＢ露光装置を使用し、ｄｏｓｅ条件：２０５μＣ／ｃｍ²で長さ１５０ｎｍ、幅５０μｍのＥＢパターン４を形成する。

次に、図３に示すように、ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ；反応性イオンエッチング）によるドライエッチングでレジスト上のパターンをＴｉＯ₂へ転写して開口部５を形成する。

次に、図４に示すように、パターン転写後、ＥＢレジスト３を剥離液で除去、フォトレジスト６として屈折率ｎ２＝１．６７の東京応化製ｉ線レジストＴＨＭＲ−ｉｐ３１００を誘電体膜２上で８２０ｎｍ（＝ｔ２）になるように塗布する。

ここで、図８は、露光光の干渉が、開口部の外部では、第１の光路及び第２の光路、開口部の内部では、第１の光路及び第２の光路、第３の光路での反射光と入射光によることを示す図である。

つまり、フォトレジスト層６がポジ型フォトレジスト層であり、露光光の干渉が、開口部５の外部では、第１の光路で示す誘電体膜２／半導体基板１の界面及び第２の光路で示すフォトレジスト層６／誘電体膜２の界面、開口部５の内部では、第１の光路で示す誘電体膜２／半導体基板１の界面及び第２の光路で示すフォトレジスト層６／誘電体膜２の界面、第３の光路で示すフォトレジスト層６／半導体基板１の界面での反射光と入射光によるものである。

また、開口部５の内外部で露光光の干渉が強まる膜厚を決定するために、フォトレジスト層６の膜厚：ｔ２、フォトレジスト層６の屈折率：ｎ２、露光光の波長：λ、誘電体膜２の膜厚：ｔ１、誘電体膜２の屈折率：ｎ１を調整する。

次に、図５に示すように、ｉ線ステッパーで露光量３７５Ｊ／ｃｍ²で露光してｉ線パターン７を作成する。この時、ＴｉＯ₂とｉ線レジストの膜厚は、以下のｉ）,ｉｉ）,ｉｉｉ）の関係を満たしているので開口部５の内部で露光光が強め合いレジスト残渣が発生しない。

ｉ）０．９×２ｋ１×λ／４＜ｎ１ｔ１＜１．１×２ｋ１×λ／４
ｉｉ）０．９（２ｋ２＋１）×λ／４＜ｎ２ｔ２＜１．１（２ｋ２＋１）×λ／４
ｉｉｉ）０．９（２ｋ３＋１）×λ／４＜ｎ２（ｔ１＋ｔ２）＜１．１（２ｋ３＋１）×λ／４
（ただしｋ１は自然数、ｋ２，ｋ３＝０，１，２・・・・・）
上記条件ｉ），ｉｉ），ｉｉｉ）を同時に満たすように、フォトレジスト層と誘電体膜２の膜厚を調整することで、開口部５の内部で第１乃至第３の光路の露光光が干渉し、開口部５の内部での露光強度が強まるようになっている（図９参照）。

なお、上記条件の時、ｎ１＞ｎ２なので膜厚ｔ１，ｔ２は、ｉ）乃至ｉｉｉ）を満たす必要があるが、フォトレジスト層６の膜厚ｔ１、誘電体膜２の膜厚ｔ２は下記のような式で表され、
ｎ１ｔ１＝１．００・２ｋ１×λ／４（ｋ１＝３）
ｎ２ｔ２＝１．００（２ｋ２＋１）×λ／４（ｋ２＝７）
ｎ２（ｔ１＋ｔ２）＝１．００（２ｋ３＋１）×λ／４（ｋ２＝９）
上記条件ｉ）乃至ｉｉｉ）の不等式を満たす範囲の膜厚であることがわかる。

上記条件ｉ）乃至ｉｉｉ）の不等式は等式に９０％〜１１０％の範囲を設けた式であり、干渉をおこすためには条件ｉ）乃至ｉｉｉ）が等号に近い時、より理想に近い光の干渉が開口部内で生じるが、上の実施条件では各式の係数が１．００で等式に限りなく近い条件であり、理想の干渉が生じる条件である。

従来、開口部５の内部でレジスト残渣が確認されていた時と比較すると、誘電体膜２として屈折率ｎ１＝１．９のＳｉＮを８０ｎｍ成膜していたため、従来条件では
ｎ１ｔ１＝１．６７ｋ１×λ／４（ｋ１＝１）
ｎ２ｔ２＝１．００（２ｋ２＋１）×λ／４（ｋ２＝７）
ｎ２（ｔ１＋ｔ２）＝０．９７（２ｋ３＋１）×λ／４（ｋ２＝８）
となり、上記条件ｉ）乃至ｉｉｉ）の不等式を満たせていないことがわかる。

理想的な干渉をおこすためには誘電体膜が屈折率１．９のＳｉＮの場合、上記条件ｉ）乃至ｉｉｉ）の不等式を等式に近い形で成立させるにはＳｉＮの膜厚は６７６ｎｍ以上必要になる。

しかし、ＨＥＭＴ等の化合物半導体系のＦＥＴではゲートを蒸着で形成するため開口部のアスペクト比が大きくなるとゲートの形成が不可能になってしまう。誘電体膜としてＴｉＯ₂を使用することで、開口部内での光の干渉が強まる条件でありながら、開口部のアスペクト比を下げ、ゲートを容易に形成できるという利点が生じる。

また、誘電体膜２の屈折率ｎ₁とフォトレジスト層６の屈折率：ｎ２との関係がｎ１＜ｎ２の時、誘電体膜２／フォトレジスト層６の界面で位相がズレないので第１の光路の入射光、反射光が強め合うには以下の条件ｉｖ）を、第２の光路の入射光、反射光が強め合うには以下の条件ｖ）を、第３の光路の入射光、反射光が強め合うには以下の条件ｖｉを満たし、
ｉｖ）０．９（２ｋ４＋１）λ／４＜ｎ１×ｔ１＋ｎ２×ｔ２＜１．１（２ｋ４＋１）λ／４
ｖ）０．９×２ｋ５×λ／４＜ｎ２×ｔ２＜１．１×２ｋ５×λ／４
ｖｉ）０．９（２ｋ６＋１）λ／４＜ｎ２×（ｔ１＋ｔ２）＜１．１（２ｋ６＋１）λ／４
（ただしｋ５は自然数、ｋ４，ｋ６＝１，２・・・・・）
上記条件ｉｖ），ｖ）,ｖｉ）を満たすように、フォトレジスト層６と誘電体膜２の膜厚を調整することで、開口部５の内部で第１乃至第３の光路の露光光が干渉し、開口部５の内部での露光強度が強まるようにすることもできる。

次に、図６に示すように、開口部５の内部にフット部８を形成するとともに、誘電体膜２上及びフォトレジスト層６上にヘッド部９を形成する。

次に、図８に示すように、フォトレジスト層６を除去すると、フォトレジスト層６上のヘッド部９が除去されて、開口部５の内部にフット部８と、このフット部８上で、かつ誘電体膜２上にヘッド部９が残り、本発明の電界効果トランジスタ１００が完成する。

このようにして、電界効果トランジスタ１００のＴ型ゲート電極８,９の形成時に、誘電体膜２の膜厚により定在波の位相を調整し、誘電体膜２上の開口部５の内外部で露光光の位相を揃えることで誘電体膜２上の開口部５での露光強度が強まるような干渉を生じさせ、開口部５の底部での露光不良を抑止することができる。

１半導体基板
２誘電体膜
３ＥＢレジスト
４ＥＢパターン
５開口部
６フォトレジスト層
７ｉ線パターン
８フット部
９ヘッド部

Claims

半導体基板上にゲート電極を備えた電界効果トランジスタにおいて、
前記電界効果トランジスタは、前記半導体基板上に設けられた誘電体膜を有し、
前記ゲート電極は、前記誘電体膜の開口部に設けられた第１のゲート電極と、該第１のゲート電極上及び前記誘電体膜上に設けられた第２のゲート電極とを備え、
前記誘電体膜の膜厚ｔ１が、
０．９ｋ×λ／２｜ｎ１−ｎ２｜＜ｔ１＜１．１ｋ×λ／２｜ｎ１−ｎ２｜
（ただしｋは自然数であり、屈折率ｎ１は所定の波長λを有する露光光に対する誘電体膜の屈折率ｎ１（＞２．１）、屈折率ｎ２はフォトレジスト層の屈折率）
であることを特徴とする電界効果トランジスタ。
前記誘電体膜の膜厚と前記第１のゲート電極の膜厚とを、フォトレジスト層の除去後にレジスト残渣が発生しないように同じ膜厚にしたことを特徴とする請求項１に記載の電界効果トランジスタ。
前記第１のゲート電極が、前記開口部に設けられたフット部で、前記第２のゲート電極が、前記フット部上で、かつ前記誘電体膜上に延在しているヘッド部であることを特徴とする請求項１又は２に記載の電界効果トランジスタ。
前記誘電体膜は、波長３６５ｎｍの紫外線に対する屈折率が、２．３以上２．９以下であることを特徴とする請求項１，２又は３に記載の電界効果トランジスタ。
前記誘電体膜はＴｉＯ₂で、膜厚は１９０〜２３０ｎｍとし、前記開口部の寸法は５０ｎｍ以上３００ｎｍ以下であることを特徴とする請求項１乃至４のいずれかに記載の電界効果トランジスタ。
半導体基板上にゲート電極を備えた電界効果トランジスタの製造方法において、
半導体基板上に誘電体膜を形成する工程と、
前記誘電体膜中に開口部を形成する工程と、
前記誘電体膜上にフォトレジスト層を形成する工程と、
前記フォトレジスト層を所定のフォトマスクを用いて露光する工程と、
露光された前記フォトレジスト層を現像する工程とを有し、
前記誘電体膜の形成工程と前記フォトレジスト層を形成する工程において、前記開口部の内外部で露光光の干渉が強まるように、露光の波長とフォトレジストの屈折率と誘電体膜の屈折率に基づいて前記誘電体膜の膜厚を設定することを特徴とする電界効果トランジスタの製造方法。
前記誘電体膜の膜厚ｔ１が、
０．９ｋ×λ／２｜ｎ１−ｎ２｜＜ｔ１＜１．１ｋ×λ／２｜ｎ１−ｎ２｜
（ただしｋは自然数であり、屈折率ｎ１は所定の波長λを有する露光光に対する誘電体膜の屈折率ｎ１（＞２．１）、屈折率ｎ２はフォトレジスト層の屈折率）
の関係を満たすことを特徴とする請求項６に記載の電界効果トランジスタの製造方法。
半導体基板上にゲート電極を備えた電界効果トランジスタの製造方法において、
半導体基板上に誘電体膜を形成する工程と、
前記誘電体膜中に開口部を形成する工程と、
前記誘電体膜上にフォトレジスト層を形成する工程と、
前記フォトレジスト層を所定のフォトマスクを用いて露光する工程と、
露光された前記フォトレジスト層を現像する工程とを有し、
前記誘電体膜の形成工程と前記フォトレジスト層を形成する工程において、前記開口部の内外部で露光光の干渉が強まるように、前記誘電体膜と前記フォトレジスト層の膜厚を設定することを特徴とする電界効果トランジスタの製造方法。
前記フォトレジスト層がポジ型フォトレジスト層であり、前記露光光の干渉が、前記開口部の外部では、第１の光路で示す前記誘電体膜／半導体基板の界面及び第２の光路で示す前記フォトレジスト層／前記誘電体膜の界面、前記開口部の内部では、第１の光路で示す前記誘電体膜／半導体基板の界面及び第２の光路で示す前記フォトレジスト層／前記誘電体膜の界面、第３の光路で示す前記フォトレジスト層／前記半導体基板の界面での反射光と入射光によるものであることを特徴とする請求項８に記載の電界効果トランジスタの製造方法。
前記開口部の内外部で前記露光光の干渉が強まる条件を決定するために、前記フォトレジスト層の膜厚：ｔ２、前記フォトレジスト層の屈折率：ｎ２、前記露光光の波長：λ、前記誘電体膜の膜厚：ｔ１、前記誘電体膜の屈折率：ｎ１を調整することを特徴とする請求項８又は９に記載の電界効果トランジスタの製造方法。
前記誘電体膜の屈折率ｎ１と前記フォトレジスト層の屈折率：ｎ２との関係がｎ１＞ｎ２の時、
ｉ）０．９×２ｋ１×λ／４＜ｎ１ｔ１＜１．１×２ｋ１×λ／４
ｉｉ）０．９（２ｋ２＋１）×λ／４＜ｎ２ｔ２＜１．１（２ｋ２＋１）×λ／４
ｉｉｉ）０．９（２ｋ３＋１）×λ／４＜ｎ２（ｔ１＋ｔ２）＜１．１（２ｋ３＋１）×λ／４
（ただしｋ１は自然数、ｋ２，ｋ３＝０，１，２・・・・・）
前記条件ｉ），ｉｉ），ｉｉｉ）を同時に満たすように、前記フォトレジスト層と前記誘電体膜の膜厚を調整することを特徴とする請求項１０に記載の電界効果トランジスタの製造方法。
前記誘電体膜の屈折率ｎ１と前記フォトレジスト層の屈折率：ｎ２との関係がｎ１＜ｎ２の時、
ｉｖ）０．９（２ｋ４＋１）λ／４＜ｎ１×ｔ１＋ｎ２×ｔ２＜１．１（２ｋ４＋１）λ／４
ｖ）０．９×２ｋ５×λ／４＜ｎ２×ｔ２＜１．１×２ｋ５×λ／４
ｖｉ）０．９（２ｋ６＋１）λ／４＜ｎ２×（ｔ１＋ｔ２）＜１．１（２ｋ６＋１）λ／４
（ただしｋ５は自然数、ｋ４，ｋ６＝１，２・・・・・）
前記条件ｉｖ），ｖ）,ｖｉ）を満たすように、前記フォトレジスト層と前記誘電体膜の膜厚を調整することを特徴とする請求項１０に記載の電界効果トランジスタの製造方法。