JP2005251835A

JP2005251835A - パターン形成方法

Info

Publication number: JP2005251835A
Application number: JP2004057218A
Authority: JP
Inventors: Toshinobu Matsuno; 年伸松野
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-03-02
Filing date: 2004-03-02
Publication date: 2005-09-15

Abstract

【課題】多層レジストを用いた微細T型ゲートプロセスでの多層膜の露光に伴う、レジスト膜厚や露光量（電子線照射量）の変動に対するＴ型ゲート電極の形状制御を向上させるとともに、高周波装置の高周波特性の劣化を防ぐ。
【解決手段】半導体基板に単層EBレジストにより微細なレジスト開口パターンを形成し、全面に第１の金属薄膜を形成し、更に第２のレジストを塗布し、Ｔ型ゲートの傘の部分の開口パターンを形成。第１の金属薄膜をめっき電極とし、傘部の開口部に第２の金属膜のめっきを行い、レジスト除去、傘部の第２の金属をマスクに下層の第１の金属薄膜を除去、第１のレジストを除去する事によりＴ型ゲートを形成する。
【選択図】図１

Description

本発明は、高周波電界効果トランジスタ（FET）に用いられるT型ゲート電極の形成方法に関するものである。

FETの高周波動作の為にはゲート長の短縮が効果的であり、無線ＬＡＮや自動車衝突防止システムなどへの応用が期待されるミリ波帯（30GHz以上）においては0.2μｍ以下のゲート形成技術が必要となる。そのため、現在では、微小パターンの形成が可能な電子ビーム（Electron Beam：以降「EB」と略す）露光技術が一般によく用いられている。

しかし、単にゲート長のみを短縮した場合、同時にゲート抵抗も上昇するため、高周波でのゲインの低下やノイズ特性の劣化の一因となる。このゲート長の短縮と低ゲート抵抗化の両方を実現する手段としてゲートの基板面に接触する部分は微細化し、上の部分は断面積を大きくした、いわゆるＴ型ゲートまたはマッシュルームゲート構造が有効であり、超高周波ＦＥＴでは広く用いられている。Ｔ型ゲートの形成方法として様々な方法が用いられており、以下、従来のＴ型ゲート製造工程の一例について図5及び図6を参照しながら説明する。

図５は、多層レジストを用いたEB露光による従来のＴ型ゲートの製造工程（以下、第１の従来技術という）を示す工程断面図である。ここではEBレジストとして一般によく用いられているPolymethylmetacrylate（以後「PMMA」という）を２層用いた例を示す。PMMAは解像度に優れ、0.1μm以下のパターンも安定に形成できることから、サブクォーターミクロンゲート形成用のEBレジストとして一般的に用いられてきた。

まず、図5(a)に示すように、半導体基板41上に第１層目のレジストである高分子量で低感度のPMMA(L)42を塗布し、連続して２層目のレジストである低分子量で高感度のPMMA(H)43を塗布する。次に、第１回目のEB露光を行うことにより、PMMA(H)43に感光領域を形成する。

次に、図5(b)に示すように、感光領域を現像により除去することにより、後に形成されるＴ型ゲートの傘部を形成するための開口部を形成する。さらに、PMMA(H)43に設けられた開口を通して、第2回目のEB露光を行うことにより、第１層目のレジストPMMA(L)42に感光領域を形成する（図5(c)）。

次に、感光領域を現像により除去することにより、後に形成されるＴ型ゲートの軸部のパターンが形成される（図5(d)）。

最後に、ゲート金属を全面に蒸着、リフトオフを行う事により、図5(e)に示すＴ型ゲート電極44が形成される。この方法においては上層に低分子量で高感度のPMMA(H)43を用い、下層には高分子量で低感度かつ高解像度のPMMA(L)42を用いることで、上層のPMMA(H)43を露光する際に下層のPMMA(L)42への影響を低減しつつ、断面積の大きなＴ型ゲート電極の傘部を有し、かつサブクォーターミクロンの軸部を有するＴ型ゲート電極44の形成を可能にしている。

なお、ここで示した従来の技術では、２回のEB露光が必要であるが、露光パターンおよび電子線照射量（DOSE量）を最適化することにより、１回のEB露光でＴ型ゲートを形成する方法も知られている。

また上層の高感度PMMAの代わりにP(MMA-co-MAA)を用いる場合も同様の方法でＴ型ゲートが形成可能である。また3層レジストからなる構造を１回のみEB露光を行い、各層に対して感度の異なる現像液を用いる事で、T型ゲートを形成しているものもある（例えば非特許文献2参照、（以下、第２の従来技術という））。

一方、図６に示すように、半導体基板51上の単層レジスト膜である第1のレジスト53を、EB露光を行い、T型ゲートの軸部となるレジスト開口パターンを形成し、下層の絶縁膜52をエッチングし、ゲートの開口を形成後、第1のレジスト53を除去、第２のレジスト54を塗布、露光を行い、T型の傘部のレジスト開口パターンを形成し、ゲート金属を堆積し、T型ゲート55を形成しているものもある（例えば特許文献１、特に７ページ、第１図参照）。
特開平7−４５８１６号公報 N.Samoto 他4名、"A Novel electron-beam exposure technique for 0.1μm T-shaped gate fabrication" J.Vac. Sci. Technol. B, VOL8, No.6, Nov/Dec 1990 A.S.Wakita、他６名、"A Novel High Yield Trilayer Resist Process for 0.1 μm T-gate Fabrication" J.Vac. Sci. Technol. B, VOL13, No.6, Nov/Dec 1995

しかしながら、多層レジストを用いる方法では、上層のレジストを露光する際の下層レジストも同時に露光される事や上層のレジストを通して最下層のレジストに微細なパターンを形成する。そのため、パターン寸法やT型ゲートレジストパターンの断面形状がレジスト膜厚や露光量（電子線照射量）の変動に対して敏感になり、T型ゲートの形状制御が困難になる。また0.1μm以下のパターンの安定形成が難しくなるという問題が発生する。また多層レジストプロセスにおいてはゲート金属形成時にリフトオフ法を用いる必要があり、溶液中での余剰なメタルを除去する際にゲート自体が半導体基板から剥離したり、倒れたりする場合があり歩留まりが低下する。またリフトオフを容易にする為、T型の傘部のレジストパターンとして逆テーパー形状を実現する必要がある。紫外線露光可能なレジストでこれを制御良く実現する事は困難が伴う。

一方、絶縁膜に開口を形成し、軸部が絶縁膜に埋め込まれ、絶縁膜上に傘部が載った構造では、ゲートと半導体基板間の寄生容量が増大し、高周波特性が劣化するという問題がある。それを回避するためには絶縁膜の厚さを増加させる必要がある。しかしながらゲート開口幅に対して絶縁膜厚が大きくなり、すなわち開口のアスペクト比が高くなる。その為、絶縁膜のエッチングやT型ゲート金属の傘部と軸部をつながり良く埋め込むことが困難になる。

本発明のパターン形成方法は、半導体基板上に第1のレジスト膜を塗布する工程と、前記第１のレジスト膜に第１の開口パターンを形成する工程と、第１の金属膜を前記第1の開口パターンを含む前記第1のレジスト膜上に堆積する工程と、前記第1の金属膜上に第２のレジスト膜を塗布する工程と、前記第1の開口パターンを領域内に含みかつ前記第１の開口パターンより幅の広い第２の開口パターンを前記第２のレジスト膜に形成する工程と、前記第1の金属膜を一方の電極とし、第1の開口パターンに選択的に第２の金属膜をメッキにより形成する工程と、前記第１のレジスト膜および前記第２のレジスト膜を除去する工程とを有するものである。

この構成により、多層レジスト構造に開口パターンを設ける際に課題となる多層レジスト構造に対する開口パターンの幅を変更することなく、１回のEB露光により、Ｔ型ゲート電極を形成することができる。

本発明のパターン形成方法は、半導体基板上に第1のレジスト膜を塗布する工程と、露光により第1の開口パターンを形成する工程と、第1の金属膜を前記第1のレジスト膜の全面に設ける工程と、前記第1の金属膜上に第2のレジスト膜を塗布した後、前記第1の開口パターンを領域内に含む、第１の開口パターンより幅の広い島状のレジストパターンを形成する工程と、該島状の孤立レジストパターンをマスクに前記第1の金属膜をエッチングし、前記第1のレジスト膜を除去する工程とを有するものである。

この構成により、多層レジスト構造を露光する際に課題となる露光パターンおよび複雑な電子線照射量を変更することなく、１回のEB露光により、Ｔ型ゲート電極を形成することができる。

本発明のパターン形成方法は、さらに、絶縁膜を用いず、レジストパターンのみでT型のゲートを形成することが好ましい。この好ましい構成によれば、ゲートと半導体基板間で発生する寄生容量が低減され、高周波特性を向上させることができる。

本発明のパターン形成方法は、さらに、前記第１のレジスト膜が電子線に感度を有する電子線レジストからなることが好ましい。この好ましい構成によれば、パターンサイズが大きく、EB露光では描画に時間を要するT型ゲートの傘の部分のレジストパターン形成を紫外線露光で行うことが可能であり、スループットの向上が可能となる。

本発明のパターン形成方法は、さらに、前記第１のレジスト膜が電子線に感度を有する電子線レジスト、第２のレジストが紫外線に感度を有するレジストからなることが好ましい。

本発明のパターン形成方法は、さらに、前記第1のレジスト膜がPMGIからなることが好ましい。この好ましい構成によれば、EB露光レジストとしてPMGI（ポリジメチルグルダミド、Polydimethylglutarimide）を用いることで、ゲートの軸の部分となるレジストパターンを順テーパー形状に形成することが可能となり、微細化時にもゲート金属がＴ型の軸部と傘部でつながりが良く、断線する可能性を回避することが可能である。さらにPMGIは耐熱性に優れており、EB露光レジスト上に金属膜の蒸着する際に発生し易い、蒸着源からの輻射熱や飛来する高温のメタルや荷電粒子の影響による、レジストの変形やそれに伴うメタル剥がれ等の問題が発生しない。従って、現像後のレジスト開口形状を反映したT型ゲート金属パターンを安定に得ることができる。

本発明のパターン形成方法は、さらに、前記第1の金属膜上に第２のレジスト膜を塗布する工程において、前記第1の金属膜上に第２の金属膜を形成してから第２のレジスト膜を塗布することが好ましい。

本発明のパターン形成方法は、半導体基板上に第1のレジスト膜を塗布する工程と、前記第１のレジスト膜に第１の開口パターンを形成する工程と、第１の金属膜を前記第1の開口パターンを含む前記第1のレジスト膜上に積層する工程と、前記第1の金属膜上に第２のレジスト膜を少なくとも第１の金属膜及び前記半導体基板の側面を被覆するように塗布する工程と、前記第1の開口パターンを領域内に含みかつ前記第１の開口パターンより幅の広い第２の開口パターンを前記第２のレジスト膜に形成する工程と、前記第1の金属膜を一方の電極とし、第1の開口パターンに選択的に第２の金属膜を形成する工程と、前記第１のレジスト膜および前記第２のレジスト膜を除去する工程とを有するものである。

本発明のパターン形成方法は、さらに前記第１のレジスト膜を除去した後に、前記選択的に形成された前記第２の金属膜をマスクとして前記第1の金属膜をエッチングすることが好ましい。

本発明のパターン形成方法は、さらに前記第１の開口パターンの、半導体基板の主面に垂直な面で切った断面形状が表面近傍で広くなった順テーパ形状であることが好ましい。

本発明によるT型ゲートの形成方法により、最も重要な微細な軸部の形成を単層レジストでパターンニング、金属パターンに反転させる為、0.1μm以下のゲート長を精度良く、安定実現できる。さらにリフトオフ法を使用しないため、レジストの除去が容易で、ゲートの剥がれの確率が低減し、歩留まりが向上する。

また、ゲートが絶縁膜に埋め込まれた構造にならないため、寄生容量が低減され、トランジスタの高周波特性が向上する。

（第１の実施の形態）
本発明の第１の実施の形態について図１を用いて説明する。

図１(a)から(ｈ)は、本発明の実施の形態における半導体装置の製造方法を説明するための工程断面図である。EBレジストと紫外線に感光するレジストの組み合わせからなるサブクォーターミクロンＴ型ゲート形成方法を例に説明する。EBレジストとしてアルファメチルスチレン（α-methly styrene）及びアルファクロロメチルアクリレート（α-chloro metyl acrylate）の共重合体（copolymer）からなるZEP520（日本ゼオン商品名）を例に述べる。ZEPの代わりにＰＭＭＡ等の他のEBレジストや紫外線露光可能なレジストを用いても同様に実施可能である。

まず、図１(a)に示すように、半導体基板１上に第１のレジスト２としてEB露光レジストであるZEPを塗布し、180〜200℃でプリベーキングを行う。EBレジストの膜厚はＴ型ゲートの傘部と半導体基板との距離に相当するため、この厚さが薄いとゲート基板間の寄生容量が増大し、高周波特性が低下する。従って一定以上の厚さを確保する必要がある。但し、膜厚が大きすぎるとゲート金属の軸の部分のアスペクト比が大きくなり、Ｔ型の軸部と傘部がつながらない場合や、軸部が傘部を支えられず、傘部が分離するという新たな問題が発生する。これらの点を鑑みてレジスト膜厚は具体的には100〜300ｎｍ程度の膜厚に設定する。次に、EBレジストを加速エネルギーが50ＫｅＶの電子ビームにより、露光、例えばキシレン等の溶液を用いて現像を行い、T型ゲートの軸部となるサブクォーターミクロンのレジスト開口パターンを形成する。

次に、電子ビーム蒸着法により例えばトータルの膜厚が200nm程度のTi/AlやTi/Pt/Au等の第１のゲート金属3を全面に蒸着を行う。この状態で全面に紫外線に感光するポジ型レジストを塗布し、ベーキングを行う。レジスト膜厚はゲート金属が埋め込まれる為、T型ゲートの傘部の膜厚以上とする必要がある。具体的には1.0〜1.５μm程度を設定ゲート膜厚に応じて設定する。

ベーキングの温度については、下層の第1のレジストが熱変形しない温度で行うのが望ましい。ZEP520の場合、ガラス転移温度Tgが102℃であり、パターン形成後の過熱では約120℃ではパターン変形が見られない為、120℃以下でベークを行う。しかしながら、レジスト自体が変形してもベーキング時には第1のEBレジストに形成された微細なパターンにはすでにゲート金属パターンが蒸着により形成されており、ゲート長を規定する軸部の半導体基板界面のパターン寸法は変化しない。またレジストを2層重ねて塗布する場合、各々の溶剤が同じ場合は界面で混合し、いずれの現像液にも溶解しない混合層が発生する場合がある。その為、2層レジストの組み合わせは限られた種類に限定されるが、本発明においてはゲート金属膜がレジスト間に挿入されており、レジストの混合層は発生せず、レジストの組み合わせの自由度が向上する。ステッパー等によりマスクを用いた紫外線露光を行い、第2のレジスト４を露光し、開口幅が500〜1000nmのレジスト開口パターンを形成する。第２のレジストとしてEB露光レジストを用いることも可能であるが、本発明のT型ゲート形成方法においては、軸部に対して傘部のパターンを合わせ露光を行う必要がある。そのため合わせマークが必要であるがEB露光の場合、一般に反射電子像により、基板上に形成されたマークを検出するため、全面が金属で覆われた状態では検出が困難であり、マーク部の金属膜を除去する等の追加工程が必要となる。

一方、ステッパー等では半導体基板1上に形成されたエッチングによる合わせマークにより、その表面を金属膜で覆われた場合でも検出が可能である。従って、第２のレジストとして光露光を行う事で、追加工程が削減され、スループットの向上が可能となる。上層の第2のレジスト４の現像にはTMAH（水酸化テトラメチルアンモニウム、Tetra Methyl ammonium Hydroxide）2.38％水溶液を用いる。ZEPはTMAHではエッチングされないため、上層の紫外線レジストを現像する際に基板の側面にZEPが露出した場合でも、下層のEBレジストは冒されないという利点がある。PMMAにおいても同様である。

次に半導体基板１の全面に成膜された第1のゲート金属膜3を一方の電極とし電解メッキを行い、開口部分にAｕを選択的にメッキする。メッキを用いることでゲート抵抗を十分低減する為に必要な厚い金属膜の形成が容易に可能となる。具体的にＡｕの膜厚としては、500〜1000nmの膜厚とする。次に第2のレジスト４である紫外線露光レジストのみを酸素プラズマにより除去することで全面に成膜された第1のゲート金属膜3上に第2のゲート金属膜５からなるＴ型ゲートの傘部となるＡｕの孤立パターンが形成される。本発明においては電解メッキ法を用いた例で説明を行ったが、無電解メッキ法を用いても何ら問題はない。次にAuの孤立パターンをマスクに下層のゲート金属をアルゴン（Ar）等のガス種を用いたドライエッチングによりエッチングする。このときT型ゲート以外の基板表面はZEPにより被覆されており、ZEPの表面でエッチングを停止するため、半導体基板１の表面にはダメージは入らない。またゲートの傘部の開口のみにメッキによりゲート金属膜を選択的に形成するため、Au 等の消費量が削減され、コスト削減が可能となる。

さらにドライエッチングを用いるためゲート傘部の寸法精度及びリフトオフの際に発生するメタルのダストの発生がなく、歩留まりが向上する。

最後に第１のレジスト２であるZEPを有機溶剤または低ダメージの酸素プラズマによってアッシング除去することでサブクォーターミクロンのT型ゲートが形成される。

以上の工程により、絶縁膜を用いることなく、単層レジストにより微細なT型ゲートを安定に形成でき、寄生容量も低減によりFETの高周波特性の向上を図ることが可能となる。

（第２の実施の形態）
次に本発明の第２の実施の形態について図2（ａ）〜（ｈ）を用いて説明する。図２（ａ）〜（ｈ）の順に工程を行う。

第１の実施の形態と同様に半導体基板11上に第１のレジスト12であるZEPにサブクォーターミクロンのパターン幅の開口を形成し、第1のゲート金属膜13を全面に成膜、さらに第2のレジスト14である紫外線で感光するポジ型またはネガ型のレジストを全面に塗布、ベーキングを行う。

先の第１の実施の形態においてはここでT型ゲートの幅に相当するレジストの開口パターンを形成したが、第２の実施の形態ではT型ゲートの軸の部分を含む領域を覆い、T型ゲートの傘部に相当する幅のレジストの孤立パターンを露光、現像により形成する。

前記レジストパターンをマスクに第１の実施の形態と同様に下層のゲート金属をドライエッチングによりエッチングし、下層のレジストを除去することで第１のゲート金属膜１３および第２のゲート金属膜１５T型ゲートが形成可能となる。本実施形態の方法によりメッキ工程が不要になり、蒸着によりT型ゲートの傘部の膜厚が決まるための膜厚制御性が向上する。

（第３の実施の形態）
次に、本発明の第3の実施の形態について図3（ａ）〜（ｈ）を用いて説明する。図３（ａ）〜（ｈ）の順に工程を行う。

第１の実施の形態においては第1のレジストとしてEBレジストのZEPを用いた。

しかしながらZEPやPMMAは解像度が高く、0.1μｍ以下のパターン形成が可能である反面、レジストのコントラストが高く、単層でEB露光した場合に開口パターン形状が垂直に近い形状となる。そのため、ゲートが微細になった場合、ゲート金属を蒸着時に開口部に均一に金属が埋まらない状態が発生する。また先に述べたように、耐熱性が弱い事や電子ビーム蒸着時の荷電粒子の影響によるレジストの変形、メタルはがれが発生しやすいという課題がある。そこで本実施形態においては第1の実施形態の第1のレジストとして用いたZEPやPMMAに変えてPMGI（ポリジメチルグルタミド、Polydimethylglutarimide）を用いてこの点を改善するものである。

PMGIは、遠紫外波長領域に感度を有するレジストであるが、電子ビームでも露光ができ、サブクォーターミクロンのパターン形成も可能である。現像は通常の光露光で一般に用いられるTMAH（Tetra Methyl Ammonium Hydroxide）2.38％水溶液によって可能であるが、未露光の部分もエッチングされることと、さらに感光済みPMGIに対しては現像レートが早いため、これにより開口の断面形状を表面近傍で広くなった順テーパー形状を実現することができ、ゲート電極の蒸着時にゲート長が微細になった場合でも開口に入り易くゲートの軸の部分と傘の部分のつながりが良くなるという利点がある。

またガラス転移温度Tgが約190℃であり、耐熱性に優れている。

図3(a)から(ｈ)は、本発明の実施の形態における半導体装置の製造方法を説明するための工程断面図である。まず、図3(a)に示すように、半導体基板21上に第1のレジスト22であるPMGIを塗布し、ベーキングを行う。次に、PMGIを加速エネルギーが50ＫｅＶの電子ビームにより、露光、現像を行い、T型ゲートの軸部となるサブクォーターミクロンのレジスト開口パターンを形成する。

現像はTMAH2.38％水溶液を用いるが、未露光の部分もエッチングされるため、水との混合液、例えばTMAH水溶液（2.38％）：水＝５：５から３：２で現像を行い、制御性の向上を図る。これにより開口の断面形状を表面近傍で広くなった順テーパー形状を実現することができ、ゲート電極の蒸着時にゲート長が微細になった場合でも開口に入り易くゲートの軸の部分と傘の部分のつながりが良くなるという利点がある。

次に、電子ビーム蒸着法により例えばTi/AlやTi/Pt/Au等の第１のゲート金属膜23を全面に蒸着を行う。

この状態で全面に第２のレジスト24である紫外線に感光するポジレジストを塗布し、ベーキングを行う。ベーク温度に関してはPMGIは耐熱性が高いため、ポジレジストに対して十分な温度、例えば120-140℃で行うことが可能となる。

ベーキング時もPMGIに形成された微細なパターンにはすでにゲート金属が蒸着により、埋め込まれているため、ゲート長を規定する軸部の半導体基板界面のパターン寸法は変化しない。

次に半導体基板全面に成膜された第1のゲート金属膜23を一方の電極とし電解メッキを行い、開口部分にAuを選択的にメッキして第２のゲート金属膜25を形成する。Auの膜厚はゲート抵抗を十分低減する為、500−1000nmの膜厚を形成する。次に紫外線露光レジストのみをアセトン等の有機溶剤や酸素プラズマにより除去することで全面に成膜されたゲート金属上にＴ型ゲートの傘の一部となるAuの残しパターンが形成される。ここでPMGI はアセトンにはほとんど溶解しないため、第２のレジスト24をアセトンに溶解するレジストとし、除去工程でアセトンを用いることで第2のレジスト24を選択的に容易に除去する事が可能である。次に前記Auパターンをマスクに下層の第1のゲート金属膜23をドライエッチングによりエッチングする。このときT型ゲートの軸部の開口以外領域の基板表面はPMGIにより被覆されており、PMGI表面でエッチングを停止するため、半導体基板表面にはダメージは入らない。

さらにドライエッチングを用いるため寸法精度及びリフトオフの際に発生するメタルの
ダストの発生がなく、歩留まりが向上する。

最後にPMGIをN−methyl pirolodon溶液または低ダメージの酸素プラズマによってアッシング除去することでサブクォーターミクロンのT型ゲートが形成される。

（第４の実施の形態）
次に、本発明の第4の実施の形態について図４を用いて説明する。図４（ａ）〜（ｈ）の順に工程を行う。

第3の実施の形態においては第1のレジストとしてEBレジストのPMGIを用い、第２のレジストとして紫外線で露光可能な且つTMAHで現像を行う、ポジ型レジストを用いた例を示した。

この場合、PMGIの未露光部がTMAHでエッチングされるため、第２のポジ型レジストの現像を行う際に、第１のゲート金属膜33で覆われない半導体基板周辺部でPMGIの側面が露出し、エッチングされるという課題がある。

これを解決するため、図４(d)に示すように第２のレジスト34であるポジレジストを形成する際に半導体基板31の周辺部で露出している第１のレジスト32であるPMGIの側面を覆うように塗布を行う。ポジレジストの未露光部は現像液TMAHにエッチングされないため第２のレジスト34現像時にPMGIがエッチングされることが回避される。その後、第２のゲート金属膜35を形成する。

本発明にかかるゲート形成方法は、微細なT型ゲートを安定に形成するプロセスを有し、超高速、超高周波の情報通信分野で用いられるデバイス作製プロセス等として有用である。また一般的なT型メタルパターンの形成が可能であり、配線形成等への用途にも応用できる。

本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図本発明の第３の実施形態に係る半導体装置の製造工程を示す断面図本発明の第４の実施形態に係る半導体装置の製造工程を示す断面図第１の従来技術に係る半導体装置の製造工程を示す断面図第２の従来技術に係る半導体装置の製造工程を示す断面図

符号の説明

１、１１、２１、３１半導体基板
２、１２、２２、３２第1のレジスト
３、１３、２３、３３第1のゲート金属薄膜
４、１４、２４、３４第２のレジスト
５、１５、２５、３５第２のゲート金属薄膜

Claims

半導体基板上に第1のレジスト膜を塗布する工程と、前記第１のレジスト膜に第１の開口パターンを形成する工程と、第１の金属膜を前記第1の開口パターンを含む前記第1のレジスト膜上に堆積する工程と、前記第1の金属膜上に第２のレジスト膜を塗布する工程と、前記第1の開口パターンを領域内に含みかつ前記第１の開口パターンより幅の広い第２の開口パターンを前記第２のレジスト膜に形成する工程と、前記第1の金属膜を一方の電極とし、第1の開口パターンに選択的に第２の金属膜をメッキにより形成する工程と、前記第１のレジスト膜および前記第２のレジスト膜を除去する工程とを有することを特徴とするパターン形成方法。
半導体基板上に第1のレジスト膜を塗布する工程と、露光により第1の開口パターンを形成する工程と、第1の金属膜を前記第1のレジスト膜の全面に設ける工程と、前記第1の金属膜上に第2のレジスト膜を塗布した後、前記第1の開口パターンを領域内に含む、第１の開口パターンより幅の広い島状のレジストパターンを形成する工程と、該島状の孤立レジストパターンをマスクに前記第1の金属膜をエッチングし、前記第1のレジスト膜を除去する工程とを有することを特徴とするパターン形成方法。
前記第1の開口パターンまたは第２の開口パターンを、レジストパターンのみで形成することを特徴とする請求項１記載のパターン形成方法。
前記第１のレジスト膜が電子線に感度を有する電子線レジストからなる請求項１記載のパターン形成方法。
前記第１のレジスト膜が電子線に感度を有する電子線レジスト、第２のレジストが紫外線に感度を有するレジストからなることを特徴とする請求項１記載のパターン形成方法。
前記第1のレジスト膜がPMGIからなることを特徴とする請求項１記載のパターン形成方法。
前記第1の金属膜上に第２のレジスト膜を塗布する工程において、前記第1の金属膜上に第２の金属膜を形成してから第２のレジスト膜を塗布することを特徴とする請求項２記載のパターン形成方法。
半導体基板上に第1のレジスト膜を塗布する工程と、前記第１のレジスト膜に第１の開口パターンを形成する工程と、第１の金属膜を前記第1の開口パターンを含む前記第1のレジスト膜上に積層する工程と、前記第1の金属膜上に第２のレジスト膜を少なくとも第１の金属膜及び前記半導体基板の側面を被覆するように塗布する工程と、前記第1の開口パターンを領域内に含みかつ前記第１の開口パターンより幅の広い第２の開口パターンを前記第２のレジスト膜に形成する工程と、前記第1の金属膜を一方の電極とし、第1の開口パターンに選択的に第２の金属膜を形成する工程と、前記第１のレジスト膜および前記第２のレジスト膜を除去する工程とを有することを特徴とするパターン形成方法。
前記第１のレジスト膜を除去した後に、前記選択的に形成された前記第２の金属膜をマスクとして前記第1の金属膜をエッチングすることを特徴とする請求項８記載のパターン形成方法。
前記第１の開口パターンの、半導体基板の主面に垂直な面で切った断面形状が表面近傍で広くなった順テーパ形状であることを特徴とする請求項１、２または８記載のパターン形成方法。