CN110890376A - 半导体器件的制备方法 - Google Patents
半导体器件的制备方法 Download PDFInfo
- Publication number
- CN110890376A CN110890376A CN201811057277.2A CN201811057277A CN110890376A CN 110890376 A CN110890376 A CN 110890376A CN 201811057277 A CN201811057277 A CN 201811057277A CN 110890376 A CN110890376 A CN 110890376A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask
- mask pattern
- reflection layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 35
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000012495 reaction gas Substances 0.000 claims abstract description 15
- 230000003667 anti-reflective effect Effects 0.000 claims abstract description 13
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 10
- 239000007789 gas Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- WFPZPJSADLPSON-UHFFFAOYSA-N dinitrogen tetraoxide Chemical compound [O-][N+](=O)[N+]([O-])=O WFPZPJSADLPSON-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 7
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 6
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 6
- 239000001307 helium Substances 0.000 claims description 6
- 229910052734 helium Inorganic materials 0.000 claims description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 6
- 239000001272 nitrous oxide Substances 0.000 claims description 6
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 claims description 4
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 abstract description 12
- 230000014759 maintenance of location Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 141
- 238000000206 photolithography Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000007754 air knife coating Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000003618 dip coating Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007765 extrusion coating Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本申请涉及一种半导体器件的制备方法，其包括：提供待刻蚀目标；在待刻蚀目标的表面依次形成第一掩膜层、第一抗反射层及第二掩膜层；在包含氮气的反应气体中，将第二抗反射层形成在第二掩膜层的表面；在第二抗反射层的表面形成光刻胶掩膜图案；使用光刻胶掩膜图案作为蚀刻掩膜，以在第一抗反射层上形成第一中间掩膜图案；在第一抗反射层及第一中间掩膜图案上形成介质层；将第一抗反射层上除侧墙之外的其他部分蚀刻，以形成第二中间掩膜图案；使用第二中间掩膜图案作为蚀刻掩膜，蚀刻第一抗反射层及第一掩膜层，以在待刻蚀目标上形成目标图案。这样设计可缓解光刻胶与第二抗反射层发生低膜存留现象的情况，保证了半导体器件制备过程中的优良率。
Description
技术领域
本申请涉及半导体制造技术领域，具体而言，涉及一种半导体器件的制备方法。
背景技术
随着半导体器件的尺寸的不断缩小，光刻过程中的图形转移要求也更加的精确。光刻胶作为光刻过程中辅助图形转移的重要工具，伴随着光刻尺寸的减小，对分辨率的要求越来越高，导致光刻向深紫外短波长转移，如：由248nm到193nm。但在光刻显影的过程中，当光刻胶底部的抗反射层材料为氮氧化硅(SiON)时，光刻胶会与SiON的表层发生低膜存留的现象，进而导致蚀刻后的线宽发生变化，降低了半导体器件制备过程中的优良率。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本申请的目的在于提供一种半导体器件的制备方法，可缓解光刻胶与第二抗反射层发生低膜存留现象的情况，保证了半导体器件制备过程中的优良率。
本申请提供了一种半导体器件的制备方法，其包括：
提供待刻蚀目标；
在所述待刻蚀目标的表面形成第一掩膜层；
在所述第一掩膜层的表面形成第一抗反射层；
在所述第一抗反射层的表面形成第二掩膜层；
在包含氮气的反应气体中，将第二抗反射层形成在所述第二掩膜层的表面；
在所述第二抗反射层的表面形成光刻胶掩膜图案；
使用所述光刻胶掩膜图案作为蚀刻掩膜，蚀刻所述第二抗反射层及所述第二掩膜层，以在所述第一抗反射层上形成第一中间掩膜图案，所述第一中间掩膜图案包括第二掩膜子层及第二抗反射子层；
在所述第一抗反射层及所述第一中间掩膜图案上形成介质层，所述介质层包括形成在所述第一中间掩膜图案的侧部的侧墙；
将所述第一抗反射层上除所述侧墙之外的其他部分蚀刻，以形成第二中间掩膜图案；
使用所述第二中间掩膜图案作为蚀刻掩膜，蚀刻所述第一抗反射层及所述第一掩膜层，以在所述待刻蚀目标上形成目标图案。
在本申请的一种示例性实施例中，所述第二抗反射层包括氮氧化硅。
在本申请的一种示例性实施例中，在将所述第二抗反射层形成在所述第二掩膜层的表面的过程中，所述第二抗反射层的沉积的速率为0.2nm/sec～1.0nm/sec，温度为250℃～500℃，压力为3tor～10tor，射频功率为100W～300W。
在本申请的一种示例性实施例中，所述反应气体还包括甲硅烷气体、一氧化二氮气体及氦气。
在本申请的一种示例性实施例中，在将所述第二抗反射层形成在所述第二掩膜层的表面的过程中，所述甲硅烷气体的流量为200sccm～600sccm，所述一氧化二氮气体的流量为300sccm～1000sccm，所述氦气的流量为8000sccm～12000sccm，所述氮气的流量为2000sccm～5000sccm。
在本申请的一种示例性实施例中，所述反应气体还包括一氧化氮气体、二氧化氮、四氧化二氮中的一种或多种。
在本申请的一种示例性实施例中，所述待刻蚀目标包括二氧化硅、多晶硅、氮化硅中的一种或者多种。
在本申请的一种示例性实施例中，所述第一掩膜层和所述第二掩膜层均包括非晶碳，所述第一抗反射层包括氮氧化硅。
在本申请的一种示例性实施例中，所述在所述第二抗反射层的表面形成光刻胶掩膜图案，包括：
在所述第二抗反射层的表面形成光刻胶；
采用具有图案的光掩膜板对所述光刻胶进行光刻工艺。
在本申请的一种示例性实施例中，所述将所述第一抗反射层上除所述侧墙之外的其他部分蚀刻，以形成第二中间掩膜图案，包括：
对所述介质层执行各向异性蚀刻工艺，以蚀刻除所述第一中间掩膜图案及所述侧墙之外的其他部分；
蚀刻所述第一中间掩膜图案，以形成所述第二中间掩膜图案。
本申请提供的技术方案可以达到以下有益效果：
本申请所提供的半导体器件的制备方法，在将第二抗反射层形成在第二掩膜层的表面时，可加入包含氮气的反应气体，可减少第二抗反射层中N-H键的产生，从而缓解了光刻胶与第二抗反射层发生低膜存留现象的情况，继而缓解了蚀刻工艺后线宽发生变化的情况，保证了半导体器件制备过程中的优良率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为相关技术中光刻显影后的示意图；
图2为本申请实施方式半导体器件的制备方法的流程图；
图3为图2中步骤S106的流程图；
图4为图2中步骤S112的流程图；
图5为完成图2中步骤S100后的示意图；
图6为完成图2中步骤S102后的示意图；
图7为完成图2中步骤S104后的示意图；
图8为完成图3中步骤S1061后的示意图；
图9为完成图3中步骤S1062后的示意图；
图10为完成图2中步骤S108后的示意图；
图11为完成图2中步骤S110后的示意图；
图12为完成图2中步骤S112后的示意图；
图13为完成图2中步骤S114后的示意图。
附图标记说明：
图1中：
10、抗反射层；11、光刻胶。
图5至图13中：
20、二氧化硅层；21、多晶硅层；22、第一掩膜层；221、第一掩膜子层；23、第一抗反射层；231、第一抗反射子层；24、第二掩膜层；241、第二掩膜子层；25、第二抗反射层；251、第二抗反射子层；26、光刻胶；260、光刻胶掩膜图案；27、介质层；271、侧墙。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本申请将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
随着半导体器件的尺寸的不断缩小，光刻过程中的图形转移要求也更加的精确。光刻胶作为光刻过程中辅助图形转移的重要工具，伴随着光刻尺寸的减小，对分辨率的要求越来越高，导致光刻向深紫外短波长转移，如：由248nm到193nm。但在光刻显影的过程中，如图1所示，当光刻胶11底部的抗反射层10的材料为氮氧化硅(SiON)时，光刻胶11会与SiON的表层发生低膜存留的现象，如图1中A区域所示，进而导致蚀刻后的线宽发生变化，降低了半导体器件制备过程中的优良率。
本实施方式提供了一种半导体器件的制备方法，用于制备半导体器件。如图2所示，本实施方式的制备方法可包括：
步骤S100，提供待刻蚀目标；
步骤S101，在待刻蚀目标的表面形成第一掩膜层；
步骤S102，在第一掩膜层的表面形成第一抗反射层；
步骤S103，在第一抗反射层的表面形成第二掩膜层；
步骤S104，在包含氮气的反应气体中，将第二抗反射层形成在第二掩膜层的表面；
步骤S105，在第二抗反射层的表面形成光刻胶掩膜图案；
步骤S106，使用光刻胶掩膜图案作为蚀刻掩膜，蚀刻第二抗反射层及第二掩膜层，以在第一抗反射层上形成第一中间掩膜图案，第一中间掩膜图案包括第二掩膜子层及第二抗反射子层；
步骤S107，在第一抗反射层及第一中间掩膜图案上形成介质层，介质层包括形成在第一中间掩膜图案的侧部的侧墙；
步骤S108，将第一抗反射层上除侧墙之外的其他部分蚀刻，以形成第二中间掩膜图案；
步骤S109，使用第二中间掩膜图案作为蚀刻掩膜，蚀刻第一抗反射层及第一掩膜层，以在待刻蚀目标上形成目标图案。
本实施方式的制备方法，在将第二抗反射层形成在第二掩膜层的表面时，可加入包含氮气的反应气体，以减少第二抗反射层中N-H键的产生，从而缓解了光刻胶与第二抗反射层发生低膜存留现象的情况，继而缓解了蚀刻工艺后线宽发生变化的情况，保证了半导体器件制备过程中的优良率。
下面结合附图对本申请实施方式的制备方法的各步骤进行详细说明：
如图2和图5所示，在步骤S100中，提供待刻蚀目标。
此待刻蚀目标可包括二氧化硅、多晶硅、氮化硅中的一种或多种。举例而言，此待刻蚀目标为堆叠结构，该待刻蚀目标可包括二氧化硅层20及多晶硅层21，但不限于此。其中，多晶硅层21可形成在二氧化硅层20上，具体可采用LPCVD(Low Pressure ChemicalVapor Deposition，低压力化学气相沉积法)工艺沉积在二氧化硅层20上。
如图2和图5所示，在步骤S101中，在待刻蚀目标的表面形成第一掩膜层22。
此第一掩膜层22可包括非晶碳，但不限于此。其中，此非晶碳可形成在待刻蚀目标上，具体可通过直流磁控溅射法形成在待刻蚀目标的多晶硅层21上。
如图2和图5所示，在步骤S102中，在第一掩膜层22的表面形成第一抗反射层23。
此第一抗反射层23可包括氮氧化硅，但不限于此。其中，氮氧化硅形成在第一掩膜层22上，具体可通过PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积法)沉积在第一掩膜层22上。此第一抗反射层23可缓解第一掩膜层22的表面发生反光的情况。
如图2和图6所示，在步骤S103中，在第一抗反射层23的表面形成第二掩膜层24。
此第二掩膜层24可包括非晶碳，但不限于此。此非晶碳可通过直流磁控溅射法形成在第一抗反射层23上。
如图2和图7所示，在步骤S104中，在包含氮气的反应气体中，将第二抗反射层25形成在第二掩膜层24的表面。
举例而言，此第二抗反射层25可包氮氧化硅。该氮氧化硅可采用PECVD沉积在第二掩膜层24上，此第二抗反射层25可以缓解第二掩膜层24的表面发生反光的情况，从而可增加后续形成的光刻胶掩膜图案260的精准性。在采用PECVD将氮氧化硅沉积在第二掩膜层24的过程中，可加入了包含氮气的反应气体，也就是说，该反应气体中的氮气可作为反应物的一种，这样加工出的第二抗反射层25含有的N-H键较少，达到改善蚀刻线宽的目的。
其中，在将第二抗反射层25形成在第二掩膜层24的表面的过程中，第二抗反射层25的沉积的速率为0.2nm/sec～1.0nm/sec，如：0.2nm/sec，0.4nm/sec，0.6nm/sec，0.8nm/sec，1.0nm/sec等值；温度为250℃～500℃，如：250℃，300℃，350℃，400℃，450℃，500℃等值；压力为3tor～10tor，如：3tor，5tor，7tor，10tor等值；射频功率为100W～300W，如：100W，200W，300W等值。
本实施方式中，通过将第二抗反射层25沉积过程中的各参数设置在如上范围内，可保证第二抗反射层25的沉积效果。
在本实施例方式中，反应气体还可包括甲硅烷气体(SiH4)、一氧化二氮气体(N2O)及氦气(He)。
在将第二抗反射层25沉积在第二掩膜层24上的过程中，甲硅烷气体的流量为200sccm～600sccm，如：200sccm，300sccm，400sccm，500sccm，600sccm等值；一氧化二氮气体的流量为300sccm～1000sccm，如：300sccm，500sccm，700sccm，1000sccm等值；氦气的流量为8000sccm～12000sccm，如：8000sccm，10000sccm，12000sccm等值；氮气的流量为2000sccm～5000sccm，如：2000sccm，3000sccm，4000sccm，5000sccm，6000sccm等值。
其中，反应气体还可包括一氧化氮气体(NO)、二氧化氮(NO2)、四氧化二氮(N2O4)中的一种或多种，可进一步减少第二抗反射层中N-H键的产生，达到改善蚀刻线宽的目的。
在步骤S105中，在第二抗反射层25的表面形成光刻胶掩膜图案260。
形成光刻胶掩膜图案260的方法可包括步骤S1051和S1052，其中：
如图3和图8所示，在步骤S1051中，在第二抗反射层25的表面形成光刻胶26。
举例而言，可采用旋转涂覆法将光刻胶26形成在第二抗反射层25上，但不限于此，还可通过浸涂法、气刀涂覆法、淋涂法、拉丝锭法、凹面涂覆法、层压法、挤压涂覆法中的一种或多种工艺将光刻胶26形成在第二抗反射层25上。
如图3所示，在步骤S1052中，采用具有图案的光掩模板对光刻胶26进行光刻工艺。
其中，光刻工艺可包括曝光及显影，也就是说，可采用具有图案的光掩膜板对光刻胶26依次曝光、显影，以在第二抗反射层25上形成光刻胶掩膜图案260，如图9所示。
如图2和图10所示，在步骤S106中，使用光刻胶掩膜图案260作为蚀刻掩膜，蚀刻第二抗反射层25及第二掩膜层24，以在第一抗反射层23上形成第一中间掩膜图案。此时，第一抗反射层23除了形成有第一中间掩膜图案的部位以外的剩余部位露出。第一中间掩膜图案包括第二掩膜子层241及第二抗反射子层251，该第二掩膜子层241属于第二掩膜层24，该第二掩膜子层241为第二掩膜层24上未被蚀刻的部位；同理，第二抗反射子层251属于第二抗反射层25，该第二抗反射子层251为第二抗反射层25上未被蚀刻的部位。
在形成第一中间掩膜图案之后，可将残留在第一中间掩膜图案上的光刻胶26去除。
如图2和图11所示，在步骤S107中，在第一抗反射层23及第一中间掩膜图案上形成介质层27，该介质层27可包括形成在第一中间掩膜图案的侧部的侧墙271。
举例而言，可采用PVD(Physical Vapor Deposition，物理气相沉积)或CVD(Chemical Vapor Deposition，化学气相淀积)将介质层27沉积在第一抗反射层23上露出的部分以及沉积在第一中间掩膜图案的顶部及侧部上。此介质层27可包括二氧化硅(SiO2)等绝缘材料。
如图2和图12所示，在步骤S108中，将第一抗反射层23上除侧墙271之外的其他部分蚀刻，以形成第二中间掩膜图案。
如图4所示，形成第二中间掩膜图案的方法可包括步骤S1081和步骤S1082，其中：
在步骤S1081中，对介质层27执行各向异性蚀刻工艺，以蚀刻除第一中间掩膜图案及侧墙271之外的其他部分。
举例而言，各向异性蚀刻工艺可使用例如四氟甲烷(CF4)和三氟甲烷(CHF3)的氢氟碳化合物气体作为蚀刻气体来进行，以蚀刻除第一中间掩膜图案及侧墙271之外的其他部分，即：露出前述提到的第一抗反射层23的剩余部分，以及露出第一中间掩膜图案的顶部。
在步骤S1082中，蚀刻第一中间掩膜图案，以形成第二中间掩膜图案。此第二中间掩膜图案包括形成在第一抗反射层23上的侧墙271，如图12所示。
如图1和图13所示，在步骤S109，使用第二中间掩膜图案作为蚀刻掩膜，蚀刻第一抗反射层23及第一掩膜层22，以在待刻蚀目标上形成目标图案。
在形成目标图案之后，可将目标图案上残留的第二中间掩膜图案去除。
需要说明的是，待刻蚀目标上除形成有目标图案的部位以外的剩余部分裸露，也就是说，待刻蚀目标中多晶硅层21上除形成有目标图案的部位以外的剩余部分裸露。目标图案包括第一抗反射子层231及第一掩膜子层221，其中，第一抗反射子层231属于第一抗反射层23，此第一抗反射子层231为第一抗反射层23上未被蚀刻的部分；同理，第一掩膜子层221属于第一掩膜层22，此第一掩膜子层221为第一掩膜层22上未被蚀刻的部分。
此外，本实施方式中的形成在一起的第一掩膜层22和第一抗反射层23以及形成在一起的第二掩膜层24和第二抗反射层25可分别被看做一个整体结构，应当理解的是，本申请中整体结构不仅仅限于两个，也可设置有三个、四个等，以提高掩膜精度。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由所附的权利要求指出。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，包括：
提供待刻蚀目标；
在所述待刻蚀目标的表面形成第一掩膜层；
在所述第一掩膜层的表面形成第一抗反射层；
在所述第一抗反射层的表面形成第二掩膜层；
在包含氮气的反应气体中，将第二抗反射层形成在所述第二掩膜层的表面；
在所述第二抗反射层的表面形成光刻胶掩膜图案；
使用所述光刻胶掩膜图案作为蚀刻掩膜，蚀刻所述第二抗反射层及所述第二掩膜层，以在所述第一抗反射层上形成第一中间掩膜图案，所述第一中间掩膜图案包括第二掩膜子层及第二抗反射子层；
在所述第一抗反射层及所述第一中间掩膜图案上形成介质层，所述介质层包括形成在所述第一中间掩膜图案的侧部的侧墙；
将所述第一抗反射层上除所述侧墙之外的其他部分蚀刻，以形成第二中间掩膜图案；
使用所述第二中间掩膜图案作为蚀刻掩膜，蚀刻所述第一抗反射层及所述第一掩膜层，以在所述待刻蚀目标上形成目标图案。
2.根据权利要求1所述半导体器件的制备方法，其特征在于，所述第二抗反射层包括氮氧化硅。
3.根据权利要求2所述半导体器件的制备方法，其特征在于，在将所述第二抗反射层形成在所述第二掩膜层的表面的过程中，所述第二抗反射层的沉积的速率为0.2nm/sec～1.0nm/sec，温度为250℃～500℃，压力为3tor～10tor，射频功率为100W～300W。
4.根据权利要求1所述半导体器件的制备方法，其特征在于，所述反应气体还包括甲硅烷气体、一氧化二氮气体及氦气。
5.根据权利要求4所述半导体器件的制备方法，其特征在于，在将所述第二抗反射层形成在所述第二掩膜层的表面的过程中，所述甲硅烷气体的流量为200sccm～600sccm，所述一氧化二氮气体的流量为300sccm～1000sccm，所述氦气的流量为8000sccm～12000sccm，所述氮气的流量为2000sccm～5000sccm。
6.根据权利要求1所述半导体器件的制备方法，其特征在于，所述反应气体还包括一氧化氮气体、二氧化氮、四氧化二氮中的一种或多种。
7.根据权利要求1所述半导体器件的制备方法，其特征在于，所述待刻蚀目标包括二氧化硅、多晶硅、氮化硅中的一种或者多种。
8.根据权利要求1所述半导体器件的制备方法，其特征在于，所述第一掩膜层和所述第二掩膜层均包括非晶碳，所述第一抗反射层包括氮氧化硅。
9.根据权利要求1所述半导体器件的制备方法，其特征在于，所述在所述第二抗反射层的表面形成光刻胶掩膜图案，包括：
在所述第二抗反射层的表面形成光刻胶；
采用具有图案的光掩膜板对所述光刻胶进行光刻工艺。
10.根据权利要求1所述半导体器件的制备方法，其特征在于，所述将所述第一抗反射层上除所述侧墙之外的其他部分蚀刻，以形成第二中间掩膜图案，包括：
对所述介质层执行各向异性蚀刻工艺，以蚀刻除所述第一中间掩膜图案及所述侧墙之外的其他部分；
蚀刻所述第一中间掩膜图案，以形成所述第二中间掩膜图案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811057277.2A CN110890376B (zh) | 2018-09-11 | 2018-09-11 | 半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811057277.2A CN110890376B (zh) | 2018-09-11 | 2018-09-11 | 半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110890376A true CN110890376A (zh) | 2020-03-17 |
| CN110890376B CN110890376B (zh) | 2022-08-02 |
Family
ID=69745546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811057277.2A Active CN110890376B (zh) | 2018-09-11 | 2018-09-11 | 半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110890376B (zh) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6258734B1 (en) * | 1999-07-16 | 2001-07-10 | Vanguard International Semiconductor Corporation | Method for patterning semiconductor devices on a silicon substrate using oxynitride film |
| US20020182342A1 (en) * | 2001-04-13 | 2002-12-05 | Luc Ouellet | Optical quality silica films |
| US6518206B1 (en) * | 1997-10-22 | 2003-02-11 | Applied Materials Inc. | Method for etching an anti-reflective coating |
| CN1577740A (zh) * | 2003-07-11 | 2005-02-09 | 台湾积体电路制造股份有限公司 | 半导体装置及防止去除光阻期间损坏抗反射结构的方法 |
| US20060278607A1 (en) * | 2005-06-10 | 2006-12-14 | Hynix Semiconductor, Inc. | Method for fabricating semiconductor device with step gated asymmetric recess structure |
| CN1925130A (zh) * | 2005-09-02 | 2007-03-07 | 上海集成电路研发中心有限公司 | 一种降低半导体大马士革铜工艺中表面反射率的方法 |
| CN101471326A (zh) * | 2007-12-26 | 2009-07-01 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
| CN101546694A (zh) * | 2008-03-28 | 2009-09-30 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
| CN101810050A (zh) * | 2008-09-26 | 2010-08-18 | 富士电机控股株式会社 | 有机el器件及其制造方法 |
| CN102187432A (zh) * | 2008-10-14 | 2011-09-14 | 应用材料股份有限公司 | 利用等离子体增强化学气相沉积来沉积共形无定形碳膜层的方法 |
| JP2011216627A (ja) * | 2010-03-31 | 2011-10-27 | Asahi Kasei Electronics Co Ltd | 電界効果トランジスタ及びその製造方法 |
| US20120156895A1 (en) * | 2009-06-26 | 2012-06-21 | Cornell University | Chemical vapor deposition process for aluminum silicon nitride |
| CN102768956A (zh) * | 2012-07-02 | 2012-11-07 | 北京大学 | 一种制备边缘粗糙度较小的细线条的方法 |
| US20140134839A1 (en) * | 2012-11-13 | 2014-05-15 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices with electrode support patterns |
| CN105810566A (zh) * | 2015-01-21 | 2016-07-27 | 三星电子株式会社 | 半导体装置和制造半导体装置的方法 |
| CN106328498A (zh) * | 2015-06-23 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2018
- 2018-09-11 CN CN201811057277.2A patent/CN110890376B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518206B1 (en) * | 1997-10-22 | 2003-02-11 | Applied Materials Inc. | Method for etching an anti-reflective coating |
| US6258734B1 (en) * | 1999-07-16 | 2001-07-10 | Vanguard International Semiconductor Corporation | Method for patterning semiconductor devices on a silicon substrate using oxynitride film |
| US20020182342A1 (en) * | 2001-04-13 | 2002-12-05 | Luc Ouellet | Optical quality silica films |
| CN1577740A (zh) * | 2003-07-11 | 2005-02-09 | 台湾积体电路制造股份有限公司 | 半导体装置及防止去除光阻期间损坏抗反射结构的方法 |
| US20060278607A1 (en) * | 2005-06-10 | 2006-12-14 | Hynix Semiconductor, Inc. | Method for fabricating semiconductor device with step gated asymmetric recess structure |
| CN1925130A (zh) * | 2005-09-02 | 2007-03-07 | 上海集成电路研发中心有限公司 | 一种降低半导体大马士革铜工艺中表面反射率的方法 |
| CN101471326A (zh) * | 2007-12-26 | 2009-07-01 | 东部高科股份有限公司 | 半导体器件及其制造方法 |
| CN101546694A (zh) * | 2008-03-28 | 2009-09-30 | 海力士半导体有限公司 | 形成半导体器件的图案的方法 |
| CN101810050A (zh) * | 2008-09-26 | 2010-08-18 | 富士电机控股株式会社 | 有机el器件及其制造方法 |
| CN102187432A (zh) * | 2008-10-14 | 2011-09-14 | 应用材料股份有限公司 | 利用等离子体增强化学气相沉积来沉积共形无定形碳膜层的方法 |
| US20120156895A1 (en) * | 2009-06-26 | 2012-06-21 | Cornell University | Chemical vapor deposition process for aluminum silicon nitride |
| JP2011216627A (ja) * | 2010-03-31 | 2011-10-27 | Asahi Kasei Electronics Co Ltd | 電界効果トランジスタ及びその製造方法 |
| CN102768956A (zh) * | 2012-07-02 | 2012-11-07 | 北京大学 | 一种制备边缘粗糙度较小的细线条的方法 |
| US20140134839A1 (en) * | 2012-11-13 | 2014-05-15 | Samsung Electronics Co., Ltd. | Methods of fabricating semiconductor devices with electrode support patterns |
| CN105810566A (zh) * | 2015-01-21 | 2016-07-27 | 三星电子株式会社 | 半导体装置和制造半导体装置的方法 |
| CN106328498A (zh) * | 2015-06-23 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110890376B (zh) | 2022-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105895510B (zh) | 形成半导体装置的制造方法与图案化方法 | |
| US7718081B2 (en) | Techniques for the use of amorphous carbon (APF) for various etch and litho integration schemes | |
| KR100876892B1 (ko) | 반도체 소자의 제조방법 | |
| KR101882049B1 (ko) | 직사각형 프로파일을 갖는 스페이서 및 그 형성 방법 | |
| TW436922B (en) | Method for etching silicon oxynitride and inorganic antireflection coatings | |
| US8465903B2 (en) | Radiation patternable CVD film | |
| TW559862B (en) | Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask | |
| US8283258B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
| CN109119330B (zh) | 一种半导体器件的形成方法 | |
| TW201918470A (zh) | 用於3d nand和dram應用的含有–nh2官能基之氫氟烴 | |
| KR20070107017A (ko) | 트리밍과 호환되는 라인 에지 조도 감소 방법 | |
| US20120220132A1 (en) | Semiconductor device manufacturing method | |
| US20120108068A1 (en) | Method for Patterning Sublithographic Features | |
| JP4677407B2 (ja) | 有機反射防止膜（ａｒｃ）を有する半導体装置の製造方法 | |
| KR100720481B1 (ko) | 반도체 소자의 제조 방법 | |
| WO2011102140A1 (ja) | 半導体装置の製造方法 | |
| CN104658892A (zh) | 用于集成电路图案化的方法 | |
| KR100685903B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2001308076A (ja) | 半導体装置の製造方法 | |
| KR20090027430A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| WO2022100070A1 (zh) | 光刻胶的处理方法及自对准双图案化方法 | |
| KR20160117818A (ko) | 반도체 소자의 제조 방법 | |
| JP4712686B2 (ja) | 半導体デバイス製造方法 | |
| KR100628029B1 (ko) | 박막 증착 방법 및 이를 이용한 반도체 제조방법 | |
| CN110890376B (zh) | 半导体器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |