JP7156586B1 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP7156586B1 JP7156586B1 JP2022547950A JP2022547950A JP7156586B1 JP 7156586 B1 JP7156586 B1 JP 7156586B1 JP 2022547950 A JP2022547950 A JP 2022547950A JP 2022547950 A JP2022547950 A JP 2022547950A JP 7156586 B1 JP7156586 B1 JP 7156586B1
- Authority
- JP
- Japan
- Prior art keywords
- resist
- opening
- forming
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 116
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 239000002184 metal Substances 0.000 claims description 83
- 229910052751 metal Inorganic materials 0.000 claims description 83
- 238000000034 method Methods 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 19
- 238000000992 sputter etching Methods 0.000 claims description 11
- 238000010894 electron beam technology Methods 0.000 claims description 10
- 238000007740 vapor deposition Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
第１の開口（２０ａ）を有する第１の絶縁膜（２０を形成する工程と、第１の絶縁膜（２０）の上に、第１の開口（２０ａ）より大きな第２の開口（２４ａ）を有する第１のレジスト（２４）を形成する工程と、第１の開口（２０ａ）の中、第２の開口（２４ａ）の中、第２の開口（２４ａ）の上および第１のレジスト（２４）の上にゲート電極（１８）を形成する工程と、ゲート電極（１８（の上に、少なくとも第２の開口（２４ａ）の鉛直上方を覆い、第２の開口（２４ａ）より幅が広い第２のレジスト（２６）を形成する工程と、第２のレジスト（２４）をマスクとして、ゲート電極（１８）と第１のレジスト（２４）の途中までをエッチングする工程と、第１のレジスト（２４）および第２のレジスト（２６）を除去する工程と、ゲート電極（１８）の露出部分、および、第１の絶縁膜（２０）の露出部分を覆う第２の絶縁膜（２２）を形成する工程と、を備える。
Description
本開示は、半導体装置の製造方法に関するもので、特にゲート電極の形成方法に関する。
半導体装置には、半導体基板上にソース電極、ゲート電極およびドレイン電極が形成されたものがある。このような半導体装置では高周波特性を向上するために、ゲート電極の抵抗を低減することが望ましい。
特許文献１には、Ｔ型ゲート電極構造を用いて抵抗を低減したゲート電極を備えた半導体装置の製造方法が開示されている。
しかし特許文献１に開示された半導体装置の製造方法では、ゲート電極の製造にリフトオフ法を用いるため、ゲート電極の高さおよびゲート電極の上部の幅を一定の長さ以上にすることができない。そのためゲート電極の抵抗を大幅に低減できない。
本開示は上記の問題を解決するためになされたもので、ゲート電極の抵抗を低減した半導体装置の製造方法を得ることを目的とする。
本開示の発明にかかる半導体装置の製造方法は、半導体基板の上にソース電極およびドレイン電極を形成する工程と、ソース電極、ドレイン電極および半導体基板の上に、ソース電極とドレイン電極の間に第１の開口を有する第１の絶縁膜を形成する工程と、第１の絶縁膜の上に、第１の開口の上に第１の開口より大きな第２の開口を有する第１のレジストを形成する工程と、第１の開口を介して半導体基板とコンタクトするように、第１の開口の中、第２の開口の中、第２の開口の上および第１のレジストの上にゲート電極を形成する工程と、ゲート電極の上に、少なくとも第２の開口の鉛直上方を覆い、第２の開口より幅が広い第２のレジストを形成する工程と、第２のレジストをマスクとして、ゲート電極と第１のレジストの途中までをエッチングする工程と、第１のレジストおよび第２のレジストを除去する工程と、ゲート電極の露出部分、および、第１の絶縁膜の露出部分を覆う第２の絶縁膜を形成する工程と、を備え、ゲート電極を形成する工程において、第１のレジストの上、第１のレジストの第２の開口の側面、第１の絶縁膜の上および第１の開口の中に第１の金属層を形成し、第１のレジストの上の第１の金属層をエッチングし、第１の金属層の上に第２の金属層を形成し、第１のレジストの上の第２の金属層をエッチングし、第２の金属層の上に第３の金属層を形成し、ゲート電極は、第１の金属層、第２の金属層および第３の金属層から成る。
本開示の発明にかかる半導体装置の製造方法によれば、ゲート電極の抵抗を低減した半導体装置を得ることができる。
実施の形態１．
実施の形態１にかかる半導体装置１０は高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ， ＨＥＭＴ）である。実施の形態１にかかる半導体装置１０の断面図を図１に示す。
実施の形態１にかかる半導体装置１０は高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ， ＨＥＭＴ）である。実施の形態１にかかる半導体装置１０の断面図を図１に示す。
半導体装置１０は半導体基板１２を備える。半導体基板１２はＧａＮまたはＡｌＧａＡｓから成る。
半導体基板１２の上にソース電極１４およびドレイン電極１６が形成されている。
ソース電極１４、ドレイン電極１６および半導体基板１２の上に第１の絶縁膜２０が形成されている。第１の絶縁膜２０には、ソース電極１４とドレイン電極１６の間に第１の開口２０ａが形成されている。
第１の開口２０ａで半導体基板１２とコンタクトするように、ゲート電極１８が形成されている。ゲート電極１８は上部がソース電極１４側とドレイン電極１６側の両方に張り出しているＴ型ゲートである。なお張り出しはソース電極１４側またはドレイン電極１６側のどちらか一方でもよい。すなわちゲート電極１８の上部が下部より幅が広ければよい。
ゲート電極１８および第１の絶縁膜２０を覆うように第２の絶縁膜２２が形成されている。
ここから実施の形態１にかかる半導体装置１０の製造方法を説明する。
まず図２のように、半導体基板１２の上にソース電極１４およびドレイン電極１６を形成する。
次に図３のように、第１の絶縁膜２０を形成する。形成手法は化学気相成長法（プラズマ方式または熱方式）、スパッタリング法、電子ビーム蒸着法または原子層堆積法などである。第１の絶縁膜２０の第１の開口２０ａは、レジストを用いたドライエッチング法により形成する。このレジストの形成手法には、電子ビーム露光を用いた微細パターン形成手法、光学的な露光によりサブミクロンの幅のパターンを形成したのちにシュリンク剤を用いて微細パターンを形成する手法などがある。
次に図４のように、第１のレジスト２４を形成する。第１のレジスト２４は、第１の開口２０ａの上に第１の開口２０ａより大きな第２の開口２４ａを持つように形成する。
次に図５のように、第１の金属層１８ａを形成する。第１の金属層１８ａは、第１のレジスト２４の上、第１のレジスト２４の第２の開口２４ａの側面、第１の絶縁膜２０の上および第１の開口２０ａの中に形成する。第１の金属層１８ａの材料は半導体基板１２とショットキー接合するものを選ぶ。具体的にはＮｉ、Ｐｔ、ＴａＮ、Ｗ、ＷＮ、Ｐｄ、ＴｉＮなどである。第１の金属層１８ａの形成手法としてスパッタリング法、電子ビーム蒸着法などを用いる。このとき第２の開口２４ａの高さと幅の比（アスペクト比）が高いと、第１の金属層１８ａを厚くしても第１のレジスト２４内に材料が入らず、第１の金属層１８ａが図６のように逆テーパー状に成長し、その後、空隙が残ってしまう。これを防ぐために、以下のような工程を実施する。
次に図７のように、第１のレジスト２４の上の第１の金属層１８ａをエッチングする。エッチング手法として斜め入射のイオンミリング法を用いる。イオンミリング法では不活性ガスイオン（例えばＡｒイオン）を基板に対して引き込むことでＡｒイオンと衝突した面がエッチングされるが、半導体基板１２に対するＡｒイオンの入射角度を制御することにより、第１のレジスト２４の上の第１の金属層１８ａのみエッチングできる。半導体基板１２に対するＡｒイオンの入射角度は、第１のレジスト２４の開口幅と第１の金属層１８ａの膜厚から決定される。このとき、第１のレジスト２４の上の第１の金属層１８ａを全て除去する必要はない。
次に図８のように、第１の金属層１８ａの上に第２の金属層１８ｂを形成する。第２の金属層１８ｂの材料は第１の金属層１８ａと同じである。材料が同じであるため、第２の開口２４ａに第２の金属層１８ｂを埋め込める。形成手法として電子ビーム蒸着法を用いる。蒸着材料の入射角度は半導体基板１２に対して垂直とする。
次に図９のように、第１のレジスト２４の上の第２の金属層１８ｂをエッチングする。エッチング手法として第１の金属層１８ａのエッチングと同様のイオンミリング法を用いる。このエッチングにより第２の金属層１８ｂの平坦性が向上する。
次に図１０のように、第２の金属層１８ｂの上に第３の金属層１８ｃを形成する。第３の金属層１８ｃの材料は第２の金属層１８ｂと同じである。形成手法は、スパッタリング法、電子ビーム蒸着法など、第１のレジスト２４の耐熱温度以下で成膜可能な手法であればよい。
次に図１１のように、ゲート電極１８の上に第２のレジスト２６を形成する。このとき第２のレジスト２６は、少なくとも第２の開口２４ａの鉛直上方を覆い、第２の開口２４ａより幅が広くなるように形成する。
次に図１２のように、第２のレジスト２６をマスクとして、ゲート電極１８と、第１のレジスト２４の途中までをエッチングする。なお図１２では第１の金属層１８ａ、第２の金属層１８ｂおよび第３の金属層１８ｃを合わせてゲート電極１８としている。
次に図１３のように、第１のレジスト２４および第２のレジスト２６を除去する。除去手法は、ドライアッシング法、レジスト除去薬液を用いる方法などである。
次に、第２の絶縁膜２２を形成する。これで図１の半導体装置１０が形成される。第２の絶縁膜２２は、ゲート電極１８の露出部分、および、第１の絶縁膜２０の露出部分を覆うように形成する。
以上より、この実施の形態の半導体装置の製造方法によれば、第１のレジスト２４の第２の開口２４ａ内に第２の金属層１８ｂを埋め込むことに加え、第３の金属層１８ｃを形成することにより、ゲート電極１８を高くできる。さらにゲート電極１８の上部の幅は第２のレジスト２６により制御可能であり、リフトオフ法に比べて飛躍的に大きくできる。よってゲート電極１８の抵抗が小さくなる。
実施の形態２．
実施の形態２にかかる半導体装置の製造方法は、第１の金属層４８ａの形成以外は実施の形態１と同様である。実施の形態１では図６のように第１の金属層１８ａの第２の開口２４ａの中にできる空洞の側面はほぼ垂直だが、実施の形態２では図１４のようにテーパー状になるように第１の金属層４８ａを形成する。
実施の形態２にかかる半導体装置の製造方法は、第１の金属層４８ａの形成以外は実施の形態１と同様である。実施の形態１では図６のように第１の金属層１８ａの第２の開口２４ａの中にできる空洞の側面はほぼ垂直だが、実施の形態２では図１４のようにテーパー状になるように第１の金属層４８ａを形成する。
第１の金属層４８ａの形成方法を説明する。図５のように第１の金属層を形成したあと、斜め入射のイオンミリング法で第１の金属層４８ａをエッチングし、第２の開口２４ａの中がテーパー状になるようにする。このとき実施の形態１のときより不活性ガスイオンの入射角度を小さく、つまり垂直に近くなるように調整し、テーパー状の第１の金属層４８ａを実現する。
以上より、この実施の形態の半導体装置の製造方法によれば、第１の金属層４８ａの空洞の側面がテーパー状になる。そのため、のちに積層する第２の金属層の空洞への埋込性が良くなり、ゲート電極の抵抗が低減され、デバイス信頼性が向上する。
実施の形態３．
実施の形態３にかかる半導体装置の製造方法は、金属層の形成以外は実施の形態１と同様である。実施の形態１では図８のように半導体基板に対して垂直に入射する電子ビーム蒸着法を用いたが、実施の形態３では図１５のように第１の金属層１８ａの全体を覆うように第２の金属層７８ｂを形成する。また第１の金属層１８ａおよび第３の金属層７８ｃの形成にも電子ビーム蒸着法を用いる。
実施の形態３にかかる半導体装置の製造方法は、金属層の形成以外は実施の形態１と同様である。実施の形態１では図８のように半導体基板に対して垂直に入射する電子ビーム蒸着法を用いたが、実施の形態３では図１５のように第１の金属層１８ａの全体を覆うように第２の金属層７８ｂを形成する。また第１の金属層１８ａおよび第３の金属層７８ｃの形成にも電子ビーム蒸着法を用いる。
第２の金属層７８ｂの形成方法を説明する。図７のように第１の金属層をエッチングしたあと、図１５のように第１の金属層１８ａの全体を覆うように第２の金属層７８ｂを形成する。形成手法は電子ビーム蒸着法である。
次に図１６のように第２の金属層７８ｂを実施の形態１と同様にエッチングする。次に図１７のように第３の金属層７８ｃを実施の形態１と同様に形成する。これ以降の製造方法は実施の形態１と同様である。
以上より、この実施の形態の半導体装置の製造方法によれば、第１の金属層１８ａ、第２の金属層７８ｂおよび第３の金属層７８ｃの形成に同一の方法を用いるため、製造装置の切り替え等が発生せず、簡便に半導体装置を製造できる。
実施の形態４．
図１８は実施の形態４にかかる半導体装置１００の断面図である。実施の形態１にかかる半導体装置１０とは異なり、半導体装置１００では、ゲート電極１０８のソース電極１４側の側面が第１の絶縁膜２０の上で垂直になっている。さらにゲート電極１０８の上にある第２の絶縁膜２２の上からゲート電極１０８とソース電極１４の間にある第２の絶縁膜１１２の上にわたってＳＦＰ電極１１８が形成されている。
図１８は実施の形態４にかかる半導体装置１００の断面図である。実施の形態１にかかる半導体装置１０とは異なり、半導体装置１００では、ゲート電極１０８のソース電極１４側の側面が第１の絶縁膜２０の上で垂直になっている。さらにゲート電極１０８の上にある第２の絶縁膜２２の上からゲート電極１０８とソース電極１４の間にある第２の絶縁膜１１２の上にわたってＳＦＰ電極１１８が形成されている。
ＳＦＰ電極１１８があるため、ゲート電極１０８の根元周辺の半導体基板１２における電界集中を抑えられる。特にゲート電極１０８のソース電極１４側の側面が垂直なため、ＳＦＰ電極１１８を半導体基板１２近傍においてゲート電極１０８の近くに配置できる。そのため電界集中をより抑えられる。
実施の形態４にかかる半導体装置１００の製造方法を説明する。製造方法は、第３の金属層１８ｃの形成（図１０）までは実施の形態１と同様である。
第３の金属層の形成後、図１９のように、第３の金属層の上に第２のレジスト１１６を形成する。このとき第２のレジスト１１６は、水平方向において、ソース電極１４側の側面が第２の開口２４ａの側面と同じ位置、ドレイン電極１６側の側面が第２の開口２４ａの側面よりドレイン電極１６側に位置するように形成する。
次に図２０のように、実施の形態１と同様の手順で、ゲート電極１０８および第１のレジスト２４の途中までのエッチング、第１のレジスト２４および第２のレジスト１１６の除去、および、第２の絶縁膜１１２の形成を実施する。
次に、ＳＦＰ電極１１８を形成する。これで図１８の半導体装置１００が形成される。ＳＦＰ電極１１８の形成は、まずＳＦＰ電極の材料を電子ビーム蒸着法、スパッタリング法などにより成膜し、次いでリフトオフを用いる。
以上より、この実施の形態の半導体装置の製造方法によれば、半導体基板１２に近いＳＦＰ電極１１８がゲート電極１０８の近くに配置されているため、電界集中効果をより高められる。
実施の形態５．
図２１は実施の形態５にかかる半導体装置１３０の断面図である。実施の形態４にかかる半導体装置１００とは異なり、半導体装置１３０では、ゲート電極１３８のソース電極１４側の側面の上部が、半導体基板１２から離れるにつれてソース電極１４から離れる方向に傾いている。ＳＦＰ電極１４８はこの傾きに従うように形成されている。
図２１は実施の形態５にかかる半導体装置１３０の断面図である。実施の形態４にかかる半導体装置１００とは異なり、半導体装置１３０では、ゲート電極１３８のソース電極１４側の側面の上部が、半導体基板１２から離れるにつれてソース電極１４から離れる方向に傾いている。ＳＦＰ電極１４８はこの傾きに従うように形成されている。
実施の形態５にかかる半導体装置１３０の製造方法を説明する。製造方法は、第３の金属層１８ｃの形成（図１０）までは実施の形態１と同様である。
第３の金属層１８ｃの形成後、図２２のように、第３の金属層１８ｃの上に第２のレジスト１４６を形成する。このとき第２のレジスト１４６は、水平方向において、ソース電極１４側の側面が第２の開口２４ａの中にあり、ドレイン電極１６側の側面が第２の開口２４ａの側面よりドレイン電極１６側に位置するように形成する。
次に図２３のように、斜め入射のイオンミリング法を用いて、ゲート電極１３８および第１のレジスト１４４の途中までのエッチングを実施する。斜め入射のイオンミリング法を用いることで、ゲート電極１３８のソース電極１４側の側面の上部が、半導体基板１２から離れるにつれてソース電極１４から離れる方向に傾いて形成される。
次に図２４のように、第１のレジスト１４４および第２のレジスト１４６の除去、第２の絶縁膜１４２の形成を実施する。
次に、ＳＦＰ電極１４８を形成する。これで図２１の半導体装置１３０が形成される。
以上より、この実施の形態の半導体装置の製造方法によれば、ゲート電極１３８のソース電極１４側の側面の上部が、半導体基板１２から離れるにつれてソース電極１４から離れる方向に傾いて形成される。そのため半導体基板１２に近いＳＦＰ電極１４８が確実にゲート電極１３８の近くに配置される。
１０，４０，７０，１００，１３０ 半導体装置、１２ 半導体基板、１４ ソース電極、１６ ドレイン電極、１８，４８，７８，１０８，１３８ ゲート電極、１８ａ，４８ａ 第１の金属層、１８ｂ，７８ｂ 第２の金属層、１８ｃ，７８ｃ 第３の金属層、２０ 第１の絶縁膜、２０ａ 第１の開口、２２，１１２，１４２ 第２の絶縁膜、２４，１４４ 第１のレジスト、２４ａ 第２の開口、２６，５６，１１６，１４６ 第２のレジスト、１１８，１４８ ＳＦＰ電極
Claims (7)
- 半導体基板の上にソース電極およびドレイン電極を形成する工程と、
前記ソース電極、前記ドレイン電極および前記半導体基板の上に、前記ソース電極と前記ドレイン電極の間に第１の開口を有する第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、前記第１の開口の上に前記第１の開口より大きな第２の開口を有する第１のレジストを形成する工程と、
前記第１の開口を介して前記半導体基板とコンタクトするように、前記第１の開口の中、前記第２の開口の中、前記第２の開口の上および前記第１のレジストの上にゲート電極を形成する工程と、
前記ゲート電極の上に、少なくとも前記第２の開口の鉛直上方を覆い、前記第２の開口より幅が広い第２のレジストを形成する工程と、
前記第２のレジストをマスクとして、前記ゲート電極と前記第１のレジストの途中までをエッチングする工程と、
前記第１のレジストおよび前記第２のレジストを除去する工程と、
前記ゲート電極の露出部分、および、前記第１の絶縁膜の露出部分を覆う第２の絶縁膜を形成する工程と、
を備え、
前記ゲート電極を形成する工程において、前記第１のレジストの上、前記第１のレジストの前記第２の開口の側面、前記第１の絶縁膜の上および前記第１の開口の中に第１の金属層を形成し、前記第１のレジストの上の前記第１の金属層をエッチングし、前記第１の金属層の上に第２の金属層を形成し、前記第１のレジストの上の前記第２の金属層をエッチングし、前記第２の金属層の上に第３の金属層を形成し、
前記ゲート電極は、前記第１の金属層、前記第２の金属層および前記第３の金属層から成る半導体装置の製造方法。 - 前記第１の金属層をエッチングする工程において、斜め入射のイオンミリング法を用いて、前記第２の開口の中にできる空洞の側面がテーパー状になるように前記第１の金属層をエッチングする
請求項１に記載の半導体装置の製造方法。 - 前記第１の金属層、前記第２の金属層および前記第３の金属層の形成に電子ビーム蒸着法を用いる
請求項１または２に記載の半導体装置の製造方法。 - 前記第２のレジストを形成する工程において、前記第２のレジストを、水平方向において、前記ソース電極側の側面が前記第２の開口の側面と同じ位置に位置するように形成し、
前記ゲート電極と前記第１のレジストの途中までをエッチングする工程において、垂直入射のイオンミリング法を用いて前記ゲート電極と前記第１のレジストの途中までをエッチングし、
前記第２の絶縁膜を形成する工程のあと、前記ゲート電極の上にある前記第２の絶縁膜の上から前記ゲート電極と前記ソース電極の間にある前記第２の絶縁膜の上にわたってＳＦＰ電極を形成する
請求項１から３のいずれか１項に記載の半導体装置の製造方法。 - 前記第２のレジストを形成する工程において、前記第２のレジストを、水平方向において、前記ソース電極側の側面が前記第２の開口の中に位置するように形成し、
前記ゲート電極と前記第１のレジストの途中までをエッチングする工程において、斜め入射のイオンミリング法を用いて前記ゲート電極と前記第１のレジストの途中までをエッチングし、
前記第２の絶縁膜を形成する工程のあと、前記ゲート電極の上にある前記第２の絶縁膜から前記ゲート電極と前記ソース電極の間にある前記第２の絶縁膜の上にわたってＳＦＰ電極を形成する
請求項１から３のいずれか１項に記載の半導体装置の製造方法。 - 半導体基板の上にソース電極およびドレイン電極を形成する工程と、
前記ソース電極、前記ドレイン電極および前記半導体基板の上に、前記ソース電極と前記ドレイン電極の間に第１の開口を有する第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、前記第１の開口の上に前記第１の開口より大きな第２の開口を有する第１のレジストを形成する工程と、
前記第１の開口を介して前記半導体基板とコンタクトするように、前記第１の開口の中、前記第２の開口の中、前記第２の開口の上および前記第１のレジストの上にゲート電極を形成する工程と、
前記ゲート電極の上に、少なくとも前記第２の開口の鉛直上方を覆い、前記第２の開口より幅が広い第２のレジストを形成する工程と、
前記第２のレジストをマスクとして、前記ゲート電極と前記第１のレジストの途中までをエッチングする工程と、
前記第１のレジストおよび前記第２のレジストを除去する工程と、
前記ゲート電極の露出部分、および、前記第１の絶縁膜の露出部分を覆う第２の絶縁膜を形成する工程と、
を備え、
前記第２のレジストを形成する工程において、前記第２のレジストを、水平方向において、前記ソース電極側の側面が前記第２の開口の側面と同じ位置に位置するように形成し、
前記ゲート電極と前記第１のレジストの途中までをエッチングする工程において、垂直入射のイオンミリング法を用いて前記ゲート電極と前記第１のレジストの途中までをエッチングし、
前記第２の絶縁膜を形成する工程のあと、前記ゲート電極の上にある前記第２の絶縁膜の上から前記ゲート電極と前記ソース電極の間にある前記第２の絶縁膜の上にわたってＳＦＰ電極を形成する半導体装置の製造方法。 - 半導体基板の上にソース電極およびドレイン電極を形成する工程と、
前記ソース電極、前記ドレイン電極および前記半導体基板の上に、前記ソース電極と前記ドレイン電極の間に第１の開口を有する第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、前記第１の開口の上に前記第１の開口より大きな第２の開口を有する第１のレジストを形成する工程と、
前記第１の開口を介して前記半導体基板とコンタクトするように、前記第１の開口の中、前記第２の開口の中、前記第２の開口の上および前記第１のレジストの上にゲート電極を形成する工程と、
前記ゲート電極の上に、少なくとも前記第２の開口の鉛直上方を覆い、前記第２の開口より幅が広い第２のレジストを形成する工程と、
前記第２のレジストをマスクとして、前記ゲート電極と前記第１のレジストの途中までをエッチングする工程と、
前記第１のレジストおよび前記第２のレジストを除去する工程と、
前記ゲート電極の露出部分、および、前記第１の絶縁膜の露出部分を覆う第２の絶縁膜を形成する工程と、
を備え、
前記第２のレジストを形成する工程において、前記第２のレジストを、水平方向において、前記ソース電極側の側面が前記第２の開口の中に位置するように形成し、
前記ゲート電極と前記第１のレジストの途中までをエッチングする工程において、斜め入射のイオンミリング法を用いて前記ゲート電極と前記第１のレジストの途中までをエッチングし、
前記第２の絶縁膜を形成する工程のあと、前記ゲート電極の上にある前記第２の絶縁膜から前記ゲート電極と前記ソース電極の間にある前記第２の絶縁膜の上にわたってＳＦＰ電極を形成する半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2022/012168 WO2023175820A1 (ja) | 2022-03-17 | 2022-03-17 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP7156586B1 true JP7156586B1 (ja) | 2022-10-19 |
| JPWO2023175820A1 JPWO2023175820A1 (ja) | 2023-09-21 |
| JPWO2023175820A5 JPWO2023175820A5 (ja) | 2024-02-21 |
Family
ID=83688422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022547950A Active JP7156586B1 (ja) | 2022-03-17 | 2022-03-17 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7156586B1 (ja) |
| WO (1) | WO2023175820A1 (ja) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335339A (ja) * | 1992-05-28 | 1993-12-17 | Dainippon Printing Co Ltd | Ｔ字型ゲート電極の形成方法 |
| JPH0653246A (ja) * | 1992-07-27 | 1994-02-25 | Rohm Co Ltd | 電界効果トランジスタの製法 |
| JPH07235666A (ja) * | 1994-02-22 | 1995-09-05 | Nec Corp | 半導体装置及びその製造方法 |
| JPH11274174A (ja) * | 1998-03-20 | 1999-10-08 | Nec Corp | 電界効果トランジスタの製造方法 |
| JP2003059949A (ja) * | 2001-08-20 | 2003-02-28 | Nec Corp | 電界効果トランジスタ及び電界効果トランジスタの製造方法 |
| WO2007091301A1 (ja) * | 2006-02-07 | 2007-08-16 | Fujitsu Limited | 半導体装置とその製造方法 |
| JP2009105405A (ja) * | 2007-10-25 | 2009-05-14 | Northrop Grumman Space & Mission Systems Corp | 電界緩和プレートを有する高電子移動度トランジスタ半導体デバイスおよびその製造方法 |
| JP2011216627A (ja) * | 2010-03-31 | 2011-10-27 | Asahi Kasei Electronics Co Ltd | 電界効果トランジスタ及びその製造方法 |
| JP2011238805A (ja) * | 2010-05-11 | 2011-11-24 | Nec Corp | 電界効果トランジスタ、電界効果トランジスタの製造方法および電子装置 |
| JP5335339B2 (ja) | 2008-09-11 | 2013-11-06 | 株式会社エー・エム・テクノロジー | 黒鉛一金属複合体とアルミニウム押出材の組合せからなる放熱体。 |
| US20150144953A1 (en) * | 2013-11-26 | 2015-05-28 | Darrell G. Hill | Transistors with field plates resistant to field plate material migration and methods of their fabrication |
| JP6053246B1 (ja) | 2015-07-30 | 2016-12-27 | バンドー化学株式会社 | 電極の製造方法 |
-
2022
- 2022-03-17 JP JP2022547950A patent/JP7156586B1/ja active Active
- 2022-03-17 WO PCT/JP2022/012168 patent/WO2023175820A1/ja active Application Filing
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05335339A (ja) * | 1992-05-28 | 1993-12-17 | Dainippon Printing Co Ltd | Ｔ字型ゲート電極の形成方法 |
| JPH0653246A (ja) * | 1992-07-27 | 1994-02-25 | Rohm Co Ltd | 電界効果トランジスタの製法 |
| JPH07235666A (ja) * | 1994-02-22 | 1995-09-05 | Nec Corp | 半導体装置及びその製造方法 |
| JPH11274174A (ja) * | 1998-03-20 | 1999-10-08 | Nec Corp | 電界効果トランジスタの製造方法 |
| JP2003059949A (ja) * | 2001-08-20 | 2003-02-28 | Nec Corp | 電界効果トランジスタ及び電界効果トランジスタの製造方法 |
| WO2007091301A1 (ja) * | 2006-02-07 | 2007-08-16 | Fujitsu Limited | 半導体装置とその製造方法 |
| JP2009105405A (ja) * | 2007-10-25 | 2009-05-14 | Northrop Grumman Space & Mission Systems Corp | 電界緩和プレートを有する高電子移動度トランジスタ半導体デバイスおよびその製造方法 |
| JP5335339B2 (ja) | 2008-09-11 | 2013-11-06 | 株式会社エー・エム・テクノロジー | 黒鉛一金属複合体とアルミニウム押出材の組合せからなる放熱体。 |
| JP2011216627A (ja) * | 2010-03-31 | 2011-10-27 | Asahi Kasei Electronics Co Ltd | 電界効果トランジスタ及びその製造方法 |
| JP2011238805A (ja) * | 2010-05-11 | 2011-11-24 | Nec Corp | 電界効果トランジスタ、電界効果トランジスタの製造方法および電子装置 |
| US20150144953A1 (en) * | 2013-11-26 | 2015-05-28 | Darrell G. Hill | Transistors with field plates resistant to field plate material migration and methods of their fabrication |
| JP6053246B1 (ja) | 2015-07-30 | 2016-12-27 | バンドー化学株式会社 | 電極の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023175820A1 (ja) | 2023-09-21 |
| JPWO2023175820A1 (ja) | 2023-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100522125B1 (ko) | 폴리실리콘 게이트 상부의 개선된 샐리사이드 저항을 위한장치 및 방법 | |
| JPH07335674A (ja) | Ｉｉｉ−ｖ族半導体ゲート構造およびその製造方法 | |
| US4923823A (en) | Method of fabricating a self aligned semiconductor device | |
| CN111312808B (zh) | 半导体装置及其制造方法 | |
| TWI784183B (zh) | 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊 | |
| JP6372524B2 (ja) | 半導体装置及びその製造方法 | |
| US6951786B2 (en) | Method of forming a stack of refractory metal nitride over refractory metal silicide over silicon | |
| KR20130066934A (ko) | 계단형 게이트 전극을 포함하는 반도체 소자 및 그 제조 방법 | |
| JP7156586B1 (ja) | 半導体装置の製造方法 | |
| TWI391999B (zh) | 半導體裝置及其製造方法 | |
| JP3621752B2 (ja) | Ｉｉｉ−ｖ族半導体ゲート構造の製造方法 | |
| TWI686873B (zh) | 半導體裝置及其製造方法 | |
| CN116741640A (zh) | 半导体结构的制作方法和半导体结构 | |
| JP2019212840A (ja) | 半導体装置の製造方法 | |
| JP2020013964A (ja) | 半導体装置の製造方法 | |
| CN118843925A (zh) | 半导体装置的制造方法 | |
| JP2019135745A (ja) | 電界効果トランジスタの製造方法 | |
| TW202312237A (zh) | 形成半導體裝置的方法 | |
| TWI729821B (zh) | 製造互連結構的方法 | |
| US5093274A (en) | Semiconductor device and method for manufacture thereof | |
| JP2008053559A (ja) | 半導体装置およびその製造方法 | |
| TW202131396A (zh) | 半導體裝置及其形成方法 | |
| KR20090043985A (ko) | 반도체 소자의 금속배선 제조방법 | |
| JPS6323669B2 (ja) | ||
| JPWO2023175820A5 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220805 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220805 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220919 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7156586 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |