JP6372524B2

JP6372524B2 - 半導体装置及びその製造方法

Info

Publication number: JP6372524B2
Application number: JP2016129349A
Authority: JP
Inventors: 陽平大野; 宏憲青木
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2016-06-29
Filing date: 2016-06-29
Publication date: 2018-08-15
Anticipated expiration: 2036-06-29
Also published as: JP2018006481A

Description

本発明は、半導体装置及びその製造方法に関する。

窒化物半導体素子にゲート電極と電気的に接続したフィールドプレート構造を設けた構造が知られている（例えば、特許文献１参照）。

特許文献１には、図４に示すように、窒化物系化合物半導体層３０の上に第１の傾斜角θ１（すなわち、窒化物系化合物半導体層３０の表面３００と第１の絶縁膜４１の側面４１０とのなす角）を有する第１の絶縁膜４１と、第１の絶縁膜４１上にあって第１の傾斜角θ１より大きい第２の傾斜角θ２（すなわち、窒化物系化合物半導体層３０の表面３００と第２の絶縁膜４２の側面４２０とのなす角）を有する第２の絶縁膜４２とがあり、第１及び第２の絶縁膜の側面上にゲート電極５３と電気的に接続したフィールドプレート電極６０が形成された窒化物半導体装置３０１が開示されている。

上記フィールドプレート構造を設けることによって、ゲート電極近傍の電界集中を良好に緩和することができ、電流コラプス現象を緩和することができる。なお、特許文献１では、第１の絶縁膜４１にＢＰＳＧ膜を使用し、第２の絶縁膜４２にＳｉＯ_Ｘ膜又はＴＥＯＳ膜を使用するか、或いは、第１の絶縁膜４１にＴＥＯＳ膜を使用し、第２の絶縁膜４２にＳｉＯ_Ｘ膜を使用する例が開示されている。

特開２０１３−０２６４４２号公報

しかしながら、上記の構造では、以下のような問題点があった。すなわち、一般的にＳｉＯ_Ｘ膜又はＳｉＮ_Ｘ膜はプラズマＣＶＤ法を用いて形成される。これらの膜を形成する際に、フレークやパーティクルが発生し、これらの膜上に堆積することがある。その後、これらの膜の一部をエッチングして、傾斜した側面を形成するが、その時にフレークやパーティクルが堆積した箇所に図５に示すように凹部（穴）４３が形成される。その上にゲート電極５３を形成すると、ゲート電極５３の材料の一部が凹部４３に入り、ゲート電極５３と窒化物系化合物半導体層３０との間隔が局所的に所定の距離よりも短くなってしまい、リーク電流が多くなるという問題が生じていた。

本発明は、上記問題点に鑑みてなされたものであって、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができる半導体装置及び半導体装置の製造方法を提供することを目的とする。

上記目的を達成するために、本発明は、半導体基体と、該半導体基体上にあって、傾斜側面と上面とを有する第１の絶縁膜と、前記第１の絶縁膜上を覆う第２の絶縁膜と、前記第１の絶縁膜上に、前記第２の絶縁膜を介して設けられたフィールドプレート電極と、を備えることを特徴とする半導体装置を提供する。

このように、フィールドプレート電極を第１の絶縁膜上に第２の絶縁膜を介して設けることで、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができる。

この場合、前記第１の絶縁膜の表面に穴が形成されている場合には、前記第２の絶縁膜が前記第１の絶縁膜の穴の開口部上を覆っているようにする。

このように第２の絶縁膜が第１の絶縁膜の穴の開口部上を覆っていることで、確実にリーク電流の増大を防止することができる。

このとき、前記第２の絶縁膜が前記第１の絶縁膜の穴を埋め込んでいることがより好ましい。

このように第２の絶縁膜が第１の絶縁膜の穴を埋め込んでいることで、より確実にリーク電流の増大を防止することができる。

また、ゲート電極をさらに備え、前記第１の絶縁膜は、前記傾斜側面と前記上面とを接続する接続面を有する階段形状であり、前記第２の絶縁膜は、前記第１の絶縁膜の傾斜側面、前記接続面、及び、前記上面に沿って、前記半導体基体との接触部から前記上面まで延在する表面を有する階段形状であり、前記フィールドプレート電極は、前記ゲート電極と電気的に接続され、前記ゲート電極から前記第２絶縁膜の前記半導体基体との接触部をわたって前記第１の絶縁膜の上面まで延在する前記第２の絶縁膜の表面上を延伸するように設けられているものであり、前記第２の絶縁膜の段数は、前記第１の絶縁膜の段数よりも１段多いものであることが好ましい。

第２絶縁膜がこのような形状であれば、ゲート電極から延伸したフィールドプレート電極と半導体基体との成す角度がより緩やかとなり、フィールドプレート電極のゲート電極側の電界集中をより良好に抑制することができ、リーク電流を効果的に抑制することができる。

このとき、ソース電極と、ドレイン電極とをさらに備え、前記フィールドプレート電極は、前記ドレイン電極と前記ゲート電極との間において、前記ゲート電極から延伸していることが好ましい。

このようにフィールドプレート電極をドレイン電極側に設けることにより、電界集中の起こりやすいドレイン電極側の電界集中をより効率的に抑制することができる。

また、前記第１の絶縁膜はシリコン窒化膜又はシリコン酸化膜であり、前記第２の絶縁膜はＴＥＯＳ膜であることが好ましい。

第１の絶縁膜として上記の膜を用いることにより、良好な絶縁性を得ることができる。また、第２の絶縁膜として上記の膜を用いることにより、第１の絶縁膜の表面に穴が形成された場合でも、この穴を容易に埋め込むことができる。

このとき、前記半導体基体は、シリコン系基板上にＧａＮ系半導体層を形成したものであることが好ましい。

半導体基体として上記のものを用いた場合に、本発明を好適に適用することができる。

また、本発明は、半導体基体上に、上部層と下部層とを有する第１の絶縁膜を形成する工程と、前記第１の絶縁膜に等方性のエッチングを用いて前記半導体基体を露出させる第１の開口部を形成することで、前記第１の絶縁膜の傾斜側面を形成し、前記第１の開口部に接続され、前記第１の開口部より広く、前記下部層の上面にまで達している第２の開口部を前記上部層に形成する工程と、前記第１の絶縁膜上に、第２の絶縁膜を形成する工程と、前記第２の絶縁膜の表面にフィールドプレート電極を形成する工程と、を有することを特徴とする半導体装置の製造方法を提供する。

このようにフィールドプレート電極を、第１の絶縁膜上に形成された第２の絶縁膜上に形成することで、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができる。

このとき、前記第１の絶縁膜は、プラズマＣＶＤ法を用いて形成することができる。

プラズマＣＶＤ法を用いて膜形成を行う際に、フレークやパーティクルが発生しやすく、膜形成後の等方性のエッチングにおいて穴の形成が起こりやすいので、第１の絶縁膜がプラズマＣＶＤ法を用いて形成される場合に、本発明を好適に適用することができる。

以上のように、本発明の半導体装置であれば、フィールドプレート電極を第１の絶縁膜上に第２の絶縁膜を介して設けることで、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができる。また、本発明の半導体装置の製造方法を用いれば、フィールドプレート電極を、第１の絶縁膜上に形成された第２の絶縁膜上に形成することで、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができる。

本発明の半導体装置の実施形態の一例を示す概略断面図である。本発明の半導体装置の変形例を示す概略断面図である。本発明の半導体装置の変形例の製造フローを示す工程断面図である。従来の窒化物半導体装置を示す概略断面図である。従来の窒化物半導体装置の問題点を示す図である。

以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。

前述したように、窒化物半導体素子にゲート電極と電気的に接続したフィールドプレート構造を設けた構造が知られており、フィールドプレート構造を設けることによって、ゲート電極近傍の電界集中を良好に緩和することができ、電流コラプス現象を緩和することができる。
しかしながら、上記の構造において、第１の絶縁膜を形成する際にフレークやパーティクルが発生し、第１の絶縁膜上に堆積することがある。その後、第１の絶縁膜の一部をエッチングして、傾斜した側面を形成するが、その時にフレークやパーティクルが堆積した箇所に穴が形成される。その上にゲート電極を形成すると、ゲート電極と窒化物系化合物半導体層との間隔が局所的に所定の距離よりも短くなってしまい、リーク電流が多くなるという問題が生じていた。

そこで、本発明者らは、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができる半導体装置について鋭意検討した。その結果、フィールドプレート電極を第１の絶縁膜上に第２の絶縁膜を介して設けることで、第１の絶縁膜の傾斜側面に穴が形成された場合でも、リーク電流の増大を防止することができることを見出し、本発明を完成させた。

まず、本発明の半導体装置の実施形態の一例を、図１を参照しながら説明する。

図１（ａ）に示す半導体装置１は、半導体基体１００とドレイン電極５２とソース電極５１とゲート電極５３を含むゲート構造４００とを有する。半導体基体１００は、例えば、基板（例えば、シリコン系基板）１０と、窒化物系半導体からなるバッファ層２０と、窒化物系半導体（例えば、ＧａＮ）からなるチャネル層３１と、窒化物系半導体（例えば、ＡｌＧａＮ）からなる電子供給層３２と、二次元電子ガス層３３とを有している。半導体基体１００上には第１の絶縁膜７０が形成されている。ここで、チャネル層３１と電子供給層３２とは、窒化物系化合物半導体層３０を構成している。第１の絶縁膜７０は、例えば、ウェットエッチングに対するエッチングレートの異なる下部層７１と上部層７２を有することができる。第１の絶縁膜７０は、例えば、プラズマＣＶＤ法を用いて形成されたシリコン酸化膜又はシリコン窒化膜とすることができる。下部層７１は、例えば、厚みを５０ｎｍ〜３００ｎｍとすることができる。

第１の絶縁膜７０は傾斜側面７４と、上面７６とを備える（図１（ｃ）参照）。第１の絶縁膜７０の傾斜側面７４及び上面７６上には第１の絶縁膜７０よりも流動性の高い材料（例えばＴＥＯＳ）から成る第２の絶縁膜８０が形成されている。ここで、第１の絶縁膜７０と第２の絶縁膜８０は層間絶縁膜４０を構成している。第２の絶縁膜８０は半導体基体１００（具体的には、電子供給層３２）と接しており、第２の絶縁膜８０のステップ数（段数）が第１の絶縁膜７０のステップ数（段数）より増加している（すなわち、図１においては１段増加している）。

前述のように、１００ｎｍ〜１０００ｎｍ位の厚み（上面から下面までの厚み）の第１の絶縁膜７０の側面には５０ｎｍ〜３００ｎｍ位の大きさの凹部（穴）７３が形成されることがある（図１（ｂ）参照）。このような場合でも、この穴７３の開口部を覆うように（より好ましくは穴７３を埋め込むように）、５００ｎｍ程度の厚みの第２の絶縁膜８０が形成されている。第２の絶縁膜８０が第１の絶縁膜７０の穴７３の開口部を覆っているので、フィールドプレート電極６０のリーク電流を抑制することができる。

また、上記のように、第２の絶縁膜８０の段数が第１の絶縁膜７０の段数より増加していることにより、第２の絶縁膜８０上のゲート電極５３から延伸したフィールドプレート電極６０と半導体基体１００の表面（すなわち、窒化物系化合物半導体層３０の表面３００）との成す角度がより緩やかとなり、ドレイン・ゲート間のゲート電極５３側において電界がより緩やかに変化するため、ドレイン・ゲート間のゲート電極５３側の電界集中をより良好に抑制することができる。

本発明の半導体装置において、第１の絶縁膜７０の表面に穴７３が形成されている場合には、第２の絶縁膜８０が第１の絶縁膜７０の穴７３の開口部上を覆っていることが好ましい。このように第２の絶縁膜８０が第１の絶縁膜７０の穴７３の開口部上を覆っていることで、確実にリーク電流の増大を防止することができる。このとき、第２の絶縁膜８０が第１の絶縁膜７０の穴７３を埋め込んでいることがより好ましい。第２の絶縁膜８０が第１の絶縁膜７０の穴７３を埋め込んでいることで、より確実にリーク電流の増大を防止することができる。

本発明の半導体装置において、第１の絶縁膜７０は、傾斜側面７４と上面７６とを接続する接続面７５を有する階段形状であり、第２の絶縁膜８０は、第１の絶縁膜７０の傾斜側面７４、接続面７５、及び、上面７６に沿って、半導体基体１００との接触部７７をわたって上面７６まで延在する表面を有する階段形状であり、フィールドプレート電極６０は、ゲート電極５３と電気的に接続され、ゲート電極５３から第２絶縁膜８０の半導体基体１００との接触部７７から第１の絶縁膜７０の上面７６まで延在する第２の絶縁膜８０の表面上を延伸するように設けられているものであり、第２の絶縁膜８０の段数は、第１の絶縁膜７０の段数よりも１段多いことが好ましい。
第２絶縁膜がこのような形状であれば、ゲート電極５３から延伸したフィールドプレート電極６０と半導体基体１００との成す角度がより緩やかとなり、フィールドプレート電極６０のゲート電極５３側の電界集中をより良好に抑制することができ、リーク電流を効果的に抑制することができる。

本発明の半導体装置において、フィールドプレート電極６０は、ドレイン電極５２とゲート電極５３との間において、ゲート電極５３から延伸していることが好ましい。このようにフィールドプレート電極６０をドレイン電極５２側に設けることにより、電界集中の起こりやすいドレイン電極５２側での電界集中をより効率的に抑制することができる。

本発明の半導体装置において、第１の絶縁膜７０はシリコン窒化膜又はシリコン酸化膜であり、第２の絶縁膜８０はＴＥＯＳ膜であることが好ましい。第１の絶縁膜７０として上記の膜を用いることにより、良好な絶縁性を得ることができる。また、第２の絶縁膜８０として上記の膜を用いることにより、第１の絶縁膜７０の表面に穴７３が形成された場合でも、この穴を容易に埋め込むことができる。

本発明の半導体装置において、半導体基体１００は、シリコン系基板１０上にＧａＮ系半導体層（すなわち、バッファ層２０及び窒化物系化合物半導体層３０）を形成したものであることが好ましい。半導体基体１００として上記のものを用いた場合に、本発明を好適に適用することができる。

なお、第１の絶縁膜７０の側面に形成される穴７３が第１の絶縁膜７０の厚みの半分より下側で形成されている場合に、本発明は特に有効である。穴７３が第１の絶縁膜７０の厚みの下半分で形成されている場合には、第２の絶縁膜８０で穴７３を埋め込まずにフィールドプレート電極６０を形成すると、穴によるみかけの第１の絶縁膜７０の厚みが小さくなり、特にリーク電流の増大が大きいからである。
また、ゲート・ソース間の絶縁膜構造にも本発明を適用してもよい。

次に、本発明の半導体装置の製造方法の実施形態の一例を、図１を参照しながら説明する。

本発明の半導体装置の製造方法は、半導体基体１００上に、上部層７１と下部層７２とを有する第１の絶縁膜７０を形成する工程と、第１の絶縁膜７０に等方性のエッチングを用いて半導体基体１００を露出させる第１の開口部４３０を形成することで、第１の絶縁膜７０の傾斜側面７４を形成し、第１の開口部４３０に接続され、第１の開口部４３０より広く、下部層７１の上面にまで達している第２の開口部４４０を前記上部層に形成する工程と、第１の絶縁膜７０上に、第２の絶縁膜８０を形成する工程と、第２の絶縁膜８０の表面にフィールドプレート電極６０を形成する工程と、を有している。

このようにフィールドプレート電極６０を、第１の絶縁膜７０上に形成された第２の絶縁膜８０上に形成することで、第１の絶縁膜７０の傾斜側面７４に穴７３が形成された場合でも、第２の絶縁膜８０が第１の絶縁膜７０の穴７３の開口部上を覆うことで、リーク電流の増大を防止することができる。

本発明の半導体装置の製造方法において、第１の絶縁膜７０は、プラズマＣＶＤ法を用いて形成することができる。

プラズマＣＶＤ法を用いて膜形成を行う際に、フレークやパーティクルが発生しやすく、膜形成後の等方性のエッチングにおいて穴の形成が起こりやすいので、第１の絶縁膜７０がプラズマＣＶＤ法を用いて形成される場合に、本発明を好適に適用することができる。

次に、本発明の半導体装置の実施形態の変形例について、図２、３を参照しながら説明する。

図２に示す半導体装置２は、半導体基体１００上に、下層膜９１、中間層膜９２、上層膜９３からなる第１の絶縁膜９０と、第１の絶縁層９０上に設けられた第２の絶縁膜８０と、第２の絶縁膜８０上に設けられたフィールドプレート電極６０とを有している。図２の半導体装置２は、ドレイン電極側（図２における右側）の中間層膜９２、上層膜９３のみを選択的に横方向にエッチングすることにより、ドレイン電極側のフィールドプレート電極６０と半導体基体１００の表面との成す角度がより緩やかになっている点を除いて、図１に示す半導体装置１と同様な構造を有している。

半導体装置２においては、半導体装置１と同様に、フィールドプレート電極６０を第１の絶縁膜９０上に第２の絶縁膜８０を介して設けることで、第１の絶縁膜９０の傾斜側面に穴が形成された場合でも、穴の開口部を第２の絶縁膜８０で覆うことでリーク電流の増大を防止することができる。また、半導体装置２においては、ドレイン電極側のフィールドプレート電極６０と半導体基体１００の表面との成す角度がより緩やかになっているため、リーク電流をより効率的に抑制することができる。

次に、図２に示す半導体装置２の製造方法について、図３を参照しながら説明する。

まず、図３（ａ）に示すように、半導体基体１００上に下層膜９１、中間層膜９２、上層膜９３からなる第１の絶縁膜９０を形成する。ここで、下層膜９１はシリコン酸化膜であり、中間層膜９２及び上層膜９３はＴＥＯＳ膜とすることができる。ここで下層膜９１をプラズマＣＶＤで形成した際に、下層膜９１上にフレークやパーティクルが存在し、その上にも中間層膜９２が形成される。

次に、図３（ｂ）に示すように、第１の絶縁膜９０上にフォトレジスト膜１１１を形成し、フォトリソグラフィーにより第１の開口部を形成し、第１の開口部が形成されたフォトレジスト膜１１１をマスクとして、ドライエッチングのような異方性のエッチングを行って、下層膜９１を露出させる。

次に、図３（ｃ）に示すように、ウェットエッチングのような等方性のエッチングを行って、半導体基体１００の表面を露出させる。このときに、下層膜９１、中間層膜９２、上層膜９３において、横方向にもエッチングされ、傾斜側面が形成される。この際、下層膜９１上にフレークやパーティクルが存在していると、穴７３が形成される。

次に、図３（ｄ）に示すように、フォトレジスト膜１１１を除去した後に、第１の絶縁膜９０上及び露出した半導体基体１００上にフォトレジスト膜１１２を形成し、フォトリソグラフィーにより第１の開口部のソース電極側（図３における左側）をカバーするように第２の開口部を形成する。

次に、図３（ｅ）に示すように、第２の開口部が形成されたフォトレジスト膜１１２をマスクとして、ウェットエッチングのような等方性のエッチングを行う。このときに、中間層膜９２、上層膜９３において、ドレイン電極側の横方向にエッチングされ、中間層膜９２、上層膜９３のドレイン電極側においてより緩やかな側面が形成される。この際、下層膜９１上にフレークやパーティクルが存在していると、穴７３が形成される。

次に、図３（ｆ）に示すように、フォトレジスト膜１１２を除去した後に、第１の絶縁膜９０上及び露出した半導体基体１００上に第２の絶縁膜８０を形成する。ここで、第２の絶縁膜８０はＴＥＯＳ膜とすることができる。このときに、第１の絶縁膜９０の傾斜側面に穴７３が形成された場合でも、穴を第２の絶縁膜８０で埋め込むことができる。

次に、図３（ｇ）に示すように、第２の絶縁膜８０上にフォトレジスト膜１１３を形成し、フォトリソグラフィーにより第３の開口部を形成する。

次に、図３（ｈ）に示すように、第３の開口部が形成されたフォトレジスト膜１１３をマスクとして、ウェットエッチングのような等方性のエッチングを行い、その後、フォトレジスト膜１１３を除去する。このときに、半導体基体１００上の表面が露出するとともに、第２の絶縁膜８０において傾斜側面を有する接触部が形成される。

その後、開口部上にフィールドプレート電極６０を形成して、図２の半導体装置２を得ることができる。

以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。

（実施例）
図１に示すような半導体装置１が形成されたウェーハを１０枚作製した。ここで、基板１０はシリコン基板とし、バッファ層２０はＧａＮとＡｌＮが交互に積層された積層膜とし、チャネル層３１はＧａＮ層とし、電子供給層３２はＡｌＧａＮ層とした。また、第１の絶縁膜７０はプラズマＣＶＤ法を用いたシリコン酸化膜とし、第２の絶縁膜８０はＴＥＯＳ膜とした。

（比較例）
図４に示すような半導体装置３０１が形成されたウェーハを１０枚作製した。ここで、基板１０はシリコン基板とし、バッファ層２０はＧａＮとＡｌＮが交互に積層された積層膜とし、チャネル層３１はＧａＮ層とし、電子供給層３２はＡｌＧａＮ層とした。また、第１の絶縁膜４１はプラズマＣＶＤ法を用いたシリコン酸化膜とし、第２の絶縁膜４２はＴＥＯＳ膜とした。

実施例におけるリーク電流は、比較例におけるリーク電流と比較して抑制されていることが確認された。

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

１、２…半導体装置、
１０…基板（シリコン系基板）、２０…バッファ層、
３０…窒化物系化合物半導体層、３１…チャネル層、３２…電子供給層、
３３…二次元電子ガス層、
４０…層間絶縁膜、４１…第１の絶縁膜、４２…第２の絶縁膜、
４３…穴（凹部）、
５１…ソース電極、５２…ドレイン電極、５３…ゲート電極、
６０…フィールドプレート電極、
７０…第１の絶縁膜、７１…下部層、７２…上部層、７３…穴（凹部）、
７４…傾斜側面、７５…接続層、７６…上面、７７…接触部、
８０…第２の絶縁膜、
９０…第１の絶縁膜、９１…下層膜、９２…中間層膜、９３…上層膜、
１００…半導体基体、
１１１、１１２、１１３…フォトレジスト膜、
３００…表面、３０１…窒化物半導体装置、４００…ゲート構造、
４１０、４２０…側面、４３０…第１の開口部、４４０…第２の開口部。

Claims

半導体基体と、
該半導体基体上にあって、傾斜側面と上面とを有する第１の絶縁膜と、
前記第１の絶縁膜上を覆う第２の絶縁膜と、
前記第１の絶縁膜上に、前記第２の絶縁膜を介して設けられたフィールドプレート電極と、を備え、
前記第１の絶縁膜はシリコン窒化膜又はシリコン酸化膜であり、
前記第２の絶縁膜はＴＥＯＳ膜であり、
前記第１の絶縁膜の表面に穴が形成されており、
前記第２の絶縁膜が前記第１の絶縁膜の穴の開口部上を覆っていることを特徴とする半導体装置。
前記第２の絶縁膜が前記第１の絶縁膜の穴を埋め込んでいることを特徴とする請求項１に記載の半導体装置。
半導体基体と、
該半導体基体上にあって、傾斜側面と上面とを有する第１の絶縁膜と、
前記第１の絶縁膜上を覆う第２の絶縁膜と、
前記第１の絶縁膜上に、前記第２の絶縁膜を介して設けられたフィールドプレート電極と、を備え、
前記第１の絶縁膜の表面に穴が形成されており、
前記第２の絶縁膜が前記第１の絶縁膜の穴の開口部上を覆っており、
前記第２の絶縁膜が前記第１の絶縁膜の穴を埋め込んでいることを特徴とする半導体装置。
ゲート電極をさらに備え、
前記第１の絶縁膜は、前記傾斜側面と前記上面とを接続する接続面を有する階段形状であり、
前記第２の絶縁膜は、前記第１の絶縁膜の傾斜側面、前記接続面、及び、前記上面に沿って、前記半導体基体との接触部から前記上面まで延在する表面を有する階段形状であり、
前記フィールドプレート電極は、前記ゲート電極と電気的に接続され、前記ゲート電極から前記第２絶縁膜の前記半導体基体との接触部をわたって前記第１の絶縁膜の上面まで延在する前記第２の絶縁膜の表面上を延伸するように設けられているものであり、
前記第２の絶縁膜の段数は、前記第１の絶縁膜の段数よりも１段多いものであることを特徴とする請求項１から請求項３のいずれか一項に記載の半導体装置。
ソース電極と、ドレイン電極とをさらに備え、
前記フィールドプレート電極は、前記ドレイン電極と前記ゲート電極との間において、前記ゲート電極から延伸していることを特徴とする請求項４に記載の半導体装置。
前記半導体基体は、シリコン系基板上にＧａＮ系半導体層を形成したものであることを特徴とする請求項１から請求項５のいずれか一項に記載の半導体装置。
半導体基体上に、上部層と下部層とを有する第１の絶縁膜を形成する工程と、
前記第１の絶縁膜に等方性のエッチングを用いて前記半導体基体を露出させる第１の開口部を形成することで、前記第１の絶縁膜の傾斜側面を形成し、前記第１の開口部に接続され、前記第１の開口部より広く、前記下部層の上面にまで達している第２の開口部を前記上部層に形成する工程と、
前記第１の絶縁膜上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の表面にフィールドプレート電極を形成する工程と、
を有し、
前記第１の絶縁膜をシリコン窒化膜又はシリコン酸化膜とし、
前記第２の絶縁膜をＴＥＯＳ膜とすることを特徴とする半導体装置の製造方法。
前記第１の絶縁膜は、プラズマＣＶＤ法を用いて形成することを特徴とする請求項７に記載の半導体装置の製造方法。