JP2017123432A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2017123432A JP2017123432A JP2016002680A JP2016002680A JP2017123432A JP 2017123432 A JP2017123432 A JP 2017123432A JP 2016002680 A JP2016002680 A JP 2016002680A JP 2016002680 A JP2016002680 A JP 2016002680A JP 2017123432 A JP2017123432 A JP 2017123432A
- Authority
- JP
- Japan
- Prior art keywords
- field plate
- interlayer insulating
- semiconductor layer
- insulating film
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 239000010410 layer Substances 0.000 claims abstract description 63
- 239000011229 interlayer Substances 0.000 claims abstract description 59
- 150000004767 nitrides Chemical class 0.000 claims abstract description 55
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 230000004048 modification Effects 0.000 description 22
- 238000012986 modification Methods 0.000 description 22
- 239000000758 substrate Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910016570 AlCu Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】電流コラプス現象の抑制効果を向上させることが可能な半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置は、第１の窒化物半導体層と、第２の窒化物半導体層と、ゲート電極と、ドレイン電極と、ソース電極と、層状に設けられた複数の層間絶縁膜と、複数の層間絶縁膜の中で同じ層間絶縁膜に覆われた複数のフィールドプレートであって、ゲート電極よりも第２の窒化物半導体層から離れ、かつゲート電極よりもドレイン電極の近くに設けられた第１のフィールドプレートと、第１のフィールドプレートよりも第２の窒化物半導体層から離れ、かつ第１のフィールドプレートよりもドレイン電極の近くに設けられた第２のフィールドプレートと、を含む複数のフィールドプレートと、を備える。
【選択図】図１
【解決手段】実施形態によれば、半導体装置は、第１の窒化物半導体層と、第２の窒化物半導体層と、ゲート電極と、ドレイン電極と、ソース電極と、層状に設けられた複数の層間絶縁膜と、複数の層間絶縁膜の中で同じ層間絶縁膜に覆われた複数のフィールドプレートであって、ゲート電極よりも第２の窒化物半導体層から離れ、かつゲート電極よりもドレイン電極の近くに設けられた第１のフィールドプレートと、第１のフィールドプレートよりも第２の窒化物半導体層から離れ、かつ第１のフィールドプレートよりもドレイン電極の近くに設けられた第２のフィールドプレートと、を含む複数のフィールドプレートと、を備える。
【選択図】図１
Description
本実施形態は、半導体装置に関する。
半導体装置の一例として、横型構造の電界効果トランジスタが知られている。横型構造の電界効果トランジスタでは、ドレイン電極が、ソース電極およびゲート電極と同じく半導体層の上側に設けられている。
横型構造の電界効果トランジスタでは、ドレイン電極とソース電極との間に高電圧が印加されると、ゲート電極とドレイン電極との間で電界集中が起こりやすくなる。そのため、半導体層が、例えば、バンドギャップが異なる２つの窒化物半導体層で構成されていると、この２つの窒化物半導体層の界面に生成された二次元電子ガスから電子がトラップする可能性がある。その結果、電界効果トランジスタのオン抵抗が増加する現象、いわゆる電流コラプス現象が起こり得る。
上記電界集中を緩和する手段として、ゲート電極とドレイン電極との間にフィールドプレートを階段状に形成する技術が知られている。この技術では、フィールドプレートは、一般的に、一つの層間絶縁膜に対して一段の層間絶縁膜が形成されている。そのため、フィールドプレートの段数が多いと、層間絶縁膜間の界面の数も多くなる。上記２次元電子ガスの電子は、層間絶縁膜間の界面にトラップされやすいので、層間絶縁膜の数が多いと、電流コラプス現象の抑制効果が不十分になるおそれがある。
本発明の実施形態は、電流コラプス現象の抑制効果を向上させることが可能な半導体装置を提供することである。
実施形態によれば、半導体装置は、第１の窒化物半導体層と、前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、前記第２の窒化物半導体層の上に設けられたゲート電極と、前記第２の窒化物半導体層の上で、前記ゲート電極を挟んで互いに対向するドレイン電極およびソース電極と、前記第２の窒化物半導体層の上に層状に設けられた複数の層間絶縁膜と、前記複数の層間絶縁膜の中で同じ層間絶縁膜に覆われた複数のフィールドプレートであって、前記ゲート電極よりも前記第２の窒化物半導体層から離れ、かつ前記ゲート電極よりも前記ドレイン電極の近くに設けられた第１のフィールドプレートと、前記第１のフィールドプレートよりも前記第２の窒化物半導体層から離れ、かつ前記第１のフィールドプレートよりも前記ドレイン電極の近くに設けられた第２のフィールドプレートと、を含む複数のフィールドプレートと、を備える。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
図１は、本実施形態に係る半導体装置の概略的な構造を示す断面図である。図１に示すように、本実施形態に係る半導体装置１０は、基板１と、第１の窒化物半導体層２と、第２の窒化物半導体層３と、ゲート絶縁膜４と、複数の層間絶縁膜５、６と、ゲート電極１１と、ドレイン電極１２と、ソース電極１３と、複数のフィールドプレート２０〜２３と、を備える。
基板１は、例えば、シリコン、窒化シリコン（ＳｉＮ）、またはサファイア等で構成されている。基板１の上には、第１の窒化物半導体層２との格子定数の不整合を緩衝するための緩衝層（不図示）が設けられている。
第１の窒化物半導体層２は、上記緩衝層の上に設けられ、例えば、窒化ガリウム（ＧａＮ）で構成されている。
第２の窒化物半導体層３は、第１の窒化物半導体層２の上に設けられている。第２の窒化物半導体層３は、第１の窒化物半導体層２のバンドギャップよりも大きい化合物、例えば、ＡｌＧａＮ（窒化アルミニウムガリウム）で構成されている。
ゲート絶縁膜４は、第２の窒化物半導体層３の上に設けられている。ゲート絶縁膜４は、例えば、窒化シリコン、酸化シリコン（ＳｉＯ２）、または酸化アルミニウム（Ａｌ２Ｏ３）等で構成されている。なお、このゲート絶縁膜４は、設けられていなくてもよい。
複数の層間絶縁膜５、６は、ゲート絶縁膜４の上に層状に設けられている。本実施形態では、層間絶縁膜５が、ゲート電極１１を覆うようにゲート絶縁膜４の上に設けられた第１の層間絶縁膜を構成し、層間絶縁膜６が、層間絶縁膜５の上に設けられた第２の層間絶縁膜を構成している。
ゲート電極１１は、ゲート絶縁膜４の上に設けられている。ドレイン電極１２およびソース電極１３は、第２の窒化物半導体層３の上で、ゲート絶縁膜４を挟んで互いに対向する。なお、ゲート絶縁膜４が設けられていない場合には、ゲート電極１１は、第２の窒化物半導体層３と接触する。すなわち、ゲート電極１１は、ゲート絶縁膜４を介さずに第２の窒化物半導体層３の上に設けられる。本明細書では、「第２の窒化物半導体層３の上に設けられたゲート電極１１」とは、ゲート電極１１がゲート絶縁膜４を介して第２の窒化物半導体層３３の上に間接的に設けられた形態も、ゲート電極１１が第２の窒化物半導体層３の上に直接的に設けられた形態をも含む。
フィールドプレート２０は、層間絶縁膜５に覆われている。フィールドプレート２０は、ゲート電極１１よりも第２の窒化物半導体層３から離れ、かつゲート電極１１よりもドレイン電極１２の近くに設けられている。つまり、フィールドプレート２０は、ゲート電極１１よりも上段に設けられている。
フィールドプレート２１は、第１のフィールドプレートを構成し、層間絶縁膜６に覆われている。フィールドプレート２１は、フィールドプレート２０（ゲート電極１１）よりも第２の窒化物半導体層３から離れ、かつフィールドプレート２０（ゲート電極１１）よりもドレイン電極１２の近くに設けられている。つまり、フィールドプレート２１は、フィールドプレート２０（ゲート電極１１）よりも上段に設けられている。なお、本実施形態では、フィールドプレート２１の一部が、フィールドプレート２０に重なり合い、両者の電位は同じである。
フィールドプレート２２は、第２のフィールドプレートを構成し、フィールドプレート２１と同じ層間絶縁膜６に覆われている。フィールドプレート２２は、フィールドプレート２１よりも第２の窒化物半導体層３から離れ、かつフィールドプレート２１よりもドレイン電極１２の近くに設けられている。つまり、フィールドプレート２２は、フィールドプレート２１よりも上段に設けられている。
フィールドプレート２３は、層間絶縁膜６の上面に設けられている。フィールドプレート２３は、フィールドプレート２２よりも第２の窒化物半導体層３から離れ、かつフィールドプレート２２よりもドレイン電極１２の近くに設けられている。つまり、フィールドプレート２３は、フィールドプレート２２よりも上段に設けられている。
図２は、本実施形態に係る半導体装置の概略的な構造を示す平面図である。図２に示すように、本実施形態に係る半導体装置１０は、活性領域Ａ１と、活性領域Ａ１の外側に位置する不活性領域Ａ２と、を備えている。活性領域Ａ１には、上述した構成要素、具体的には、基板１と、第１の窒化物半導体層２と、第２の窒化物半導体層３と、ゲート絶縁膜４と、複数の層間絶縁膜５、６と、ゲート電極１１と、ドレイン電極１２と、ソース電極１３と、複数のフィールドプレート２０〜２３とが設けられている。
一方、不活性領域Ａ２には、ゲートパッド３１と、ドレインパッド３２と、ソースパッド３３と、複数のフィールドプレートパッド３４〜３６と、が設けられている。
ゲートパッド３１は、ゲート電極１１と電気的に接続されている。ドレインパッド３２は、ドレイン電極１２と電気的に接続されている。ソースパッド３３は、ソース電極１３と電気的に接続されている。
複数のフィールドプレートパッド３４〜３６は、複数のフィールドプレート２０〜２３のいずれかに電気的に接続されている。本実施形態では、フィールドプレート２０、２１がフィールドプレートパッド３４に電気的に接続され、フィールドプレート２２がフィールドプレートパッド３５に接続され、フィールドプレート２３がフィールドプレートパッド３６に接続されている。
図２に示すように、本実施形態では、配線Ｌによって、複数のフィールドプレートパッド３４〜３６の電位がゲートパッド３１の電位と同電位になっている。しかし、各フィールドプレートパッドの電位は、ソースパッド３３と同電位であってもよいし、フローティング電位であってもよい。ここで、フローティング電位とは、各フィールドプレートパッドが、ゲートパッド３１、ドレインパッド３２、ソースパッド３３のいずれにも電気的に接続されていない状態を意味する。また、配線Ｌは、半導体装置１のパッケージ内に設けられたボンディングワイヤであってもよいし、当該パッケージの外部に設けられた導線であってもよい。
以下、図３〜図５を参照して、本実施形態に係る半導体装置１の製造工程について説明する。
まず、図３（ａ）に示すように、基板１が形成される。この基板１には、上述したように緩衝層(不図示)が含まれている。基板１の形成後には、図３（ｂ）に示すように、第１の窒化物半導体層２が基板１の上に形成される。続いて、図３（ｃ）に示すように、第１の窒化物半導体層２の上に第２の窒化物半導体層３を形成する工程が実施される。
第２の窒化物半導体層３の形成後には、図３（ｄ）に示すように、ゲート絶縁膜４が第２の窒化物半導体層３の上に形成される。このとき、ゲート絶縁膜４は、第２の窒化物半導体層３の上面全体を覆うように形成される。その後、図３（ｅ）に示すように、ゲート絶縁膜４の両端部が、エッチングによって除去される。このエッチングによって第２の窒化物半導体層３の両端部が露出する。
露出した第２の窒化物半導体層３の両端部には、図４（ａ）に示すように、ドレイン電極１２の一部およびソース電極１３の一部が形成される。同時に、ゲート電極１１も、ゲート絶縁膜４の上に形成される。
各電極の形成後には、図４（ｂ）に示すように、層間絶縁膜５が形成される。このとき、層間絶縁膜５は、ゲート電極１１だけでなくドレイン電極１２およびソース電極１３も覆うように形成される。その後、図４（ｃ）に示すように、層間絶縁膜５の一部がエッチングによって除去され、その結果、凹部４１と、コンタクトホール４２、４３とが形成される。凹部４１は層間絶縁膜５の上面を凹ませるように形成され、コンタクトホール４２、４３はドレイン電極１２およびソース電極１３の各々を露出させるように形成される。
凹部４１およびコンタクトホール４２、４３には、図４（ｄ）に示すように、導電部材５０が埋め込まれる。この導電部材５０には、例えば、アルミニウム（Ａｌ）、アルミニウムと銅の合金（ＡｌＣｕ）、金（Ａｕ）などを適用できる。その後、図４（ｅ）に示すように、導電部材５０における不要な部分が除去され、平坦化処理が行われる。その結果、フィールドプレート２０が、凹部４１の内部に形成される。
続いて、図５（ａ）に示すように、フィールドプレート２１が層間絶縁膜５の上に形成される。その後、図５（ｂ）に示すように、層間絶縁膜６が形成される。このとき、層間絶縁膜６は、フィールドプレート２１だけでなくドレイン電極１２およびソース電極１３も覆うように形成される。その後、図５（ｃ）に示すように、層間絶縁膜６の一部がエッチングによって除去され、その結果、凹部４４と、コンタクトホール４５、４６とが形成される。凹部４５は層間絶縁膜６の上面を凹ませるように形成され、コンタクトホール４５、４６はドレイン電極１２およびソース電極１３の各々を露出させるように形成される。
凹部４４およびコンタクトホール４５、４６には、図５（ｄ）に示すように、導電部材５０が再び埋め込まれる。その後、図５（ｅ）に示すように、導電部材５０における不要な部分が除去され、平坦化処理が行われる。その結果、フィールドプレート２２が、凹部４４の内部に形成される。最後に、図１に戻って、フィールドプレート２３が層間絶縁膜６の上に形成される。
以上説明した本実施形態に係る半導体装置１によれば、フィールドプレート２２およびフィールドプレート２３は、階段状に配置されているものの、両者の間には層間絶縁膜の界面が存在しない。これは、凹部４４が層間絶縁膜６の上面に形成され、この凹部４４の内部にフィールドプレート２３が形成されているからである。これにより、層間絶縁膜の界面の数が、フィールドプレートの段数よりも少なくなるので、電流コラプス現象の抑制効果を向上させることが可能となる。
（変形例１）
図６は、変形例１に係る半導体装置の概略的な構造を示す断面図である。図６では、上述した半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図６は、変形例１に係る半導体装置の概略的な構造を示す断面図である。図６では、上述した半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図６に示すように、本変形に係る半導体装置１０ａでは、フィールドプレート２０〜２３は、それぞれ複数の導電部材５０で構成され、複数の導電部材５０は、その幅方向Ｗ（図２も参照）に並んで配置されている。
フィールドプレート２０において、ソース電極１３側に位置する２つの導電部材５０は、ゲートパッド３１に電気的に接続され、残り１つの導電部材５０は、フィールドプレートパッド３４に電気的に接続されている。
フィールドプレート２１において、ソース電極１３側に位置する２つの導電部材５０は、フィールドプレートパッド３４に電気的に接続され、残り１つの導電部材５０は、フィールドプレートパッド３５に電気的に接続されている。
フィールドプレート２２において、ソース電極１３側に位置する２つの導電部材５０は、フィールドプレートパッド３５に電気的に接続され、残り１つの導電部材５０は、フィールドプレートパッド３６に電気的に接続されている。
フィールドプレート２３を構成する３つの導電部材５０も、フィールドプレートパッド３６に電気的に接続されている。
本変形例では、複数の導電部材５０の幅は相互に等しく、かつ複数の導電部材５０の厚さも相互に等しい。そのため、フィールドプレート２０、２２を形成する際には、開口幅も深さも相互に等しい複数の凹部４１、４４が形成され、各凹部の内部に導電部材５０が埋め込まれる。一方、フィールドプレート２１、２３を形成する際には、幅も厚さも相互に等しい複数の導電部材５０が、層間絶縁膜５、６の上に形成される。
以上説明した本変形例に係る半導体装置１０ａによれば、上述した半導体装置１０と同様に、フィールドプレート２２とフィールドプレート２３との間には層間絶縁膜の界面が存在しない。これにより、本変形例においても層間絶縁膜の界面の数が、フィールドプレートの段数よりも少なくなるので、電流コラプス現象の抑制効果を向上させることが可能となる。
（変形例２）
図７は、変形例２に係る半導体装置の概略的な構造を示す断面図である。図７では、上述した半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図７は、変形例２に係る半導体装置の概略的な構造を示す断面図である。図７では、上述した半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図７に示すように、本変形に係る半導体装置１０ｂでは、フィールドプレート２１、２３は、それぞれ１つの導電部材５０で構成され、フィールドフィールドプレート２０、２２は、複数の導電部材５０で構成されている。この複数の導電部材５０は、変形例１と同様に、その幅方向Ｗに並んで配置されている。
フィールドプレート２０において、ソース電極１３側に位置する２つの導電部材５０は、ゲートパッド３１に電気的に接続され、残り１つの導電部材５０は、フィールドプレートパッド３４に電気的に接続されている。
フィールドプレート２１は、フィールドプレートパッド３４に電気的に接続されている。
フィールドプレート２２において、ソース電極１３側に位置する２つの導電部材５０は、フィールドプレートパッド３５に電気的に接続され、残り１つの導電部材５０は、フィールドプレートパッド３６に電気的に接続されている。
フィールドプレート２３も、フィールドプレートパッド３６に電気的に接続されている。
また、本変形例においても、変形例１と同様に、複数の導電部材５０の幅は相互に等しく、かつ複数の導電部材５０の厚さも相互に等しい。そのため、フィールドプレート２０、２２を形成する際には、開口幅も深さも相互に等しい複数の凹部４１、４４が形成され、各凹部の内部に導電部材５０が埋め込まれる。一方、フィールドプレート２１、２３は、上述した実施形態と同様にして形成される。
以上説明した本変形例に係る半導体装置１０ｂによれば、上述した半導体装置１０と同様に、フィールドプレート２２とフィールドプレート２３との間には層間絶縁膜の界面が存在しない。これにより、本変形例においても層間絶縁膜の界面の数が、フィールドプレートの段数よりも少なくなるので、電流コラプス現象の抑制効果を向上させることが可能となる。
（変形例３）
図８は、変形例３に係る半導体装置の概略的な構造を示す断面図である。図８では、上述した半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図８は、変形例３に係る半導体装置の概略的な構造を示す断面図である。図８では、上述した半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。
図８に示すように、本変形に係る半導体装置１０ｃでは、フィールドプレート２０〜２３は、それぞれ２つの導電部材５０ａ、５０ｂで構成され、２つの導電部材５０ａ、５０ｂは、その幅方向に並んで配置されている。
導電部材５０ａの幅Ｗ１は、導電部材５０ｂの幅Ｗ２よりも広い。また、本変形例では、導電部材５０ａの厚さと、導電部材５０ｂの厚さは等しい。そのため、フィールドプレート２０、２２を形成する際には、開口幅が相互に異なって深さが相互に等しい凹部４１、４４が２つずつ形成され、各凹部の内部に導電部材５０ａ、５０ｂが埋め込まれる。一方、フィールドプレート２１、２３を形成する際には、幅が相互に異なって厚さが相互に等しい導電部材５０ａ、５０ｂが、層間絶縁膜５、６の上に形成される。
フィールドプレート２０において、導電部材５０ａは、ゲートパッド３１に電気的に接続され、導電部材５０ｂは、フィールドプレートパッド３４に電気的に接続されている。
フィールドプレート２１において、導電部材５０ａは、フィールドプレートパッド３４に電気的に接続され、導電部材５０ｂは、フィールドプレートパッド３５に電気的に接続されている。
フィールドプレート２２において、導電部材５０ａは、フィールドプレートパッド３５に電気的に接続され、導電部材５０ｂは、フィールドプレートパッド３６に電気的に接続されている。
フィールドプレート２３を構成する２つの導電部材５０ａ、５０ｂも、フィールドプレートパッド３６に電気的に接続されている。
以上説明した本変形例に係る半導体装置１０ｃによれば、上述した半導体装置１０と同様に、フィールドプレート２２とフィールドプレート２３との間には層間絶縁膜の界面が存在しない。これにより、本変形例においても層間絶縁膜の界面の数が、フィールドプレートの段数よりも少なくなるので、電流コラプス現象の抑制効果を向上させることが可能となる。
なお、本変形例では、フィールドプレート２０〜２３は、その幅が相互に異なる２つの導電部材５０ａ、５０ｂで構成されているが、３つ以上の導電部材で構成されていてもよい。さらに、各フィールドプレート２０〜２３において、幅広の導電部材５０ａがソース電極１３側に配置され、幅狭の導電部材５０ｂがドレイン電極１３側に配置されているが、この配置は逆であってもよい。
以上、実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０，１０ａ〜１０ｃ 半導体装置、２ 第１の窒化物半導体層、３ 第２の窒化物半導体層、４ ゲート絶縁膜、５ 層間絶縁膜（第１の層間絶縁膜）、６層間絶縁膜（第２の層間絶縁膜）、１１ ゲート電極、１２ ドレイン電極、１３ ソース電極、２１ フィールドプレート（第１のフィールドプレート）、２２ フィールドプレート（第２のフィールドプレート）、４４ 凹部、５０，５０ａ，５０ｂ 導電部材
Claims (6)
- 第１の窒化物半導体層と、
前記第１の窒化物半導体層の上に設けられ、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、
前記第２の窒化物半導体層の上に設けられたゲート電極と、
前記第２の窒化物半導体層の上で、前記ゲート電極を挟んで互いに対向するドレイン電極およびソース電極と、
前記第２の窒化物半導体層の上に層状に設けられた複数の層間絶縁膜と、
前記複数の層間絶縁膜の中で同じ層間絶縁膜に覆われた複数のフィールドプレートであって、前記ゲート電極よりも前記第２の窒化物半導体層から離れ、かつ前記ゲート電極よりも前記ドレイン電極の近くに設けられた第１のフィールドプレートと、前記第１のフィールドプレートよりも前記第２の窒化物半導体層から離れ、かつ前記第１のフィールドプレートよりも前記ドレイン電極の近くに設けられた第２のフィールドプレートと、を含む複数のフィールドプレートと、
を備える半導体装置。 - 前記複数の層間絶縁膜は、前記ゲート電極を覆うように設けられた第１の層間絶縁膜と、前記第１の層間絶縁膜の上に設けられた第２の層間絶縁膜と、を含み、
前記第２の層間絶縁膜は、その上面に前記第１の層間絶縁膜側に凹んだ凹部を備え、
前記第１のフィールドプレートは前記第１の層間絶縁膜と前記第２の層間絶縁膜との間に設けられ、前記第２のフィールドプレートは前記凹部内に設けられている、請求項１に記載の半導体装置。 - 前記第１のフィールドプレートおよび前記第２のフィールドプレートは、それぞれ複数の導電部材で構成され、前記複数の導電部材は、その幅方向に並んで配置されている、請求項２に記載の半導体装置。
- 前記第１のフィールドプレートは、１つの導電部材で構成され、
前記第２のフィールドプレートは、複数の導電部材で構成され、前記複数の導電部材は、その幅方向に並んで配置されている、請求項２に記載の半導体装置。 - 前記複数の導電部材の幅が、相互に異なっている、請求項３に記載の半導体装置。
- 前記ゲート電極と電気的に接続されるゲートパッドと、前記ドレイン電極と電気的に接続されるドレインパッドと、前記ソース電極と電気的に接続されるソースパッドと、前記複数のフィールドプレートのいずれかに電気的に接続される複数のフィールドプレートパッドと、を備え、
前記複数のフィールドプレートパッドの電位が、前記ゲートパッドの電位もしくは前記ソースパッドの電位と同電位であるか、または前記ゲートパッドと、前記ドレインパッドと、前記ソースパッドのいずれにも電気的に接続されていないフローティング電位と同電位である、請求項１から５のいずれかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016002680A JP2017123432A (ja) | 2016-01-08 | 2016-01-08 | 半導体装置 |
| US15/231,361 US20170200818A1 (en) | 2016-01-08 | 2016-08-08 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016002680A JP2017123432A (ja) | 2016-01-08 | 2016-01-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2017123432A true JP2017123432A (ja) | 2017-07-13 |
Family
ID=59275076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016002680A Pending JP2017123432A (ja) | 2016-01-08 | 2016-01-08 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20170200818A1 (ja) |
| JP (1) | JP2017123432A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019087740A (ja) * | 2017-11-02 | 2019-06-06 | ローム株式会社 | 半導体装置 |
| JP2019102756A (ja) * | 2017-12-07 | 2019-06-24 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| KR20200053465A (ko) * | 2017-09-25 | 2020-05-18 | 레이던 컴퍼니 | 전계 효과 트랜지스터를 위한 전극 구조물 |
| JP2020150193A (ja) * | 2019-03-15 | 2020-09-17 | 株式会社東芝 | 半導体装置 |
| JP2020161553A (ja) * | 2019-03-25 | 2020-10-01 | 株式会社アドバンテスト | 半導体装置 |
| JP2020177942A (ja) * | 2019-04-15 | 2020-10-29 | 株式会社東芝 | 半導体装置 |
| US11101383B2 (en) | 2018-09-18 | 2021-08-24 | Kabushiki Kaisha Toshiba | Semiconductor device with reduced electric field crowding |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10529802B2 (en) * | 2017-09-14 | 2020-01-07 | Gan Systems Inc. | Scalable circuit-under-pad device topologies for lateral GaN power transistors |
| US11043563B2 (en) * | 2018-03-12 | 2021-06-22 | Vanguard International Semiconductor Corporation | Semiconductor devices and methods for fabricating the same |
| US11302785B2 (en) * | 2019-06-18 | 2022-04-12 | Texas Instruments Incorporated | Method for testing a high voltage transistor with a field plate |
| US20230352476A1 (en) * | 2021-10-27 | 2023-11-02 | Innoscience (Suzhou) Technology Co., Ltd. | Nitride-based semiconductor device and method for manufacturing the same |
| CN116344589B (zh) * | 2023-05-22 | 2023-09-15 | 深圳智芯微电子科技有限公司 | GaN器件及其制备方法 |
| CN116913963A (zh) * | 2023-09-06 | 2023-10-20 | 深圳智芯微电子科技有限公司 | 氮化镓器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163489A (ja) * | 1996-11-29 | 1998-06-19 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
| JP2008277604A (ja) * | 2007-05-01 | 2008-11-13 | Oki Electric Ind Co Ltd | 電界効果トランジスタ |
| JP2010519754A (ja) * | 2007-02-22 | 2010-06-03 | フォルシュングスフェアブント ベルリン エー ファウ | 半導体素子およびその製造方法 |
-
2016
- 2016-01-08 JP JP2016002680A patent/JP2017123432A/ja active Pending
- 2016-08-08 US US15/231,361 patent/US20170200818A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163489A (ja) * | 1996-11-29 | 1998-06-19 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
| JP2010519754A (ja) * | 2007-02-22 | 2010-06-03 | フォルシュングスフェアブント ベルリン エー ファウ | 半導体素子およびその製造方法 |
| JP2008277604A (ja) * | 2007-05-01 | 2008-11-13 | Oki Electric Ind Co Ltd | 電界効果トランジスタ |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11239326B2 (en) | 2017-09-25 | 2022-02-01 | Raytheon Company | Electrode structure for field effect transistor |
| KR20200053465A (ko) * | 2017-09-25 | 2020-05-18 | 레이던 컴퍼니 | 전계 효과 트랜지스터를 위한 전극 구조물 |
| KR102564666B1 (ko) * | 2017-09-25 | 2023-08-09 | 레이던 컴퍼니 | 전계 효과 트랜지스터를 위한 전극 구조물 |
| JP7101768B2 (ja) | 2017-09-25 | 2022-07-15 | レイセオン カンパニー | 電界効果トランジスタの電極構造 |
| JP2020535648A (ja) * | 2017-09-25 | 2020-12-03 | レイセオン カンパニー | 電界効果トランジスタの電極構造 |
| JP2019087740A (ja) * | 2017-11-02 | 2019-06-06 | ローム株式会社 | 半導体装置 |
| JP7161915B2 (ja) | 2017-11-02 | 2022-10-27 | ローム株式会社 | 半導体装置 |
| JP2019102756A (ja) * | 2017-12-07 | 2019-06-24 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| JP7095982B2 (ja) | 2017-12-07 | 2022-07-05 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| US11101383B2 (en) | 2018-09-18 | 2021-08-24 | Kabushiki Kaisha Toshiba | Semiconductor device with reduced electric field crowding |
| CN111697063A (zh) * | 2019-03-15 | 2020-09-22 | 株式会社东芝 | 半导体装置 |
| US10998433B2 (en) | 2019-03-15 | 2021-05-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP2020150193A (ja) * | 2019-03-15 | 2020-09-17 | 株式会社東芝 | 半導体装置 |
| CN111697063B (zh) * | 2019-03-15 | 2023-12-12 | 株式会社东芝 | 半导体装置 |
| JP2020161553A (ja) * | 2019-03-25 | 2020-10-01 | 株式会社アドバンテスト | 半導体装置 |
| JP7227048B2 (ja) | 2019-03-25 | 2023-02-21 | 株式会社アドバンテスト | 半導体装置 |
| JP2020177942A (ja) * | 2019-04-15 | 2020-10-29 | 株式会社東芝 | 半導体装置 |
| JP7366576B2 (ja) | 2019-04-15 | 2023-10-23 | 株式会社東芝 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20170200818A1 (en) | 2017-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2017123432A (ja) | 半導体装置 | |
| JP6214172B2 (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| JP5300238B2 (ja) | 窒化物半導体装置 | |
| US8530937B2 (en) | Compound semiconductor device having insulation film with different film thicknesses beneath electrodes | |
| US8916962B2 (en) | III-nitride transistor with source-connected heat spreading plate | |
| JP6268366B2 (ja) | 半導体装置 | |
| JP2022191421A (ja) | 半導体装置 | |
| JP2011060912A (ja) | 半導体装置 | |
| TW201705445A (zh) | 半導體裝置 | |
| TWI661555B (zh) | 增強型高電子遷移率電晶體元件 | |
| CN107799503A (zh) | 具有mim电容器的半导体器件 | |
| JP2010016093A (ja) | 半導体装置 | |
| JP2013033918A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
| JP5388514B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP7464763B2 (ja) | 窒化物半導体装置 | |
| JP2018157100A (ja) | 窒化物半導体装置 | |
| JP6372524B2 (ja) | 半導体装置及びその製造方法 | |
| KR20150060417A (ko) | 고주파 소자 및 그 제조 방법 | |
| JP7161915B2 (ja) | 半導体装置 | |
| WO2015129131A1 (ja) | 半導体装置 | |
| JP2015002234A (ja) | 半導体装置及びその製造方法 | |
| JP6065393B2 (ja) | 半導体装置及びその製造方法 | |
| JP6689424B2 (ja) | 半導体装置 | |
| JP6029060B2 (ja) | 半導体装置 | |
| JP2019040961A (ja) | 窒化物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170912 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20171113 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20171114 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190108 |