CN111697063A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111697063A
CN111697063A CN201910609701.8A CN201910609701A CN111697063A CN 111697063 A CN111697063 A CN 111697063A CN 201910609701 A CN201910609701 A CN 201910609701A CN 111697063 A CN111697063 A CN 111697063A
Authority
CN
China
Prior art keywords
electrode
field plate
nitride semiconductor
semiconductor layer
plate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910609701.8A
Other languages
English (en)
Other versions
CN111697063B (zh
Inventor
洪洪
矶部康裕
吉冈启
杉山亨
岩井正明
细川直范
小野村正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN111697063A publication Critical patent/CN111697063A/zh
Application granted granted Critical
Publication of CN111697063B publication Critical patent/CN111697063B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

实施方式提供一种开关特性优异的半导体装置。实施方式的半导体装置(100)具备第一氮化物半导体层(3)即沟道层，位于第一氮化物半导体层(3)之上且带隙比第一氮化物半导体层(3)大的第二氮化物半导体层(4)即阻挡层；位于第二氮化物半导体层(4)之上且与第一氮化物半导体层(3)电连接的第一电极(5)即源极电极；位于第一氮化物半导体层(3)之上且与第一氮化物半导体层(3)电连接的第二电极(7)即漏极电极；位于第一电极(5)与第二电极(7)之间的栅极电极(6)；位于第二氮化物半导体层上且高度与栅极电极(6)相同的第一场板电极(8)；以及位于第一场板电极(8)与第二电极(7)之间的第二场板电极(9)。

Description

半导体装置
关联申请
本申请主张以日本专利申请2019－48043号(申请日：2019年3月15日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
开关电源电路、逆变器电路等的电路中使用了晶体管、二极管等的半导体元件。上述半导体元件追求高耐压以及低导通电阻。此外，耐压和导通电阻的关系中存在由元件材料决定的权衡关系。
通过技术开发的进步，半导体元件的低导通电阻已实现到作为主要的元件材料的硅的临界附近。为了进一步使耐压提高或者进一步使导通电阻降低，需要进行元件材料的变更。通过使用氮化镓、氮化铝镓等的氮化物半导体作为半导体元件的元件材料，能够改善由元件材料决定的权衡关系。因此，能够实现半导体元件的飞跃性的高耐压化、低导通电阻化。
作为使用了氮化物半导体的晶体管的开关效率的特性指数，已知有以导通电阻进行了标准化的栅极·漏极间电荷量Ron×QGD。为了使开关效率提高，追求减少Ron×QGD。
发明内容
本发明的实施方式提供开关效率优异的半导体装置。
实施方式的半导体装置具备：第一氮化物半导体层(沟道层)；位于第一氮化物半导体层之上且带隙比第一氮化物半导体层大的第二氮化物半导体层(阻挡层)；位于第二氮化物半导体层之上且与第一氮化物半导体层电连接的第一电极(源极电极)；位于第一氮化物半导体层之上且与第一氮化物半导体层电连接的第二电极(漏极电极)；位于第一电极与第二电极之间的栅极电极；位于第二氮化物半导体层上且高度与栅极电极相同的第一场板电极；以及位于第一场板电极与第二电极之间的第二场板电极。
附图说明
图1是第一实施方式的半导体装置的示意截面图。
图2是第二实施方式的半导体装置的示意截面图。
图3是第三实施方式的半导体装置的示意截面图。
图4是第四实施方式的半导体装置的示意截面图。
图5是第五实施方式的半导体装置的示意截面图。
图6是第六实施方式的半导体装置的示意截面图。
图7是实施方式的作用以及效果的说明图。
图8是实施方式的作用以及效果的说明图。
具体实施方式
以下，一边参照附图一边说明本发明的实施方式。另外，在以下的说明中，有对相同或类似的部件赋予相同的标号、对说明过一遍的部件省略其说明的情况。
本说明书中，“氮化物半导体层”包含“GaN类半导体”。所谓“GaN类半导体”是指，具备氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)以及它们的中间组分的半导体的总称。
本说明书中，所谓“非掺杂”其意思是，杂质浓度为2×1016cm－3以下。
本说明书中，为了表示器件等的位置关系，将附图的上方向记为“上”，将附图的下方向记为“下”。本说明书中，“上”、“下”的概念不一定是表示与重力的朝向的关系的用语。
(第一实施方式)
第一实施方式的半导体装置具备：第一氮化物半导体层；位于第一氮化物半导体层之上且带隙比第一氮化物半导体层大的第二氮化物半导体层；位于第一氮化物半导体层之上且与第一氮化物半导体层3电连接的第一电极；位于第一氮化物半导体层之上且与第一氮化物半导体层电连接的第二电极；位于第一电极与第二电极之间的栅极电极；位于第二氮化物半导体层上且高度与栅极电极相同的第一场板电极；以及位于第一场板电极与第二电极之间的第二场板电极。
图1是第一实施方式的半导体装置的示意截面图。半导体装置是使用了GaN类半导体的HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)100。
HEMT100具备基板1、缓冲层2、沟道层3(第一氮化物半导体层)、阻挡层4(第二氮化物半导体层)、源极电极5(第一电极)、栅极电极6、漏极电极7(第二电极)、第一场板电极8、第二场板电极9、第三场板电极10以及层间绝缘层11。
基板1例如由硅(Si)形成。除了硅以外，也能够采用例如蓝宝石(Al2O3)、碳化硅(SiC)。
基板1上设有缓冲层2。缓冲层2具备将基板1与沟道层3之间的晶格不匹配缓和的功能。缓冲层2例如由氮化铝镓(AlWGa1－WN(0＜W≤1))的多层构造形成。
沟道层3设置于缓冲层2上。沟道层3也被称为电子行进层。沟道层3例如是非掺杂的氮化铝镓(AlXGa1－XN(0≤X＜1))。更具体来说，例如是非掺杂的氮化镓(GaN)。沟道层3的厚度例如是0.1μm以上且10μm以下。实施方式中厚度是包含沟道层3在内的沟道层3与阻挡层4的层叠方向上的各部件的长度(高度)。
阻挡层4设置于沟道层3上。阻挡层4也被成为电子供给层。阻挡层4的带隙比沟道层3的带隙大。阻挡层4例如是非掺杂的氮化铝镓(AlYGa1－YN(0＜Y≤1，X＜Y))。更具体来说，例如是非掺杂的Al0.25Ga0.75N。阻挡层4的厚度例如是2nm以上且100nm以下。
沟道层3与阻挡层4之间成为异质结界面。在异质结界面形成2维电子气(2DEG)，成为HEMT100的载流子。
第一电极5是例如源极电极。源极电极5设置于沟道层3以及阻挡层4之上。源极电极5与沟道层3以及阻挡层4电连接。源极电极5例如与阻挡层4直接接触。
源极电极5例如是金属电极。源极电极5例如是钛(Ti)与铝(Al)的层叠构造。期望的是，源极电极5与阻挡层4之间是欧姆接触。
栅极电极6设置于沟道层3以及阻挡层4之上。栅极电极6与沟道层3以及阻挡层4电连接。栅极电极6例如与阻挡层4直接接触。栅极电极6设置于源极电极5与漏极电极7之间。
栅极电极6是例如氮化钛(TiN)。
也能够在栅极电极6与阻挡层之间设置未图示的栅极绝缘膜、将半导体装置100设为MIS(Metal Insulator Semiconductor，金属绝缘体半导体)型HEMT。栅极绝缘层例如是氧化物或氮氧化物。栅极绝缘层例如是氧化硅、氧化铝、氮氧化硅或氮氧化铝。
漏极电极7设置于沟道层3以及阻挡层4之上。漏极电极7与沟道层3以及阻挡层4电连接。漏极电极7例如与阻挡层4接触。
漏极电极7例如是金属电极。漏极电极7例如是钛(Ti)与铝(Al)的层叠构造。期望的是，漏极电极7与阻挡层4之间是欧姆接触。
源极电极5与漏极电极7的距离例如是5μm以上且30μm以下。
另外，源极电极5以及漏极电极7也能够设为与沟道层3直接接触的构造。
第一场板电极8位于阻挡层4上。优选的是，第一场板电极8是与栅极电极6相同的高度。栅极电极6的高度是从沟道层3到栅极电极6的上表面(与沟道层3侧相反的一侧的面)的距离(d1)，第一场板电极8的高度是从沟道层3到第一场板电极8的上表面(与沟道层3侧相反的一侧的面)的距离(d2)。在满足|d1－d2|/(d1+d2)≤0.05时，第一场板电极8的高度与栅极电极6的高度是相同的。
第一场板电极8与源极电极5电连接。第一场板电极8将横方向的电场缓和。图1中，第一场板电极8与阻挡层4直接接触，但是也可以在阻挡层4与第一场板电极8之间夹着图1中未示出的层。第一场板电极8与栅极电极6以及漏极电极7在物理上分离。第一场板电极8位于栅极电极6与漏极电极7之间。
为了使第一场板电极8与栅极电极6的高度相同，优选的是，栅极电极6和第一场板电极8是由相同的工序形成的金属膜。即，优选的是，第一场板电极8由与栅极电极6相同的厚度、相同的导电材料构成。
第二场板电极9，在从基板的厚度方向观察的情况下，至少一部分位于比第一场板电极8更靠漏极电极7侧，并设置于第一场板电极8的上方。与沟道层3以及阻挡层4分离地取位。第二场板电极9将横方向的电场缓和。层间绝缘膜11位于第二场板电极9与阻挡层4之间。第二场板电极9为与源极电极5同电位。第二场板电极9的厚度为第一场板电极8的厚度的10倍以上。第二场板电极9与源极电极5电连接。
通过将第一场板电极8和第二场板电极9组合，能够在将源极－漏极间的电场集中缓和的同时，减少栅极－漏极间的电容。
第三场板电极10与源极电极5电连接，向漏极电极7方向延伸，位于栅极电极6的上方。第三场板电极10将横方向的电场缓和。第三场板10为与源极电极5同电位。栅极电极5、第一场板电极8以及第二场板电极9位于第三场板电极10的延伸部分与第二氮化物半导体层4之间。在沟道层3与阻挡层4的层叠方向上，第二场板电极9位于第一场板电极8与第三场板电极10之间。第二场板电极9的漏极电极7侧的端面，与第三场板电极10的漏极电极7侧的端面相比，位于漏极电极7侧。
实施方式的第一～第三场板电极的任意场板电极在图1所示的截面中都相互不直接连接。图1所示的截面，是与基板1的厚度方向平行的面(与包含从源极电极5延伸到漏极电极7的线段的沟道层3的阻挡层4侧的面垂直的面)，是包含有栅极电极6、第一场板电极8以及第二场板电极9的面。源极电极5连接于未图示的源极焊盘，实施方式中所示的场板电极例如连接于源极焊盘。
层间绝缘膜11例如是氧化物、氮化物。层间绝缘膜11例如是硅氧化物(SiO2)、硅氮化物(SiN)或高介电常数(high-k)材料等。作为high-k材料可以列举氧化铪(HfO2)等。
半导体层、半导体区域的元素的种类、元素浓度能够通过例如SIMS(SecondaryIon Mass Spectrometry，二次离子质谱)、EDX(Energy Dispersive X－raySpectroscopy，能量色散X射线光谱)来测定。并且，元素浓度的相对的高低也能够根据例如由SCM(Scanning Capacitance Microscopy，扫描式电容显微镜)求出的载流子浓度的高低来判断。并且，杂质区域的深度、厚度、宽度、间隔等的距离能够通过例如SIMS来求出。并且。杂质区域的深度、厚度、宽度、间隔等的距离能够还根据例如SCM像与原子探针(Atomprobe)像的比较图像来求出。
与不存在第一场板电极8以及第二场板电极9的比较方式相比，栅极－漏极间电容减少，并且电场集中缓和。
(第二实施方式)
第二实施方式的半导体装置是第一实施方式的半导体装置的变形例。图2中示出第二实施方式的半导体层101的示意截面图。第二实施方式的半导体装置101除了在第一场板电极8上具有绝缘膜12以外，与第一实施方式的半导体装置100是共通的。在包含第一实施方式的变形例的实施方式中，能够将变更或附加的构成的一部分或全部应用于其他的实施方式。
在图1、图2的截面中，若第一场板电极8和第二场板电极9接触，则成为阶梯状形状的场板电极，虽然能够将电场集中缓和，但是由于相当于不存在第一场板电极8的比较方式，因此从减少栅极－漏极间的电容的观点出发，是不优选的。因此，通过在第一场板电极8上设置绝缘膜12，能够使图2的截面中第一场板电极8与第二场板电极9的分离更加可靠。另外，在不设置绝缘膜12的情况下，如图1所示通过层间绝缘膜11将第一场板电极8和第二场板电极9分离。第一场板电极8与第二场板电极9的在沟道层3与阻挡层4的层叠方向的距离，无论有无绝缘膜12，优选的是0.05μm以上且0.5μm以下。
以第二实施方式的半导体装置101为例，说明包含第二实施方式的栅极电极6、第一场板电极8和第二场板电极9的位置关系。图2中使用d3～d8的标号来表示从源极电极5朝向漏极电极7的方向上的导电部件间的距离和导电部件的宽度。距离d3是第一场板电极8与漏极电极7之间的距离。距离d4是第一场板电极8的从源极电极5朝向漏极电极7的方向上的宽度。距离d5是栅极电极6与第一场板电极8之间的距离。距离d6是第二场板电极9与漏极电极7之间的从源极电极5朝向漏极电极7的方向上的距离。距离d7是第二场板电极9的从源极电极5朝向漏极电极7的方向上的宽度。距离d8是第二场板电极9与栅极电极6之间的从源极电极5朝向漏极电极7的方向上的距离。距离d9是栅极电极6与漏极电极7之间的距离。
从将栅极与漏极间的电场峰值缓和的观点出发，优选的是，距离d3和距离d6满足d3＞d6的关系。出于同观点，更优选的是，距离d3和距离d6满足d3＞1.1d6的关系。若距离d6过短，则电场容易集中在第二场板电极9的漏极电极7侧的端部。因此，优选的是，距离d6为2.0μm以上且20μm以下。并且，在以栅极电极6与漏极电极7之间的距离d9为基准时，从Cgd降低的观点出发，优选的是满足0.7d9≤d6≤0.9d9。
从将栅极与漏极间的电场峰值缓和的观点出发，优选的是，距离d4和距离d7满足d4＞d7的关系。出于同观点，优选的是，满足d4＞1.5d7的关系。从Cgd降低的观点出发，优选的是，距离d4为1.0μm以上且6.0μm以下。出于同观点，更优选的是，距离d4为2.0μm以上且5.0μm以下。
从将栅极与漏极间的电场峰值缓和的观点出发，优选的是，距离d5满足0.0μm＜d5≤10μm。出于同观点，优选的是，距离d5满足0.5μm＜d5≤3.0μm。
从将栅极与漏极间的电场峰值缓和的观点出发，优选的是，距离d8满足0.1μm＜d8≤2.5μm。距离d5和距离d8可以满足d5＞d8的关系，也可以满足d5≤d8的关系。即，第二场板电极9的栅极电极6侧的端面也可以与第一场板电极8的栅极电极6侧的端面相比位于栅极电极6侧。
第一场板电极8和第二场板电极9可以在沟道层3与阻挡层4的层叠方向上至少一部分重叠。在第一场板电极8和第二场板电极9在沟道层3与阻挡层4的层叠方向上重叠时，满足(d4+d5)＞d8的关系。
(第三实施方式)
第三实施方式的半导体装置是第一实施方式的半导体装置的变形例。图3中示出第三实施方式的半导体装置102的示意截面图。第三实施方式的半导体装置102除了在栅极电极6上具有第一导电层13和第二导电层14且第一场板电极8形成阶梯状的形状以外，与第一实施方式的半导体装置是共通的。
第一导电层13位于栅极电极6上，与栅极电极6电连接。第一导电层13是栅极电极6与第二导电层14的接触件(contact)。图3的截面图中，第一导电层13与栅极电极6以及第二导电层14电连接以及直接连接。第一导电层13位于栅极电极6与第二导电层14之间。第一导电层13与漏极电极7的距离为栅极电极6与漏极电极7的距离d9以上。第一导电层13的宽度(从源极电极5朝向漏极电极7的方向上的距离)比栅极电极6的宽度窄。例如，第一导电层13的宽度是栅极电极6的宽度的0.5倍以下。
第一导电层13例如是金属层。第一导电层13例如是铝。第一导电层13的电阻率(Ωm ohm·m)比栅极电极6的电阻率(Ωm ohm·m)小。第一导电层13与栅极电极6相比，是低电阻，从而能够将从栅极电极6到第二导电层14的部件整体的电阻降低。从低电阻化的观点出发，优选的是，第一导电层13的电阻率(Ωm ohm·m)为栅极电极6的电阻率(Ωm ohm·m)的2分之1以下。
第二导电层14位于第一导电层13上，并与第一导电层13电连接。图3的截面图中，第二导电层14与第一导电层13电连接以及直接连接。第二导电层14位于第三场板电极10与第一导电层13之间。第二导电层14与漏极电极7的距离为栅极电极6与漏极电极7的距离d9以上。
第二导电层14例如是金属层。第二导电层14例如是铝。第二导电层14的电阻率(Ωm ohm·m)比栅极电极6的电阻率(Ωm ohm·m)小。第二导电层14与栅极电极6相比，是低电阻，从而能够将从栅极电极6到第二导电层14的部件整体的电阻降低。从低电阻化的观点出发，优选的是，第一导电层13的电阻率(Ωm ohm·m)以及第二导电层14的电阻率(Ωmohm·m)为栅极电极6的电阻率(Ωm ohm·m)的2分之1以下。
通过设置第一导电层13以及第二导电层14，能够在降低QGD的同时，使电场分布良好。第一导电层13以及第二导电层14的源极电极5侧的端面，与栅极电极6的源极电极5侧的端面相比，位于源极电极5侧。即，在栅极电极6未设置场板电极。虽然通过采用栅极场板能够抑制栅极－漏极间的电场的峰值，但是会导致栅极－漏极间的电容增加。通过采用第3实施方式的构成，能够抑制栅极－漏极间的电场的峰值，进而降低QGD。通过抑制栅极－漏极间的电场的峰值，能够抑制电场集中。此外，半导体装置100其栅极－漏极间的电场的峰值降低且QGD低，从而开关特性良好。
优选的是，第二导电层14的厚度(从沟道层3朝向阻挡层4的方向上的距离)是栅极电极6的厚度的10倍以上。通过采用相对于栅极电极6足够厚的第二导电层14，从而第二导电层14到栅极电极6间的电阻降低。
在第二导电层14的宽度(从源极电极5朝向漏极电极7的方向上的距离)窄时，低电阻化的效果小。因此，优选的是，第二导电层14的源极电极5侧的端面与栅极电极6的源极电极5侧的端面相比位于源极电极5侧。
(第四实施方式)
第四实施方式的半导体装置是第一实施方式的半导体装置的变形例。图4中示出第四实施方式的半导体装置103的示意截面图。第四实施方式的半导体装置103除了在栅极电极6与阻挡层4之间具有第三氮化物半导体层15、在第二场板电极9与漏极电极7之间具有第四场板电极16以外，与第一实施方式的半导体装置是共通的。
第三氮化物半导体层15是被掺杂了p型杂质的氮化物半导体层，例如是p型的AlGaN。由于在半导体装置103的栅极电极6之下设有p型的半导体层，因此在栅极电压为0V时栅极正下方的沟道耗尽化。通过设为该形态，半导体装置103能够实现常关动作。第三氮化物半导体层15与栅极电极6相比是厚度非常薄的层(例如数十分之一)，因此第三氮化物半导体层15与栅极电极的厚度的合计与第一场板电极8为同程度的厚度。
并且，也可以在第二场板电极9与漏极电极7之间还设置第四场板电极16。通过设置第四场板电极16，能够将电场集中进一步缓和。
第四实施方式的半导体装置103不仅能够减少栅极－漏极间电容，还能够实现常关动作，因此从开关效率的效率化的观点出发，是优选的。
(第五实施方式)
第五实施方式的半导体装置是第一实施方式的半导体装置的变形例。图5中示出第五实施方式的半导体装置104的示意截面图。第五实施方式的半导体装置104除了具有底面位于沟道层3中的沟槽(凹陷)、在栅极电极6与阻挡层4之间还具备栅极绝缘膜17、栅极电极6位于沟槽内以外，与第一实施方式的半导体装置100是共通的。通过沟槽的底面位于沟道层3内，从而栅极电极6下的二维电子气消失。通过设为该形态，半导体装置104能够实现常关动作。在栅极电极6的构造不同的第五实施方式中，也与第一实施方式同样，能够提供栅极－漏极间的电场的峰值和栅极－漏极间电容降低且开关特性优异的半导体装置104。
(第六实施方式)
第六实施方式涉及半导体装置。第六实施方式的半导体装置的一部分与第一实施方式是共通的。图6中示出第六实施方式的半导体装置105的示意截面图。第六实施方式的半导体装置105具备基板1、缓冲层2、沟道层3、阻挡层4、源极电极5、栅极电极6、漏极电极7、第一场板电极8以及层间绝缘层11。从减少栅极－漏极间的电容的观点出发，将第一场板电极8以与阻挡层4直接接触的方式设置。第一场板电极8位于从源极电极5朝向漏极电极7的方向上的栅极电极6与漏极电极7之间，与阻挡层4直接接触。其他的实施方式中记载的第二场板电极9也有减少栅极－漏极间电容的效果，但不设置第二场板电极9而设置了第一场板电极8的方式的半导体装置，与不设置第一场板电极8而设置了第二场板电极9的方式的半导体装置相比，能够减少栅极－漏极间电容。
优选的是，第一场板电极8的面向阻挡层4的面的整个面与阻挡层4直接接触。
从减少栅极－漏极间的电容的观点出发，优选的是，第一场板电极8的高度为与栅极电极6相同的高度。关于第一场板电极8的位置等的优选的条件，与第一实施方式是共通的。
优选的是，设为除了第一场板电极8以外还设有其他的场板电极等，使横方向的电场缓和，在设有其他的场板电极的情况下，也优选的是，存在位于栅极电极6与漏极电极7之间且与阻挡层4直接接触的第一场板电极8，从而使栅极－漏极间电容减少，使开关特性提高。
图7和图8中示出实施方式的作用以及效果的说明图。图7以及图8是比较方式和实施方式的模拟结果。图7表示从栅极电极6到漏极电极7方向(横轴)的电场分布(纵轴)。图8是表示Cgd与VDS(横轴)的关系的曲线图。实线是第一实施方式的半导体装置100的特性。单点划线是从半导体装置100中省略了第一场板电极8以及第二场板电极9的半导体装置(比较方式)的特性。虚线是从半导体装置100中省略了第一场板电极8的半导体装置(比较方式)的特性。图8所示的双点划线是从半导体装置100中省略了第二场板电极9的半导体装置(相当于第六实施方式)的特性。从图7以及图8可以确认：实施方式的半导体装置100在降低栅极－漏极间电容的同时具有良好的电场分布。并且，相当于第六实施方式的半导体装置(双点划线)与比较方式相比，QGD降低。根据图7所示的特性可知，第一场板电极8与第二场板电极9相比，栅极－漏极间电容的降低效果更大。
说明了本发明的若干实施方式，但这些实施方式是作为例子而提示的，不意图限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内，能够进行各种的省略、替换、变更。例如，也可以将一实施方式的构成要素与其他的实施方式的构成要素进行替换或变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明及其等价的范围内。

Claims (9)

1.一种半导体装置，其中，具备：
第一氮化物半导体层；
第二氮化物半导体层，位于上述第一氮化物半导体层之上，带隙比上述第一氮化物半导体层大；
第一电极，位于上述第二氮化物半导体层之上，与上述第一氮化物半导体层电连接；
第二电极，位于上述第一氮化物半导体层之上，与上述第一氮化物半导体层电连接；
栅极电极，位于上述第一电极与上述第二电极之间；
第一场板电极，位于上述第二氮化物半导体层上，高度与上述栅极电极相同；以及
第二场板电极，位于比上述第一场板电极更靠上述第二电极侧，设置在上述第一场板电极的上方。
2.如权利要求1所述的半导体装置，其中，
在上述第一场板电极与上述第二场板电极之间还具备绝缘膜。
3.如权利要求1或2所述的半导体装置，其中，
上述第一场板电极和上述第二场板电极电连接于上述源极电极。
4.如权利要求1或2所述的半导体装置，其中，
在上述栅极电极上还具备第一导电层以及第二导电层，
上述第一导电层与漏极电极的距离为，上述栅极电极与上述漏极电极的距离以上，
上述第二导电层与漏极电极的距离为，上述栅极电极与上述漏极电极的距离以上。
5.如权利要求1或2所述的半导体装置，其中，
上述栅极电极与上述第一场板电极的距离大于0.0μm且为10μm以下。
6.如权利要求1或2所述的半导体装置，其中，
上述第一场板电极和上述第二场板电极在上述第一氮化物半导体层与上述第二氮化物半导体层的层叠方向上至少一部分重叠。
7.如权利要求1或2所述的半导体装置，其中，
上述栅极电极和上述第一场板电极由相同的导电材料构成。
8.如权利要求1或2所述的半导体装置，其中，还具备：
第三场板电极，与上述第一电极电连接，向上述第二电极方向延伸，位于上述栅极电极的上方；以及
第四场板电极，位于上述第二场板电极与上述第二电极之间。
9.一种半导体装置，其中，具备：
第一氮化物半导体层；
第二氮化物半导体层，位于上述第一氮化物半导体层之上，带隙比上述第一氮化物半导体层大；
第一电极，位于上述第一氮化物半导体层之上，与上述第一氮化物半导体层电连接；
第二电极，位于上述第一氮化物半导体层之上，与上述第一氮化物半导体层电连接；
栅极电极，位于上述第一电极与上述第二电极之间；以及
第一场板电极，与上述第二氮化物半导体层直接接触，高度与上述栅极电极相同。
CN201910609701.8A 2019-03-15 2019-07-08 半导体装置 Active CN111697063B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-048043 2019-03-15
JP2019048043A JP2020150193A (ja) 2019-03-15 2019-03-15 半導体装置

Publications (2)

Publication Number Publication Date
CN111697063A true CN111697063A (zh) 2020-09-22
CN111697063B CN111697063B (zh) 2023-12-12

Family

ID=72422798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910609701.8A Active CN111697063B (zh) 2019-03-15 2019-07-08 半导体装置

Country Status (3)

Country Link
US (1) US10998433B2 (zh)
JP (2) JP2020150193A (zh)
CN (1) CN111697063B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113436975A (zh) * 2021-08-27 2021-09-24 深圳市时代速信科技有限公司 一种半导体器件及制备方法
WO2022174562A1 (en) * 2021-02-19 2022-08-25 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220375925A1 (en) * 2020-12-25 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
CN112789731A (zh) * 2020-12-25 2021-05-11 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
US11923424B2 (en) * 2020-12-31 2024-03-05 Nxp B.V. Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299437A (zh) * 2007-05-01 2008-11-05 冲电气工业株式会社 场效应晶体管
JP2011210752A (ja) * 2010-03-26 2011-10-20 Nec Corp 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法
JP2012178416A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2015170821A (ja) * 2014-03-10 2015-09-28 古河電気工業株式会社 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
JP2017123432A (ja) * 2016-01-08 2017-07-13 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2591480B2 (ja) * 1994-05-12 1997-03-19 日本電気株式会社 半導体装置およびその製造方法
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
JP5649347B2 (ja) * 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP5776217B2 (ja) 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
JP2017208379A (ja) * 2016-05-16 2017-11-24 株式会社東芝 窒化物半導体装置
JP7021038B2 (ja) 2018-09-18 2022-02-16 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299437A (zh) * 2007-05-01 2008-11-05 冲电气工业株式会社 场效应晶体管
JP2011210752A (ja) * 2010-03-26 2011-10-20 Nec Corp 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法
JP2012178416A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2015170821A (ja) * 2014-03-10 2015-09-28 古河電気工業株式会社 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
JP2017123432A (ja) * 2016-01-08 2017-07-13 株式会社東芝 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022174562A1 (en) * 2021-02-19 2022-08-25 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing thereof
CN113436975A (zh) * 2021-08-27 2021-09-24 深圳市时代速信科技有限公司 一种半导体器件及制备方法

Also Published As

Publication number Publication date
JP2023038273A (ja) 2023-03-16
US10998433B2 (en) 2021-05-04
JP2020150193A (ja) 2020-09-17
US20200295171A1 (en) 2020-09-17
CN111697063B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
CN111697063B (zh) 半导体装置
US9490324B2 (en) N-polar III-nitride transistors
US9461122B2 (en) Semiconductor device and manufacturing method for the same
US9406792B2 (en) Semiconductor device having GaN-based layer
CN107359196B (zh) 半导体装置
US10868163B2 (en) Semiconductor device
US20160043208A1 (en) Nitride semiconductor device
JP2007180143A (ja) 窒化物半導体素子
JP6649208B2 (ja) 半導体装置
CN110785836A (zh) 半导体装置
US9722067B2 (en) Semiconductor device
JP6728123B2 (ja) 半導体装置、電源回路、及び、コンピュータ
US20220093747A1 (en) Semiconductor device
US11538779B2 (en) Semiconductor device with electrode pad having different bonding surface heights
US20240113175A1 (en) Semiconductor device
WO2016170839A1 (ja) 窒化物半導体装置
US20220302294A1 (en) Semiconductor device
CN104835834B (zh) 半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant