JP2020150193A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020150193A
JP2020150193A JP2019048043A JP2019048043A JP2020150193A JP 2020150193 A JP2020150193 A JP 2020150193A JP 2019048043 A JP2019048043 A JP 2019048043A JP 2019048043 A JP2019048043 A JP 2019048043A JP 2020150193 A JP2020150193 A JP 2020150193A
Authority
JP
Japan
Prior art keywords
electrode
field plate
nitride semiconductor
semiconductor layer
plate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019048043A
Other languages
English (en)
Inventor
洪 洪
Hung Hung
洪 洪
康裕 磯部
Yasuhiro Isobe
康裕 磯部
啓 吉岡
Akira Yoshioka
啓 吉岡
杉山　亨
Toru Sugiyama
亨 杉山
正明 岩井
Masaaki Iwai
正明 岩井
直範 細川
Tadanori Hosokawa
直範 細川
小野村　正明
Masaaki Onomura
正明 小野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019048043A priority Critical patent/JP2020150193A/ja
Priority to CN201910609701.8A priority patent/CN111697063B/zh
Priority to US16/559,210 priority patent/US10998433B2/en
Publication of JP2020150193A publication Critical patent/JP2020150193A/ja
Priority to JP2023004427A priority patent/JP2023038273A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

【課題】スイッチング特性に優れた半導体装置を提供する。【解決手段】実施形態の半導体装置１００は、第１の窒化物半導体層３（チャネル層）と、第１の窒化物半導体層３の上に位置し、第１の窒化物半導体層３よりもバンドギャップが大きい第２の窒化物半導体層４（バリア層）と、第２の窒化物半導体層４の上に位置し、第１の窒化物半導体層３に電気的に接続された第１の電極５（ソース電極）と、第１の窒化物半導体層３の上に位置し、第１の窒化物半導体層３に電気的に接続された第２の電極１（ドレイン電極）と、第１の電極１と第２の電極６との間に位置したゲート電極６と、第２の窒化物半導体層上に位置し、ゲート電極６と同じ高さの第１のフィールドプレート電極８と、第１のフィールドプレート電極８と第２の電極１の間に位置した第２のフィールドプレート電極９と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
スイッチング電源回路やインバータ回路などの回路には、トランジスタやダイオードなどの半導体素子が用いられる。これらの半導体素子には高耐圧及び低オン抵抗が求められる。そして、耐圧とオン抵抗の関係には、素子材料で決まるトレードオフ関係がある。
技術開発の進歩により、半導体素子は、主たる素子材料であるシリコンの限界近くまで低オン抵抗が実現されている。耐圧を更に向上させたり、オン抵抗を更に低減させたりするには、素子材料の変更が必要である。窒化ガリウムや窒化アルミニウムガリウムなどの窒化物半導体を半導体素子の素子材料として用いることで、素子材料で決まるトレードオフ関係を改善できる。このため、半導体素子の飛躍的な高耐圧化や低オン抵抗化が可能である。
窒化物半導体を用いたトランジスタのスイッチング効率の特性指数としてオン抵抗で規格化したゲート・ドレイン間電荷量Ｒｏｎ・ＱＧＤが知られている。スイッチング効率を向上させるためには、Ｒｏｎ・ＱＧＤを下げることが求められている。
特開２０１５−１７０８２１号公報
本発明が解決しようとする課題は、スイッチング効率が優れた半導体装置を提供することにある。
実施形態の半導体装置は、第１の窒化物半導体層（チャネル層）と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層（バリア層）と、第２の窒化物半導体層の上に位置し、第１の窒化物半導体層に電気的に接続された第１の電極（ソース電極）と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層に電気的に接続された第２の電極（ドレイン電極）と、第１の電極と第２の電極との間に位置したゲート電極と、第２の窒化物半導体層上に位置し、ゲート電極と同じ高さの第１のフィールドプレート電極と、第１のフィールドプレート電極と第２の電極の間に位置した第２のフィールドプレート電極と、を備えた半導体装置。
第１の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。 第６の実施形態の半導体装置の模式断面図。 実施形態の作用及び効果の説明図。 実施形態の作用及び効果の説明図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付し、一度説明した部材についてはその説明を省略する場合がある。
本明細書中、「窒化物半導体層」は「ＧａＮ系半導体」を含む。「ＧａＮ系半導体」とは、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）及びそれらの中間組成を備える半導体の総称である。
本明細書中、「アンドープ」とは、不純物濃度が２×１０１６ｃｍ−３以下であることを意味する。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の窒化物半導体層と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層３に電気的に接続された第１の電極と、第１の窒化物半導体層の上に位置し、第１の窒化物半導体層に電気的に接続された第２の電極と、第１の電極と第２の電極との間に位置したゲート電極と、第２の窒化物半導体層上に位置し、ゲート電極と同じ高さの第１のフィールドプレート電極と、第１のフィールドプレート電極と第２の電極の間に位置した第２のフィールドプレート電極と、を備える。
図１は、第１の実施形態の半導体装置の模式断面図である。半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）１００である。
ＨＥＭＴ１００は、基板１、バッファ層２、チャネル層３（第１の窒化物半導体層）、バリア層４（第２の窒化物半導体層）、ソース電極５（第１の電極）、ゲート電極６、ドレイン電極７（第２の電極）、第１のフィールドプレート電極８、第２のフィールドプレート電極９、第３のフィールドプレート電極１０、及び、層間絶縁層１１を備える。
基板１は、例えば、シリコン（Ｓｉ）で形成される。シリコン以外にも、例えば、サファイア（Ａｌ２Ｏ３）や炭化珪素（ＳｉＣ）を適用することも可能である。
基板１上に、バッファ層２が設けられる。バッファ層２は、基板１とチャネル層３との間の格子不整合を緩和する機能を備える。バッファ層２は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１−ＷＮ（０＜Ｗ≦１））の多層構造で形成される。
チャネル層３は、バッファ層２上に設けられる。チャネル層３は電子走行層とも称される。チャネル層３は、例えば、アンドープの窒化アルミウムガリウム（ＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１））である。より具体的には、例えば、アンドープの窒化ガリウム（ＧａＮ）である。チャネル層３の厚さは、例えば、０．１μｍ以上１０μｍ以下である。実施形態において厚さは、チャネル層３を含めチャネル層３とバリア層４の積層方向における各部材の長さ（高さ）である。
バリア層４は、チャネル層３上に設けられる。バリア層４は電子供給層とも称される。バリア層４のバンドギャップは、チャネル層３のバンドギャップよりも大きい。バリア層４は、例えば、アンドープの窒化アルミウムガリウム（ＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ））である。より具体的には、例えば、アンドープのＡｌ０．２５Ｇａ０．７５Ｎである。バリア層４の厚さは、例えば、２ｎｍ以上１００ｎｍ以下である。
チャネル層３とバリア層４との間は、ヘテロ接合界面となる。ヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されＨＥＭＴ１００のキャリアとなる。
第１の電極５は、例えばソース電極である。ソース電極５は、チャネル層３及びバリア層４の上に設けられる。ソース電極５は、チャネル層３及びバリア層４に電気的に接続される。ソース電極５は、例えば、バリア層４に直接的に接する。
ソース電極５は、例えば、金属電極である。ソース電極５は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ソース電極５と、バリア層４との間はオーミックコンタクトであることが望ましい。
ゲート電極６は、チャネル層３及びバリア層４の上に設けられる。ゲート電極６は、チャネル層３及びバリア層４に電気的に接続される。ゲート電極６は、例えば、バリア層４に直接的に接する。ゲート電極６は、ソース電極５とドレイン電極７の間に設けられる。
ゲート電極６は、例えば、窒化チタン（ＴｉＮ）である。
ゲート電極６とバリア層の間には、図示しないゲート絶縁膜を設け、半導体装置１００をＭＩＳ（Metal Insulator Semiconductor）型ＨＥＭＴとすることもできる。ゲート絶縁層は、例えば、酸化物又は酸窒化物である。ゲート絶縁層は、例えば、酸化シリコン、酸化アルミニウム、酸窒化シリコン、又は、酸窒化アルミニウムである。
ドレイン電極７は、チャネル層３及びバリア層４の上に設けられる。ドレイン電極７は、チャネル層３及びバリア層４に電気的に接続される。ドレイン電極７は、例えば、バリア層４に接する。
ドレイン電極７は、例えば、金属電極である。ドレイン電極７は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。ドレイン電極７と、バリア層４との間はオーミックコンタクトであることが望ましい。
ソース電極５とドレイン電極７との距離は、例えば、５μｍ以上３０μｍ以下である。
なお、ソース電極５及びドレイン電極７は、チャネル層３に直接的に接する構造とすることも可能である。
第１のフィールドプレート電極８は、バリア層４上に位置している。第１のフィールドプレート電極８は、ゲート電極６と同じ高さであることが好ましい。ゲート電極６の高さは、チャネル層３からゲート電極６の上面（チャネル層３側とは反対側の面）までの距離（ｄ１）第１のフィールドプレート電極８の高さは、チャネル層３から第１のフィールドプレート電極８の上面（チャネル層３側とは反対側の面）までの距離（ｄ２）である。である。｜ｄ１−ｄ２｜／（ｄ１＋ｄ２）≦０．０５を満たすとき、第１のフィールドプレート電極８の高さとゲート電極６の高さは同じである。
第１のフィールドプレート電極８は、ソース電極５と電気的に接続されている。第１のフィールドプレート電極８は、横方向の電界を緩和している。図１では、第１のフィールドプレート電極８は、バリア層４と直接的に接しているが、バリア層４と第１のフィールドプレート電極８の間には、図１には示さない層を介在させてもよい。第１のフィールドプレート電極８は、ゲート電極６及びドレイン電極７と物理的に離間している。第１のフィールドプレート電極８は、ゲート電極６とドレイン電極７の間に位置している。
第１のフィールドプレート電極８とゲート電極６の高さを同じにするために、ゲート電極６と第１のフィールドプレート電極８は、同じプロセスで形成された金属膜であることが好ましい。つまり、第１のフィールドプレート電極８は、ゲート電極６と同じ厚さで同じ導電材料で構成されていることが好ましい。
第２のフィールドプレート電極９は、基板の厚さ方向から見た場合に、少なくとも一部が第１のフィールドプレート電極８よりもドレイン電極７側に位置し、第１のフィールドプレート電極８の上方に設けられている。チャネル層３及びバリア層４と離間して位置している。第２のフィールドプレート電極９は、横方向の電界を緩和している。第２のフィールドプレート電極９とバリア層４の間には、層間絶縁膜１１が位置している。第２のフィールドプレート電極９は、ソース電極５と同電位となっている。第２のフィールドプレート電極９の厚さは、第１のフィールドプレート電極８の厚さの１０倍以上である。第２のフィールドプレート電極９は、ソース電極５と電気的に接続されている。
第１のフィールドプレート電極８と第２のフィールドプレート電極９を組み合わせることで、ソース−ドレイン間の電界集中を緩和しつつ、ゲート−ドレイン間の容量を減らすことができる。
第３のフィールドプレート電極１０は、ソース電極５と電気的に接続され、ドレイン電極７方向に延伸し、ゲート電極６の上方に位置している。第３のフィールドプレート電極１０は、横方向の電界を緩和している。第３のフィールドプレート１０は、ソース電極５と同電位となっている。第３のフィールドプレート電極１０の延伸部分と第２の窒化物半導体層４の間には、ゲート電極５、第１のフィールドプレート電極８及び第２のフィールドプレート電極９が位置している。チャネル層３とバリア層４の積層方向において、第１のフィールドプレート電極８と第３のフィールドプレート電極１０の間に第２のフィールドプレート電極９が位置している。第３のフィールドプレート電極１０のドレイン電極７側の端面は、第２のフィールドプレート電極９のドレイン電極７側の端面よりもドレイン電極７側に位置している。第３のフィールドプレート電極１０のドレイン電極７側の端面は、第２のフィールドプレート電極９のドレイン電極７側の端面よりもドレイン電極７側に位置している。
実施形態の第１乃至第３のフィールドプレート電極は、いずれも図１に示す断面では互いに直接的に接続していない。図１に示す断面は、基板１の厚み方向に平行な面（ソース電極５からドレイン電極７に延びる線分が含まれるチャネル層３のバリア層４側の面に垂直な面）であって、ゲート電極６、第１のフィールドプレート電極８及び第２のフィールドプレート電極９が含まれている面である。ソース電極５は、図示しないソースパッドに接続しており、実施形態において示すフィールドプレート電極は、例えば、ソースパッドに接続している。
層間絶縁膜１１は、例えば、酸化物、窒化物である。層間絶縁膜１１は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮ）、又は高誘電率（high-k）材料などである。high-k材料としては、酸化ハフニウム（ＨｆＯ２）などが挙げられる。
半導体層、半導体領域の元素の種類、元素濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、ＥＤＸ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定することが可能である。また、元素濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の深さ、厚さ、幅、間隔などの距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の深さ、厚さ、幅、間隔などの距離は、例えば、ＳＣＭ像とアトムプローブ像との比較画像からも求めることが可能である。
第１のフィールドプレート電極８及び第２のフィールドプレート電極９が存在しない比較形態と比べて、ゲート−ドレイン間容量が減少し、かつ、電界集中が緩和する。
（第２の実施形態）
第２の実施形態の半導体装置は、第１の実施形態の半導体装置の変形例である。図２に第２の実施形態の半導体層１０１の模式断面図を示す。第２の実施形態の半導体装置１０１は、第１のフィールドプレート電極８上に絶縁膜１２を有すること以外は、第１の実施形態の半導体装置１００と共通する。第１の実施形態の変形例を含む実施形態においては、変更や付加された構成の一部又は全部を他の実施形態に採用することが出来る。
図１や図２の断面において、第１のフィールドプレート電極８と第２のフィールドプレート電極９が接していると、階段様形状のフィールドプレート電極となり、電界集中を緩和することは出来るが、第１のフィールドプレート電極８が存在しない比較形態に相当するためゲート−ドレイン間の容量を減らす観点からは好ましくない。そこで、第１のフィールドプレート電極８上に絶縁膜１２を設けることで、図２の断面において第１のフィールドプレート電極８と第２のフィールドプレート電極９の分離をより確実にすることが出来る。なお、絶縁膜１２を設けない場合は、図１のように層間絶縁膜１１によって、第１のフィールドプレート電極８と第２のフィールドプレート電極９が分離している。第１のフィールドプレート電極８と第２のフィールドプレート電極９のチャネル層３とバリア層４の積層方向の距離は、絶縁膜１２の有無にかかわらず、０．０５μｍ以上０．５μｍ以下であることが好ましい。
第２の実施形態の半導体装置１０１を例に、第２の実施形態を含めたゲート電極６、第１のフィールドプレート電極８と第２のフィールドプレート電極９の位置関係について説明する。図２には、ｄ３〜ｄ８までの符号を用いて、ソース電極５からドレイン電極７に向かう方向における導電部材間の距離と導電部材の幅を表している。距離ｄ３は、第１のフィールドプレート電極８とドレイン電極７の間の距離である。距離ｄ４は、第１のフィールドプレート電極８のソース電極５からドレイン電極７に向かう方向の幅である。距離ｄ５は、ゲート電極６と第１のフィールドプレート電極８の間の距離である。距離ｄ６は、第２のフィールドプレート電極９とドレイン電極７の間のソース電極５からドレイン電極７に向かう方向の距離である。距離ｄ７は、第２のフィールドプレート電極９のソース電極５からドレイン電極７に向かう方向の幅である。距離ｄ８は、第２のフィールドプレート電極９とゲート電極６の間のソース電極５からドレイン電極７に向かう方向の距離である。距離ｄ９は、ゲート電極６とドレイン電極７の間の距離である。
ゲートとドレイン間の電界ピークを緩和する観点から、距離ｄ３と距離ｄ６は、ｄ３＞ｄ６の関係を満たすことが好ましい。同観点から、距離ｄ３と距離ｄ６は、ｄ３＞１．１ｄ６の関係を満たすことがより好ましい。距離ｄ６が短すぎると、第２のフィールドプレート電極９のドレイン電極７側の端部に電界が集中しやすくなる。そこで、距離ｄ６は、２．０μｍ以上２０μｍ以下であることが好ましい。また、ゲート電極６とドレイン電極７の間の距離ｄ９を基準にするとき、Ｃｇｄ低減の観点から０．７ｄ９≦ｄ６≦０．９ｄ９を満たすことが好ましい。
ゲートとドレイン間の電界ピークを緩和する観点から距離ｄ４と距離ｄ７は、ｄ４＞ｄ７の関係を満たすことが好ましい。同観点からｄ４＞１．５ｄ７の関係を満たすことが好ましい。Ｃｇｄ低減の観点から距離ｄ４は、１．０μｍ以上６．０μｍ以下であることが好ましい。同観点から距離ｄ４は、２．０μｍ以上５．０μｍ以下であることがより好ましい。
ゲートとドレイン間の電界ピークを緩和する観点から距離ｄ５は、０．０μｍ＜ｄ５≦１０μｍを満たすことが好ましい。同観点から距離ｄ５は、０．５μｍ＜ｄ５≦３．０μｍを満たすことが好ましい。
ゲートとドレイン間の電界ピークを緩和する観点から距離ｄ８は、０．１μｍ＜ｄ８≦２．５μｍを満たすことが好ましい。距離ｄ５と距離ｄ８は、ｄ５＞ｄ８の関係を満たしていてもよいし、ｄ５≦ｄ８の関係を満たしてもよい。つまり、第２のフィールドプレート電極９のゲート電極６の端面が第１のフィールドプレート電極８のゲート電極６の端面よりもゲート電極６側に位置していてもよい。
第１のフィールドプレート電極８と第２のフィールドプレート電極９はチャネル層３とバリア層４の積層方向に少なくとも一部重なってもよい。第１のフィールドプレート電極８と第２のフィールドプレート電極９はチャネル層３とバリア層４の積層方向に重なっているときは、（ｄ４＋ｄ５）＞ｄ８の関係を満たす。
（第３の実施形態）
第３の実施形態の半導体装置は、第１の実施形態の半導体装置の変形例である。図３に第３の実施形態の半導体装置１０２の模式断面図を示す。第３の実施形態の半導体装置１０２は、ゲート電極６上に第１の導電層１３と第２の導電層１４を有し、第１のフィールドプレート電極８が階段様の形状をしていること以外は、第１の実施形態の半導体装置と共通する。
第１の導電層１３は、ゲート電極６上に位置し、ゲート電極６と電気的に接続されている。第１の導電層１３は、ゲート電極６と第２の導電層１４のコンタクトである。図３の断面図では、第１の導電層１３は、ゲート電極６及び第２の導電層１４と電気的及び直接的に接続している。第１の導電層１３は、ゲート電極６と第２の導電層１４の間に位置している。第１の導電層１３とドレイン電極７との距離は、ゲート電極６とドレイン電極７との距離ｄ９以上である。第１の導電層１３の幅（ソース電極５からドレイン電極７に向かう方向の距離）は、ゲート電極６の幅よりも狭い。例えば、第１の導電層１３の幅は、ゲート電極６の幅の０．５倍以下である。
第１の導電層１３は、例えば、金属層である。第１の導電層１３は、例えば、アルミニウムである。第１の導電層１３の電気比抵抗（Ωｍ ohm・m）は、ゲート電極６の電気比抵抗（Ωｍ ohm・m）よりも小さい。第１の導電層１３がゲート電極６よりも低抵抗であることで、ゲート電極６から第２の導電層１４までの部材全体の電気抵抗を下げることができる。第１の導電層１３の電気比抵抗（Ωｍ ohm・m）は、ゲート電極６の電気比抵抗（Ωｍ ohm・m）の２分の１以下であることが低抵抗化の観点から好ましい。
第２の導電層１４は、第１の導電層１３上に位置し、第１の導電層１３と電気的に接続されている。図３の断面図では、第２の導電層１４は、第１の導電層１３と電気的及び直接的に接続している。第２の導電層１４は、第３のフィールドプレート電極１０と第１の導電層１３の間に位置している。第２の導電層１４とドレイン電極７との距離は、ゲート電極６とドレイン電極７との距離ｄ９以上である。
第２の導電層１４は、例えば、金属層である。第２の導電層１４は、例えば、アルミニウムである。第２の導電層１４の電気比抵抗（Ωｍ ohm・m）は、ゲート電極６の電気比抵抗（Ωｍ ohm・m）よりも小さい。第２の導電層１４がゲート電極６よりも低抵抗であることで、ゲート電極６から第２の導電層１４までの部材全体の電気抵抗を下げることができる。第１の導電層１３の電気比抵抗（Ωｍ ohm・m）及び第２の導電層１４の電気比抵抗（Ωｍ ohm・m）は、ゲート電極６の電気比抵抗（Ωｍ ohm・m）の２分の１以下であることが低抵抗化の観点から好ましい。
第１の導電層１３及び第２の導電層１４を設けることで、ＱＧＤを低減しつつ、電界分布を良好とすることができる。第１の導電層１３及び第２の導電層１４のドレイン電極７側の端面は、ゲート電極６のドレイン電極７側の端面よりもソース電極５側に位置している。つまり、ゲート電極６には、フィールドプレート電極は設けられていない。ゲートフィールドプレートを採用することで、ゲート−ドレイン間の電界のピークを抑制することが出来るが、ゲート−ドレイン間の容量が増加してしまう。電界実施形態の構成を採用することにより、ゲート−ドレイン間の電界のピークを抑制し、さらに、ＱＧＤを低減することができる。ゲート−ドレイン間の電界のピークを抑制することで、電界集中を抑えることができる。そして、半導体装置１００は、ゲート−ドレイン間の電界のピークが低減し、ＱＧＤが低いことで、スイッチング特性に優れる。
第２の導電層１４の厚さ（チャネル層３からバリア層４に向かう方向の距離）は、ゲート電極６の厚さの１０倍以上であることが好ましい。ゲート電極６に対して十分に厚い第２の導電層１４を用いることで、第２の導電層１４からゲート電極６間の抵抗が低減する。
第２の導電層１４の幅（ソース電極５からドレイン電極７に向かう方向の距離）が狭いと低抵抗化の効果が少ない。そこで、第２の導電層１４のソース電極５側の端面は、ゲート電極６のソース電極５側の端面よりもソース電極５側に位置していることが好ましい。
（第４の実施形態）
第４の実施形態の半導体装置は、第１の実施形態の半導体装置の変形例である。図４に第４の実施形態の半導体装置１０３の模式断面図を示す。第４の実施形態の半導体装置１０３は、ゲート電極６とバリア層４の間に第３の窒化物半導体層１５を有し、第２のフィールドプレート電極９とドレイン電極７の間に第４のフィールドプレート電極１６を有すること以外は、第１の実施形態の半導体装置と共通する。
第３の窒化物半導体層１５は、ｐ型不純物がドーピングされた窒化物半導体層であり、例えば、ｐ型のＡｌＧａＮである。半導体装置１０３のゲート電極６の下に、ｐ型の半導体層が設けられているため、ゲート電圧が０Ｖの際にゲート直下のチャネルが空乏化する。この形態とすることで半導体装置１０３は、ノーマリオフ動作の実現が可能となる。第３の窒化物半導体層１５は、ゲート電極６と比べて非常に厚さの薄い層（例えば、数十分の一）であるので、第３の窒化物半導体層１５とゲート電極の厚さの合計は、第１のフィールドプレート電極８と同程度の厚さになる。
また、第４のフィールドプレート電極１６を第２のフィールドプレート電極９とドレイン電極７の間にさらに設けてもよい。第４のフィールドプレート電極１６を設けることで、電界集中をより緩和することができる。
第４の実施形態の半導体装置１０３は、ゲート−ドレイン間容量が減少するだけでなく、さらにノーマリオフ動作が可能となるため、スイッチング効率の効率化の観点から好ましい。
（第５の実施形態）
第５の実施形態の半導体装置は、第１の実施形態の半導体装置の変形例である。図５に第５の実施形態の半導体装置１０４の模式断面図を示す。第５の実施形態の半導体装置１０４は、底面がチャネル層３中に位置するトレンチ（リセス）を有し、ゲート絶縁膜１７をゲート電極６とバリア層４の間にさらに具備し、トレンチ内にゲート電極６が位置すること以外は、第１の実施形態の半導体装置１００と共通する。トレンチの底面がチャネル層３内に位置することにより、ゲート電極６下の二次元電子ガスが消滅する。この形態とすることで、半導体装置１０４はノーマリオフ動作の実現が可能となる。ゲート電極６の構造が異なる第５の実施形態においても、第１の実施形態と同様にゲート−ドレイン間の電界のピークとゲート−ドレイン間容量が低減し、スイッチング特性に優れた半導体装置１０４を提供することが出来る。
（第６の実施形態）
第６の実施形態は、半導体装置に関する。第６の実施形態の半導体装置は、第１の実施形態と一部共通する。図６に第６の実施形態の半導体装置１０５の模式断面図を示す。第６の実施形態の半導体装置１０５は、基板１、バッファ層２、チャネル層３、バリア層４、ソース電極５、ゲート電極６、ドレイン電極７、第１のフィールドプレート電極８、及び、層間絶縁層１１を備える。ゲート−ドレイン間の容量を減らす観点から第１のフィールドプレート電極８をバリア層４と直接的に接する様に設けている。第１のフィールドプレート電極８は、ソース電極５からドレイン電極７に向かう方向におけるゲート電極６とドレイン電極７の間に位置し、バリア層４と直接的に接している。他の実施形態に記載した第２のフィールドプレート電極９もゲート−ドレイン間容量を減らす効果があるが、第２のフィールドプレート電極９を設けずに第１のフィールドプレート電極８を設けた形態の半導体装置の方が第１のフィールドプレート電極８を設けずに第２のフィールドプレート電極９を設けた形態の半導体装置よりゲート−ドレイン間容量を減らすことができる。
第１のフィールドプレート電極８のバリア層４を向く面の全面は、バリア層４と直接的に接していることが好ましい。
ゲート−ドレイン間の容量を減らす観点から、第１のフィールドプレート電極８の高さは、ゲート電極６と同じ高さであることが好ましい。第１のフィールドプレート電極８の位置などの好ましい条件に関しては、第１の実施形態と共通する。
第１のフィールドプレート電極８の他にも他のフィールドプレート電極を設けるなどして、横方向の電界を緩和させることが好ましく、他のフィールドプレート電極を設けた場合においても、ゲート電極６とドレイン電極７の間に位置し、バリア層４と直接的に接した第１のフィールドプレート電極８が存在することによって、ゲート−ドレイン間容量を減少させ、スイッチング特性を向上させることが好ましい。
図７と図８に、実施形態の作用及び効果の説明図を示す。図７及び図８は、比較形態と実施形態のシミュレーション結果である。図７は、ＱＧＤ（縦軸）とＶＧＳ（横軸）の関係を示すグラフである。図８は、ゲート電極６からドレイン電極７方向（横軸）の電界分布（縦軸）を示している。実線は、第１の実施形態の半導体装置１００の特性である。一点長鎖線は、半導体装置１００から第１のフィールドプレート電極８及び第２のフィールドプレート電極９を省略した半導体装置（比較形態）の特性である。破線は、半導体装置１００から第１のフィールドプレート電極８を省略した半導体装置（比較形態）の特性である。図８に示す二点長鎖線は半導体装置１００から第２のフィールドプレート電極９を省略した半導体装置（第６の実施形態に相当）の特性である。図７及び図８から、実施形態の半導体装置１００は、ゲート−ドレイン間容量を低減しつつ、良好な電界分布を有することが確認される。また、第６の実施形態に相当する半導体装置（二点長鎖線）は、比較形態と比べてＱＧＤが低減している。図７に示した特性から第１のフィールドプレート電極８は、第２のフィールドプレート電極９と比べてゲート−ドレイン間容量の低減効果が大きいことがわかる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１００ 半導体装置
１ 基板
２ バッファ層
３ チャネル層（第１の窒化物半導体層、窒化物半導体層）
４ バリア層（第２の窒化物半導体層、窒化物半導体層）
５ ソース電極（第１の電極）
６ ゲート電極
７ ドレイン電極（第２の電極）
８ 第１のフィールドプレート電極
９ 第２のフィールドプレート電極
１０ 第３のフィールドプレート電極
１１ 層間絶縁膜
１２ 絶縁膜
１３ 第１の導電層
１４ 第２の導電層
１５ 第３の窒化物半導体層
１６ 第４のフィールドプレート電極
１７ ゲート絶縁膜
１００〜１０５ 半導体装置

Claims (9)

  1. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、
    前記第２の窒化物半導体層の上に位置し、前記第１の窒化物半導体層に電気的に接続された第１の電極と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層に電気的に接続された第２の電極と、
    前記第１の電極と前記第２の電極との間に位置したゲート電極と、
    前記第２の窒化物半導体層上に位置し、前記ゲート電極と同じ高さの第１のフィールドプレート電極と、
    前記第１のフィールドプレート電極よりも前記第２の電極側に位置し、前記第１のフィールドプレート電極の上方に設けられた第２のフィールドプレート電極と、
    を備えた半導体装置。
  2. 前記第１のフィールドプレート電極と前記第２のフィールドプレート電極の間に絶縁膜をさらに備えた請求項１に記載の半導体装置。
  3. 前記第１のフィールドプレート電極と前記第２のフィールドプレート電極は、前記ソース電極に電気的に接続する請求項１又は２に記載の半導体装置。
  4. 前記ゲート電極上に第１の導電層及び第２の導電層をさらに備え、
    前記第１の導電層とドレイン電極との距離は、前記ゲート電極と前記ドレイン電極との距離以上であり、
    前記第２の導電層とドレイン電極との距離は、前記ゲート電極と前記ドレイン電極との距離以上である請求項１ないし３のいずれか１項に記載の半導体装置。
  5. 前記ゲート電極と前記第１のフィールドプレート電極との距離は、０．０μｍより大きく１０μｍ以下である請求項１ないし４のいずれか１項に記載の半導体装置。
  6. 前記第１のフィールドプレート電極と前記第２のフィールドプレート電極は、前記第１の窒化物半導体層と前記第２の窒化物半導体層の積層方向において少なくとも一部重なる請求項１ないし５のいずれか１項に記載の半導体装置。
  7. 前記ゲート電極と前記第１のフィールドプレート電極は、同じ導電材料で構成される請求項１ないし６のいずれか１項に記載の半導体装置。
  8. 前記第１の電極と電気的に接続され、前記第２の電極方向に延伸し、前記ゲート電極の上方に位置している第３のフィールドプレート電極と
    前記第２のフィールドプレート電極と前記第２の電極の間に第４のフィールドプレート電極をさらに備えた請求項１ないし７のいずれか１項に記載の半導体装置。
  9. 第１の窒化物半導体層と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層よりもバンドギャップが大きい第２の窒化物半導体層と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層に電気的に接続された第１の電極と、
    前記第１の窒化物半導体層の上に位置し、前記第１の窒化物半導体層に電気的に接続された第２の電極と、
    前記第１の電極と前記第２の電極との間に位置したゲート電極と、
    前記第２の窒化物半導体層と直接的に接し、前記ゲート電極と同じ高さの第１のフィールドプレート電極と、
    を備えた半導体装置。
JP2019048043A 2019-03-15 2019-03-15 半導体装置 Pending JP2020150193A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019048043A JP2020150193A (ja) 2019-03-15 2019-03-15 半導体装置
CN201910609701.8A CN111697063B (zh) 2019-03-15 2019-07-08 半导体装置
US16/559,210 US10998433B2 (en) 2019-03-15 2019-09-03 Semiconductor device
JP2023004427A JP2023038273A (ja) 2019-03-15 2023-01-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019048043A JP2020150193A (ja) 2019-03-15 2019-03-15 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023004427A Division JP2023038273A (ja) 2019-03-15 2023-01-16 半導体装置

Publications (1)

Publication Number Publication Date
JP2020150193A true JP2020150193A (ja) 2020-09-17

Family

ID=72422798

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019048043A Pending JP2020150193A (ja) 2019-03-15 2019-03-15 半導体装置
JP2023004427A Pending JP2023038273A (ja) 2019-03-15 2023-01-16 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023004427A Pending JP2023038273A (ja) 2019-03-15 2023-01-16 半導体装置

Country Status (3)

Country Link
US (1) US10998433B2 (ja)
JP (2) JP2020150193A (ja)
CN (1) CN111697063B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220375925A1 (en) * 2020-12-25 2022-11-24 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and manufacturing method thereof
CN112789731A (zh) * 2020-12-25 2021-05-11 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
US11923424B2 (en) * 2020-12-31 2024-03-05 Nxp B.V. Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor
WO2022174400A1 (en) * 2021-02-19 2022-08-25 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN113436975B (zh) * 2021-08-27 2021-12-14 深圳市时代速信科技有限公司 一种半导体器件及制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307349A (ja) * 1994-05-12 1995-11-21 Nec Corp 半導体装置およびその製造方法
JP2008277604A (ja) * 2007-05-01 2008-11-13 Oki Electric Ind Co Ltd 電界効果トランジスタ
JP2011210752A (ja) * 2010-03-26 2011-10-20 Nec Corp 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法
JP2012028423A (ja) * 2010-07-20 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置
JP2012178416A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2015170821A (ja) * 2014-03-10 2015-09-28 古河電気工業株式会社 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
JP2017123432A (ja) * 2016-01-08 2017-07-13 株式会社東芝 半導体装置
JP2017208379A (ja) * 2016-05-16 2017-11-24 株式会社東芝 窒化物半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573078B2 (en) 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7800132B2 (en) * 2007-10-25 2010-09-21 Northrop Grumman Systems Corporation High electron mobility transistor semiconductor device having field mitigating plate and fabrication method thereof
JP5776217B2 (ja) 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
JP7021038B2 (ja) 2018-09-18 2022-02-16 株式会社東芝 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07307349A (ja) * 1994-05-12 1995-11-21 Nec Corp 半導体装置およびその製造方法
JP2008277604A (ja) * 2007-05-01 2008-11-13 Oki Electric Ind Co Ltd 電界効果トランジスタ
JP2011210752A (ja) * 2010-03-26 2011-10-20 Nec Corp 半導体装置、電子装置、半導体装置の製造方法、および半導体装置の動作方法
JP2012028423A (ja) * 2010-07-20 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置
JP2012178416A (ja) * 2011-02-25 2012-09-13 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2015170821A (ja) * 2014-03-10 2015-09-28 古河電気工業株式会社 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
JP2017123432A (ja) * 2016-01-08 2017-07-13 株式会社東芝 半導体装置
JP2017208379A (ja) * 2016-05-16 2017-11-24 株式会社東芝 窒化物半導体装置

Also Published As

Publication number Publication date
JP2023038273A (ja) 2023-03-16
US10998433B2 (en) 2021-05-04
US20200295171A1 (en) 2020-09-17
CN111697063A (zh) 2020-09-22
CN111697063B (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
US10636884B2 (en) Nitride semiconductor device
US9461122B2 (en) Semiconductor device and manufacturing method for the same
US9406792B2 (en) Semiconductor device having GaN-based layer
CN111697063B (zh) 半导体装置
US9093366B2 (en) N-polar III-nitride transistors
CN107359196B (zh) 半导体装置
US20110227132A1 (en) Field-effect transistor
JP7021038B2 (ja) 半導体装置
US20160218189A1 (en) Semiconductor device
TW201633538A (zh) 半導體裝置
JP2019096719A (ja) 半導体装置、インバータ回路、駆動装置、車両、昇降機、電源回路、及び、コンピュータ
KR101435937B1 (ko) 쇼트키 배리어 다이오드 및 그 제조방법
TW201711202A (zh) 半導體裝置
Huang et al. Enhancement-mode InAlN/GaN power MOSHEMT on silicon with Schottky tri-drain extension
JP6728123B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP2022053102A (ja) 半導体装置
US11538779B2 (en) Semiconductor device with electrode pad having different bonding surface heights
US20240113175A1 (en) Semiconductor device
JP2023146620A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221018