TW201711202A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201711202A
TW201711202A TW105107236A TW105107236A TW201711202A TW 201711202 A TW201711202 A TW 201711202A TW 105107236 A TW105107236 A TW 105107236A TW 105107236 A TW105107236 A TW 105107236A TW 201711202 A TW201711202 A TW 201711202A
Authority
TW
Taiwan
Prior art keywords
insulating film
electrode
interlayer insulating
semiconductor layer
semiconductor device
Prior art date
Application number
TW105107236A
Other languages
English (en)
Inventor
小野祐
鬼沢岳
鈴木良和
Original Assignee
東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝股份有限公司 filed Critical 東芝股份有限公司
Publication of TW201711202A publication Critical patent/TW201711202A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本發明之實施形態係提供一種高耐壓之半導體裝置。 實施形態之半導體裝置包含：第1氮化物半導體層；設置於第1氮化物半導體層上之源極電極；設置於第1氮化物半導體層上之汲極電極；設置於源極電極與汲極電極之間的第1氮化物半導體層上之閘極電極；與第1氮化物半導體層分離地設置，且一端與閘極電極電性連接而另一端位於閘極電極與汲極電極之間之閘極場板電極；與閘極電極分離地設置於閘極場板電極與第1氮化物半導體層之間之第1層間絕緣膜；及設置於閘極電極與第1層間絕緣膜之間，且相對介電常數高於第1層間絕緣膜之第2層間絕緣膜。

Description

半導體裝置 [相關申請案]
本申請享有以日本專利申請2015-178460號(申請日：2015年9月10日)為基礎申請之優先權。本申請藉由參照該基礎申請而包括基礎申請之全部內容。
本發明之實施形態係關於一種半導體裝置。
於使用Si(矽)之功率裝置中，已實現Si之極限附近之低導通電阻。進而，為提昇耐壓，而且降低導通電阻，較佳為用於功率裝置之材料之變更。
可藉由使用氮化物半導體材料等寬能帶隙半導體材料，而實現功率裝置之飛躍性高耐壓化或導通電阻之降低。
本發明之實施形態係提供一種高耐壓之半導體裝置。
實施形態之半導體裝置包含：第1氮化物半導體層；設置於第1氮化物半導體層上之源極電極；設置於第1氮化物半導體層上之汲極電極；設置於源極電極與汲極電極之間的第1氮化物半導體層上之閘極電極；與第1氮化物半導體層分離地設置，且一端與閘極電極電性連接而另一端位於閘極電極與汲極電極之間之閘極場板電極；與閘極電極分離地設置於閘極場板電極與第1氮化物半導體層之間之第1層間絕緣膜；及設置於閘極電極與第1層間絕緣膜之間，且相對介電常數 高於第1層間絕緣膜之第2層間絕緣膜。
10‧‧‧基板
12‧‧‧第2氮化物半導體層(緩衝層)
14‧‧‧第1區域
16‧‧‧第2區域
18‧‧‧第3區域
20‧‧‧第1氮化物半導體層
20a‧‧‧第1半導體層
20b‧‧‧第2半導體層
30‧‧‧源極電極
32‧‧‧源極場板電極
32a‧‧‧源極場板電極之一端
32b‧‧‧源極場板電極之另一端
32c‧‧‧源極場板電極之另一端之端面
32d‧‧‧源極場板電極之下表面
40‧‧‧閘極電極
40a‧‧‧閘極電極之一端之端面
42‧‧‧閘極場板電極
42a‧‧‧閘極場板電極之一端
42b‧‧‧閘極場板電極之另一端
42c‧‧‧閘極場板電極之另一端之端面
42d‧‧‧閘極場板電極之下表面
50‧‧‧汲極電極
52‧‧‧槽(溝道或凹槽)
54‧‧‧槽之底部
58‧‧‧第2氮化物半導體層(覆蓋層)
60‧‧‧第1層間絕緣膜
60a‧‧‧第1層間絕緣膜之第1端面
60b‧‧‧第1層間絕緣膜之第2端面
62‧‧‧第2層間絕緣膜
64‧‧‧第3層間絕緣膜
64a‧‧‧第3層間絕緣膜之一部分
66‧‧‧第4層間絕緣膜
66a‧‧‧第4層間絕緣膜之第1端面
66b‧‧‧第4層間絕緣膜之第2端面
68‧‧‧第5層間絕緣膜
70‧‧‧第6層間絕緣膜
72‧‧‧第7層間絕緣膜
74‧‧‧第8層間絕緣膜
100‧‧‧半導體裝置
200‧‧‧半導體裝置
300‧‧‧半導體裝置
400‧‧‧半導體裝置
500‧‧‧半導體裝置
600‧‧‧半導體裝置
700‧‧‧半導體裝置
800‧‧‧半導體裝置
2DEG‧‧‧2維電子氣體
A1‧‧‧電場E之最大部
d1~d6‧‧‧距離
E‧‧‧電場
F1、F2、G1、G2‧‧‧電場E之最大部
H1、H2、H3、I1、I2、I3‧‧‧最大值
圖1係第1實施形態之半導體裝置之模式剖視圖。
圖2係第1實施形態之半導體裝置之製造方法中，製造中途之半導體裝置之模式剖視圖。
圖3係第1實施形態之半導體裝置之製造方法中，製造中途之半導體裝置之模式剖視圖。
圖4係第1實施形態之半導體裝置之製造方法中，製造中途之半導體裝置之模式剖視圖。
圖5係第1實施形態之半導體裝置之製造方法中，製造中途之半導體裝置之模式剖視圖。
圖6係第1實施形態之半導體裝置之製造方法中，製造中途之半導體裝置之模式剖視圖。
圖7係第1實施形態之半導體裝置之製造方法中，製造中途之半導體裝置之模式剖視圖。
圖8(a)及(b)係說明第1實施形態之半導體裝置之作用之模式圖。
圖9(a)~(c)係第1實施形態之半導體裝置之一部分之模式剖視圖。
圖10(a)及(b)係第2實施形態之半導體裝置之模式剖視圖。
圖11(a)及(b)係第3實施形態之半導體裝置之模式剖視圖。
圖12(a)及(b)係第4實施形態之半導體裝置之模式剖視圖。
圖13係第5實施形態之半導體裝置之模式剖視圖。
圖14係第6實施形態之半導體裝置之模式剖視圖。
圖15係第7實施形態之半導體裝置之模式剖視圖。
圖16係第8實施形態之半導體裝置之模式剖視圖。
以下，使用圖式，說明本發明之實施形態。
本說明書中，存在對於同一或類似之構件，標註同一符號，且將重複之說明省略之情況。
本說明書中，所謂「氮化物半導體」係指包含GaN(氮化鎵)、AlN(氮化鋁)、InN(氮化銦)及其等之中間組成之半導體之總稱。
本說明書中，所謂「未摻雜」係指雜質濃度為1×1015cm-3以下。
本說明書中，為表示零件等之位置關係，而將圖式之上方向記為「上」，將圖式之下方向記為「下」。本說明書中，「上」、「下」之概念並非係表示與重力方向之關係之術語。
(第1實施形態)
本實施形態之半導體裝置包含：第1氮化物半導體層；設置於第1氮化物半導體層上之源極電極；設置於第1氮化物半導體層上之汲極電極；設置於源極電極與汲極電極之間的第1氮化物半導體層上之閘極電極；一端與閘極電極電性連接而另一端位於閘極電極與汲極電極之間，且與第1氮化物半導體層分離地設置之閘極場板電極；與閘極電極分離地設置於閘極場板電極與第1氮化物半導體層之間之第1層間絕緣膜；及設置於閘極電極與第1層間絕緣膜之間，且相對介電常數高於第1層間絕緣膜之第2層間絕緣膜。
圖1係本實施形態之半導體裝置100之模式剖視圖。本實施形態之半導體裝置係使用氮化物半導體之HEMT(High Electron Mobility Transistor，高電子遷移率電晶體)。
半導體裝置100包含：基板10、第2氮化物半導體層(緩衝層)12、第1氮化物半導體層20、源極電極30、閘極電極40、汲極電極50、閘極場板電極42、第1層間絕緣膜60、第2層間絕緣膜62及第3層間絕緣膜64。
基板10係例如Si(矽)基板。除了Si基板以外，例如亦可使用藍寶 石基板、或碳化矽(SiC)基板。
第1氮化物半導體層20係設置於基板10上。第1氮化物半導體層20具有第1半導體層20a、及設置於第1半導體層20a上之第2半導體層20b。第2半導體層20b之能帶隙係大於第1半導體層20a之能帶隙。
第1半導體層20a係例如未摻雜之AlXGa1-XN(0≦X<1)。更具體而言，第1半導體層20a係例如未摻雜之GaN。第1半導體層20a之膜厚為例如0.5μm以上且3μm以下。第2半導體層20b係例如未摻雜之AlYGa1-YN(0<Y≦1，X<Y)。更具體而言，第2半導體層20b係例如未摻雜之Al0.2Ga0.8N。第2半導體層20b之膜厚為例如15nm以上50nm以下。
於第1半導體層20a與第2半導體層20b之間形成異質接合界面。半導體裝置100之導通動作時，於異質接合界面形成2維電子氣體(2DEG，Two-dimensionAl electron gas)，且該2維電子氣體成為載子。
第2氮化物半導體層(緩衝層)12係設置於基板10與第1氮化物半導體層20之間。藉由設置第2氮化物半導體層(緩衝層)12，而將基板10與第1氮化物半導體層20之間之晶格失配緩和，形成結晶性較高之第1氮化物半導體層20。藉此，實現高性能之半導體裝置。第2氮化物半導體層12係例如氮化鋁鎵(AlWGa1-WN(0<W<1))之多層結構。
源極電極30與汲極電極50係設置於第1氮化物半導體層20上。閘極電極40係設置於源極電極30與汲極電極50之間之第1氮化物半導體層20上。
源極電極30、閘極電極40及汲極電極50係例如金屬電極。用於源極電極30與汲極電極50之金屬電極具有例如鈦(Ti)與鋁(Al)之積層結構。用於閘極電極40之金屬電極具有鎳(Ni)與金(Au)之積層結構。源極電極30及汲極電極50與第1氮化物半導體層20(第2半導體層20b)較佳為歐姆接合。源極電極30與汲極電極50之距離為例如5μm以上且 30μm以下。
閘極場板電極42係與第1氮化物半導體層20分離地設置。閘極場板電極42之一端42a係與閘極電極40電性連接。閘極場板電極42之一端42a係與例如閘極電極40亦物理性連接。閘極場板電極42之另一端42b係配置於閘極電極40與汲極電極50之間。
閘極場板電極42係為緩和半導體裝置100內部之電場集中而使用。閘極場板電極42係例如利用Au(金)等導電性材料，藉由例如鍍敷法等而形成。
第1層間絕緣膜60係設置於閘極場板電極42與第1氮化物半導體層20之間。第1層間絕緣膜60係與閘極電極40分離地設置。
第2層間絕緣膜62係設置於閘極場板電極42與第1氮化物半導體層20之間。第2層間絕緣膜62係設置於閘極電極40與第1層間絕緣膜60之間。第2層間絕緣膜62之相對介電常數大於第1層間絕緣膜60之相對介電常數。
第3層間絕緣膜64係設置於第1氮化物半導體層20上。第3層間絕緣膜64係設置於第1層間絕緣膜60與汲極電極50之間。
其次，對本實施形態之半導體裝置100之製造方法之一例進行說明。圖2至圖7係本實施形態之半導體裝置之製造方法中，製造中途之半導體裝置100之模式剖視圖。
本實施形態之半導體裝置之製造方法係於基板上藉由磊晶生長法而形成第2氮化物半導體層，於第2氮化物半導體層上藉由磊晶生長法而形成第1半導體層，於第1半導體層上藉由磊晶生長法而形成第2半導體層，於第2半導體層上形成源極電極、閘極電極及汲極電極，於閘極電極與汲極電極之間之第2半導體層上形成第1層間絕緣膜，於閘極電極與第1層間絕緣膜之間之第2半導體層上形成相對介電常數高於第1層間絕緣膜之第2層間絕緣膜，於第1層間絕緣膜及第2層間絕緣 膜上形成一端與閘極電極電性連接而另一端配置於閘極電極與汲極電極之間且與第2半導體層分離地設置之閘極場板電極，於第1層間絕緣膜與汲極電極之間形成相對介電常數高於第1層間絕緣膜之第3層間絕緣膜。
首先，於基板10上藉由例如磊晶生長法而形成第2氮化物半導體層12(圖2)。
繼而，於第2氮化物半導體層12上，藉由例如磊晶生長法而形成第1半導體層20a(圖3)。
繼而，於第1半導體層20a上，藉由例如磊晶生長法而形成第2半導體層20b(圖4)。
繼而，於第2半導體層20b上，藉由例如掀離法而形成源極電極30、閘極電極40及汲極電極50。繼而，於閘極電極40與汲極電極50之間之第2半導體層20b上，形成第1層間絕緣膜60。繼而，於閘極電極40與第1層間絕緣膜60之間之第2半導體層20b上，形成第2層間絕緣膜62。
於源極電極30與閘極電極40之間之第2半導體層20b上，較佳為形成第3層間絕緣膜64之一部分64a(圖5)。此係為了防止下述閘極場板電極42直接形成於第2半導體層20b上，從而損傷第2半導體層20b。 同樣地，於汲極電極50與第1層間絕緣膜60之間之第2半導體層20b上，較佳為形成第3層間絕緣膜64之一部分64a(圖5)。
繼而，於第1層間絕緣膜60及第2層間絕緣膜62上，藉由例如鍍敷法而形成閘極場板電極42(圖6)。
最後，於第1層間絕緣膜60與汲極電極50之間及源極電極30與閘極電極40之間形成第3層間絕緣膜64，從而獲得半導體裝置100(圖7)。
繼而，對本實施形態之半導體裝置100之作用及效果進行說明。
圖8係說明本實施形態之半導體裝置100之作用及效果之圖。圖8(a)係本實施形態之半導體裝置100之模式剖視圖，圖8(b)係表示作用於圖8(a)所示之本實施形態之半導體裝置100之橫向之電場E之模式圖。
於對使用氮化物半導體材料之半導體裝置施加高電場之情形時，有時該半導體裝置會受到破壞。例如，存在施加至汲極電極50與源極電極30之間之電場E之電力線容易進入閘極電極之一端之端面40a之傾向、或容易自閘極電極之一端之端面40a流出之傾向。其原因在於，閘極電極40係配置於較源極電極30更靠近汲極電極50之部分。藉此，如圖8(b)之點線(無場板(FP(field plate))電極)所示，於閘極電極之一端之端面40a附近施加較強之電場E，而容易引起半導體裝置100之破壞。
於設置有閘極場板電極42之半導體裝置中，施加至汲極電極50與源極電極30之間之電場E之電力線係分散地進入閘極電極之一端之端面40a附近與閘極場板電極之另一端之端面42c附近。因此，如圖8(b)之虛線(有FP電極)所示，於閘極場板電極之另一端之端面42c附近設置電場E之最大部A1，從而閘極電極之一端之端面40a附近之電場強度下降。
為了更加提昇耐壓，而考慮進而設置複數個閘極場板電極之方法。然而，製作複數個閘極場板電極於製程方面較為困難。
於本實施形態之半導體裝置100中，第2層間絕緣膜62之相對介電常數及第3層間絕緣膜64之相對介電常數高於第1層間絕緣膜60之相對介電常數。因此，自汲極電極50出來經由第3層間絕緣膜64直接進入閘極場板電極之另一端42c之電力線之一部分經由第1層間絕緣膜60與閘極場板電極之下表面42d，進入閘極場板電極42。因此，第1層間絕緣膜60之第1端面60a附近之電場之最大部之強度如圖8(b)之實線(本 實施形態)所示下降至B2。
又，進入閘極電極之一端之端面40a附近之電力線之一部分穿過介電常數低於第2層間絕緣膜62之第1層間絕緣膜60而自閘極場板電極之下表面42d進入閘極場板電極42。故而，第1層間絕緣膜之第2端面60b附近之電場E之強度增加至B1。另一方面，閘極電極之一端之端面40a附近之電場強度下降。因而，可將作用於半導體裝置100之最大電場強度降低。因此，可使半導體裝置100之耐壓增加。換言之，可藉由本實施形態之半導體裝置100，而使場板效果虛擬地多級化。
圖9係本實施形態之半導體裝置100之一部分之模式剖視圖。於本實施形態之半導體裝置100中，為使閘極場板電極之另一端之端面42c附近處之更多之電力線穿過第1層間絕緣膜60，從而有效地緩和閘極場板電極之另一端之端面42c附近之電場集中，較佳為第1層間絕緣膜之第1端面60a與汲極電極50之距離為閘極場板電極之另一端之端面42c與汲極電極50之距離以下。此處，於圖9(a)中，第1層間絕緣膜之第1端面60a與汲極電極50之距離d1小於閘極場板電極之另一端之端面42c與汲極電極50之距離d2(d1<d2)。於圖9(b)中，第1層間絕緣膜之第1端面60a與汲極電極50之距離d1等於閘極場板電極之另一端之端面42c與汲極電極50之距離d2(d1=d2)。於圖9(c)中，第1層間絕緣膜之第1端面60a與汲極電極50之距離d1大於閘極場板電極之另一端之端面42c與汲極電極50之距離d2(d1>d2)。於本實施形態之半導體裝置中，更佳之半導體裝置係圖9(a)與圖9(b)所示之半導體裝置。再者，於圖1所示之半導體裝置100中d1=d2。又，於本實施形態之半導體裝置100中，設為使用與第1層間絕緣膜之第2端面60b相比和汲極電極50之距離更近之第1層間絕緣膜之第1端面60a測定d1。
較佳為，第3層間絕緣膜64之相對介電常數高於第1層間絕緣膜60之相對介電常數。穿過相對介電常數較低之第1層間絕緣膜60之電 力線之比例因使第3層間絕緣膜64之相對介電常數高於第1層間絕緣膜60之相對介電常數而變大。因而，可進而使半導體裝置100之耐壓增加。
於形成相對介電常數較低之層間絕緣膜之方面，較佳為第1層間絕緣膜60包含氧化矽、苯并環丁烯或聚醯亞胺。又，於形成相對介電常數較高之層間絕緣膜之方面，較佳為第2層間絕緣膜62與第3層間絕緣膜64包含氮化矽、氧化鋁、鈦酸鍶或鈦酸鋇。再者，第3層間絕緣膜64亦可使用與第2層間絕緣膜62相同之材料而形成。
為使較多之電力線穿過第1層間絕緣膜60，更有效地緩和電場集中，較佳為第1層間絕緣膜60分別與閘極場板電極42及第1氮化物半導體層20(第2半導體層20b)直接相接。
根據本實施形態之半導體裝置100，可提供一種高耐壓之半導體裝置。
(第2實施形態)
本實施形態之半導體裝置200具有：第1氮化物半導體層；設置於第1氮化物半導體層上之源極電極；設置於第1氮化物半導體層上之汲極電極；設置於源極電極與汲極電極之間的第1氮化物半導體層上之閘極電極；一端與源極電極電性連接而另一端配置於源極電極與汲極電極之間，且與第1氮化物半導體層分離地設置之源極場板電極；與源極電極分離地設置於源極場板電極與第1氮化物半導體層之間之第4層間絕緣膜；及設置於源極電極與第4層間絕緣膜之間，且相對介電常數高於第4層間絕緣膜之第5層間絕緣膜。此處，對於與第1實施形態之半導體裝置重複之處，將該記載省略。
圖10係本實施形態之半導體裝置200之模式剖視圖。圖10(a)係本實施形態之半導體裝置200之模式剖視圖，圖10(b)係表示對圖10(a)所示之本實施形態之半導體裝置200之2維電子氣體作用之橫向之電場E 之模式圖。
源極場板電極32係與第1氮化物半導體層20分離地設置。源極場板電極32之一端32a係與源極電極30電性連接。源極場板電極32之一端32a係與例如源極電極30亦物理性地連接。源極場板電極32之另一端32b係配置於閘極電極40與汲極電極50之間。
源極場板電極32係用於緩和半導體裝置100內部之電場集中。源極場板電極32係利用例如Au(金)等導電性材料，藉由例如鍍敷法等而形成。
第4層間絕緣膜66係設置於源極場板電極32與第1氮化物半導體層20之間。第4層間絕緣膜66係與源極電極30及閘極電極40分離地設置。
第5層間絕緣膜68係設置於源極場板電極32與第1氮化物半導體層20之間。第5層間絕緣膜68係設置於源極電極30與第4層間絕緣膜60之間。第5層間絕緣膜68之相對介電常數高於第1層間絕緣膜60之相對介電常數。
第6層間絕緣膜70係設置於第1氮化物半導體層20上。第6層間絕緣膜70係設置於第4層間絕緣膜66與汲極電極50之間。
為使出入於源極場電極之另一端32b之電力線之數增加，使電場效率良好地緩和，較佳為源極場板電極之另一端之端面32c與汲極電極50之距離短於閘極電極之一端之端面40a與汲極電極50之距離。
於本實施形態之半導體裝置200中，為更有效地緩和電場集中，較佳為第4層間絕緣膜之第1端面66a與汲極電極50之距離d3為源極場板電極之另一端之端面32c與汲極電極50之距離d4以下(d3≦d4)。再者，第4層間絕緣膜66具有第4層間絕緣膜之第1端面66a與第4層間絕緣膜之第2端面66b，但本實施形態設為使用與汲極電極50之距離更近之第4層間絕緣膜之第1端面66a測定d3。
為使更多之電力線穿過第4層間絕緣膜66，更有效地緩和電場集中，較佳為第4層間絕緣膜66與源極場板電極32及第1氮化物半導體層20(第2半導體層20b)直接相接。
於本實施形態之半導體裝置200之電場分佈中，如圖10(b)所示，於第4層間絕緣膜之第1端面66a附近與第4層間絕緣膜之第2端面66b附近設置2個(C1、C2)最大值。隨之，閘極電極之一端之端面40a附近之電場強度下降。因此，可使半導體裝置100之耐壓增加。
根據本實施形態之半導體裝置200，可提供一種高耐壓之半導體裝置。
(第3實施形態)
本實施形態之半導體裝置300具有：第1氮化物半導體層；設置於第1氮化物半導體層上之源極電極；設置於第1氮化物半導體層上之汲極電極；設置於源極電極與汲極電極之間的第1氮化物半導體層上之閘極電極；一端與閘極電極電性連接而另一端配置於閘極電極與汲極電極之間，且與第1氮化物半導體層分離地設置之閘極場板電極；於閘極場板電極之上方，一端與源極電極電性連接而另一端配置於源極電極與汲極電極之間，且與第1氮化物半導體層、閘極電極及閘極場板電極分離地設置之源極場板電極；與閘極電極分離地設置於閘極場板電極與第1氮化物半導體層之間之第1層間絕緣膜；設置於閘極電極與第1層間絕緣膜之間且相對介電常數高於第1層間絕緣膜之第2層間絕緣膜；與源極電極分離地設置於源極場板電極與第1氮化物半導體層之間之第4層間絕緣膜；設置於源極電極與第4層間絕緣膜之間，且相對介電常數高於第1層間絕緣膜及第4層間絕緣膜之第5層間絕緣膜；及設置於汲極電極與第4層間絕緣膜之間，且相對介電常數高於第4層間絕緣膜之第6層間絕緣膜。此處，對於與第1及第2實施形態重複之內容，將該記載省略。
圖11係本實施形態之半導體裝置300之模式剖視圖。圖11(a)係本實施形態之半導體裝置300之模式剖視圖，圖11(b)係表示圖11(a)所示之本實施形態之半導體裝置300之縱向之電場E之模式圖。
本實施形態之半導體裝置300具有閘極場板電極42與源極場板電極32之兩者。此處，為藉由閘極場板電極42與源極場板電極32更有效地緩和電場，較佳為閘極場板電極之另一端之端面42c與汲極電極之距離d5長於源極場板電極之另一端之端面32c與汲極電極之距離d6。
為設為相對介電常數相對較低之層間絕緣膜，第1層間絕緣膜60及第4層間絕緣膜44較佳為包含例如氧化矽、苯并環丁烯或聚醯亞胺。又，為設為相對介電常數相對較高之層間絕緣膜，較佳為第2層間絕緣膜62、第5層間絕緣膜68及第6層間絕緣膜70包含例如氮化矽、氧化鋁、鈦酸鍶或鈦酸鋇。
於本實施形態之半導體裝置300中，如圖11(b)所示，電場E之最大部於第1層間絕緣膜之第1端面60a附近與第1層間絕緣膜之第2端面60b附近設置2個(F1、F2)，且於第4層間絕緣膜之第1端面66a附近與第4層間絕緣膜之第2端面66b附近設置2個(G1、G2)。因此，閘極電極之一端40a附近之電場強度下降，從而可使半導體裝置300之耐壓增加。
根據本實施形態之半導體裝置300，可提供一種高耐壓之半導體裝置。
(第4實施形態)
本實施形態之半導體裝置400係於第1層間絕緣膜60與第2層間絕緣膜62之間，進而包含相對介電常數大於第1層間絕緣膜60且小於第2層間絕緣膜62之第7層間絕緣膜72，且於第4層間絕緣膜66與第5層間絕緣膜68之間，進而包含相對介電常數大於第4層間絕緣膜66且小於第5層間絕緣膜68之第8層間絕緣膜74，於此方面不同於第3實施形態之半導體裝置。此處，對於與第1至第3實施形態重複之內容，將該記 載省略。
圖12係本實施形態之半導體裝置400之模式剖視圖。
第7層間絕緣膜72及第8層間絕緣膜74可例如將氧化矽、苯并環丁烯、聚醯亞胺、氮化矽、氧化鋁、鈦酸鍶或鈦酸鋇適當混合而製作。
為更有效地緩和電場集中，較佳為第7層間絕緣膜72分別與閘極場板電極42及第1氮化物半導體層20(第2半導體層20b)直接相接，又，第8層間絕緣膜74分別與源極場板電極32及第1氮化物半導體層20(第2半導體層20b)直接相接。
本實施形態之半導體裝置400係如圖12(b)所示，於電場分佈中出現H1、H2、H3、I1、I2及I3之合計6個最大值。藉此，便可實現更高耐壓化。
根據本實施形態之半導體裝置400，可提供一種高耐壓之半導體裝置。
(第5實施形態)
本實施形態之半導體裝置500係於進而包含設置於第1氮化物半導體層與閘極電極之間之閘極絕緣膜之方面，不同於第1實施形態之半導體裝置。此處，對於與第1實施形態重複之處，將該記載省略。
圖13係本實施形態之半導體裝置500之模式剖視圖。
閘極絕緣膜56之材料係例如氮化矽(SiNx)膜、氮化鋁(AlNx膜)、氮氧化矽(SiOyNx)膜或氮氧化鋁膜(AlNOy)。閘極絕緣膜56之相對介電常數為第1層間絕緣膜60之相對介電常數以上且第2層間絕緣膜62之相對介電常數以下因可形成良好之閘極絕緣膜使半導體裝置500動作而較佳。
即便於本實施形態之半導體裝置500中，亦可提供一種高耐壓之半導體裝置。又，因包含閘極絕緣膜56，故閘極洩漏電流得到抑制。
(第6實施形態)
本實施形態之半導體裝置600係於進而包含設置於第1氮化物半導體層與閘極電極之間之p型第3氮化物半導體層(覆蓋層)之方面，不同於第1至第5實施形態之半導體裝置。此處，對於與第1至第5實施形態重複之處，將該記載省略。
圖14係本實施形態之半導體裝置600之模式剖視圖。
第3氮化物半導體層58係例如p型AlUGa1-UN(0≦U<1)。更具體而言第3氮化物半導體層58係例如p型GaN。第3氮化物半導體層58之膜厚為例如50nm以上且200nm以下。本實施形態之半導體裝置500係常關型之半導體裝置。
於本實施形態之半導體裝置600中，可提供一種高耐壓且常關型之半導體裝置。
(第7實施形態)
本實施形態之半導體裝置700係於閘極電極與基板之距離短於源極電極與基板之距離之方面，不同於第1至第6實施形態之半導體裝置。此處，對於與第1至第6實施形態重複之處，將該記載省略。
圖15係本實施形態之半導體裝置700之模式剖視圖。
於本實施形態之半導體裝置700中，第2半導體層20b具有設置於第2半導體層20b上之槽(溝道或凹槽)52。閘極電極40之一部分係設置於槽52內。槽之底部54係設置於第2半導體層20b內。又，閘極絕緣膜56係設置於閘極電極40與槽之底部54之間。故而，閘極電極40與基板10之距離短於源極電極30與基板10之距離。本實施形態之半導體裝置700係常關型之半導體裝置。
於本實施形態之半導體裝置700中，可提供一種高耐壓且常關型之半導體裝置。
(第8實施形態)
本實施形態之半導體裝置800係於槽之底部設置於第1半導體層20a內之方面，不同於第7實施形態之半導體裝置700。此處，對於與第1至第7實施形態重複之處，將該記載省略。
圖16係本實施形態之半導體裝置800之模式剖視圖。本實施形態之半導體裝置800係常關型之半導體裝置。
即便於本實施形態之半導體裝置800中，亦能提供一種高耐壓且常關型之半導體裝置。
對本發明之若干實施形態及實施例進行了說明，但該等實施形態及實施例係作為例示而提示者，且並非意圖限定發明之範圍。該等新穎之實施形態可藉由其它各種形態而實施，且可於不脫離發明精神之範圍內，進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或精神中，並且包含於專利申請之範圍中記載之發明及其均等之範圍中。
10‧‧‧基板
12‧‧‧第2氮化物半導體層(緩衝層)
20‧‧‧第1氮化物半導體層
20a‧‧‧第1半導體層
20b‧‧‧第2半導體層
30‧‧‧源極電極
40‧‧‧閘極電極
40a‧‧‧閘極電極之一端之端面
42‧‧‧閘極場板電極
42a‧‧‧閘極場板電極之一端
42b‧‧‧閘極場板電極之另一端
42c‧‧‧閘極場板電極之另一端之端面
42d‧‧‧閘極場板電極之下表面
50‧‧‧汲極電極
60‧‧‧第1層間絕緣膜
60a‧‧‧第1層間絕緣膜之第1端面
60b‧‧‧第1層間絕緣膜之第2端面
62‧‧‧第2層間絕緣膜
64‧‧‧第3層間絕緣膜
100‧‧‧半導體裝置

Claims (11)

  1. 一種半導體裝置，其包含：第1氮化物半導體層；源極電極，其係設置於上述第1氮化物半導體層上；汲極電極，其係設置於上述第1氮化物半導體層上；閘極電極，其係設置於上述源極電極與上述汲極電極之間的上述第1氮化物半導體層上；閘極場板電極，其與上述第1氮化物半導體層分離地設置，且一端與上述閘極電極電性連接，另一端配置於上述閘極電極與上述汲極電極之間；第1層間絕緣膜，其係與上述閘極電極分離地設置於上述閘極場板電極與上述第1氮化物半導體層之間；及第2層間絕緣膜，其係設置於上述閘極電極與上述第1層間絕緣膜之間，且相對介電常數高於上述第1層間絕緣膜。
  2. 如請求項1之半導體裝置，其進而包含：設置於上述第1層間絕緣膜與上述汲極電極之間、且相對介電常數高於上述第1層間絕緣膜之第3層間絕緣膜。
  3. 如請求項1或2之半導體裝置，其中上述第1層間絕緣膜係包含氧化矽、苯并環丁烯或聚醯亞胺。
  4. 如請求項1或2之半導體裝置，其中上述第2層間絕緣膜或上述第3層間絕緣膜係包含氮化矽、氧化鋁、鈦酸鍶或鈦酸鋇。
  5. 如請求項1或2之半導體裝置，其中上述第1氮化物半導體層包含：第1半導體層、及設置於上述第1半導體層上且能帶隙(band gap)大於上述第1半導體層之第2半導體層。
  6. 如請求項1或2之半導體裝置，其進而包含：源極場板電極，其 係於上述閘極場板電極之上方，一端與上述源極電極電性連接，另一端與上述第1氮化物半導體層分離，而設置於上述源極電極與上述汲極電極之間。
  7. 如請求項1或2之半導體裝置，其進而包含：基板，及設置於上述第1氮化物半導體層與上述基板之間之第2氮化物半導體層。
  8. 如請求項1或2之半導體裝置，其進而包含：設置於上述第1氮化物半導體層與上述閘極電極之間之p型第3氮化物半導體層。
  9. 如請求項1或2之半導體裝置，其進而包含：設置於上述第1氮化物半導體層與上述閘極電極之間之閘極絕緣膜。
  10. 如請求項9之半導體裝置，其中上述閘極電極與上述基板之距離短於上述源極電極與上述基板之距離。
  11. 一種半導體裝置，其包含：第1氮化物半導體層；源極電極，其係設置於上述第1氮化物半導體層上；汲極電極，其係設置於上述第1氮化物半導體層上；閘極電極，其係設置於上述源極電極與上述汲極電極之間之上述第1氮化物半導體層上；源極場板電極，其係與上述第1氮化物半導體層分離地設置，且一端與上述源極電極電性連接，另一端配置於上述源極電極與上述汲極電極之間；第1層間絕緣膜，其係與上述源極電極分離地設置於上述源極場板電極與上述第1氮化物半導體層之間；及第2層間絕緣膜，其係設置於上述源極電極與上述第1層間絕緣膜之間，且相對介電常數高於上述第1層間絕緣膜。
TW105107236A 2015-09-10 2016-03-09 半導體裝置 TW201711202A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015178460A JP2017054960A (ja) 2015-09-10 2015-09-10 半導体装置

Publications (1)

Publication Number Publication Date
TW201711202A true TW201711202A (zh) 2017-03-16

Family

ID=58257569

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105107236A TW201711202A (zh) 2015-09-10 2016-03-09 半導體裝置

Country Status (3)

Country Link
US (1) US9722067B2 (zh)
JP (1) JP2017054960A (zh)
TW (1) TW201711202A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981507A (zh) * 2017-03-29 2017-07-25 苏州捷芯威半导体有限公司 半导体器件及其制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11316038B2 (en) 2018-11-20 2022-04-26 Stmicroelectronics S.R.L. HEMT transistor with adjusted gate-source distance, and manufacturing method thereof
US11121245B2 (en) * 2019-02-22 2021-09-14 Efficient Power Conversion Corporation Field plate structures with patterned surface passivation layers and methods for manufacturing thereof
CN113875019A (zh) * 2020-04-30 2021-12-31 英诺赛科(苏州)半导体有限公司 半导体器件以及制造半导体器件的方法
JP7387567B2 (ja) * 2020-09-24 2023-11-28 株式会社東芝 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
JP4768996B2 (ja) 2005-02-14 2011-09-07 富士通株式会社 電界効果型トランジスタとその製造方法
EP2015353B1 (en) 2006-12-07 2015-11-18 Kabushiki Kaisha Toshiba Semiconductor device
JP2010219117A (ja) * 2009-03-13 2010-09-30 Toshiba Corp 半導体装置
JP2011071307A (ja) * 2009-09-25 2011-04-07 Sharp Corp 電界効果トランジスタ及びその製造方法
US8592865B1 (en) * 2009-10-29 2013-11-26 Hrl Laboratories, Llc Overvoltage tolerant HFETs
JP2013093482A (ja) 2011-10-27 2013-05-16 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP5990976B2 (ja) 2012-03-29 2016-09-14 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2014003222A (ja) * 2012-06-20 2014-01-09 Toshiba Corp 電界効果トランジスタ
JP2014138171A (ja) * 2013-01-18 2014-07-28 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6013948B2 (ja) * 2013-03-13 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
JP6136571B2 (ja) 2013-05-24 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981507A (zh) * 2017-03-29 2017-07-25 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN106981507B (zh) * 2017-03-29 2020-02-14 苏州捷芯威半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20170077284A1 (en) 2017-03-16
US9722067B2 (en) 2017-08-01
JP2017054960A (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
US10714566B2 (en) Semiconductor device
US9461122B2 (en) Semiconductor device and manufacturing method for the same
US9490324B2 (en) N-polar III-nitride transistors
JP6214978B2 (ja) 半導体装置
JP6113135B2 (ja) 半導体フィールドプレートを含むｉｉｉ−ｖ族トランジスタ
US20090206371A1 (en) Nitride semiconductor device and power conversion apparatus including the same
US20140159116A1 (en) III-Nitride Device Having an Enhanced Field Plate
JP5691267B2 (ja) 半導体装置
JP2013042120A (ja) 集積されたダイオードを有するｓｏｉ基板を備える複合半導体装置
TW201711202A (zh) 半導體裝置
US10109715B2 (en) Semiconductor device
CN111697063B (zh) 半导体装置
US20150263155A1 (en) Semiconductor device
US10868163B2 (en) Semiconductor device
JP2013062494A (ja) 窒化物半導体装置
WO2012144100A1 (ja) 窒化物系半導体装置
JP5985162B2 (ja) 窒化物系半導体装置
US20170069747A1 (en) Semiconductor device
JP6145985B2 (ja) 電界効果トランジスタ
JP5329151B2 (ja) 半導体装置
US9887281B2 (en) Semiconductor device
US11538779B2 (en) Semiconductor device with electrode pad having different bonding surface heights
WO2023157452A1 (ja) 窒化物半導体装置
JP2022053102A (ja) 半導体装置