CN106981507B - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN106981507B
CN106981507B CN201710196548.1A CN201710196548A CN106981507B CN 106981507 B CN106981507 B CN 106981507B CN 201710196548 A CN201710196548 A CN 201710196548A CN 106981507 B CN106981507 B CN 106981507B
Authority
CN
China
Prior art keywords
dielectric
medium
electrode
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710196548.1A
Other languages
English (en)
Other versions
CN106981507A (zh
Inventor
李元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gpower Semiconductor Inc
Original Assignee
Gpower Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gpower Semiconductor Inc filed Critical Gpower Semiconductor Inc
Priority to CN201710196548.1A priority Critical patent/CN106981507B/zh
Publication of CN106981507A publication Critical patent/CN106981507A/zh
Priority to JP2019520712A priority patent/JP6790255B2/ja
Priority to PCT/CN2018/077910 priority patent/WO2018177073A1/zh
Priority to US16/199,055 priority patent/US10978564B2/en
Application granted granted Critical
Publication of CN106981507B publication Critical patent/CN106981507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及半导体及半导体制造技术领域，具体而言，涉及一种半导体器件及其制造方法。所述半导体器件包括：半导体层，位于所述半导体层一侧的源极和漏极以及位于所述源极与漏极之间的栅极，位于所述半导体一侧与所述源极、栅极和漏极同层设置的至少两种介电系数不同的介质，及位于所述介质上远离半导体层的一侧的场板。当加载偏置电压时，所述半导体器件内能形成等效阶梯场板或等效斜场板，拉低栅极近漏端的电场尖峰，平抑场板终端的电场尖峰，使得器件内电场分布更加均匀，提高了半导体器件的整体耐压及可靠性。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体及半导体制造技术领域，具体而言，涉及一种半导体器件及其制造方法。
背景技术
工作在高漏源电压下的普通场效应半导体器件，其栅极靠近漏端一侧附近会形成一个高电场尖峰。这种局部区域的高电场可以引起高漏电甚至材料击穿，从而降低器件的击穿电压。同时，随着时间的增加，高电场也会引起器件的半导体材料退化、变性，进而影响器件的可靠性，降低器件使用寿命。所以，在实际器件的结构设计和工艺研发中，需降低栅极近漏边缘的强电场以提高器件的击穿电压并获得优良的可靠性。
目前，降低栅极附近的强电场一般是在栅极靠漏端一侧放置场板，场板通常与源极或栅极相连，在栅漏区域产生一个附加电势，可以有效地平抑栅极近漏端边沿附近的电场尖峰，从而提高器件击穿电压及器件可靠性。由于这种场板的底部与器件半导体材料表面是平行的，在减小靠近栅极边缘的电场尖峰同时，会在场板终端附近形成一个新的较小电场尖峰。这个新出现的电场尖峰峰值会随着场板长度的增加而增加，容易造成场板终端区域器件击穿或失效，使得器件击穿问题没有得到根本解决，只是将矛盾从一个地方转移到了另一个地方。此外，场板过长还会产生较大的寄生电容，影响器件高频特性。
为在抑制栅极近漏端电场的同时不增加新的电场尖峰，目前常采用多层(如三层)依次逐渐走高的梯度分布场板结构,或采用单层斜场板结构[中国专利申请号：201410440179.2]。梯度分布的场板结构必须由多步光刻、介质沉积、金属沉积等工艺配合完成，会增加器件的制造成本。单层斜场板结构需增加斜面制作工艺，增加工艺难度，且由于斜面的存在造成器件表面不平整，不利于工艺集成。
发明内容
有鉴于此，本发明的目的在于提供一种半导体器件及其制造方法，以解决上述问题。
为实现上述目的，本发明提供如下技术方案：
一种半导体器件，包括：
半导体层；
位于所述半导体层上的源极和漏极以及位于所述源极与漏极之间的栅极；
位于所述半导体一侧在所述栅极和漏极之间的至少两种介电系数不同的介质；及
位于所述介质上远离半导体层的一侧的场板。
优选地，所述至少两种介电系数不同的介质中，靠近所述栅极的介质的介电系数大于远离所述栅极的介质的介电系数。
优选地，所述至少两种介电系数不同的介质包括第一介质和第二介质，所述第一介质靠近所述栅极，所述第二介质位于所述第一介质和所述漏极之间，所述场板靠近所述漏极的一端位于所述第二介质上，所述第一介质和第二介质相连，所述第一介质的介电系数大于所述第二介质的介电系数。
优选地，所述第一介质和第二介质的连接处为一平面，所述平面与所述半导体层的表面之间的夹角大于0°且小于或等于180°。
优选地，所述第一介质和第二介质的连接处为一曲面。
优选地，所述第一介质在和第二介质的连接处具有第一阶梯部，所述第二介质在和第一介质的连接处具有与所述第一阶梯部匹配的第二阶梯部。
优选地，所述至少两种介电系数不同的介质包括第一介质、第二介质和第三介质，所述第一介质靠近所述栅极，所述第三介质靠近所述漏极，所述第二介质连接于所述第一介质与第二介质之间，所述第一介质的介电系数大于所述第二介质，所述第二介质的介电系数大于所述第三介质。
优选地，所述场板与所述源极连接并从所述栅极上方向所述漏极的方向延伸，并至少延伸至所述第二介质上方。
优选地，所述场板与所述栅极连接并沿所述栅极向所述漏极的方向延伸，并至少延伸至所述第二介质上方。
优选地，所述半导体层包括半导体衬底及在半导体衬底上生长的外延层。
优选地，所述半导体层包括：衬底、位于衬底一侧的缓冲层、位于缓冲层远离所述衬底一侧的沟道层、位于沟道层远离所述缓冲层一侧的势垒层。
本发明还提供一种半导体器件的制造方法，所述方法包括：
提供一半导体层；
在所述半导体层上形成栅极；
在所述半导体层上分别形成位于所述栅极两侧的源极和漏极；
在所述半导体上形成位于所述栅极和漏极之间的至少两种介电系数不同的介质；
在所述介质远离所述半导体层的一侧形成场板。
优选地，所述至少两种介电系数不同的介质中，靠近所述栅极的介质的介电系数大于远离所述栅极的介质的介电系数。
优选地，在所述半导体上形成位于所述栅极和漏极之间的至少两种介电系数不同的介质的步骤包括：
在所述半导体层及栅极上淀积第一介质；
对所述半导体层及栅极上淀积的第一介质进行刻蚀，保留靠近栅极一边的第一介质；
在所述半导体层及第一介质上淀积介电系数小于所述第一介质的第二介质；
对所述第二介质进行抛光使介质第二介质叠层表面平整化，使其表面与所述第一介质表面平齐，其中，所述场板靠近所述漏极的一端位于所述第二介质上。
优选地，在所述半导体上形成位于所述栅极和漏极之间的至少两种介电系数不同的介质的步骤包括：
在所述半导体层及栅极上淀积第二介质；
对所述半导体层及栅极上淀积的第二介质进行刻蚀，保留靠近漏极一侧的第二介质；
在所述半导体层及第二介质上淀积介电系数大于所述第二介质的第一介质；
对所述第一介质进行抛光使介质第一介质叠层表面平整化，使其表面与所述第二介质表面平齐，其中，所述场板靠近所述漏极的一端位于所述第二介质上。
优选地，所述方法还包括：在所述半导体层的一侧形成位于所述第二介质和漏极之间的第三介质。
本发明提供的半导体器件，采用至少两种介电系数不同的介质。当偏置电压加载到半导体器件的漏极上时，形成等效阶梯场板或等效斜场板，在拉低栅极近漏端的电场尖峰的同时，使得场板终端的电场尖峰也被平抑，整个电场分布更加均匀，不再产生明显的高尖峰电场，易击穿区域被消除，使得半导体器件整体耐压性提高。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例一提供的半导体器件的结构示意图。
图2为本发明实施例二提供的半导体器件的结构示意图。
图3为本发明实施例三提供的半导体器件的结构示意图。
图4为本发明实施例四提供的半导体器件的结构示意图。
图5为本发明实施例五提供的半导体器件的结构示意图。
图6和图7为本发明实施例六提供的半导体器件的结构示意图。
图8为本发明实施例提供的半导体器件的制造方法的流程图。
图9为本发明实施例提供的半导体器件的另一制造方法的流程图。
图10为本发明实施例提供的半导体器件的另一制造方法的流程图。
图11-a、图11-b、图11-c、图11-d、图11-e和图11-f为图10所示的半导体器件制造方法中的半导体器件的结构变化示意图。
图标：100-半导体器件；1-半导体层；2-源极；3-漏极；4-栅极；5-介质层；6-第一介质；7-第二介质；8-场板；61-连接处；9-第三介质；101- 衬底；102-缓冲层；103-沟道层；104-势垒层；105-成核层；200-光刻胶。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本发明的描述中，术语“第一”、“第二”、“第三”、“第四”等仅用于区分描述，而不能理解为只是或暗示相对重要性。
实施例一
图1示出了本发明实施例提供的半导体器件100的结构示意图。半导体器件100包括：半导体层1、源极2、漏极3、栅极4、第一介质6、第二介质7和场板8。
半导体层1可以是由一种或多种半导体材料构成的单层、双层或多层结构，本发明对此没有任何限制。所述半导体层1可以由半导体材料硅(Si)制成。或者，所述半导体层1包括半导体衬底及在半导体衬底上生长的外延层。抑或，所述半导体层1可以是任何需要使用场板8的半导体功率器件中的由半导体材料制成的结构。例如，所述半导体层1可以是适用于高压LDMOS功率器件、氮化镓高电子迁移率射频器件、电力电子器件、SiC功率器件及GaAs器件等的半导体材料。
源极2、漏极3和栅极4分别位于半导体层1上，其中源极2和漏极3位于半导体层1上的相对两侧，栅极4位于源极2与漏极3之间。优选地，在本实施例中，在栅极4与半导体层1之间还包括介质层5。在栅极4下方插入介质层5，形成MISFET结构，这一层介质既作为器件的钝化层，又是栅极4绝缘层，可有效降低栅极4漏电电流，调节开启电压。介质层5可以由氮化硅(SiN)、二氧化硅(SiO2)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化铪铝(HfAlOx)中的至少一种材料制成。
第一介质6位于栅极4和漏极3之间，可以延伸至源极2也可以不延伸至源极2(图中示出了延伸至源极2的实施方式)。也就是说，在源极2和栅极4之间可以设置第一介质6也可以不设置第一介质6,还可以是其他介质。第二介质7位于第一介质6和漏极3之间，且第一介质6与第二介质7相连。其中，第二介质7可以延伸到漏极3与漏极3相连，也可以不延伸到漏极3。第一介质6的介电系数与第二介质7的介电系数不同，第一介质6与第二介质7的材料依据具体工艺和器件设计而定。优选地，在本实施例中，第一介质6的介电系数大于第二介质7的介电系数。优选地，在本实施例中，第一介质6和第二介质7的连接处61为一平面且与所述半导体层1的表面垂直。当第一介质6和第二介质7的连接处61与所述半导体层1的表面垂直时，所述连接处61与所述半导体层1的表面之间的夹角等于90°。所述第一介质6和第二介质7的厚度可调，具体介质厚度依据具体工艺和器件设计而定。
场板8是由金属单质、合金或复合金属等导电材料制成，具体材料根据工艺及器件要求而定，本发明对此没有任何限制。场板8的结构可以是本领域的技术人员公知的类型：均匀场板、台阶场板、多层场板及双层场板。优选地，在本实施例中，场板8是均匀场板。场板8靠近半导体层1一侧表面与源极2、第一介质6和第二介质7的上表面接触。场板8的连接方式可以有多种类型，例如，与源极2相连，与栅极4相连，单独连接一个独立电位，或者不接任何电位而作为浮空场板。优选地，在本实施例中，场板8与所述源极2相连并沿所述源极2向所述漏极3的方向延伸，并至少延伸至所述第二介质7的上方。其中，场板8的厚度及长度等根据工艺及器件设计要求而定，在此不作限定。
实施例二
图2是本发明实施例二提供的半导体器件100的结构示意图。本实施例与实施例一大致相同，不同之处在于，实施例二中的第一介质6和第二介质7的连接处61为一平面且与所述半导体层1的表面斜交。所述平面与所述半导体层1的表面之间的夹角大于0°且小于180°，最佳角度可以由模拟或实验确定。
与实施例一相比，实施例二所示的半导体器件100可以通过改变所述平面与所述半导体层1的表面之间的夹角调整电场分布，使半导体器件100中的电场在更大范围内平滑过度，减小电场峰值，以实现更高的击穿电压，更好的动态性能及优良的长期可靠性。
实施例三
图3是本发明实施例三提供的半导体器件100的结构示意图。本实施例与实施例一大致相同，不同之处在于，实施例三中第一介质6在和第二介质7的连接处61具有第一阶梯部，第二介质7在和第一介质6的连接处61具有与所述第一阶梯部匹配的第二阶梯部，第一介质6和第二介质7的连接处61呈梯形而不是平面。
与实施例一相比，实施例二所示的半导体器件100可以通过改变第一介质6和第二介质7的阶梯高低和数量来调整电场分布，使半导体器件100中的电场在更大范围内平滑过度，减小电场峰值，以实现更高的击穿电压，更好的动态性能及优良的长期可靠性。
应理解，所述第一介质6和第二介质7的连接处61还可以是曲面。所述曲面可以是由一个弧面组成，或者是由多个弧面组成，或者是平面和弧面混合而成。
实施例四
图4是本发明实施例四提供的半导体器件100的结构示意图。如图4所示，本实施例与实施例一大致相同，不同之处在于，场板8与所述栅极4连接并沿所述栅极4向所述漏极3的方向延伸，并至少延伸至所述第二介质7上方。通过场板8与栅极4相连，形成栅极4斜场板器件结构，可以有效的调节栅极4边缘电场强度分布，提高器件特性。
应理解，还可以仿照实施例二和三对实施例四提供的半导体器件100的结构进行变形，使第一介质6和第二介质7的连接处61与所述半导体层1的表面斜交，或者使第一介质6在和第二介质7的连接处61具有第一阶梯部，第二介质7在和第一介质6的连接处61具有与所述第一阶梯部匹配的第二阶梯部，第一介质6和第二介质7的连接处61呈梯形。
与现有技术相比，本发明实施例一、二、三和四采用两种介电系数不同的介质。当加载偏置电压时，半导体器件100内形成等效阶梯场板或等效斜场板，拉低栅极4近漏端的电场尖峰，平抑场板8终端的电场尖峰，使得整个电场分布更加均匀，不再产生明显的高尖峰电场，易击穿区域被消除，提高了半导体器件100的整体耐压性。并且，第二介质7的介电系数比第一介质6的介电系数小，使得寄生电容效应逐渐减弱，改善了场板8对半导体器件100高频特性的影响。因而本发明采用单层的平板形的场板8结构就能跟现有技术中采用台阶场板、多层场板或斜场板达到相同或更好的效果。本发明实施例采用单层的平板的场板8结构，具有制造简单、易于制造且制造成本低等优点。
实施例五
图5是本发明实施例五提供的半导体器件100的结构示意图。本实施例与实施例一大致相同，不同之处在于，半导体器件100还包括第三介质9，第三介质9位于第二介质7与漏极3之间。优选地，在本实施例中，所述第三介质9的介电系数小于所述第二介质7的介电系数。
在场板8下增加第三介质9，使得在优化栅极4近漏端电场的同时，更好的优化场板8终端的电场峰值，增加了优化电场分布的方法，更好的改善器件特性。
应理解，第一介质6、第二介质7及第三介质9的连接处61的形状及与半导体层1表面的位置关系不限于图5所示。第一介质6、第二介质7及第三介质9的连接处61既可以是与半导体层1的表面垂直的平面，也可以是与半导体层1的表面斜交的平面，还可以是阶梯状，或是本领域的技术人员公知的其他结构，本发明对此没有任何限制。
还应理解，本发明提供的半导体器件100不限于只包括两种或三种介电系数不同的介质，还可以包括多种介电系数不同的介质。优选地，所述多种介电系数不同的介质中，靠近所述栅极4的介质的介电系数大于远离所述栅极4的介质的介电系数。所述多种介电系数不同的介质之间的连接处61可以是一平面，所述平面与半导体层1的表面垂直或斜交，或者各所述介质与另一介质的连接处61具有梯形部，或者各所述介质与另一介质的连接处61是曲面，在此不作任何限制。
实施例六
图6是本发明实施例六提供的半导体器件100的结构示意图。如图6所示，与实施例一相比，本实施例的不同之处在于，所述半导体层1包括：衬底101、位于衬底101一侧的缓冲层102、位于缓冲层102远离所述衬底101一侧的沟道层103、位于沟道层103远离所述缓冲层102一侧的势垒层104。
衬底101可以是由蓝宝石(Sapphire)、碳化硅(SiC)、氮化镓(GaN)、硅(Si)、稀土氧化物或者本领域的技术人员公知的任何其它适合生长III-V族化合物的材料所制成，本发明对此没有任何限制。
缓冲层102包括氮化镓(GaN)、氮化铝(AlN)或其他氮化物，起到匹配衬底101材料和高质量外延氮化镓(GaN)层的作用，影响上方由氮化镓/铝镓氮构成的异质结的晶体质量、表面形貌以及电学性质等参数。
如果衬底101材料与缓冲层102材料晶格失配较大，优选地，在本实施例中，半导体层1还包括成核层105。成核层105位于衬底101和缓冲层102之间，以减小衬底101和缓冲层102之间的晶格失配。优选地，在本实施例中，成核层105由铝氮(AlN)制成。
沟道层103晶格质量优于缓冲层102，且载流子迁移率高于缓冲层102。沟道层103可以由氮化镓(GaN)、铟铝镓氮(InAlGaN)、铝镓氮(AlGaN)、铟铝氮(InAlN)、铝氮(AlN)和本领域的技术人员公知的其它半导体材料中的至少一种材料制成。优选地，在本实施例中，沟道层103的材料是氮化镓(GaN)。
势垒层104是若干层可以与沟道层103形成异质结的半导体材料或若干层可以与沟道层103形成异质结的半导体材料和绝缘材料的叠层。所述半导体材料可以是，但不限于，铟铝镓氮(InAlGaN)、铝镓氮(AlGaN)、铟铝氮(InAlN)和铝氮(AlN)等。沟道层103和势垒层104一起组成半导体异质结结构，在界面处形成高浓度二维电子气，并在沟道层103的异质结界面处产生导电沟道。
本实施例六的另一种实施方式中，如图7所示，在栅极4与半导体层1之间的介质层5还可以省略。
优选地，在其它实施例中，所述半导体层1还可以包括帽层，所述帽层位于所述势垒层104远离所述沟道层103的一侧。帽层可以防止势垒层104表面氧化，还可以抑制电流崩塌。帽层的材料可以是铝镓氮(AlGaN)和氮化镓(GaN)等本领域技术人员公知的材料。请参阅图8，本发明实施例还提供一种半导体器件100的制造方法。所述半导体器件100的制造方法包括：步骤S101、步骤S102、步骤S103、步骤S104和步骤S105。
步骤S101，提供一半导体层1。
步骤S102，在所述半导体层1上形成栅极4。
步骤S103，在所述半导体层1上分别形成位于所述栅极4两侧的源极2和漏极3。
步骤S104，在所述半导体上形成位于所述栅极4和漏极3之间的至少两种介电系数不同的介质。优选地，靠近所述栅极4的介质的介电系数大于远离所述栅极4的介质的介电系数。
步骤S105，在所述介质远离所述半导体层1的一侧形成场板8。优选地，所述场板8为金属场板。金属场板可以由金属电子束蒸发工艺、金属溅射工艺、或金属化学气相淀积工艺等形成，具体制造工艺可根据工艺条件或设计而定。
请参阅图9，优选地，在本实施例中，在步骤S101之后及步骤S102之前，所述方法还可以包括步骤S106，在半导体层1上生成介质层5。则步骤S102即为在介质层5上形成栅极4。
在半导体器件100的制造方法中，上述步骤的实施顺序不做限定，可以根据情况灵活设计。例如，步骤S103和步骤S104的实施顺序可以互换。半导体器件100的制造方法应用于制造包括两种介质的半导体器件100时，步骤S104还包括子步骤S1041、子步骤S1042、子步骤S1043、子步骤S1044和子步骤S1045。例如，请参阅图10，实施例一提供的半导体器件100的制造方法可以包括：
步骤S101，提供一半导体层1。
步骤S106，在半导体层1上生成介质层5。
步骤S102，在所述半导体层1一侧形成栅极4。
子步骤S1041，在所述半导体层1及栅极4上淀积第一介质6。
子步骤S1042，对所述半导体层1及栅极4上淀积的第一介质6进行刻蚀。例如，在其上淀积光刻胶200并曝光显影如图11-a所示光刻胶200图形。通过刻蚀工艺去除暴露区域的第一介质6，如图11-b所示。子步骤S1043，在所述半导体层1及第一介质6上淀积第二介质7，如图11-c所示。优选地，所述第二介质7的介电系数小于第一介质6的介电系数。
子步骤S1044，对所述第二介质7进行抛光，使其表面与所述第一介质6的表面平齐，如图11-d所示，其中，所述场板靠近所述漏极的一端位于所述第二介质上。
子步骤S1045，通过后继的光刻工艺和刻蚀工艺去除多余的第二介质7，预留生长源极2和漏极3的位置，如图11-e所示。
步骤S103，在所述半导体层1上分别形成位于所述栅极4两侧的源极2和漏极3，如图11-f所示。
步骤S105，在所述介质远离所述半导体层1的一侧形成场板8，如图1所示。
可选地，在另一个实施例中，也可以先形成所述第二介质7再形成所述第一介质6，具体步骤如下：
在所述半导体层1和栅极4上淀积一层所述第二介质7；
对第二介质7进行刻蚀，使该第二介质7位于栅极4和漏极3之间；
在所述半导体层1及第二介质7上淀积所述第一介质6；
对所述第一介质6进行抛光使第一介质6叠层表面平整化，即第一介质6表面与所述第二介质7表面平齐，其中，所述场板8靠近所述漏极3的一端位于所述第二介质7上。
当半导体器件100的制造方法应用于制造包括三种介质的半导体器件100时，所述方法还包括步骤S107：在所述半导体层1的一侧形成位于所述第二介质7和漏极3之间的第三介质9。
本发明提供的半导体器件100，采用至少两种介电系数不同的介质。当加载偏置电压时，半导体器件100内形成等效阶梯场板或等效斜场板，拉低栅极4近漏端的电场尖峰，平抑场板8终端的电场尖峰，使得整个电场分布更加均匀，不再产生明显的高尖峰电场，易击穿区域被消除，提高了半导体器件100的整体耐压性。并且，靠近所述栅极4的介质的介电系数大于远离所述栅极4的介质的介电系数，使得寄生电容效应逐渐减弱，改善了场板8对半导体器件100高频特性的影响。因而本发明采用单层的平板形的场板8结构就能跟现有技术中采用台阶场板、多层场板或斜场板达到相同或更好的效果。采用单层的平板的场板8结构，具有制造简单、易于制造且制造成本低等优点。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接。可以是机械连接，也可以是电性连接。可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的描述中，还需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种半导体器件，其特征在于，包括：
半导体层；
位于所述半导体层一侧的源极和漏极以及位于所述源极与漏极之间的栅极；
位于所述半导体层一侧，在所述栅极和漏极之间的至少两种介电系数不同的介质；及
位于所述介质上远离半导体层一侧的场板；
所述至少两种介电系数不同的介质中，靠近所述栅极的介质的介电系数大于远离所述栅极的介质的介电系数；
所述至少两种介电系数不同的介质包括第一介质和第二介质，所述第一介质靠近所述栅极，所述第二介质位于所述第一介质和所述漏极之间，所述场板靠近所述漏极的一端位于所述第二介质上，所述第一介质和第二介质相连，所述第一介质的介电系数大于所述第二介质的介电系数；
所述第一介质在和第二介质的连接处具有第一阶梯部，所述第二介质在和第一介质的连接处具有与所述第一阶梯部匹配的第二阶梯部。
2.根据权利要求1所述的半导体器件，其特征在于，所述至少两种介电系数不同的介质包括第一介质、第二介质和第三介质，所述第一介质靠近所述栅极，所述第三介质靠近所述漏极，所述第二介质连接于所述第一介质与第三介质之间，所述第一介质的介电系数大于所述第二介质，所述第二介质的介电系数大于所述第三介质。
3.根据权利要求1-2任意一项所述的半导体器件，其特征在于，所述场板与所述源极连接并从栅极上方向所述漏极的方向延伸，并至少延伸至所述第二介质上方。
4.根据权利要求1-2任意一项所述的半导体器件，其特征在于，所述场板与所述栅极连接并从所述栅极向所述漏极的方向延伸，并至少延伸至所述第二介质上方。
5.根据权利要求1-2任意一项所述的半导体器件，其特征在于，所述半导体层包括半导体衬底及在半导体衬底上生长的外延层。
6.根据权利要求1-2任意一项所述的半导体器件，其特征在于，所述半导体层包括：衬底、位于衬底一侧的缓冲层、位于缓冲层远离所述衬底一侧的沟道层、位于沟道层远离所述缓冲层一侧的势垒层。
7.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供一半导体层；
在所述半导体层上形成栅极；
在所述半导体层上分别形成位于所述栅极两侧的源极和漏极；
在所述半导体层上形成位于所述栅极和漏极之间的至少两种介电系数不同的介质；
在所述介质远离所述半导体层的一侧形成场板；
所述至少两种介电系数不同的介质中，靠近所述栅极的介质的介电系数大于远离所述栅极的介质的介电系数；
在所述半导体层上形成位于所述栅极和漏极之间的至少两种介电系数不同的介质的步骤包括：
在所述半导体层及栅极上淀积第一介质；
对所述半导体层及栅极上淀积的第一介质进行刻蚀，保留靠近栅极一侧的第一介质；
在所述半导体层及第一介质上淀积介电系数小于所述第一介质的第二介质；
对所述第二介质进行抛光使第二介质叠层表面平整化，即第二介质表面与所述第一介质表面平齐，其中，所述场板靠近所述漏极的一端位于所述第二介质上；
所述至少两种介电系数不同的介质中，靠近所述栅极的介质的介电系数大于远离所述栅极的介质的介电系数；
所述至少两种介电系数不同的介质包括第一介质和第二介质，所述第一介质靠近所述栅极，所述第二介质位于所述第一介质和所述漏极之间，所述场板靠近所述漏极的一端位于所述第二介质上，所述第一介质和第二介质相连，所述第一介质的介电系数大于所述第二介质的介电系数；
所述第一介质在和第二介质的连接处具有第一阶梯部，所述第二介质在和第一介质的连接处具有与所述第一阶梯部匹配的第二阶梯部。
8.根据权利要求7所述的半导体器件的制造方法，其特征在于，所述至少两种介电系数不同的介质包括第一介质和第二介质，第二介质的介电系数小于所述第一介质的介电系数，其中：在所述半导体上形成位于所述栅极和漏极之间的至少两种介电系数不同的介质的步骤包括：
在所述半导体层和栅极上淀积一层所述第二介质；
对第二介质进行刻蚀，使该第二介质位于栅极和漏极之间且靠近漏极一侧；
在所述半导体层及第二介质上淀积所述第一介质；
对所述第一介质进行抛光使第一介质叠层表面平整化，即第一介质表面与所述第二介质表面平齐，其中，所述场板靠近所述漏极的一端位于所述第二介质上。
9.根据权利要求7或8所述的半导体器件的制造方法，其特征在于，所述方法还包括：在所述半导体层的一侧形成位于所述第二介质和漏极之间的第三介质。
CN201710196548.1A 2017-03-29 2017-03-29 半导体器件及其制造方法 Active CN106981507B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710196548.1A CN106981507B (zh) 2017-03-29 2017-03-29 半导体器件及其制造方法
JP2019520712A JP6790255B2 (ja) 2017-03-29 2018-03-02 半導体デバイス及びその製造方法
PCT/CN2018/077910 WO2018177073A1 (zh) 2017-03-29 2018-03-02 半导体器件及其制造方法
US16/199,055 US10978564B2 (en) 2017-03-29 2018-11-23 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710196548.1A CN106981507B (zh) 2017-03-29 2017-03-29 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN106981507A CN106981507A (zh) 2017-07-25
CN106981507B true CN106981507B (zh) 2020-02-14

Family

ID=59338517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710196548.1A Active CN106981507B (zh) 2017-03-29 2017-03-29 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US10978564B2 (zh)
JP (1) JP6790255B2 (zh)
CN (1) CN106981507B (zh)
WO (1) WO2018177073A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981507B (zh) * 2017-03-29 2020-02-14 苏州捷芯威半导体有限公司 半导体器件及其制造方法
CN111527592A (zh) * 2017-12-28 2020-08-11 罗姆股份有限公司 氮化物半导体装置
CN109376459B (zh) * 2018-11-14 2022-03-25 中北大学 一种在爆炸荷载作用下等截面固端梁荷载系数的计算方法
US11121245B2 (en) * 2019-02-22 2021-09-14 Efficient Power Conversion Corporation Field plate structures with patterned surface passivation layers and methods for manufacturing thereof
CN112018176A (zh) * 2019-05-30 2020-12-01 苏州捷芯威半导体有限公司 一种半导体器件及其制造方法
US11876118B2 (en) * 2020-02-14 2024-01-16 Vanguard International Semiconductor Corporation Semiconductor structure with gate metal layer
CN112670341B (zh) * 2020-12-23 2023-08-15 广东省科学院半导体研究所 增强型功率半导体器件结构及其制备方法
CN113224169B (zh) * 2021-05-07 2023-02-07 电子科技大学 一种折叠栅氧化镓基场效应晶体管
KR20230138822A (ko) * 2022-03-24 2023-10-05 삼성전자주식회사 파워 소자 및 그 제조방법
CN115985960B (zh) * 2023-03-16 2023-08-22 江苏能华微电子科技发展有限公司 一种高速GaN功率器件及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201711202A (zh) * 2015-09-10 2017-03-16 東芝股份有限公司 半導體裝置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855126B2 (en) * 2004-06-17 2010-12-21 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
JP4473201B2 (ja) * 2004-09-28 2010-06-02 シャープ株式会社 電子デバイス
US7566917B2 (en) * 2004-09-28 2009-07-28 Sharp Kabushiki Kaisha Electronic device and heterojunction FET
US7217960B2 (en) * 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
JP4768996B2 (ja) * 2005-02-14 2011-09-07 富士通株式会社 電界効果型トランジスタとその製造方法
JP5224741B2 (ja) * 2007-07-18 2013-07-03 三菱電機株式会社 半導体装置及びその製造方法
CN101897029B (zh) * 2007-12-10 2015-08-12 特兰斯夫公司 绝缘栅e模式晶体管
JP2014003222A (ja) * 2012-06-20 2014-01-09 Toshiba Corp 電界効果トランジスタ
CN103035681B (zh) * 2012-08-13 2015-08-19 上海华虹宏力半导体制造有限公司 Rf ldmos器件的制造方法
CN105140288B (zh) * 2015-09-11 2018-05-01 电子科技大学 射频ldmos器件
JP6658253B2 (ja) * 2016-04-21 2020-03-04 富士通株式会社 半導体装置及び半導体装置の製造方法
CN106981507B (zh) * 2017-03-29 2020-02-14 苏州捷芯威半导体有限公司 半导体器件及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201711202A (zh) * 2015-09-10 2017-03-16 東芝股份有限公司 半導體裝置

Also Published As

Publication number Publication date
CN106981507A (zh) 2017-07-25
US20190123151A1 (en) 2019-04-25
US10978564B2 (en) 2021-04-13
WO2018177073A1 (zh) 2018-10-04
JP2019535145A (ja) 2019-12-05
JP6790255B2 (ja) 2020-11-25

Similar Documents

Publication Publication Date Title
CN106981507B (zh) 半导体器件及其制造方法
US10439029B2 (en) Field plate power device and method of manufacturing the same
JP6124511B2 (ja) ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ
JP5105160B2 (ja) トランジスタ
EP2538446B1 (en) Wide bandgap transistors with multiple field plates
JP5390768B2 (ja) 高電子移動度トランジスタ（ｈｅｍｔ）
WO2012063529A1 (ja) 半導体装置およびその製造方法
KR20220076516A (ko) 전도 채널에 근접한 계단형 필드 플레이트들 및 관련 제조 방법들
CN112420850B (zh) 一种半导体器件及其制备方法
TW201737354A (zh) 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法
CN112820648A (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN219246685U (zh) 一种氮化镓基高电子迁移率晶体管
CN110875379A (zh) 一种半导体器件及其制造方法
CN216719952U (zh) 一种具有复合钝化层结构的hemt器件
CN112687543B (zh) 一种氮化镓器件的制备方法及终端结构
KR20240011386A (ko) 이중자기정렬 게이트를 갖는 GaN 반도체 소자의 구조 및 그 제조방법
JP2024059289A (ja) 窒化物半導体装置
CN116314312A (zh) 一种半导体器件及其制备方法
CN115763559A (zh) 氮化镓基高电子迁移率晶体管及其制备方法
CN116779646A (zh) 鳍型栅氮化镓基功率晶体管及制备方法
KR20140039772A (ko) 질화물계 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant