CN111527592A - 氮化物半导体装置 - Google Patents

氮化物半导体装置 Download PDF

Info

Publication number
CN111527592A
CN111527592A CN201880084650.5A CN201880084650A CN111527592A CN 111527592 A CN111527592 A CN 111527592A CN 201880084650 A CN201880084650 A CN 201880084650A CN 111527592 A CN111527592 A CN 111527592A
Authority
CN
China
Prior art keywords
layer
nitride semiconductor
semiconductor device
gate
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880084650.5A
Other languages
English (en)
Inventor
伊藤范和
田中岳利
中原健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN111527592A publication Critical patent/CN111527592A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种氮化物半导体装置，包含：含有Al1‑ xGaxN(0<X≦1)系材料、且含有距离价带的受主能级的深度(ET‑EV)为0.3eV以上且低于0.6eV的第一杂质的第一杂质层，在前述第一杂质层上形成的电子行进层，在前述电子行进层上形成的电子供给层，配置在前述电子行进层上的栅极电极，以及以夹着前述栅极电极的方式配置的、与前述电子供给层电连接的源极电极和漏极电极。

Description

氮化物半导体装置
技术领域
本发明涉及氮化物半导体装置。
背景技术
例如，专利文献1公开了一种HEMT，包含：支撑基板，支撑基板上的缓冲层，缓冲层上的电子行进层，电子行进层上的电子供给层，在电子供给层上形成的、达到电子行进层的栅极凹陷，在栅极凹陷的壁面和电子供给层上形成的绝缘膜，嵌在绝缘膜上的栅极电极，以及以与电子供给层欧姆接触的方式形成的、经由电子供给层而与二维电子气层电连接的源极电极和漏极电极。
现有技术文献
专利文献
专利文献1：日本特开2014-207287号公报
发明内容
发明所要解决的课题
例如，在常关(Normal Off)型的HEMT器件中，为了实现切实的常关动作，优选栅极阈值电压不会过低。在这一点上，为了提高栅极阈值电压，研究了将作为受主发挥功能的杂质掺杂在半导体层中。例如，作为GaN系器件中能够使用的受主，可列举C(碳)、Fe(铁)。
然而，C、Fe在GaN层中形成深能级，因此对于栅极电压的响应性不高，有时会成为阈值漂移(Vth漂移)、电流崩塌的重要原因。
本发明的一个实施方式提供一种氮化物半导体装置，能够使栅极阈值电压比较高且能够实现良好的常关动作，同时，能够实现对栅极电压的良好响应性。
用于解决课题的方法
本发明的一个实施方式提供一种氮化物半导体装置，包含：含有Al1-xGaxN(0<X≦1)系材料、且含有距离价带的受主能级的深度(ET-EV)为0.3eV以上且低于0.6eV的第一杂质的第一杂质层，在前述第一杂质层上形成的电子行进层，在前述电子行进层上形成的电子供给层，配置在前述电子行进层上的栅极电极，以及以夹着前述栅极电极的方式配置的、与前述电子供给层电连接的源极电极和漏极电极。
附图说明
[图1]图1为本发明的一个实施方式涉及的氮化物半导体装置的示意性平面图。
[图2]图2为显示图1的氮化物半导体装置的内部结构的示意性平面图。
[图3]图3为显示图2的III-III截面的图。
[图4]图4为示意性显示图3的半导体层叠结构的层构成的图。
[图5]图5为显示距离半导体的价带的费米能级的深度(EF-EV)与空穴浓度的关系的曲线图。
[图6]图6为显示距离价带的受主能级的深度(ET-EV)与空穴放出时间的关系的曲线图。
[图7]图7为显示施加有电压时空穴从C形成的受主能级放出为止的时间常数的图。
[图8]图8为显示施加有电压时空穴从Zn形成的受主能级放出为止的时间常数的图。
[图9]图9为用于说明Zn的掺杂量的控制性的图。
[图10]图10为显示杂质的掺杂区域与未掺杂区域之间的界面部的浓度曲线的图。
[图11]图11为本发明的另一实施方式涉及的氮化物半导体装置的示意性截面图。
[图12]图12为示意性显示图11的半导体层叠结构的层构成的图。
[图13]图13为显示HEMT的栅极电压-漏极电压特性的图。
[图14]图14为显示Zn浓度和C浓度与栅极阈值电压(Vth)的关系的图。
[图15]图15为本发明的另一实施方式涉及的氮化物半导体装置的示意性截面图。
[图16]图16为显示GaN(Zn)和GaN(Mg)的各膜厚与漏极电流的关系的曲线图。
[图17]图17为显示GaN(Zn)和GaN(Mg)的各杂质浓度与漏极电流的关系的曲线图。
[图18]图18为显示GaN(Zn)和GaN(Mg)的各膜厚与互感(gm)的关系的曲线图。
[图19]图19为显示GaN(Zn)和GaN(Mg)的各杂质浓度与漏极电流的关系的曲线图。
[图20]图20为显示GaN(Zn)和GaN(Mg)的各膜厚与栅极漏电流的关系的曲线图。
[图21]图21为显示GaN(Zn)和GaN(Mg)的各杂质浓度与栅极漏电流的关系的曲线图。
[图22]图22为显示将Zn、Mg掺杂于GaN时的升高举动的图。
[图23]图23为显示将Zn掺杂于GaN时的掺杂曲线的图。
[图24]图24为显示Zn掺杂HEMT的TDDB测定的结果的图。
[图25]图25为显示栅极电流与破坏时间的关系的图(仅Zn)。
[图26]图26为显示栅极电流与破坏时间的关系的图(Zn与Mg的比较)。
[图27]图27为显示Mg掺杂HEMT的Id-Vg特性的图。
[图28]图28为显示Mg掺杂HEMT的Id-Vg特性的图。
[图29]图29为显示Mg掺杂HEMT的Id-Vg特性的图。
[图30]图30为显示Mg掺杂HEMT的Id-Vg特性的图。
[图31]图31为显示Zn掺杂HEMT的Id-Vg特性的图。
[图32]图32为显示Zn掺杂HEMT的Id-Vg特性的图。
[图33]图33为显示Zn掺杂HEMT的Id-Vg特性的图。
[图34]图34为显示Zn掺杂HEMT的Id-Vg特性的图。
[图35]图35为显示Zn浓度与栅极阈值电压的关系的图。
[图36]图36为显示GaN(Zn)的膜厚与栅极阈值电压的关系的图。
[图37]图37为显示Zn掺杂HEMT和Mg掺杂HEMT各自的Vg-Ron特性的图。
[图38]图38为显示GaN(Zn)的膜厚与栅极施加电压的关系的图。
具体实施方式
以下，参照附图详细地对本发明的实施方式进行说明。
图1为本发明的一个实施方式涉及的氮化物半导体装置1的示意性平面图。图2为显示图1的氮化物半导体装置1的内部结构的示意性平面图。图3为显示图2的III-III截面的图。图4为示意性显示图3的半导体层叠结构5的层构成的图。其中，图4中省略了表面绝缘膜21。
如图1所示，氮化物半导体装置1可以是形成平面观察时为四边形的芯片。本实施方式中，氮化物半导体装置1形成平面观察时的正方形，例如，顺时针方向连续具有第一边11、第二边12、第三边13和第四边14。
氮化物半导体装置1的第一边11和第三边13的长度L1例如可以为0.5mm～10mm，第二边12和第四边14的长度L2例如可以为0.5mm～10mm。
在氮化物半导体装置1的大致中央部形成有活性区域44。如图2所示，活性区域44具有以栅极电极34与以从两侧夹着栅极电极34的方式配置的源极电极38和漏极电极39的组合作为1个单元、由该单元相互平行并列排列而成的结构。
更具体地，源极电极38和漏极电极39沿X方向延伸。栅极电极34包含相互平行地在X方向上延伸的多个电极部46、以及将该多个电极部46的对应端部彼此分别连接的2个基础部47。
图2的例子中，源极电极38(S)、栅极电极34的电极部46(G)和漏极电极39(D)在Y方向上按DGSGDGS的顺序周期性配置。由此，通过由源极电极38(S)和漏极电极39(D)夹着栅极电极34的电极部46(G)，从而构成元件结构。半导体层叠结构5上的表面区域包括包含该元件结构的活性区域44、以及活性区域44以外的非活性区域45。图2A和图2B中，符号48表示作为活性区域44与非活性区域45之间的边界线的元件分隔线(isolation line)。栅极电极34的基础部47在非活性区域45将多个电极部46的对应端部彼此分别连接。
本实施方式中，活性区域44形成具有与第一边11的长度L1大体相同尺寸的宽度的平面观察时的长方形。
作为从活性区域44的各单元的源极电极38、漏极电极39和栅极电极34引出的电极，配置有源极电极膜15、栅极电极膜16和漏极电极膜17。作为源极电极膜15、栅极电极膜16和漏极电极膜17，例如可以应用Al膜等金属膜。其中，源极电极膜15、栅极电极膜16和漏极电极膜17也可分别基于构成材料而称为源极金属、栅极金属和漏极金属，基于功能方面，也可简单地称为源极电极、栅极电极和漏极电极。
源极电极膜15对于活性区域44配置在第三边13侧。本实施方式中，源极电极膜15形成具有比活性区域44窄的宽度的平面观察时的长方形。
在氮化物半导体装置1上的区域，形成有由活性区域44与源极电极膜15之间的宽度差形成的阶梯差所构成的区域20。如图1所示，区域20可以在氮化物半导体装置1的第一边11与第二边12的交叉部形成。
栅极电极膜16配置于由于活性区域44与源极电极膜15的阶梯差而形成的区域20(本实施方式中，氮化物半导体装置1的第一边11与第二边12的交叉部)，形成平面观察时的四边形。
漏极电极膜17配置在活性区域44与氮化物半导体装置1的第三边13之间，形成具有与第一边11的长度L1大体相同尺寸的宽度的平面观察时的长方形。即，漏极电极膜17可以形成沿第一边11和第三边13的方向较长的长方形。
而且，源极电极膜15、栅极电极膜16和漏极电极膜17被表面绝缘膜21覆盖。作为表面绝缘膜21，例如可以应用SiN等。表面绝缘膜21中形成有使源极电极膜15、栅极电极膜16和漏极电极膜17的一部分分别露出而作为源极垫22、栅极垫23和漏极垫24的开口25、26、27。
源极垫22例如在氮化物半导体装置1的第一边11附近形成沿着第一边11的大致椭圆状。如图1所示，大致椭圆状的源极垫22可以为包含沿着第一边11且在与第一边11交叉的方向上相对的一对直线、以及将该一对边的各端部彼此连接的半圆的形状。
栅极垫23沿着氮化物半导体装置1的第一边11、与源极垫22隔有间隔地配置。即，源极垫22和栅极垫23可以沿着氮化物半导体装置1的第一边11并排配置。此外，作为栅极垫23的形状，与源极垫22同样地，可以为沿着第一边11的大致椭圆状。
漏极垫24例如在氮化物半导体装置1的第三边13附近形成沿着第三边13的大致椭圆状。如图1所示，大致椭圆状的漏极垫24可以为包含沿着第三边13且在与第三边13交叉的方向上相对的一对直线、以及将该一对边的各端部彼此连接的半圆的形状。该实施方式中，一对直线的长度可以为与氮化物半导体装置1的第一边11的长度L1大体相同的尺寸。这种情况下，漏极垫24可以在与第一边11交叉的方向上与源极垫22和栅极垫23这两者相对。
其中，关于源极垫22、栅极垫23和漏极垫24的形状、配置、个数等，上述例子不过是一例而已，可以根据设计适当改变。
接下来，关于截面结构，如图3和图4所示，氮化物半导体装置1包含具有第一面2和第一面2相反侧的第二面3的基板4、以及在基板4的第一面2上形成的半导体层叠结构5。
作为基板4，例如可以应用蓝宝石基板等绝缘性基板、Si基板、SiC基板、GaN基板等半导体基板。此外，基板4的厚度例如可以为400μm～1000μm。其中，基板4的第一面2和第二面3也可分别称为基板4的表面和背面。此外，基板4的第二面3可以为未形成电极、半导体层叠结构等结构物的露出面。
半导体层叠结构5是由组成互不相同的多个半导体层构成的层叠结构。该实施方式中，半导体层叠结构5从接近基板4的第一面2的一侧开始依次包含缓冲层6、第一杂质层7、电子行进层8、电子供给层9和覆盖层10。这些层6～10也可以通过使原料在基板4的第一面2外延生长而形成。
作为缓冲层6，例如只要能够缓和电子行进层8对于基板4的晶格失配即可，没有特别限制。例如基板4为Si基板、电子行进层8为GaN层的情况下，缓冲层6可以为AlGaN层，也可以为重复层叠有AlN层和GaN层的具有超晶格结构的层。此外，缓冲层6的厚度例如可以为0.1μm～2μm。
第一杂质层7由Al1-xGaxN(0<X≦1)系材料构成，例如可以为GaN层或AlGaN层。此外，第一杂质层7含有距离价带的受主能级的深度(ET-EV)为0.3eV以上且低于0.6eV的第一杂质。作为这样的杂质，例如可以应用Zn等。第一杂质层7含有Zn的情况下，其浓度例如可以为5×1017cm-3～5×1019cm-3。另一方面，第一杂质层7例如可以以低于5×1017cm-3的浓度含有C。
即，第一杂质层7以比C大1个数量级以上的浓度含有Zn。该浓度差例如是下述原因导致的：在第一杂质层7的晶体生长过程中，故意掺杂Zn作为第一杂质层7的杂质，而C是在该晶体生长过程中非有意地混入的。因此，虽然C能够在GaN中作为受主发挥功能，但是，基于上述浓度差，在第一杂质层7中并不作为受主发挥功能。
此外，第一杂质层7的厚度例如可以为0.5μm～5μm。其中，第一杂质层7只要具有能够缓和电子行进层8对于基板4的晶格失配的功能即可，这种情况下，也可称为与基板4接触的缓冲层6与电子行进层8之间的第二缓冲层。
作为电子行进层8，例如可以应用未掺杂的氮化物半导体，具体地，可以为包含未掺杂的Al1-xGaxN(0<X≦1)系材料的层。所谓未掺杂的氮化物半导体层，例如意思是在电子行进层8的晶体生长过程中，不故意掺杂杂质而形成的半导体层，可以非故意地混入像前述第一杂质层7的C那样的除了构成电子行进层8的Al、Ga和N以外的任何种类的其他元素。
例如，与电子行进层8接触的第一杂质层7所含的Zn可以在电子行进层8中的第一杂质层7附近区域含有。这种情况下，相对于第一杂质层7的Zn浓度，从第一杂质层7与电子行进层8之间的界面28开始，在电子行进层8侧，在0.05μm以下的厚度中电子行进层8中的Zn的浓度可以减少1个数量级。例如界面28中的Zn浓度为5×1017cm-3的情况下，在电子行进层8侧，在距离该界面28为0.05μm深度的位置的Zn浓度可以为5×1016cm-3以下。
此外，电子行进层8的厚度例如为0.3μm以下，可以为0.01μm以上。其中，电子行进层8是形成有后述二维电子气29、形成有氮化物半导体装置1的通道的层，因而也可称为通道层。
作为电子供给层9，例如可以应用含有Al组成与电子行进层8不同的Al1-xGaxN(0≦X<1)系材料的层。例如可以是电子行进层8为GaN层、电子供给层9为AlN层。此外，关于电子供给层9的厚度，例如，如果电子供给层9为AlN则可以为1nm～5nm，如果电子供给层9为Al1- xGaxN(0<X<1)则可以为10nm～100nm。其中，电子供给层9也可称为屏蔽层。
以这种方式，电子行进层8和电子供给层9含有Al组成不同的氮化物半导体，它们之间发生晶格失配。而且，由于该晶格失配导致的极化，在接近电子行进层8与电子供给层9之间的界面的位置(例如距离界面数
Figure BDA0002558020760000071
左右的位置)，该极化导致的二维电子气29不断扩展。
覆盖层10例如是为了抑制电子供给层9的氧化而在电子供给层9上形成的，可以由组成中不含Al的氮化物半导体层构成。例如，覆盖层10也可以由GaN层构成。此外，覆盖层10的厚度例如可以为0.5nm～10nm。
半导体层叠结构5中形成有从其表面向电子行进层8挖出的凹部30。凹部30具有跨过覆盖层10和电子供给层9的壁面31、以及由电子行进层8构成的底面32。凹部30中没有电子供给层9与电子行进层8之间的界面，因而二维电子气29的分布区域以该凹部30为边界被隔断。由此，实现氮化物半导体装置1的常关动作。
而且，以覆盖凹部30的壁面31和底面32的方式形成有绝缘层33，在该绝缘层33上形成有栅极电极34。栅极电极34以与作为凹部30的底面32露出的电子行进层8相对的方式配置。该栅极电极34的一部分在图中未显示的位置露出，作为前述栅极电极膜16。
此外，栅极电极34对于凹部30、偏向漏极电极39(后述)地配置，由此构成栅极-漏极间距比栅极-源极间距长的非对称结构。该非对称结构使栅极-漏极间产生的高电场缓和，有助于耐压的提高。
作为绝缘层33，例如可以应用SiN等；作为栅极电极34，例如可以应用TiN等。此外，绝缘层33的厚度例如可以为10nm～100nm，栅极电极34的厚度例如可以为50nm～200nm。其中，绝缘层33也可称为栅极绝缘膜。
半导体层叠结构5上，可以以覆盖栅极电极34的方式形成有第二绝缘层35。作为第二绝缘层35，例如可以应用SiO2等。此外，第二绝缘层35的厚度例如可以为500nm～3μm。其中，第二绝缘层35也可称为层间绝缘膜。
形成有从第二绝缘层35的表面开始贯穿第二绝缘层35、绝缘层33和覆盖层10而达到电子供给层9的源极接触孔36和漏极接触孔37。而且，源极接触孔36和漏极接触孔37中分别嵌入有源极电极38和漏极电极39。
源极电极38例如可以具有与电子供给层9欧姆接触的下层40、以及层叠于下层40的上层41。下层40可以为Ti，上层41可以为Al层。上层41与下层40之间的界面位于源极接触孔36的深度方向的中途部。此外，上层41中，源极接触孔36外的部分露出，作为前述源极电极膜15。
漏极电极39例如可以具有与电子供给层9欧姆接触的下层42和层叠于下层42的上层43。下层42可以为Ti，上层43可以为Al层。上层43与下层42之间的界面位于漏极接触孔37的深度方向的中途部。此外，上层43中，漏极接触孔37外的部分露出，作为前述漏极电极膜17。
接下来，参照图5～图8，对导入第一杂质层7带来的效果进行说明。
图5为显示距离半导体的价带的费米能级的深度(EF-EV)与空穴浓度的关系的曲线图。图6为显示距离价带的受主能级的深度(ET-EV)与空穴放出时间的关系的曲线图。图7为显示施加有电压时空穴从C形成的受主能级放出为止的时间常数的图。图8为显示施加有电压时空穴从Zn形成的受主能级放出为止的时间常数的图。
如果电流对基板施加负偏压，则空穴从受主能级放出，受主能级带负电。通过受主能级带负电，二维电子气密度减少，源极-漏极间的电流减小。
图7中电流用1000秒左右减小，而图8中，电流用1m秒左右减小。即，施加有电压时，C形成的受主能级(ET-EV＝0.9eV)用1000秒带负电，而Zn形成的受主能级(ET-EV＝0.3eV)用1m秒带负电。
如上述那样，氮化物半导体装置1的第一杂质层7含有距离价带的受主能级的深度(ET-EV)为0.3eV以上且低于0.6eV的第一杂质(例如Zn)。掺杂有受主杂质时，杂质层的费米能级以ET-EV＝EF-EV的方式固定化为受主能级。
首先，如图5所示，根据费米-狄拉克分布函数计算空穴浓度的EF-EV依赖性，结果，EF-EV低于0.3eV时空穴浓度超过1×1015cm-3，绝缘性变得不充分。例如，如果第一杂质层7中掺杂有Mg(EF-EV＝0.2eV)作为杂质，则第一杂质层7的空穴浓度会成为1×1016cm-3左右。
而如果ET-EV为0.3eV以上(例如Zn＝0.3eV)，则能够将空穴浓度抑制在1×1015cm-3以下、提高绝缘性(能够为高电阻)，因而能够抑制从电子行进层8向基板4的漏电流。即，因为能够使第一杂质层7为高电阻，所以能够不增加半导体层叠结构5的厚度但抑制漏电流。
另一方面，如图6所示，ET-EV为0.6eV以上时，根据使用温度条件(300K、400K或500K)，存在空穴放出时间超过1s(1×100s)的情况。该空穴放出时间可以基于如图7和图8所示使氮化物半导体结构为导通状态时电流值达到稳定为止的时间算出。例如如图7所示，如果第一杂质层7中掺杂有C(ET-EV＝0.6eV～0.9eV)作为杂质，则在第一杂质层7中形成深能级，因此对电压的响应性为1000s以上、响应性不高，施加电压时器件内部的电荷状态用1000秒以上发生变化，因此成为阈值漂移(Vth漂移)、电流崩塌等经时性器件特性变化的重要原因。与此相对，如果ET-EV低于0.6eV(例如Zn＝0.3eV)，则对电压的响应性为1ms以下，因此可知器件特性的稳定性远比使用C时优异。
其中，所谓阈值漂移(Vth漂移)，例如为施加栅极电压、漏极电压时产生的阈值Vth的变动，可以说，如果阈值漂移小，则作为半导体装置的动作稳定。
接下来，参照图9和图10对作为第一杂质层7所含的第一杂质的一例的Zn的掺杂特性进行说明。
首先，如图9所示，可知一边掺杂Zn一边使AlGaN层(3.5μm厚度)晶体生长时，在该AlGaN层中，能够在1×1017cm-3～1×1019cm-3的范围内良好地调整Zn浓度。即，能够良好地控制Zn对于由Al1-xGaxN(0<X≦1)系材料构成的第一杂质层7的掺杂量，因而能够根据氮化物半导体装置1的设计耐压等特性简单地调整Zn的掺杂量。
接下来，如图10所示，作为杂质的Zn例如与Mg相比在掺杂区域与未掺杂区域之间的界面部(杂质供给断开时)的浓度曲线变得陡峭。例如，Mg在断开供给后浓度减少1个数量级(图10中从1×1019cm-3减少至1×1018cm-3)，为此需要0.15μm左右的厚度(深度)。
而如果是Zn，在断开供给后浓度减少1个数量级(图10中从3×1019cm-3减少至3×1018cm-3或从1×1017cm-3减少至1×1016cm-3)，为此0.02μm左右的厚度(深度)就足够了。因此，对于在第一杂质层7上形成的半导体层的杂质特性的影响小。
因此，能够在具有与上述第一杂质层7同样的组成的氮化物半导体层上，良好地形成不故意含有杂质的未掺杂的氮化物半导体层。
对此，图11和图12的氮化物半导体装置50具备在电子行进层8上形成的由Al1- xGaxN(0<X≦1)系材料构成、含有距离价带的受主能级的深度(ET-EV)为0.3eV以上且低于0.6eV的第二杂质的第二杂质层51、以及在第二杂质层51上形成的未掺杂的接触层52。
作为第二杂质层51所含的杂质，与第一杂质层7同样地，例如可以应用Zn等。第二杂质层51含有Zn的情况下，其浓度例如可以为5×1017cm-3～5×1019cm-3。此外，第二杂质层51的厚度例如可以为60nm～100nm。
作为接触层52，例如可以应用由未掺杂的Al1-xGaxN(0<X≦1)系材料构成的层，例如可以为未掺杂GaN层或未掺杂AlGaN层。此外，接触层52的Zn浓度可以为5×1016cm-3以下。此外，接触层52的厚度例如可以为10nm以下。
此外，氮化物半导体装置50中，作为半导体层叠结构5的一部分，包含具有跨过接触层52和第二杂质层51的壁面53的台面状层叠部54，电子供给层9包含相对于台面状层叠部54在与台面状层叠部54的层叠方向交叉的方向上延伸的伸出部55、55，源极电极38和漏极电极39连接于伸出部55、55。
而且，栅极电极34与接触层52直接接合，没有隔着绝缘膜。接触层52以与第二杂质层51接触的方式形成，根据图10所示Zn的浓度曲线的陡峭性，Zn带来的影响很小。因此能够良好地形成接触层52作为未掺杂层，因此能够使栅极电极34良好地对接触层52进行肖特基接合。其结果是，能够在栅极电极34与接触层52之间形成肖特基能障，因而能够减少向栅极电极34的漏电流。
接下来，参照图13和图14对氮化物半导体装置1的动作特性进行说明。
如图13和图14所示，作为第一杂质层7，以1×1018cm-3的浓度含有C的情况下和以1×1017cm-3、1×1018cm-3和1×1019cm-3的浓度含有Zn的情况下，对栅极阈值电压发生何种程度的变化进行比较。
由附图可知，含有Zn的情况下，不管Zn浓度如何，与含有C的情况相比，均能够提高栅极阈值电压。此外，如图14所示，认为Zn浓度越是增加，与此相伴，栅极阈值电压越高，但在1×1019cm-3达到平台。
以这种方式，能够使栅极阈值电压较高，因而在氮化物半导体装置1中能够实现良好的常关动作。
图15为本发明的另一实施方式涉及的氮化物半导体装置60的示意性截面图。图15中，对于与图3的氮化物半导体装置1的构成要素共通的要素给与相同的附图标记，省略其说明。
该实施方式涉及的氮化物半导体装置60中，关于栅极电极34的配置形态，与氮化物半导体装置1是不同的。
更具体地，在氮化物半导体装置1中，在覆盖半导体层叠结构5的凹部30内面的绝缘层33上，形成有栅极电极34。而在氮化物半导体装置60中，半导体层叠结构5中未形成凹部30。此外，在氮化物半导体装置70中，在电子供给层9上未形成覆盖层10。而是在电子供给层9上形成有栅极层61来替代该覆盖层10，在该栅极层61上形成有栅极电极34。
栅极层61例如由Al1-xGaxN(0<X≦1)系材料构成，例如可以为GaN层。该实施方式中，栅极层61含有Zn作为杂质。
此外，栅极层61的厚度例如为60nm以上，优选为60nm～165nm，进一步优选为80nm～165nm。此外，栅极层61的Zn浓度例如为1×1019cm-3以上，优选为1×1019cm-3～9×1019cm-3。
氮化物半导体装置60中，在电子供给层9中与电子行进层8的异种界面附近产生的正的极化电荷被栅极层61内产生的自发极化抵消，结果，在栅极电极34正下方的区域，二维电子气29选择性消失。由此，以该栅极电极34正下方的区域为边界，二维电子气29的分布区域被分隔，实现氮化物半导体装置60的常关动作。
接下来，参照图16～图38，对含有Zn的栅极层61的导入带来的效果进行说明。其中，以下所示评价中，使用在不具备缓冲层6和第一杂质层7这一点上具有与氮化物半导体装置60不同构成的氮化物半导体装置作为评价用器件，测定各特性。
图16为显示GaN(Zn)和GaN(Mg)的各膜厚与漏极电流的关系的曲线图。图17为显示GaN(Zn)和GaN(Mg)的各杂质浓度与漏极电流的关系的曲线图。其中，GaN(Zn)的意思是仅由含有Zn作为杂质的GaN构成的栅极层，GaN(Mg)的意思是由仅含有Mg作为杂质的GaN构成的栅极层(以下相同)。其中，两栅极层均可以含有非故意地混入的微量杂质。
如图16和图17所示，栅极层61含有Zn的情况下，不管膜厚和Zn浓度如何，漏极电流都是稳定的。例如，即使栅极层61的厚度从60nm增加至100nm(参照图16)、栅极层61的Zn浓度从1×1019cm-3增加至1×1020cm-3(参照图17)，也几乎观察不到对漏极电流大小的影响。
而栅极层61含有Mg的情况下，随着膜厚和Mg浓度的增加，漏极电流减小。例如栅极层61的厚度为80nm的情况下和栅极层61的Mg浓度为1×1020cm-3的情况下，漏极电流为非常小的值。即，由图16和图17观察到，栅极层61含有Mg的情况下，随着膜厚和Mg浓度的增加，器件特性下降。
图18为显示GaN(Zn)和GaN(Mg)的各膜厚与互感(gm)的关系的曲线图。图19为显示GaN(Zn)和GaN(Mg)的各杂质浓度与漏极电流的关系的曲线图。
如图18和图19所示，栅极层61含有Zn的情况下，随着膜厚和Zn浓度的增加，存在互感(gm)下降的倾向，但能够确认到作为HEMT器件的动作。例如，如图18所示，如果栅极层61的膜厚从60nm增加至100nm，则栅极电极34与二维电子气29的距离变长，存在互感(gm)下降的倾向。
而栅极层61含有Mg的情况下，随着膜厚和Mg浓度的增加，观察到互感(gm)急剧下降的点(point)。例如栅极层61的厚度为80nm的情况下和栅极层61的Mg浓度为1×1020cm-3的情况下，互感(gm)为0，无法确认到作为HEMT器件的动作。即，从图18和图19也观察到，栅极层61含有Mg的情况下，随着膜厚和Mg浓度的增加，器件特性下降。
图20为显示GaN(Zn)和GaN(Mg)的各膜厚与栅极漏电流的关系的曲线图。图21为显示GaN(Zn)和GaN(Mg)的各杂质浓度与栅极漏电流的关系的曲线图。
如图20所示，栅极层61含有Zn的情况下，随着膜厚的增加，可以确认栅极漏电流减小。另一方面，如图21所示，并不能特别确认到栅极层61的Zn浓度的增减对栅极漏电流大小的影响。
而栅极层61含有Mg的情况下，如图20所示，以栅极层61的膜厚60nm为边界，比60nm薄和厚均观察到栅极漏电流的增加。另一方面，如图21所示，与Zn的情况同样地，并不能特别确认到栅极层61的Mg浓度的增减对栅极漏电流大小的影响。即，从图20可知，为了减小栅极漏电流，优选采用含有Zn的栅极层61、进一步增加栅极层61的膜厚。
此外，如图22和图23所示，Zn对于GaN的掺杂的控制性比Mg优异。例如如图22所示，关于掺杂的升高举动，Mg不会以按照供给曲线的浓度掺杂，浓度产生波动。另一方面，Zn的掺杂浓度几乎是按照供给曲线稳定的。
进一步，如图23所示，即使从GaN表面阶段性地增加供给浓度、从GaN表面起较深地掺杂Zn的情况下，掺杂曲线形状也与供给曲线形状几乎一致。即，与Zn相比，Mg更难通过记忆效应的影响来控制掺杂曲线。
图24为显示Zn掺杂HEMT的TDDB测定的结果的图。图25为显示栅极电流与破坏时间的关系的图(仅Zn)。图26为显示栅极电流与破坏时间的关系的图(Zn与Mg的比较)。
接下来，对于分别具备GaN(Zn)和GaN(Mg)的栅极层61的HEMT进行TDDB(TimeDependent Dielectric Breakdown，电介质随时间变化破坏)试验，比较Zn和Mg掺杂的哪种栅极层在短时间内破坏。其中，栅极层61的厚度设为100nm，Zn和Mg各自的浓度设为5×1019cm-3。
如图24和图25所示，Zn掺杂HEMT中栅极电压Vg设为8.5V、9V、9.5V和10V，栅极电压Vg越高，则栅极漏电流变大、达到栅极层61破坏的时间tB缩短。而且，如图26所示，对GaN(Zn)和GaN(Mg)进行比较，可知即使有同样大小的栅极漏电流流过，GaN(Zn)达到破坏的时间tB也比GaN(Mg)短。即，从图24～图26可知，为了提高栅极的可靠性，优选采用含有Zn的栅极层61、进一步增加栅极层61的膜厚。
图27～图30为显示Mg掺杂(具备含有Mg的栅极层61)HEMT的Id-Vg特性的图。图31～图34为显示Zn掺杂(具备含有Zn的栅极层61)HEMT的Id-Vg特性的图。
接下来，对于Mg掺杂HEMT和Zn掺杂HEMT的Id-Vg特性以何种方式依赖于栅极层61的膜厚和Mg、Zn浓度进行研究。其中，Id-Vg特性的测定中，设为Vd＝1.0V，将栅极层61的膜厚和Mg、Zn浓度作为变量。此外，图27～图34中，栅极阈值电压Vth的意思是漏极电流成为1.0×10-4(A)时刻的电压。
如图27～图30所示，Mg掺杂HEMT中，栅极层61的膜厚为60nm时(图28)栅极漏电流变低，以栅极层61的膜厚60nm为边界，在薄的一侧的40nm(图27)、厚的一侧的80nm(图29，30)时，观察到栅极漏电流的增加。
此外，通过全体Mg掺杂HEMT实现常关动作，栅极阈值电压Vth均为1.0V以上，阈值较高。进一步，栅极层61的膜厚为80nm和Mg浓度为9×1019cm-3时(图29)，漏极电流完全不稳定，几乎无法实现作为器件的功能。据此，在Mg掺杂HEMT中，如果是膜厚＝60nm和Mg浓度＝3×1019cm-3的条件，则能够减小栅极漏电流，Id-Vg特性也良好，而且能够实现常关动作。然而，条件是非常窄的范围，此外，如上述那样Mg对GaN的掺杂曲线的控制性低，从这样的观点出发，认为难以在栅极层61中主要采用Mg。
而如图31～图34所示，Zn掺杂HEMT中，能够使栅极漏电流比较小，而且Id-Vg特性也良好。进一步，能够在可以实现常关动作的范围内将栅极阈值电压Vth抑制为较低(该评价中为0.45V以下)。特别是，栅极层61的膜厚为60nm以上则减小栅极漏电流的效果提高，膜厚为80nm时能够将栅极漏电流抑制为非常低。
图35为显示Zn浓度与栅极阈值电压的关系的图。图36为显示GaN(Zn)的膜厚与栅极阈值电压的关系的图。
接下来，对于Zn浓度和GaN(Zn)的膜厚与栅极阈值电压的关系也进行研究。如图35所示，栅极阈值电压Vth随着栅极层61的Zn浓度的增加而增加，另一方面，如图36所示，与栅极层61的膜厚的增减不相关。由此可知，栅极阈值电压依赖于Zn浓度、不依赖于栅极层61的膜厚。
图37为显示Zn掺杂HEMT和Mg掺杂HEMT各自的Vg-Ron特性的图。图38为显示GaN(Zn)的膜厚与栅极施加电压的关系的图。
如上述那样，Zn掺杂HEMT的栅极层61的膜厚越厚，则减小栅极漏电流的效果越显著。另一方面，对于栅极层61的膜厚是否影响导通电阻进行研究。
更具体地，基于栅极层61的膜厚和Mg、Zn浓度不同的多个样品的Id-Vg特性(漏极电压Vd＝1V)，计算导通电阻Ron。其结果是，如图37所示，可知不管栅极层61的膜厚和Zn浓度如何，Zn掺杂HEMT的导通电阻都会随着栅极电压的增加而下降，收敛到几乎恒定的值。这里，着眼于导通电阻Ron＝100ohm这一点，对于栅极电压对栅极层61的膜厚的依赖性进行研究。
结果得到图38所示的相关关系。从图38可知，随着栅极层61厚度的增加，能够得到100ohm的导通电阻Ron的栅极电压增加。例如，电子行进层8为GaN的GaN-HEMT一般在栅极电压＝6V左右工作。因此，有必要将栅极电压为6V时的导通电阻控制在100ohm以下。从图38可知，如果栅极层61的膜厚为165nm以下，则能够将HEMT的导通电阻Ron抑制至100ohm以下。因此，综合图31～图34的结果，栅极层61的膜厚适合在60nm～165nm的范围。
如果像以上的该实施方式涉及的氮化物半导体装置60那样具备含有Zn的栅极层61，则可以减小栅极漏电流、能够实现良好的常关动作。
此外，通过将栅极层61的厚度设定在适当的范围，也能够抑制导通电阻Ron使其较低。
其中，该实施方式中，使用不具有第一杂质层7的HEMT，对含有Zn的栅极层61的导入带来的效果进行了说明，但具备第一杂质层7也没有任何问题。反倒是，通过具备第一杂质层7，除了实现含有Zn的栅极层61的导入带来的效果以外，还能够实现用图1～图14显示的效果。
此外，从该实施方式的内容，除了权利要求书中记载的发明以外，还可提炼出以下那样的特征。
(1)一种氮化物半导体装置，包含：
电子行进层、
在前述电子行进层上形成的电子供给层、
配置在前述电子行进层上的栅极电极、
配置在前述电子供给层与前述栅极电极之间、且由含有Zn作为杂质的氮化物半导体构成的栅极层、以及
以夹着前述栅极电极的方式配置的、与前述电子供给层电连接的源极电极和漏极电极。
(2)根据(1)所述的氮化物半导体装置，前述栅极层的厚度为60nm以上，前述栅极层的Zn浓度为1×1019cm-3以上。
(3)根据(2)所述的氮化物半导体装置，前述栅极层的厚度为60nm～165nm。
(4)根据(2)或(3)所述的氮化物半导体装置，前述栅极层的厚度为80nm以上。
以上对本发明的实施方式进行了说明，但本发明也可以以其他方式来实施。
例如，前述实施方式中，列举Zn作为第一杂质层7和第二杂质层51所含的杂质的一例，但只要是距离价带的受主能级的深度(ET-EV)为0.3eV以上且低于0.6eV的杂质即可，没有特别限制。
另外，在权利要求书中记载的事项的范围内可以进行各种设计变更。
本申请对应于2017年12月28日向日本特许厅提出的特愿2017-253202号，该申请的全部公开内容通过引用并入本申请。
符号说明
1 氮化物半导体装置；2 (基板)第一面；3 (基板)第二面；4 基板；5 半导体层叠结构；6 缓冲层；7 第一杂质层；8 电子行进层；9 电子供给层；10 覆盖层；11 第一边；12第二边；13 第三边；14 第四边；15 源极电极膜；16 栅极电极膜；17 漏极电极膜；20 区域；21 表面绝缘膜；22 源极垫；23 栅极垫；24 漏极垫；25 开口；26 开口；27 开口；28 界面；29 二维电子气；30 凹部；31 壁面；32 底面；33 绝缘层；34 栅极电极；35 第二绝缘层；36源极接触孔；37 漏极接触孔；38 源极电极；39 漏极电极；40 (源极电极)下层；41 (源极电极)上层；42 (漏极电极)下层；43 (漏极电极)上层；44 活性区域；50 氮化物半导体层；51第二杂质层；52 接触层；53 壁面；54 台面状层叠部；55 伸出部；60 氮化物半导体装置；61栅极层。

Claims (20)

1.一种氮化物半导体装置，包含：
由Al1-xGaxN(0<X≦1)系材料构成、含有距离价带的受主能级的深度(ET-EV)为0.3eV以上且低于0.6eV的第一杂质的第一杂质层；
在所述第一杂质层上形成的电子行进层；
在所述电子行进层上形成的电子供给层；
配置在所述电子行进层上的栅极电极；以及
以夹着所述栅极电极的方式配置的、与所述电子供给层电连接的源极电极和漏极电极。
2.根据权利要求1所述的氮化物半导体装置，空穴放出时间为1s以下。
3.根据权利要求1或2所述的氮化物半导体装置，所述电子行进层包含未掺杂的第一氮化物半导体层。
4.根据权利要求3所述的氮化物半导体装置，所述未掺杂的第一氮化物半导体层包含由未掺杂的Al1-xGaxN(0<X≦1)系材料构成的层。
5.根据权利要求1～4中任一项所述的氮化物半导体装置，所述电子行进层具有0.3μm以下的厚度。
6.根据权利要求1～5中任一项所述的氮化物半导体装置，从所述第一杂质层与所述电子行进层之间的界面开始，在所述电子行进层侧，在0.05μm以下的厚度中所述第一杂质的浓度减少1个数量级。
7.根据权利要求1～6中任一项所述的氮化物半导体装置，所述第一杂质为Zn。
8.根据权利要求7所述的氮化物半导体装置，所述第一杂质层的Zn浓度为5×1017cm-3～5×1019cm-3，且所述第一杂质层以低于5×1017cm-3的浓度含有C。
9.根据权利要求1～8中任一项所述的氮化物半导体装置，
包含：以达到所述电子行进层的方式选择性贯穿所述电子供给层而形成的凹部，以及在所述凹部内形成的绝缘层，
所述栅极电极以与在所述凹部露出的所述电子行进层相对的方式在所述绝缘层上形成。
10.根据权利要求9所述的氮化物半导体装置，所述绝缘层为SiN膜。
11.根据权利要求9或10所述的氮化物半导体装置，
所述电子供给层为AlN层，
进一步包含层叠在所述AlN层上的由GaN构成的覆盖层。
12.根据权利要求1～8中任一项所述的氮化物半导体装置，
包含：在所述电子行进层上形成的由Al1-xGaxN(0<X≦1)系材料构成、含有距离价带的受主能级的深度(ET-EV)为0.3eV以上且低于0.6eV的第二杂质的第二杂质层；以及在所述第二杂质层上形成的未掺杂的第二氮化物半导体层，
所述绝缘层以与所述未掺杂的第二氮化物半导体层接触的方式形成。
13.根据权利要求12所述的氮化物半导体装置，
包含具有跨过所述未掺杂的第二氮化物半导体层和所述第二杂质层的壁面的台面状层叠部，
所述电子供给层包含相对于所述台面状层叠部在与所述台面状层叠部的层叠方向交叉的方向上延伸的伸出部，
所述源极电极和所述漏极电极连接于所述伸出部。
14.根据权利要求12或13所述的氮化物半导体装置，所述第二杂质为Zn。
15.根据权利要求14所述的氮化物半导体装置，所述第二杂质层的Zn浓度为5×1017cm-3～5×1019cm-3。
16.根据权利要求15所述的氮化物半导体装置，所述未掺杂的第二氮化物半导体层包含由未掺杂的Al1-xGaxN(0<X≦1)系材料构成的层，Zn浓度为5×1016cm-3以下。
17.根据权利要求1～8中任一项所述的氮化物半导体装置，进一步包含配置在所述电子供给层与所述栅极电极之间、且由含有Zn作为杂质的氮化物半导体构成的栅极层。
18.根据权利要求17所述的氮化物半导体装置，所述栅极层的厚度为60nm以上，所述栅极层的Zn浓度为1×1019cm-3以上。
19.根据权利要求18所述的氮化物半导体装置，所述栅极层的厚度为60nm～165nm。
20.根据权利要求18或19所述的氮化物半导体装置，所述栅极层的厚度为80nm以上。
CN201880084650.5A 2017-12-28 2018-12-21 氮化物半导体装置 Pending CN111527592A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017253202 2017-12-28
JP2017-253202 2017-12-28
PCT/JP2018/047351 WO2019131546A1 (ja) 2017-12-28 2018-12-21 窒化物半導体装置

Publications (1)

Publication Number Publication Date
CN111527592A true CN111527592A (zh) 2020-08-11

Family

ID=67067365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880084650.5A Pending CN111527592A (zh) 2017-12-28 2018-12-21 氮化物半导体装置

Country Status (5)

Country Link
US (2) US11393905B2 (zh)
JP (1) JP7194120B2 (zh)
CN (1) CN111527592A (zh)
DE (1) DE112018006715T5 (zh)
WO (1) WO2019131546A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7313197B2 (ja) * 2019-06-11 2023-07-24 ローム株式会社 半導体装置
JPWO2023008031A1 (zh) * 2021-07-26 2023-02-02

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026253A (ja) * 2000-06-30 2002-01-25 Sony Corp 半導体装置及びその製造方法
US20020096692A1 (en) * 2000-08-09 2002-07-25 Fumihiko Nakamura Insulating nitirde layer and process for its forming, and semiconductor device and process for its production
US20120018735A1 (en) * 2010-07-20 2012-01-26 Sumitomo Electric Device Innovations, Inc. Semiconductor device
CN102738228A (zh) * 2012-06-28 2012-10-17 电子科技大学 栅边缘凹槽型源场板结构高电子迁移率晶体管
JP2014110345A (ja) * 2012-12-03 2014-06-12 Nichia Chem Ind Ltd 電界効果トランジスタ
KR20150091706A (ko) * 2014-02-03 2015-08-12 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
CN104916679A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN105322005A (zh) * 2015-04-17 2016-02-10 苏州捷芯威半导体有限公司 一种半导体器件及其制作方法
CN105633144A (zh) * 2015-06-26 2016-06-01 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN106981507A (zh) * 2017-03-29 2017-07-25 苏州捷芯威半导体有限公司 半导体器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201112330D0 (en) * 2011-07-18 2011-08-31 Epigan Nv Method for growing III-V epitaxial layers and semiconductor structure
EP2602827B1 (en) 2011-12-09 2016-02-03 Imec Enhancement mode III-nitride device and method for manufacturing thereof
KR20150092172A (ko) 2012-11-16 2015-08-12 메사추세츠 인스티튜트 오브 테크놀로지 반도체 구조물, 및 리세스 형성 에칭 수법
KR102036349B1 (ko) * 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
JP6013948B2 (ja) * 2013-03-13 2016-10-25 ルネサスエレクトロニクス株式会社 半導体装置
JP6024579B2 (ja) 2013-04-11 2016-11-16 株式会社デンソー Ｈｅｍｔを備えた半導体装置
JP2015060987A (ja) * 2013-09-19 2015-03-30 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6398678B2 (ja) * 2014-12-11 2018-10-03 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6462456B2 (ja) * 2015-03-31 2019-01-30 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026253A (ja) * 2000-06-30 2002-01-25 Sony Corp 半導体装置及びその製造方法
US20020096692A1 (en) * 2000-08-09 2002-07-25 Fumihiko Nakamura Insulating nitirde layer and process for its forming, and semiconductor device and process for its production
US20120018735A1 (en) * 2010-07-20 2012-01-26 Sumitomo Electric Device Innovations, Inc. Semiconductor device
CN102738228A (zh) * 2012-06-28 2012-10-17 电子科技大学 栅边缘凹槽型源场板结构高电子迁移率晶体管
JP2014110345A (ja) * 2012-12-03 2014-06-12 Nichia Chem Ind Ltd 電界効果トランジスタ
KR20150091706A (ko) * 2014-02-03 2015-08-12 엘지전자 주식회사 질화물 반도체 소자 및 그 제조 방법
CN104916679A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN105322005A (zh) * 2015-04-17 2016-02-10 苏州捷芯威半导体有限公司 一种半导体器件及其制作方法
CN105633144A (zh) * 2015-06-26 2016-06-01 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN106981507A (zh) * 2017-03-29 2017-07-25 苏州捷芯威半导体有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20200365694A1 (en) 2020-11-19
US11393905B2 (en) 2022-07-19
JP7194120B2 (ja) 2022-12-21
JPWO2019131546A1 (ja) 2020-12-24
DE112018006715T5 (de) 2020-09-10
US20220302262A1 (en) 2022-09-22
WO2019131546A1 (ja) 2019-07-04

Similar Documents

Publication Publication Date Title
JP5663000B2 (ja) 逆拡散抑制構造
CN102237402B (zh) 氮化物半导体元件
JP4761319B2 (ja) 窒化物半導体装置とそれを含む電力変換装置
US9190508B2 (en) GaN based semiconductor device
JP6511645B2 (ja) 窒化物半導体デバイス
US10038064B2 (en) Nitride semiconductor device
US9190506B2 (en) Field-effect transistor
CN104916633A (zh) 半导体装置
JP5779284B2 (ja) スイッチング素子
US20150263155A1 (en) Semiconductor device
JP6671124B2 (ja) 窒化物半導体デバイス
US9917182B1 (en) Semiconductor device
US9484429B2 (en) High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently and method for manufacturing the same
US8969917B2 (en) Semiconductor device and method for manufacturing same
US9871108B2 (en) Nitride semiconductor device
US20220302262A1 (en) Nitride semiconductor device
JP2018157177A (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
US11990542B2 (en) Nitride semiconductor device
WO2020217735A1 (ja) 窒化物半導体装置
JP6145985B2 (ja) 電界効果トランジスタ
JP6083259B2 (ja) 窒化物半導体装置
JP6654957B2 (ja) 窒化物半導体デバイス
JP2020043357A (ja) 窒化物半導体デバイス

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination