CN115763559A - 氮化镓基高电子迁移率晶体管及其制备方法 - Google Patents

Abstract

本申请实施例涉及一种氮化镓基高电子迁移率晶体管及其制备方法，包括：衬底，包括在厚度方向上彼此相对的第一表面和第二表面；漏极沟槽，从衬底的第一表面延伸至衬底的内部；氮化镓基外延叠层，在衬底的第一表面上以及漏极沟槽的内表面上延伸，氮化镓基外延叠层的至少部分区域用于形成二维电子气通道；漏极，位于漏极沟槽内且位于氮化镓基外延叠层的第一位置上；栅极，位于氮化镓基外延叠层的第二位置上；由氮化镓基外延叠层中位于第一位置和第二位置之间的部分形成的二维电子气通道具有沿厚度方向上的分量；如此，利用衬底的厚度方向延长漏极与栅极之间二维电子气通道的长度，从而在占用面积较小的情况下实现较高的耐压。

Description

氮化镓基高电子迁移率晶体管及其制备方法

技术领域

本申请涉及半导体技术领域，特别是涉及一种氮化镓基高电子迁移率晶体管及其制备方法。

背景技术

高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)是基于异质结中的二维电子气(2-Dimensional Electron Gas，2DEG)的高迁移率特性的场效应晶体管，其在低温、低电场下具备较高的电子迁移率，可实现高速低噪音工作。

近年来，氮化镓基高电子迁移率晶体管(GaN HEMT)，如AlGaN/GaN高电子迁移率晶体管，由于具有高二维电子气浓度、高速以及高击穿电场等优越条件受到电力电子行业广泛关注。

当前的氮化镓基高电子迁移率晶体管大多是平面结构，占用面积较大。并且，如果需要提高器件的耐压，只能增加栅极和漏极之间的距离，这将进一步增加器件的占用面积。因此，如何兼顾器件的尺寸和耐压是本领域的重要难题。

发明内容

有鉴于此，本申请实施例为解决背景技术中存在的至少一个问题而提供一种氮化镓基高电子迁移率晶体管及其制备方法。

第一方面，本申请实施例提供了一种氮化镓基高电子迁移率晶体管，包括：

衬底，包括在厚度方向上彼此相对的第一表面和第二表面；

漏极沟槽，从所述衬底的所述第一表面延伸至所述衬底的内部；

氮化镓基外延叠层，在所述衬底的所述第一表面上以及所述漏极沟槽的内表面上延伸，所述氮化镓基外延叠层的至少部分区域用于形成二维电子气通道；

漏极，位于所述漏极沟槽内且位于所述氮化镓基外延叠层的第一位置上；

栅极，位于所述氮化镓基外延叠层的第二位置上；

由所述氮化镓基外延叠层中位于所述第一位置和所述第二位置之间的部分形成的二维电子气通道具有沿所述厚度方向上的分量。

结合本申请的第一方面，在一可选实施方式中，由所述氮化镓基外延叠层中位于所述第一位置和所述第二位置之间的部分形成的二维电子气通道至少包括：沿所述厚度方向延伸的区域，和/或沿与所述厚度方向成锐角的方向延伸的区域。

结合本申请的第一方面，在一可选实施方式中，所述第一位置位于所述漏极沟槽的底端。

结合本申请的第一方面，在一可选实施方式中，所述第二位置位于所述第一表面上。

结合本申请的第一方面，在一可选实施方式中，还包括：

栅极沟槽，从所述衬底的所述第一表面延伸至所述衬底的内部；

氮化镓基外延叠层，还在所述栅极沟槽的内表面上延伸；

所述第二位置位于所述栅极沟槽内。

第二方面，本申请实施例提供了一种氮化镓基高电子迁移率晶体管的制备方法，所述方法包括：

提供衬底，所述衬底包括在厚度方向上彼此相对的第一表面和第二表面；

在所述衬底上形成从所述第一表面延伸至所述衬底的内部的漏极沟槽；

在所述第一表面上以及所述漏极沟槽的内表面上形成氮化镓基外延叠层，所述氮化镓基外延叠层的至少部分区域用于形成二维电子气通道；

形成漏极和栅极，其中，所述漏极形成在所述漏极沟槽内且位于所述氮化镓基外延叠层的第一位置上，所述栅极形成在所述氮化镓基外延叠层的第二位置上；

由所述氮化镓基外延叠层中位于所述第一位置和所述第二位置之间的部分形成的二维电子气通道具有沿所述厚度方向上的分量。

结合本申请的第二方面，在一可选实施方式中，所述在所述衬底上形成从所述第一表面延伸至所述衬底的内部的漏极沟槽，包括以下至少之一：

形成至少部分侧壁沿所述厚度方向延伸的漏极沟槽；

形成如下漏极沟槽：在从所述第一表面至所述第二表面的方向上，所述漏极沟槽的至少部分侧壁向远离所述漏极沟槽的中心的方向倾斜；

形成如下漏极沟槽：在从所述第一表面至所述第二表面的方向上，所述漏极沟槽的至少部分侧壁向靠近所述漏极沟槽的中心的方向倾斜。

结合本申请的第二方面，在一可选实施方式中，所述第一位置位于所述漏极沟槽的底端。

结合本申请的第二方面，在一可选实施方式中，所述第二位置位于所述第一表面上。

结合本申请的第二方面，在一可选实施方式中，所述形成氮化镓基外延叠层之前，所述方法还包括：在所述衬底上形成从所述第一表面延伸至所述衬底的内部的栅极沟槽；

所述形成氮化镓基外延叠层，包括：在所述第一表面上、所述栅极沟槽的内表面上以及所述漏极沟槽的内表面上形成氮化镓基外延叠层；

所述第二位置位于所述栅极沟槽内。

本申请实施例所提供的氮化镓基高电子迁移率晶体管及其制备方法，其中，氮化镓基高电子迁移率晶体管包括：衬底，包括在厚度方向上彼此相对的第一表面和第二表面；漏极沟槽，从衬底的第一表面延伸至衬底的内部；氮化镓基外延叠层，在衬底的第一表面上以及漏极沟槽的内表面上延伸，氮化镓基外延叠层的至少部分区域用于形成二维电子气通道；漏极，位于漏极沟槽内且位于氮化镓基外延叠层的第一位置上；栅极，位于氮化镓基外延叠层的第二位置上；由氮化镓基外延叠层中位于第一位置和第二位置之间的部分形成的二维电子气通道具有沿厚度方向上的分量；如此，利用衬底的厚度方向延长漏极与栅极之间二维电子气通道的长度，从而在占用面积较小的情况下实现较高的耐压。

本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1为本申请实施例提供的氮化镓基高电子迁移率晶体管的剖面结构示意图；

图2为本申请实施例提供的氮化镓基高电子迁移率晶体管的制备方法的流程示意图；

图3至图9为本申请实施例提供的氮化镓基高电子迁移率晶体管在制备过程中的剖面结构示意图；

图10为本申请一实施例中二维电子气通道的示意图；

图11为本申请第一变形实施例提供的氮化镓基高电子迁移率晶体管的剖面结构示意图；

图12为本申请第二变形实施例提供的氮化镓基高电子迁移率晶体管的剖面结构示意图；

图13为本申请第三变形实施例提供的氮化镓基高电子迁移率晶体管的剖面结构示意图；

图14为本申请第四变形实施例提供的氮化镓基高电子迁移率晶体管的剖面结构示意图；

图15为本申请第五变形实施例提供的氮化镓基高电子迁移率晶体管的剖面结构示意图。

具体实施方式

下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本申请，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本申请的技术方案。本申请的较佳实施例详细描述如下，然而除了这些详细描述外，本申请还可以具有其他实施方式。

首先，本申请实施例提供了一种氮化镓基高电子迁移率晶体管。请参考图1，该氮化镓基高电子迁移率晶体管包括：衬底110，该衬底110包括在厚度方向上彼此相对的第一表面111和第二表面112；漏极沟槽113，从衬底110的第一表面111延伸至衬底110的内部；氮化镓基外延叠层120，在衬底110的第一表面111上以及漏极沟槽113的内表面1130上延伸，氮化镓基外延叠层120的至少部分区域用于形成二维电子气通道123；漏极130，位于漏极沟槽113内且位于氮化镓基外延叠层120的第一位置P1上；栅极140，位于氮化镓基外延叠层120的第二位置P2上。其中，由氮化镓基外延叠层120中位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道具有沿厚度方向上的分量。

可以理解的，本实施例通过在衬底110上开设漏极沟槽113，并将漏极130布置在漏极沟槽113内，由氮化镓基外延叠层120中位于与漏极130对应的第一位置P1和与栅极140对应的第二位置P2之间的部分形成的二维电子气通道具有沿厚度方向上的分量，如此，与现有技术中二维电子气通道仅沿衬底平面方向上布置的方案相比，本实施例利用衬底110的厚度方向延长了漏极130与栅极140之间二维电子气通道的长度，从而兼顾了器件的尺寸和耐压，可以在占用面积较小的情况下实现较高的耐压。进而，在制备与现有技术具有相同耐压的器件时，由于单个器件的占用面积减小，因此可以提高整个晶圆上制备得到器件的数量；最终得到的器件体积缩小，可以节省应用端的体积，为后续代替硅基产品奠定基础。其中，“器件”是指氮化镓基高电子迁移率晶体管或者包含氮化镓基高电子迁移率晶体管的封装件。

在本申请各实施例中，“衬底”一词是指在上面添加后续材料层的载体。添加后续各材料层的层叠方向为衬底的厚度方向，或称器件的高度方向，图中Z方向及其反方向即为衬底的厚度方向。衬底110包括在厚度方向上彼此相对的第一表面111和第二表面112。按照器件的形成位置区分，第一表面111和第二表面112又可以分别称为顶表面和底表面，或分别称为上表面和下表面。衬底110的顶表面通常是形成器件的一面，因此氮化镓基高电子迁移率晶体管形成于衬底110的顶侧，除非另行指明。而根据衬底110的第一表面111和第二表面112所在的面，或者严格意义上根据衬底110的在厚度方向上的中心面，可以确定衬底平面；平行于衬底平面的方向即为沿衬底平面方向。在衬底平面方向上定义两彼此相交的第一方向和第二方向(在图中分别以X和Y示出)；第一方向和第二方向例如为彼此垂直的两个方向。

其中，衬底110的材质可以为本领域技术人员所熟知的任意合适的材料，例如硅(Si)衬底、氮化镓(GaN)衬底、碳化硅(SiC)衬底或者蓝宝石衬底等。

漏极沟槽113可以通过在衬底110的第一表面111上执行刻蚀工艺而形成。其中，刻蚀工艺可以为湿法刻蚀工艺，也可以为干法刻蚀工艺。并且，为了在预设的位置形成具有预设尺寸的漏极沟槽113，在具体操作中，可以先通过涂胶、曝光、显影等光刻工艺中的步骤形成图案化的掩膜层，再借助该掩膜层进行刻蚀。漏极沟槽113从衬底110的第一表面111延伸至衬底110的内部；换言之，刻蚀的深度小于衬底110的厚度，漏极沟槽113未暴露出衬底110的第二表面112。掩膜层在刻蚀形成漏极沟槽113之后被去除。

需要说明的是，虽然命名为“漏极沟槽”，但并不意味着在本实施例中漏极沟槽113内仅可以设置漏极，在漏极沟槽113内还可以设置其他结构。

氮化镓基外延叠层120可以包括沟道层121和势垒层122。氮化镓基外延叠层120的至少部分区域用于形成二维电子气通道123具体可以为：在沟道层121的至少部分靠近势垒层122的区域中形成二维电子气通道123。具体而言，势垒层122的带隙宽度大于沟道层121的带隙宽度，从而使得宽带隙的势垒层122中的电子和势垒层122表面的电子溢出，并移向沟道层121靠近势垒层122的界面处而被限制在界面处所形成的势阱中，进而形成二维电子气。在实际制备中，氮化镓基外延叠层120例如通过外延生长工艺形成。

具体的示例中，沟道层121的材料包括氮化镓。进一步的，沟道层121可以为非掺杂材料层(例如，非掺杂的氮化镓层)，从而使得沟道层121至少在二维电子气下方的部分呈现为高阻值。势垒层122的材料包括铝镓氮(AlGaN)。进一步的，势垒层122的材料可以为未掺杂材料(例如，未掺杂的铝镓氮层)；或者，势垒层122也可以是N掺杂材料层(例如，N型掺杂的铝镓氮层)，如此以利于诱导出更高密度的二维电子气。

此外，该氮化镓基外延叠层120还可以包括形成在沟道层121和衬底110之间的过渡层和/或缓冲层(图中未示出)。其中，过渡层例如为氮化镓过渡层、铝镓氮过渡层，在一些具体示例中，也可以采用氮化铝(AlN)过渡层，或者多层叠层结构。通过设置过渡层，一方面可以减小衬底110与其上方外延生长的沟道层121之间的晶格失配，提高沟道层121的晶体质量；另一方面，还可作为高阻层以减小器件漏电等。缓冲层例如为氮化镓缓冲层。沟道层121和势垒层122可以依次堆叠在缓冲层上。更进一步的，在沟道层121和衬底110之间包括过渡层和缓冲层的具体示例中，缓冲层形成在过渡层上。过渡层和缓冲层共同用于释放界面应力、降低缺陷密度、提高后续沟道层121和势垒层122等有源层的膜层质量，并降低器件的静态电流泄漏，改善器件性能。

在具体应用中，氮化镓基外延叠层120在衬底110的第一表面111上以及漏极沟槽113的内表面1130上延伸可以为：氮化镓基外延叠层120在衬底110的部分第一表面111上延伸以及在漏极沟槽113的全部内表面1130上延伸；当然，本申请并不限于此，氮化镓基外延叠层120也可以在衬底110的全部第一表面111上延伸以及在漏极沟槽113的全部内表面1130上延伸，或者至少在器件的各个电极的布置位置之间延伸。

氮化镓基高电子迁移率晶体管的电极可以包括漏极130、栅极140、以及源极150。漏极130和源极150分别连接氮化镓基外延叠层120，从而电连接至二维电子气通道123；栅极140设置在漏极130和源极150之间，用于耗尽其下方的沟道层121内的二维电子气通道123，进而控制器件的导通或关断。

可以理解的，虽然在本申请实施例中漏极130被设置在漏极沟槽113内，漏极130在厚度方向上的位置及形貌发生了改变；但是，器件整体结构仍然保持漏极130、栅极140、以及源极150位于衬底110的同一侧。本实施例中的氮化镓基高电子迁移率晶体管仍然属于横向高电子迁移率晶体管。

在实际制备中，漏极130和源极150具体可以通过以下方式形成：采用蒸镀、溅射等本领域技术人员所熟知的任意合适工艺在漏极130和源极150的预设形成位置处施加金属材料，然后进行退火，以使金属材料与氮化镓基外延叠层120的表层反应，形成漏极130和源极150。其中，金属材料可以包括Ti、Ni、Al、Mo、Pt、Pd、Au、Ta或W中的任意一种或者多种组合。漏极130与氮化镓基外延叠层120之间、源极150与氮化镓基外延叠层120之间形成欧姆接触。

示例性的，栅极140的材料包括P型氮化镓。栅极140具体可以采用金属有机化学气相沉积(Metal Organic Chemical Vapor Deposition，MOCVD)等合适工艺的形成。在栅极140上还可以包括栅极接触结构等。

可以理解的，氮化镓基高电子迁移率晶体管还包括位于栅极140与氮化镓基外延叠层120之间的栅极介质层170。此外，氮化镓基高电子迁移率晶体管还可以包括覆盖在氮化镓基外延叠层120表面的介质层160，介质层160可以作为漏极130和源极150的保护层。在一些实施方式中，栅极介质层170也可以为介质层160的一部分。对此，本申请实施例并不作具体限定。并且，介质层160、栅极介质层170等结构可以采用与现有技术相同的材料和工艺实现，因此这里不展开描述。

本申请各实施例中，氮化镓基外延叠层120的第一位置P1、第二位置P2指的是氮化镓基外延叠层120沿延伸方向上的位置，不考虑氮化镓基外延叠层120的厚度方向。该第一位置P1和该第二位置P2可以是位置点，也可以是位置区域；并且，考虑到漏极130和栅极140在沿衬底平面方向上均具有一定的面积，因此，该第一位置P1和该第二位置P2主要指位置区域。

其中，由氮化镓基外延叠层120中位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道具有沿厚度方向上的分量。可以理解的，如果位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道仅沿衬底平面方向延伸，显然不会具有沿厚度方向上的分量。

请参考图10，在一具体示例中，由氮化镓基外延叠层120中位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道至少包括：沿厚度方向延伸的区域1231，和/或沿与厚度方向成锐角的方向延伸的区域1232。

可以理解的，由氮化镓基外延叠层120中位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道具有沿厚度方向上的分量既可以通过氮化镓基外延叠层120在漏极沟槽113内沿厚度方向延伸来实现，又可以通过在漏极沟槽113内沿与厚度方向成锐角的方向延伸来实现。

其中，与厚度方向成锐角的方向既可以包括在远离漏极沟槽113的中心的一侧与厚度方向成锐角的方向，又可以包括在靠近漏极沟槽113的中心的一侧与厚度方向成锐角的方向。沿与厚度方向成锐角的方向延伸并不意味着沿倾斜的直线延伸，换言之，并不意味着该锐角为一固定的锐角。在从第一表面111至第二表面112的方向上，由氮化镓基外延叠层120中位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道的延伸方向与厚度方向之间的夹角可以在小于90度的范围内变大或变小。

从而，在形成漏极沟槽113时，可以形成至少部分侧壁沿厚度方向延伸的漏极沟槽113；和/或，形成如下漏极沟槽113：在从第一表面111至第二表面112的方向上，漏极沟槽113的至少部分侧壁向远离漏极沟槽113的中心的方向倾斜(可参考图11)；和/或，形成如下漏极沟槽113：在从第一表面111至第二表面112的方向上，漏极沟槽113的至少部分侧壁向靠近漏极沟槽113的中心的方向倾斜(可参考图10或图12)。

如此，氮化镓基外延叠层120在漏极沟槽113的内表面1130上延伸，从而可以通过控制漏极沟槽113的形状来控制氮化镓基外延叠层120中二维电子气通道123的延伸方向。其中，漏极沟槽113的内表面1130包括侧壁和底壁；换言之，漏极沟槽113的至少部分侧壁是漏极沟槽113的内表面1130的一部分。

此外，请继续参考图10，由氮化镓基外延叠层120中位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道还可以包括沿衬底平面方向延伸的区域1233。需要说明的是，本申请并不限于此，由氮化镓基外延叠层120中位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道也可以不包括沿衬底平面方向延伸的区域1233。

在变形实施例中，由氮化镓基外延叠层120中位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道具有沿厚度方向上的分量可以仅通过包括沿与厚度方向成锐角的方向延伸的区域来实现，请参考图11和图12。

在图11所示的第一变形实施例中，漏极沟槽113的至少部分侧壁1131向远离漏极沟槽113的中心的方向倾斜。漏极沟槽113至少包括开口尺寸沿靠近第二表面112的方向增加的部分。在实际工艺中，可以利用DRIE(Deep Reactive Ion Etching，深反应离子刻蚀)工艺具有倾斜角的特性来实现。相应的，由氮化镓基外延叠层120中位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道包括向远离漏极沟槽113的中心的方向倾斜的区域1234。如此，在漏极沟槽113的顶部开口线宽不变的情况下，进一步延长了漏极130与栅极140之间二维电子气通道的长度，从而进一步提高了器件的击穿电压(即器件的耐压)。

此外，漏极沟槽113还可以包括向靠近漏极沟槽113的中心的方向倾斜的部分侧壁1132。与沿厚度方向延伸的方式相比，在深度一定的情况下，显然倾斜的侧壁具有更大的长度，因此有助于延长漏极130与栅极140之间二维电子气通道的长度，进而有助于提高器件的耐压。

可以理解的，虽然图中未示出，本变形实施例也不排除漏极沟槽113包括沿厚度方向延伸的部分侧壁的情况。

图12示出了第二变形实施例中氮化镓基高电子迁移率晶体管的剖面结构示意图。如图所示，该变形实施例与图1所示实施例的区别主要在于：漏极沟槽113的侧壁向靠近漏极沟槽113的中心的方向倾斜。漏极沟槽113的开口尺寸沿靠近第二表面112的方向减小。由氮化镓基外延叠层120中位于漏极沟槽113内的部分形成的二维电子气通道1235(或称“二维电子气通道的位于漏极沟槽113内的区域1235”)沿与厚度方向成锐角的方向延伸；并且，具体的，在从第一表面111至第二表面112的方向上，上述位于漏极沟槽113内的二维电子气通道1235向靠近漏极沟槽113的中心的方向倾斜。如此，不仅有助于延长漏极130与栅极140之间二维电子气通道的长度，提高器件的耐压，而且由于漏极沟槽113的顶部开口尺寸大于其他部分的开口尺寸，因此在漏极沟槽113深度一定的情况下，降低了形成漏极沟槽113所需的刻蚀工艺的实施难度；此外，该变形实施例的结构还有助于提高器件的漏源击穿电压BVDSS。

请参考图13，在第三变形实施例中，由氮化镓基外延叠层120中位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道也可以不包括沿衬底平面方向延伸的区域1233。在该变形实施例中，第二位置P2位于第一表面111上且位于与漏极沟槽113的上开口邻接的位置处。

虽然图中未示出，但在本申请实施例中，由氮化镓基外延叠层120中位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道具有沿厚度方向上的分量可以仅通过包括沿厚度方向延伸的区域1231来实现。相应的，漏极沟槽113的侧壁沿衬底110的厚度方向延伸。

图14示出了第四变形实施例中氮化镓基高电子迁移率晶体管的剖面结构示意图。如图所示，该变形实施例与图1所示实施例的区别主要在于：漏极沟槽113的侧壁还包括台阶部1133。相应的，由氮化镓基外延叠层120中位于漏极沟槽113内的部分形成的二维电子气通道具有沿衬底平面方向延伸的区域1236。如此，不仅有助于延长漏极130与栅极140之间二维电子气通道的长度，提高器件的耐压，而且有助于改善氮化镓基外延叠层120的晶格缺陷问题。

需要说明的是，虽然图14示出的由氮化镓基外延叠层120中位于漏极沟槽113内的部分形成的二维电子气通道中除区域1236以外，其他区域与图1所示实施例相同，具体可以对照图10，即，也包括与沿厚度方向延伸的区域1231和与厚度方向成锐角的方向延伸的区域1232对应的部分，并且区域1236具体位于区域1231和区域1232之间；但是，根据本申请的改进构思，由氮化镓基外延叠层120中位于漏极沟槽113内的部分形成的二维电子气通道也可以包括如第一变形实施例中的向远离漏极沟槽113的中心的方向倾斜的区域1234。

在上述各实施例中，第一位置P1位于漏极沟槽113的底端。具体地，第一位置P1为氮化镓基外延叠层120在延伸方向上最靠近第二表面112的位置。从而，尽可能充分利用漏极沟槽113来延长漏极130与栅极140之间二维电子气通道的长度。

在上述各实施例中，第二位置P2位于第一表面111上。

接下来，请参考图15。在图15所示的第五变形实施例中，氮化镓基高电子迁移率晶体管还包括：栅极沟槽114，从衬底110的第一表面111延伸至衬底110的内部；氮化镓基外延叠层120，还在栅极沟槽114的内表面上延伸；第二位置P2位于栅极沟槽114内。如此，由氮化镓基外延叠层120中位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道包括位于栅极沟槽114内的区域1237、位于第一表面111上的区域1238、以及位于漏极沟槽113内的区域1239。在漏极130与栅极140之间二维电子气通道的总长度由区域1237的长度、区域1238的长度、以及区域1239的长度共同决定，而漏极130与栅极140之间在沿衬底平面方向上占据的尺寸仅为栅极沟槽114与漏极沟槽113之间的距离，因此极大地解决了器件的尺寸和耐压之间难以兼顾的问题，重复地利用衬底厚度方向上的空间，实现了在占用面积较小的情况下获得较高的耐压的有益效果。不仅如此，由于氮化镓基外延叠层120通常需要通过外延生长工艺得到，而在漏极沟槽113内生长的部分会受到来自于衬底110的应力影响，尤其是在漏极沟槽113侧壁的位置处，这种应力影响往往是难以忽视的。而在本变形实施例中，在区域1238的长度较小的情况下，栅极沟槽114与漏极沟槽113之间的距离也较小，从而有利于释放栅极沟槽114与漏极沟槽113之间的衬底材料的应力，使得氮化镓基外延叠层120中形成区域1237的部分和形成区域1239的部分可以具有更高的生长质量，最终有利于改善器件的整体性能。

作为一种可选的实施方式，栅极沟槽114与漏极沟槽113的深度相等。如此，栅极沟槽114和漏极沟槽113可以在同一刻蚀工序中形成。

较佳的，栅极沟槽114的深度和漏极沟槽113的深度例如均在0.5μm～1μm的范围内；栅极沟槽114的线宽和漏极沟槽113的线宽例如均在0.5μm～1μm的范围内。

请继续参考图15，氮化镓基高电子迁移率晶体管还可以包括：栅极介质层170，形成在栅极沟槽114内；栅极140形成在栅极介质层170上。为了各电极能够被导电引出，在介质层160上可以具有分别暴露出漏极130、栅极140、以及源极150的开口。

在此基础上，本申请实施例还提供了一种氮化镓基高电子迁移率晶体管的制备方法，请参考图2，该方法包括：

步骤201、提供衬底110，衬底110包括在厚度方向上彼此相对的第一表面111和第二表面112；

步骤202、在衬底110上形成从第一表面111延伸至衬底110的内部的漏极沟槽113；

步骤203、在第一表面111上以及漏极沟槽113的内表面1130上形成氮化镓基外延叠层120，氮化镓基外延叠层120的至少部分区域用于形成二维电子气通道；

步骤204、形成漏极130和栅极140，其中，漏极130形成在漏极沟槽113内且位于氮化镓基外延叠层120的第一位置P1上，栅极140形成在氮化镓基外延叠层120的第二位置P2上；

由氮化镓基外延叠层120中位于第一位置P1和第二位置P2之间的部分形成的二维电子气通道具有沿厚度方向上的分量。

下面，结合图3至图9所示的氮化镓基高电子迁移率晶体管在制备过程中的剖面结构示意图对本申请实施例提供的氮化镓基高电子迁移率晶体管的制备方法作进一步详细说明。

首先，请参考图3。执行步骤201，提供衬底110，衬底110包括在厚度方向上彼此相对的第一表面111和第二表面112。衬底110的材质可以为本领域技术人员所熟知的任意合适的材料，例如硅(Si)衬底、氮化镓(GaN)衬底、碳化硅(SiC)衬底或者蓝宝石衬底等。

接下来，请参考图4。执行步骤202，在衬底110上形成从第一表面111延伸至衬底110的内部的漏极沟槽113。具体地，可以先在衬底110的第一表面111上形成图案化的掩膜层(图中未示出)；该图案化的掩膜层可以通过涂胶、曝光、显影等光刻工艺中的步骤形成。然后，利用该图案化的掩膜层对衬底110进行刻蚀；其中，刻蚀工艺可以根据实际需要选择湿法刻蚀工艺或者干法刻蚀工艺。刻蚀的深度小于衬底110的厚度，漏极沟槽113未暴露出衬底110的第二表面112。掩膜层在刻蚀形成漏极沟槽113之后被去除。

可选的，在衬底110上形成从第一表面111延伸至衬底110的内部的漏极沟槽113，包括以下至少之一：

形成至少部分侧壁沿厚度方向延伸的漏极沟槽113；

形成如下漏极沟槽113：在从第一表面111至第二表面112的方向上，漏极沟槽113的至少部分侧壁向远离沟槽的中心的方向倾斜；

形成如下漏极沟槽113：在从第一表面111至第二表面112的方向上，漏极沟槽113的至少部分侧壁向靠近沟槽的中心的方向倾斜。

这里，可以参考上述各变形实施例所描述的漏极沟槽113，因此不再展开赘述。

此外，对应于第五变形实施例，该方法还包括：在衬底110上形成从第一表面111延伸至衬底110的内部的栅极沟槽114。栅极沟槽114和漏极沟槽113既可以在同一刻蚀工序中形成，也可以分别形成；栅极沟槽114的刻蚀条件可以与漏极沟槽113的刻蚀条件相同，也可以不同。

接下来，请参考图5和图6。执行步骤203，在第一表面111上以及漏极沟槽113的内表面1130上形成氮化镓基外延叠层120。

具体地，可以先参考图5，在第一表面111上以及漏极沟槽113的内表面1130上形成沟道层121。然后，参考图6，在沟道层121上形成势垒层122。从而，在沟道层121的至少部分靠近势垒层122的区域中形成二维电子气通道123。

沟道层121的材料可以包括氮化镓。进一步的，沟道层121可以为非掺杂材料层(例如，非掺杂的氮化镓层)，从而使得沟道层121至少在二维电子气下方的部分呈现为高阻值。势垒层122的材料可以包括铝镓氮(AlGaN)。进一步的，势垒层122的材料可以为未掺杂材料(例如，未掺杂的铝镓氮层)；或者，势垒层122也可以是N掺杂材料层(例如，N型掺杂的铝镓氮层)，如此以利于诱导出更高密度的二维电子气。

此外，在形成沟道层121之前，该方法还可以包括在衬底110上形成过渡层和/或缓冲层(图中未示出)。其中，过渡层例如为氮化镓过渡层、铝镓氮过渡层，在一些具体示例中，也可以采用氮化铝(AlN)过渡层，或者多层叠层结构。通过设置过渡层，一方面可以减小衬底110与其上方外延生长的沟道层121之间的晶格失配，提高沟道层121的晶体质量；另一方面，还可作为高阻层以减小器件漏电等。缓冲层例如为氮化镓缓冲层。沟道层121和势垒层122可以依次堆叠在缓冲层上。更进一步的，在包括形成过渡层和缓冲层的步骤的具体示例中，缓冲层形成在过渡层上。过渡层和缓冲层共同用于释放界面应力、降低缺陷密度、提高后续沟道层121和势垒层122等有源层的膜层质量，并降低器件的静态电流泄漏，改善器件性能。

容易理解的，对应于第五变形实施例，形成氮化镓基外延叠层120的步骤包括：在第一表面111上、栅极沟槽114的内表面上以及漏极沟槽113的内表面上形成氮化镓基外延叠层120。

接下来，请参考图7。形成漏极130；其中，漏极130形成在漏极沟槽113内且位于氮化镓基外延叠层120的第一位置P1上。

可选的，第一位置P1位于漏极沟槽113的底端。

此外，该方法还应当包括形成源极150的步骤。漏极130和源极150分别连接氮化镓基外延叠层120，从而电连接至二维电子气通道123。

接下来，请参考图8。形成介质层160；其中，介质层160可以形成在第一表面111上，尤其是覆盖氮化镓基外延叠层120的远离衬底110的表面。介质层160还可以填充在漏极沟槽113内。介质层160的材料可以选用本领域中常用的绝缘介质材料。

接下来，请参考图9。形成栅极140，其中，栅极140形成在氮化镓基外延叠层120的第二位置P2上。

可选的，第二位置P2位于第一表面111上。对应于第五变形实施例，第二位置P2也可以位于栅极沟槽114内。

可以理解的，该方法还可以包括：先在第二位置P2上形成栅极介质层170；然后，在栅极介质层170上形成栅极140。

在具体工艺中，也可以利用介质层160的一部分形成栅极介质层170。对此，本申请实施例并不作具体限定。

对于漏极130、栅极140、以及源极150中任意之一被介质层160完全覆盖的情况，该方法还可以包括：去除部分介质层160，以使得漏极130、栅极140、以及源极150被露出。在后续的工艺中，可以通过漏极130、栅极140、以及源极150被露出的表面进行导电连接。

本申请实施例中的氮化镓基高电子迁移率晶体管可以为常开型器件，也可以为常关型器件。

需要说明的是，本申请提供的氮化镓基高电子迁移率晶体管的制备方法实施例与氮化镓基高电子迁移率晶体管实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。但需要进一步说明的是，本申请实施例提供的氮化镓基高电子迁移率晶体管，其各技术特征组合已经可以解决本申请所要解决的技术问题；因而，本申请实施例所提供的氮化镓基高电子迁移率晶体管可以不受本申请实施例提供的氮化镓基高电子迁移率晶体管的制备方法的限制，任何能够形成本申请实施例所提供的氮化镓基高电子迁移率晶体管结构的制备方法所制备的氮化镓基高电子迁移率晶体管均在本申请保护的范围之内。

应当理解，以上实施例均为示例性的，不用于包含权利要求所包含的所有可能的实施方式。在不脱离本公开的范围的情况下，还可以在以上实施例的基础上做出各种变形和改变。同样的，也可以对以上实施例的各个技术特征进行任意组合，以形成可能没有被明确描述的本申请的另外的实施例。因此，上述实施例仅表达了本申请的几种实施方式，不对本申请专利的保护范围进行限制。

Claims (10)

1.一种氮化镓基高电子迁移率晶体管，其特征在于，包括：

衬底，包括在厚度方向上彼此相对的第一表面和第二表面；

漏极沟槽，从所述衬底的所述第一表面延伸至所述衬底的内部；

氮化镓基外延叠层，在所述衬底的所述第一表面上以及所述漏极沟槽的内表面上延伸，所述氮化镓基外延叠层的至少部分区域用于形成二维电子气通道；

漏极，位于所述漏极沟槽内且位于所述氮化镓基外延叠层的第一位置上；

栅极，位于所述氮化镓基外延叠层的第二位置上；

由所述氮化镓基外延叠层中位于所述第一位置和所述第二位置之间的部分形成的二维电子气通道具有沿所述厚度方向上的分量。

2.根据权利要求1所述的氮化镓基高电子迁移率晶体管，其特征在于，由所述氮化镓基外延叠层中位于所述第一位置和所述第二位置之间的部分形成的二维电子气通道至少包括：沿所述厚度方向延伸的区域，和/或沿与所述厚度方向成锐角的方向延伸的区域。

3.根据权利要求1所述的氮化镓基高电子迁移率晶体管，其特征在于，所述第一位置位于所述漏极沟槽的底端。

4.根据权利要求1或3所述的氮化镓基高电子迁移率晶体管，其特征在于，所述第二位置位于所述第一表面上。

5.根据权利要求1或3所述的氮化镓基高电子迁移率晶体管，其特征在于，还包括：

栅极沟槽，从所述衬底的所述第一表面延伸至所述衬底的内部；

氮化镓基外延叠层，还在所述栅极沟槽的内表面上延伸；

所述第二位置位于所述栅极沟槽内。

6.一种氮化镓基高电子迁移率晶体管的制备方法，其特征在于，所述方法包括：

提供衬底，所述衬底包括在厚度方向上彼此相对的第一表面和第二表面；

在所述衬底上形成从所述第一表面延伸至所述衬底的内部的漏极沟槽；

在所述第一表面上以及所述漏极沟槽的内表面上形成氮化镓基外延叠层，所述氮化镓基外延叠层的至少部分区域用于形成二维电子气通道；

形成漏极和栅极，其中，所述漏极形成在所述漏极沟槽内且位于所述氮化镓基外延叠层的第一位置上，所述栅极形成在所述氮化镓基外延叠层的第二位置上；

由所述氮化镓基外延叠层中位于所述第一位置和所述第二位置之间的部分形成的二维电子气通道具有沿所述厚度方向上的分量。

7.根据权利要求6所述的氮化镓基高电子迁移率晶体管的制备方法，其特征在于，所述在所述衬底上形成从所述第一表面延伸至所述衬底的内部的漏极沟槽，包括以下至少之一：

形成至少部分侧壁沿所述厚度方向延伸的漏极沟槽；

形成如下漏极沟槽：在从所述第一表面至所述第二表面的方向上，所述漏极沟槽的至少部分侧壁向远离所述漏极沟槽的中心的方向倾斜；

形成如下漏极沟槽：在从所述第一表面至所述第二表面的方向上，所述漏极沟槽的至少部分侧壁向靠近所述漏极沟槽的中心的方向倾斜。

8.根据权利要求6所述的氮化镓基高电子迁移率晶体管的制备方法，其特征在于，所述第一位置位于所述漏极沟槽的底端。

9.根据权利要求6或8所述的氮化镓基高电子迁移率晶体管的制备方法，其特征在于，所述第二位置位于所述第一表面上。

10.根据权利要求6或8所述的氮化镓基高电子迁移率晶体管的制备方法，其特征在于，

所述形成氮化镓基外延叠层之前，所述方法还包括：在所述衬底上形成从所述第一表面延伸至所述衬底的内部的栅极沟槽；

所述形成氮化镓基外延叠层，包括：在所述第一表面上、所述栅极沟槽的内表面上以及所述漏极沟槽的内表面上形成氮化镓基外延叠层；

所述第二位置位于所述栅极沟槽内。

Images