JP2023526982A - 縦型ｈｅｍｔ及び縦型ｈｅｍｔを製造する方法 - Google Patents

縦型ｈｅｍｔ及び縦型ｈｅｍｔを製造する方法 Download PDF

Info

Publication number
JP2023526982A
JP2023526982A JP2022571884A JP2022571884A JP2023526982A JP 2023526982 A JP2023526982 A JP 2023526982A JP 2022571884 A JP2022571884 A JP 2022571884A JP 2022571884 A JP2022571884 A JP 2022571884A JP 2023526982 A JP2023526982 A JP 2023526982A
Authority
JP
Japan
Prior art keywords
vertical
nanowire
layer
contact
heterostructure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022571884A
Other languages
English (en)
Other versions
JPWO2021239876A5 (ja
Inventor
マルティン、アンドレアス、オルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epinovatech AB
Original Assignee
Epinovatech AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epinovatech AB filed Critical Epinovatech AB
Publication of JP2023526982A publication Critical patent/JP2023526982A/ja
Publication of JPWO2021239876A5 publication Critical patent/JPWO2021239876A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Figure 2023526982000001
縦型高電子移動度トランジスタ、ＨＥＭＴ（１００）であって、ドレインコンタクト（４１０）と、ドレインコンタクト（４１０）上に配置されており、かつ少なくとも１つの縦型ナノワイヤ（５１０）及び少なくとも１つの縦型ナノワイヤ（５１０）を横方向に囲む支持材（５２０）を備える、ナノワイヤ層（５００）と、ナノワイヤ層上に配置されており、かつヘテロ接合をともに形成するＡｌＧａＮ層（６１０）及びＧａＮ層（６２０）を備える、ヘテロ構造（６００）と、ヘテロ構造（６００）と接触している少なくとも１つのソースコンタクト（４２０ａ、４２０ｂ）と、少なくとも１つの縦型ナノワイヤ（５１０）の上方に配置された、ヘテロ構造（６００）と接触しているゲートコンタクト（４３０）と、を備え、少なくとも１つの縦型ナノワイヤ（５１０）が、ドレインコンタクトとヘテロ構造との間に電子輸送チャネルを形成している、縦型高電子移動度トランジスタ、ＨＥＭＴ（１００）が提供される。縦型ＨＥＭＴ（１００）を製造するための方法もまた提供される。

Description

本発明は、縦型高電子移動度トランジスタ、ＨＥＭＴ、及びそのようなトランジスタの製造方法に関する。具体的には、本発明は、縦型ＨＥＭＴに関し、これは、主電流の流れが表面に対して縦方向に、又は垂直に向けられることを意味する。
ＨＥＭＴは、ＧａＮ及びＡｌＧａＮ等の異なるバンドギャップを有する材料のヘテロ接合を含む電界効果トランジスタの一種である。トランジスタの向きは横方向又は縦方向とすることができ、これは、トランジスタのソースコンタクトとドレインコンタクトとの間の電流の流れが、トランジスタの表面又はトランジスタが基づく基板に対して垂直又は平行のいずれかとすることができることを意味する。縦型ＨＥＭＴでは、ドレインコンタクトをデバイスの底部に置くことができ、ソースコンタクトを頂部に置くことができる。トランジスタの動作、すなわち、電流がソースコンタクトとドレインコンタクトとの間で伝導されるか否かは、ゲートコンタクトへの電圧の印加によって制御される。より伝統的な横型ＨＥＭＴでは、電流は主に、異なるバンドギャップの材料のヘテロ接合間の界面に形成されたいわゆる二次元電子ガスである２ＤＥＧを介して媒介され、トランジスタを通って水平方向に流れる。縦型ＨＥＭＴでは、名前が示唆し得るように、電流の流れもまた重要な縦型要素を含む。縦型ＨＥＭＴの主縦方向導電部分は、しばしば縦型ＨＥＭＴの開口部と呼ばれる。縦型ＨＥＭＴは、一般に、コンタクトの底部／裏面のより効果的な使用の可能性にある程度起因して、トランジスタの改善されたエリア縮小化を可能にする。しかしながら、縦型ＨＥＭＴの縮小化を継続するためにはさらなる改良が必要であり、ＨＥＭＴの新しい態様を考える必要がある。
本開示の目的は、上記の懸念に少なくとも対処することである。
第１の態様によれば、縦型高電子移動度トランジスタ、ＨＥＭＴが提供される。縦型ＨＥＭＴは、ドレインコンタクトを備える。縦型ＨＥＭＴは、ナノワイヤ層を備える。ナノワイヤ層は、ドレインコンタクト上に配置されている。ナノワイヤ層は、少なくとも１つの縦型ナノワイヤを備える。ナノワイヤ層は、少なくとも１つの縦型ナノワイヤを横方向に囲む支持材を備える。縦型ＨＥＭＴは、ナノワイヤ層上に配置されたヘテロ構造を備える。ヘテロ構造は、ともにヘテロ接合を形成するＡｌＧａＮ層及びＧａＮ層を備える。縦型ＨＥＭＴは、ヘテロ構造と接触している少なくとも１つのソースコンタクトを備える。縦型ＨＥＭＴは、ヘテロ構造と接触しているゲートコンタクトを備える。ゲートコンタクトは、少なくとも１つの縦型ナノワイヤの上方に配置された。少なくとも１つの縦型ナノワイヤは、ドレインコンタクトとヘテロ構造との間に電子輸送チャネルを形成している。
別の層又は構造上に配置されている層又は構造は、基板が図の底部にあるデバイスの側面／断面図から見て、層又は構造が他の層又は構造の実質的に上方に位置すると理解されるべきである。層又は構造は、実質的に上方にある限り、他の層又は構造と直接接触していてもよく、又はそうでなくてもよい。しかしながら、これは、同じ側面／断面図から見て、２つの層又は構造が互いに縦方向に重なり合うことを制限すると解釈されるべきではない。縦方向及び横方向等の方向を示す用語は、この同じ文脈で理解されるべきである。
ヘテロ構造という用語は、２つの間に明確に定義された界面／遷移を有する実質的に２つの異なる構造からなる単一の一体構造として理解されるべきである。
本発明者は、縦型ＨＥＭＴ開口部として縦型ナノワイヤ構造を利用することによって、縦型ＨＥＭＴのさらなる縮小化が可能になり得ることを認識した。極端な場合、電子輸送チャネルとしてただ１つのナノワイヤを使用することによって、真に極小サイズのＨＥＭＴが作成され得る。
さらに、縦型ナノワイヤは、それらの実質的に一次元の電子輸送特性のために、縦型ＨＥＭＴにおいて有益であると考えられるべきである。この特徴は、材料構造及びそれがナノワイヤに形成される方法に起因し得、同じ又は同様の元素組成のバルク材料の同様の寸法構造で解釈されるべきではない。
ナノワイヤは、バルク材料と比較して材料欠陥が著しく少ないことを特徴とし得、それらの組み込みの利益をさらに追加する。より欠陥が少ないことにより、一般に、電気伝導特性が改善される。
縦型ナノワイヤはまた、ナノワイヤがエピタキシャル形成中に実質的に自己整合しているため、バルク材料の同様のスケールで、高品質の開口部よりも製造するのに複雑にならない可能性がある。
窒化ガリウム、ＧａＮベースの半導体、すなわち、（排他的に包有するのではないが）ガリウム及び窒素を含む化合物は、シリコンと比較して多くの利点を提供する。ＨＥＭＴ及び縦型ＨＥＭＴ等の電子デバイスは、多くのシリコンベースのデバイスに取って代わる有望な候補を提供する。
ＧａＮベースのＨＥＭＴは、より速いスイッチング速度、電子移動度の増加、より低い抵抗、より大きなブレークダウン電圧等を提供し得る。シリコンベースのトランジスタと比較して、ＧａＮベースのデバイスは、電圧変換器用途のための電力スイッチングトランジスタとして使用される場合、低いオン状態抵抗及び低いスイッチング損失を提供し得る。
さらに、ＧａＮは、特にＧａＮが例えばナノワイヤ等の一次元構造の形態である場合、室温でバリスティック輸送を示し得る。バリスティック輸送は、高い光学フォノンエネルギーを有するＧａＮに起因し得る。ＧａＮの光学フォノンエネルギーは、他のＩＩＩ－Ｖ族半導体の光学フォノンエネルギーよりも約４倍高くあり得る。バリスティック輸送及び／又は高い光学フォノンエネルギーは、高い電子移動度及びより低いオン抵抗、Ｒｄｓ（ｏｎ）をもたらし得、これはパワーチップに有益であり得る。ＧａＮにおけるバリスティック輸送は、Ｍａｔｉｏｌｉらによって「Ｒｏｏｍ－ｔｅｍｐｅｒａｔｕｒｅ ｂａｌｌｉｓｔｉｃ ｔｒａｎｓｐｏｒｔ ｉｎ ＩＩＩ－ｎｉｔｒｉｄｅ ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ」、Ｎａｎｏ ｌｅｔｔｅｒｓ、（２０１５）１５（２）、１０７０～１０７５で論じられている。
少なくとも１つの縦型ナノワイヤは、少なくとも１つの縦型ナノワイヤの第１の端でドレインコンタクトと直接接触し得、少なくとも１つの縦型ナノワイヤの第２の端でヘテロ構造と直接接触し得る。
１つの縦型ナノワイヤの材料は、支持材と異なり得る。
少なくとも１つの縦型ナノワイヤと支持材との間の材料の違いにより、少なくとも１つの縦型ナノワイヤによって電子輸送チャネルが確立されている間に、支持材によって電流阻止層が実現され得る。これにより、ＨＥＭＴの重要な特徴のその場成長及び効率的な製造の可能性が作られる。少なくとも１つのナノワイヤを囲む支持層の構造により、イオン注入等の煩雑な製造方法の必要性を除外し得る。
少なくとも１つの縦型ナノワイヤは、ＧａＮを含み得る。
ＧａＮナノワイヤは、一般に、ウルツ鉱型結晶構造で予測可能に形成される。ＧａＮナノワイヤは、良好な一次元電流輸送チャネルを形成し得る。
少なくとも１つの縦型ナノワイヤは、ｎドープＧａＮを含み得る。支持材は、ｐドープＧａＮを含む。
したがって、ナノワイヤ層は、少なくとも１つの縦型ナノワイヤ及び実質的に同じ格子定数を有する支持材を用いて形成され得る。そして、これにより、縦型ＨＥＭＴの欠陥の減少及び構造的完全性の改善がもたらされ得る。異なるドープされた材料は、支持層が少なくとも１つの縦型ナノワイヤの周りの電流阻止層として作用することをさらに確実にし得る。
支持材は、電流阻止層である構成とされ得る。
電流阻止層という用語は、電流が電子輸送チャネルを出るのを妨げる層として理解されるべきである。支持材を電流阻止層として作用させることにより、少なくとも１つの縦型ナノワイヤ電子輸送チャネルへの／からのリーク電流を低減し得る。そして、これにより、トランジスタの損失の低減及びより高い効率的動作をもたらし得る。
少なくとも１つの縦型ナノワイヤは、ゲートコンタクトと横方向に整列し得る。
横方向に整列することによって、少なくとも１つの縦型ナノワイヤは、上面視で見たときにゲートコンタクトのエリアと少なくとも重なることを理解されたい。
ゲートは、ソースコンタクトから少なくとも１つの縦型ナノワイヤまでのヘテロ接合界面に２ＤＥＧを形成し得る。このために、ゲートコンタクトと横方向に整列したゲートを置くことがより効率的であり得る。
少なくとも１つの縦型ナノワイヤの長さは、５０ｎｍ～５００ｎｍの範囲内であり得る。長さは、好ましくは１５０ｎｍ～２５０ｎｍの範囲であり得る。
より短い縦型ナノワイヤは、全体的により薄い材料に対応し得、逆もまた同様である。より薄い材料は、一般に、縦型ＨＥＭＴをより薄くし、製造するために必要な材料をより少なくし得る。より厚い材料は、ソースコンタクト及びドレインコンタクトをさらに離間させるのに役立ち、少なくとも１つの縦型ナノワイヤ及びヘテロ接合を完全にバイパスするブレークダウン電流のリスクを低減することによって高電圧特性を改善し得る。
一般に、これは、両方のコンタクトがデバイスの同じ側に位置し、横方向に近接して離間している場合と比較したソースコンタクト及びドレインコンタクトの固有の隔離のため、横型ＨＥＭＴを超える縦型ＨＥＭＴの利点となり得る。
ナノワイヤ層は、複数の縦型ナノワイヤを含み得る。
いくつかの追加の縦型ナノワイヤが、少なくとも１つの縦型ナノワイヤと平行に置かれ得る。より多くのナノワイヤは、モジュール式のデバイス設計のための選択肢を提供し得る。より多くのナノワイヤを追加することにより、縦型ＨＥＭＴを通る見込まれる電流密度は、総開口部断面積の増加に起因して増分的に比例して増加し得る。複数のナノワイヤを使用することは、ナノワイヤの改善された伝導特性に起因して、同じ総断面積の単一のバルク材料開口部を使用するよりも有益であり得る。
ＧａＮ層は、ＡｌＧａＮ層上に配置され得る。
代替的に、２つの層が両方とも共通のヘテロ接合を形成する限り、ＡｌＧａＮ層はＧａＮ層上に配置されてもよい。
第２の態様によれば、縦型ＨＥＭＴを製造するための方法が提供される。方法は、ベース層を提供することを含み、ベース層は、基板を備える。方法は、ベース層上にナノワイヤ層を形成することを含む。ナノワイヤ層は、少なくとも１つの縦型ナノワイヤと、少なくとも１つの縦型ナノワイヤを横方向に囲む支持材と、を含む。方法は、ナノワイヤ層上に、少なくとも１つの縦型ナノワイヤと接触しているヘテロ構造を堆積することを含む。方法は、ヘテロ構造と接触している少なくとも１つのソースコンタクトを形成することを含む。方法は、ヘテロ構造と接触しているゲートコンタクトを形成することを含む。方法は、少なくとも１つの縦型ナノワイヤと接触しているドレインコンタクトを形成することを含む。
形成という用語は、任意の適用可能な方法によって、指定された層及び構造を形成するものとして理解され得る。形成は、例えば、ほんの数例を挙げると、堆積、エピタキシャル成長、エッチング、又は統合されたリソグラフィベースのパターン転写プロセスとして理解され得る。
方法は、第１の態様による縦型ＨＥＭＴを形成するための効率的かつ低複雑度／容易に利用可能な方法を提供する。このため、第１の態様と同様の利点が第２の態様にも適用され得る。
基板は、シリコン基板であり得る。ベース層は、基板上に配置されたＡｌＮ層を備え得る。
シリコン基板は、安価でありかつ容易に入手可能である。シリコンに対する格子不整合材料、例えばＧａＮの縦型ナノワイヤは、シリコン基板上に直接形成され得、バルクＧａＮ材料よりも良好な材料品質が得られる。ＡｌＮ層は、シリコン基板とナノワイヤ層との間の遷移層として作用し得る。
方法は、基板をＡｌＮ層から分離することをさらに含み得る。方法は、ＡｌＮ層内にトレンチを形成することをさらに含み得る。方法は、少なくとも１つの縦型ナノワイヤを露出させることをさらに含み得る。ドレインコンタクトを形成するステップは、トレンチ内にドレインコンタクトを形成することを含み得る。
そのような方法は、既存の装置を用いて実行され得、ナノワイヤ層の下にドレインコンタクトを形成するためのアクセスを提供する。
方法は、基板又は別の基板を、ＡｌＮ層及び／又はドレインコンタクトに接合することをさらに含み得る。ドレインコンタクトが形成されると、基板又は別の基板は、複合構造に再接合され得る。したがって、基板上のデバイス、構造、及び回路とのより緊密な共通の集積が達成され得る。
ヘテロ構造を堆積させるステップは、ＡｌＧａＮ層を堆積させることを含み得る。ヘテロ構造を堆積させるステップは、ＧａＮ層を堆積させることを含み得る。ＡｌＧａＮ層及びＧａＮ層は、ともにヘテロ接合を形成し得る。
基板又は別の基板を、ＡｌＮ層及び／又はドレインコンタクトに再接合する必要はない場合があることを理解されたい。あるいは、縦型ＨＥＭＴは、基板がＡｌＮ層に接合されない、及び／又は基板がドレインコンタクトに接合されないままであってもよい。一例として、縦型ＨＥＭＴは、基板なしのままであってもよい。別の例として、トレンチを有する基板がＡｌＮ層に接合されてもよく、トレンチは、ドレインコンタクトが基板に接合されないように、ドレインコンタクトと同じサイズであり得、ドレインコンタクトと整列し得る。別の例として、トレンチを有する基板がＡｌＮ層に接合されてもよく、トレンチは、ドレインコンタクト及び周囲エリアが基板に接合されないように、ドレインコンタクトと同様のサイズ、例えばドレインコンタクトのサイズの１～５倍のサイズであり得、ドレインコンタクトと整列し得る。上記の例では、基板内のトレンチは、基板を通る孔に置き換えられてもよい。
ドレインコンタクト及び／又はドレインコンタクトの近傍の領域に基板が存在しないことにより、縦型ＨＥＭＴの動作電圧能力が改善され得る。このようなデバイスは、１０００Ｖ超で動作する可能性があり得る。ドレインコンタクト及び／又はドレインコンタクトの近傍の領域に基板が存在しないことにより、ドレインコンタクト及び／又はドレインコンタクトの近傍の領域に電荷トラップが存在しないことが保証され得る。その結果、ゲートコンタクトの近傍に電荷トラップが存在しないことが保証され得る。また、ＡｌＮ層は、スパッタされたＡｌＮの層であり得る。このような層は、縦型ＨＥＭＴの動作電圧能力をさらに改善し得る。スパッタされたＡｌＮは、エピタキシャル成長したＡｌＮよりも少ない電荷トラップを有し得る。
一般に、特許請求の範囲で使用される全ての用語は、本明細書で特に明示的に定義されない限り、技術分野におけるそれらの通常の意味に従って解釈されるべきである。「ａ／ａｎ／ｔｈｅ［要素、デバイス、構成要素、手段、ステップ等］」への全ての言及は、特に明記されない限り、要素、デバイス、構成要素、手段、ステップ等の少なくとも１つの例を指すものとして広く解釈されるべきである。本明細書に開示される任意の方法のステップは、特に明記されない限り、開示された正確な順序で実行される必要はない。
本発明のさらなる適用範囲は、以下に与えられる発明を実施するための形態から明らかになるであろう。しかしながら、本発明の範囲内の様々な変更及び修正がこの発明を実施するための形態から当業者に明らかになるため、発明を実施するための形態及び特定の例は、本発明の好ましい実施形態を示しているが、単なる例示として与えられていることを理解されたい。
したがって、本発明は、記載されたデバイスの特定の構成部分又は記載された方法の行為に限定されず、したがってそのようなデバイス及び方法は変化し得ることを理解すべきである。本明細書で使用される術語は、特定の実施形態を説明することのみを目的としており、限定することを意図していないこともまた理解すべきである。
本明細書及び添付の特許請求の範囲で使用される場合、冠詞「ａ」、「ａｎ」、「ｔｈｅ」、及び「ｓａｉｄ」は、文脈上他に明確に指示しない限り、要素のうちの１つ以上が存在することを意味することを意図していることに留意されたい。したがって、例えば、「ユニット（ａ ｕｎｉｔ）」又は「ユニット（ｔｈｅ ｕｎｉｔ）」への言及は、いくつかのデバイス等を含み得る。さらに、単語「備える」、「含む」、「含有する」、及び同様の表現は、他の要素又はステップを排除するものではない。
本発明の上記及び他の態様は、以下で、添付の図を参照してより詳細に説明されるだろう。図は限定的であるとみなされるべきではなく、代わりに、それらは説明及び理解の目的のために考慮されるべきである。
図に示すように、層及び領域のサイズは、例示目的のために誇張されている場合があり、したがって、一般的な構造を示すために提供されている。同様の参照番号は、全体を通して同様の要素を指す。
縦型ＨＥＭＴの側面図を示す。 縦型ＨＥＭＴの側面図を示す。 縦型ＨＥＭＴを製造する方法のフローチャートを示す。
次に、本発明の現在好ましい実施形態が示されている添付の図面を参照して、本発明を以下により完全に説明する。しかしながら、本発明は、多くの異なる形態で具体化されてもよく、また本明細書に記載の実施形態に限定されると解釈されるべきではなく、むしろ、これらの実施形態は、徹底性及び完全性のために、並びに本発明の範囲を当業者に完全に伝えるために提供される。
図１ａは、縦型ＨＥＭＴ１００を示している。縦型ＨＥＭＴ１００は、ドレインコンタクト４１０を備える。
ドレインコンタクト４１０は、図示のように、基板３１０上に配置され得る。基板３１０は、シリコン、Ｓｉの基板であり得る。基板は、＜１１１＞のミラー指数を有し得る。
ドレインコンタクト４１０はまた、ＡｌＮ層３２０によって横方向に囲まれ得る。
縦型ＨＥＭＴ１００は、ドレインコンタクト４１０上に配置されたナノワイヤ層５００を備える。ナノワイヤ層５００は、少なくとも１つの縦型ナノワイヤ５１０と、少なくとも１つの縦型ナノワイヤ５１０を横方向に囲む支持材５２０と、を備え得る。
少なくとも１つの縦型ナノワイヤ５１０は、ドレインコンタクト４１０とヘテロ構造６００との間に電子輸送チャネルを形成する。
少なくとも１つの縦型ナノワイヤ５１０は、縦型ナノワイヤの対向する２つの縦方向境界に第１の端５１１と第２の端５１２を備え得る。第１の端５１１は、ドレインコンタクト４１０と直接接触し得る。第２の端５１２は、ヘテロ構造６００と直接接触し得る。
少なくとも１つの縦型ナノワイヤ５１０は、図１ａの事例に示すように、ゲートコンタクト４３０と横方向に整列し得る。
少なくとも１つの縦型ナノワイヤ５１０の長さＬは、５０ｎｍ～５００ｎｍの範囲内であり得、好ましくは１５０ｎｍ～２５０ｎｍの範囲内であり得る。
少なくとも１つの縦型ナノワイヤ５１０は、六角形又は円形の半径方向断面を有し得る。少なくとも１つの縦型ナノワイヤ５１０は、半径方向の状態密度の閉じ込め（confinement）のために、１０～５００ｎｍの範囲内の直径を有し得る。少なくとも１つの縦型ナノワイヤ５１０の直径は、好ましくは１０～１００ｎｍの範囲内であり得る。直径は、少なくとも１つのナノワイヤ５１０の長さに沿って固定され得る。直径、及び実際には半径方向の断面形状もまた、少なくとも１つのナノワイヤ５１０の長さに沿って変化し得る。
少なくとも１つの縦型ナノワイヤ５１０は、ＧａＮを含み得る。
少なくとも１つの縦型ナノワイヤ５１０の材料は、支持材５２０と異なり得る。
少なくとも１つの縦型ナノワイヤ５１０は、ｎドープＧａＮを含み得る。ＧａＮは、Ｃ又はＳｉ不純物原子をドープすることによってｎドープされ得る。支持材５２０は、ｐドープＧａＮを含み得る。ＧａＮは、Ｍｇ不純物原子をドープすることによってｐドープされ得る。
支持材５２０は、電流阻止層として構成され得る。
ナノワイヤ層５００は、複数の縦型ナノワイヤ５１０を備え得る。複数の縦型ナノワイヤ５１０は、正方配列又は六角形配列で横方向に配置され得る。
縦型ＨＥＭＴ１００は、ナノワイヤ層上に配置されたヘテロ構造６００を備える。ヘテロ構造６００は、ヘテロ接合をともに形成するＡｌＧａＮ層６１０及びＧａＮ層６２０を備え得る。
ＧａＮ層６２０は、ＡｌＧａＮ層６１０上に配置され得る。
ＧａＮ層６２０は、ＧａＮを含むか、又は実質的にＧａＮからなり得る。ＡｌＧａＮ層６１０は、ＡｌＧａＮを含むか、又は実質的にＡｌＧａＮからなり得る。ＡｌＧａＮは、多くの異なる元素組成比を特徴とし得る。一般に、ＡｌＧａＮはＡｌｘＧａ１－ｘＮであるとみなされるべきであり、ここで、０＜ｘ＜１である。
縦型ＨＥＭＴ１００は、ヘテロ構造６００と接触している少なくとも１つのソースコンタクト４２０ａ、４２０ｂを備える。しかしながら、少なくとも１つのソースコンタクト４２０ａ、４２０ｂは、少なくとも１つの縦型ナノワイヤ５１０から横方向にオフセット（offset）されているべきである。
縦型ＨＥＭＴ１００は、図１ａに示すように、複数のソースコンタクト４２０ａ、４２０ｂを備え得る。代替的に、図示の構成は、本質的に一体であり、同じ電気ノードに対応する複数のソースコンタクトフィンガ（source contact finger）４２０ａ、４２０ｂを有する構成として理解されてもよい。少なくとも１つの縦型ナノワイヤ５１０の中心の周りに、横方向等距離に複数のソースコンタクトフィンガ４２０ａ、４２０ｂを位置付けることは、ヘテロ構造６００及び少なくとも１つのナノワイヤ５１０全体により均一な展開のために好ましい場合がある。
同じ理由で、ソースコンタクト４２０ａ、４２０ｂは、代替的に、少なくとも１つの縦型ナノワイヤ５１０の延在した中心線を中心とする円形の形状であってもよい。
複数の縦型ナノワイヤ５１０を有する場合、ソースコンタクト４２０ａ、４２０ｂは、個々の縦型ナノワイヤ５１０ごとにどのように対応するかにおいて、置換可能なグリッド要素（grid element）がグリッド（grid）全体で一貫しているグリッド（grid）として構成され得る。例えば、縦型ナノワイヤ５１０の任意の点とソースコンタクト４２０ａ、４２０ｂの任意の点との間の最も近い距離は、好ましくは、個々の縦型ナノワイヤ５１０ごとに等しくあるべきである。
縦型ＨＥＭＴ１００は、少なくとも１つの縦型ナノワイヤ５１０の上方に配置された、ヘテロ構造６００と接触しているゲートコンタクト４３０を備える。
ゲートコンタクト４３０、少なくとも１つのソースコンタクト４２０ａ、４２０ｂ、及びドレインコンタクト４１０は、金属材料を含むか、又は実質的に金属材料からなり得る。単独で又は合金／化合物中での使用に利用可能な金属材料の例として、Ｃｕ、Ａｌ、Ｐｄ、Ａｕ、Ａｇ、Ｎｉ、Ｔｉ、Ｗが含まれ得る。
図１ａを参照すると、縦型ＨＥＭＴの動作は、電圧を受けるゲートコンタクト４３０として説明され得る。電圧は、正電圧であり得る。電圧が十分に大きい場合、２ＤＥＧがヘテロ接合、すなわちＡｌＧａＮ層６１０とＧａＮ層６２０との間の界面に形成され、トランジスタを開いて少なくとも１つのナノワイヤ５１０を介してソースコンタクト４２０ａ、４２０ｂとドレインコンタクト４１０との間に電流を伝導し得る。電流の経路は、少なくとも１つの縦型ナノワイヤ５１０に最も近いヘテロ接合の部分に近づくまで、ヘテロ接合に沿っていてもよい。次に、電流は、少なくとも１つの縦型ナノワイヤ５１０に遷移し、ドレインコンタクト４３０に向かって流れ続ける。電流経路内の異なる構造と層との間の界面は、各界面を横切る実質的にオーミックな伝導を特徴とするように最適化され得る。
図１ｂは、頂部酸化物層７００も含む縦型ＨＥＭＴ１００のわずかに変更されたバージョンを示している。そのような酸化物層７００は、有利には、例えばゲートコンタクト４３０とソースコンタクト４２０ａ、４２０ｂとの間のリーク電流を低減し、縦型ＨＥＭＴをより良好に絶縁及び不動態化し得る。
図１ｂはまた、複数の縦型ナノワイヤ５１０を備えるナノワイヤ層５００の一例を示している。図では、２つの同様のナノワイヤが互いに平行に示されている。この場合、ゲートコンタクト４３０は、図１ａに示すように、少なくとも１つの縦型ナノワイヤの代わりに、２つの縦型ナノワイヤ５１０の間の中心点と整列した。
図２は、縦型ＨＥＭＴ１００の製造方法のフローチャートを示している。任意選択のステップは、フローチャート中に破線のボックスによって示されている。
方法は、ベース層３００を提供するＳ２０２０を含み、ベース層３００は、基板３１０を備える。
基板３１０は、シリコン基板であり得る。ベース層３００は、基板３１０上に配置されたＡｌＮ層３２０を備え得る。ＡｌＮ層３２０は、適切な堆積技術、例えばスパッタリング又は化学気相成長、ＣＶＤによって基板３１０上に形成され得る。スパッタされたＡｌＮは、低密度の電荷トラップ、例えば、ＡｌＮ層３２０と基板との間の界面における低密度の電荷トラップを提供し得るため、有益であり得る。
方法は、ベース層３００上にナノワイヤ層５００を形成するＳ２０３０を含む。ナノワイヤ層５００は、少なくとも１つの縦型ナノワイヤ５１０と、少なくとも１つの縦型ナノワイヤ５１０を横方向に囲む支持材５２０と、を含む。
少なくとも１つの縦型ナノワイヤ５１０は、例えば有機金属気相成長法、ＭＯＶＰＥを用いる選択領域成長エピタキシャル技術によって、又は、例えば塩化物化学反応Ａｒ／Ｃｌを用いるプラズマエッチングにより半導体材料のバルク層から縦型ナノワイヤ５１０を選択的にエッチングすることによって形成され得る。少なくとも１つの縦型ナノワイヤ５１０を形成するステップは、リソグラフィベースのパターン転写技術を用いて、少なくとも１つのナノワイヤ５１０の意図された位置及び幾何学的形状を画定（define）することを含んでもよい。
支持材５２０は、例えばＭＯＶＰＥ又はＣＶＤ等の堆積技術によって形成されて、少なくとも１つの縦型ナノワイヤ５１０を囲むか、又はナノワイヤ５１０が複数存在する場合にはそれらの間の空間を充填し得る。
方法は、ナノワイヤ層５００上に、少なくとも１つの縦型ナノワイヤ５１０と接触しているヘテロ構造６００を堆積させるＳ２０４０を含む。
ヘテロ構造６００は、少なくとも１つの縦型ナノワイヤ５１０に対する同様の技術、すなわちＭＯＶＰＥによって堆積され得る。
ヘテロ構造６００を堆積させるステップＳ２０４０は、ＡｌＧａＮ層６１０を堆積させることと、ＧａＮ層６２０を堆積させることと、を含み得る。ＡｌＧａＮ層６１０及びＧａＮ層６２０は、ともにヘテロ接合を形成し得る。
ヘテロ構造６００の第１の層、例えばＡｌＧａＮ層６１０は、ナノワイヤ層５００上に堆積され得る。次いで、ヘテロ構造の第２の層、この場合はＧａＮ層６２０が、ＡｌＧａＮ層６１０上に堆積され得る。
方法は、ヘテロ構造６００と接触している少なくとも１つのソースコンタクト４２０ａ、４２０ｂを形成するＳ２０５０を含む。
ソースコンタクト４２０ａ、４２０ｂは、蒸着又はスパッタリング等の堆積技術によって形成され得る。ソースコンタクト４２０ａ、４２０ｂは、図１ａに示すように、ヘテロ構造６００を通って、ナノワイヤ層５００上に縦方向に形成され得る。この結果は、ソースコンタクト４２０ａ、４２０ｂの堆積前のヘテロ構造を介したパターン転写及び選択領域エッチングによって達成され得る。
方法は、ヘテロ構造と接触しているゲートコンタクト４３０を形成するＳ２０６０を含む。ゲートコンタクト４３０は、ソースコンタクト４１０ａ、４１０ｂについて提案されたものと同様の堆積技術を用いて形成され得る。ゲートコンタクト４３０は、図１ａに示すようにヘテロ構造６００上に形成され得る。酸化物層７００が存在する図１ｂでは、酸化物層を通るゲートコンタクト４３０のためのトレンチを作成するためにエッチングが最初に用いられ得る。
方法は、基板除去又は分離技術を用いてＡｌＮ層３２０から基板３１０を分離するＳ３０２０をさらに含んでもよい。
方法は、ＡｌＮ層３２０にトレンチを形成するＳ３０３０をさらに含み、少なくとも１つの縦型ナノワイヤ５１０を露出させてもよい。ドレインコンタクト４１０を形成するステップは、この場合、トレンチ内にドレインコンタクト４１０を形成することを含み得る。トレンチは、ドレインコンタクト４１０のためのモールドとして機能し得る。したがって、トレンチは、図１ａ～図１ｂのドレインコンタクト４１０とその幾何学的形状を共有する。
トレンチは、図に見られるように、下方からＡｌＮ層３２０を通る選択領域エッチングによって形成され得る。
方法は、少なくとも１つの縦型ナノワイヤ５１０と接触しているドレインコンタクト４１０を形成するＳ２０７０を含む。ドレインコンタクト４１０は、ソースコンタクト４１０ａ、４１０ｂ及びゲートコンタクト４３０について提案されたものと同様の堆積技術を用いて形成され得る。
ドレインコンタクト４１０の形成はまた、基板３１０を底部から通る前述のエッチングすることを含み得る。トレンチは、基板底面の酸化物層を通して選択的にエッチングされ得る。次いで、残りの底部基板酸化物層は、基板３１０のドライ反応性イオンエッチングのためのマスク層として使用され得る。
方法は、基板３１０又は別の基板を、ＡｌＮ層３２０及び／又はドレインコンタクト４１０に接合するＳ４０２０をさらに含んでもよい。接合ステップＳ４０２０は、ステップＳ３０２０において構造の残っている部分から分離された、以前に使用された基板３１０を接合することを伴い得るか、又は全く異なる基板を接合することを伴い得る。接合において精確な位置合わせが望まれる場合、自動化されたステッパ装置を採用してステップ中に補助してもよい。接合ステップＳ４０２０は、トレンチを有する基板をＡｌＮ層に接合することを伴い得る。トレンチは、ドレインコンタクト４１０と同じサイズであり得、ドレインコンタクト４１０と整列し得る。したがって、基板内のトレンチが基板とドレインコンタクト４１０との間の接触を妨げ得るため、基板はＡｌＮ層に接合されるが、ドレインコンタクト４１０には接合されないこととなり得る。あるいは、トレンチは、ドレインコンタクト４１０と同様のサイズ、例えばドレインコンタクト４１０のサイズの１～５倍のサイズであってもよく、ドレインコンタクト４１０と整列してもよい。したがって、基板は、ＡｌＮ層に接合され得るが、ドレインコンタクト４１０の周囲の領域においてＡｌＮ層に接合されないこととなり得る。
さらに、開示された実施形態に対する変形は、図面、開示、及び添付の特許請求の範囲の研究から、特許請求された発明を実施する際に当業者によって理解及び達成され得る。

Claims (15)

  1. 縦型高電子移動度トランジスタ、ＨＥＭＴ（１００）であって、
    ドレインコンタクト（４１０）と、
    前記ドレインコンタクト（４１０）上に配置されており、かつ１０～５００ｎｍの範囲の直径を有するワイヤである少なくとも１つの縦型ナノワイヤ（５１０）、及び前記少なくとも１つの縦型ナノワイヤ（５１０）を横方向に囲む支持材（５２０）を備える、ナノワイヤ層（５００）と、
    前記ナノワイヤ層上に配置されており、かつヘテロ接合をともに形成するＡｌＧａＮ層（６１０）及びＧａＮ層（６２０）を備える、ヘテロ構造（６００）と、
    前記ヘテロ構造（６００）と接触している少なくとも１つのソースコンタクト（４２０ａ、４２０ｂ）であって、前記少なくとも１つのソースコンタクト（４２０ａ、４２０ｂ）が、前記少なくとも１つの縦型ナノワイヤ（５１０）から横方向にオフセット（offset）されている、少なくとも１つのソースコンタクト（４２０ａ、４２０ｂ）と、
    前記少なくとも１つの縦型ナノワイヤ（５１０）の上方に配置された、前記ヘテロ構造（６００）と接触しているゲートコンタクト（４３０）と、
    を備え、
    前記少なくとも１つの縦型ナノワイヤ（５１０）が、前記ドレインコンタクトと前記ヘテロ構造との間に電子輸送チャネルを形成している、
    縦型高電子移動度トランジスタ、ＨＥＭＴ（１００）。
  2. 前記少なくとも１つの縦型ナノワイヤ（５１０）が、前記少なくとも１つの縦型ナノワイヤ（５１０）の第１の端（５１１）において前記ドレインコンタクト（４１０）と直接接触しており、前記少なくとも１つの縦型ナノワイヤ（５１０）の第２の端（５１２）において前記ヘテロ構造（６００）と直接接触している、
    請求項１に記載の縦型ＨＥＭＴ。
  3. 前記少なくとも１つの縦型ナノワイヤ（５１０）の材料が、前記支持材（５２０）とは異なる、
    請求項１又は２に記載の縦型ＨＥＭＴ。
  4. 前記少なくとも１つの縦型ナノワイヤ（５１０）が、ＧａＮを含む、
    請求項１から３のいずれか一項に記載の縦型ＨＥＭＴ。
  5. 前記少なくとも１つの縦型ナノワイヤ（５１０）が、ｎドープＧａＮを含み、前記支持材（５２０）が、ｐドープＧａＮを含む、
    請求項１又は２に記載の縦型ＨＥＭＴ。
  6. 前記支持材（５２０）が、電流阻止層であるように構成されている、
    請求項１から５のいずれか一項に記載の縦型ＨＥＭＴ。
  7. 前記少なくとも１つの縦型ナノワイヤ（５１０）が、前記ゲートコンタクト（４３０）と横方向に整列している、
    請求項１から６のいずれか一項に記載の縦型ＨＥＭＴ。
  8. 前記少なくとも１つの縦型ナノワイヤ（５１０）の長さ（Ｌ）が、５０ｎｍ～５００ｎｍの範囲であり、好ましくは１５０ｎｍ～２５０ｎｍの範囲である、
    請求項１から７のいずれか一項に記載の縦型ＨＥＭＴ。
  9. 前記ナノワイヤ層（５００）が、複数の縦型ナノワイヤ（５１０）を備える、
    請求項１から８のいずれか一項に記載の縦型ＨＥＭＴ。
  10. 前記ＧａＮ層（６２０）が、前記ＡｌＧａＮ層（６１０）上に配置されている、
    請求項１から９のいずれか一項に記載の縦型ＨＥＭＴ。
  11. 縦型ＨＥＭＴ（１００）を製造するための方法であって、前記方法が、
    ベース層（３００）を提供すること（Ｓ２０２０）であって、前記ベース層（３００）が、基板（３１０）を備える、提供すること（Ｓ２０２０）と、
    前記ベース層（３００）上にナノワイヤ層（５００）を形成すること（Ｓ２０３０）であって、前記ナノワイヤ層（５００）が、１０～５００ｎｍの範囲の直径を有するワイヤである少なくとも１つの縦型ナノワイヤ（５１０）、及び前記少なくとも１つの縦型ナノワイヤ（５１０）を横方向に囲む支持材（５２０）を備える、形成すること（Ｓ２０３０）と、
    前記ナノワイヤ層（５００）上に、前記少なくとも１つの縦型ナノワイヤ（５１０）と接触しているヘテロ構造（６００）を堆積させること（Ｓ２０４０）であって、前記ヘテロ構造（６００）が、ヘテロ接合をともに形成するＡｌＧａＮ層（６１０）及びＧａＮ層（６２０）を備える、堆積させること（Ｓ２０４０）と、
    前記ヘテロ構造（６００）と接触している少なくとも１つのソースコンタクト（４２０ａ、４２０ｂ）を形成すること（Ｓ２０５０）であって、前記少なくとも１つのソースコンタクト（４２０ａ、４２０ｂ）が、前記少なくとも１つの縦型ナノワイヤ（５１０）から横方向にオフセット（offset）されている、形成すること（Ｓ２０５０）と、
    前記ヘテロ構造と接触しており、かつ前記少なくとも１つの縦型ナノワイヤ（５１０）の上方に配置された、ゲートコンタクト（４３０）を形成すること（Ｓ２０６０）と、
    前記少なくとも１つの縦型ナノワイヤ（５１０）と接触しているドレインコンタクト（４１０）を形成すること（Ｓ２０７０）と、
    を含み、
    前記少なくとも１つの縦型ナノワイヤ（５１０）が、前記ドレインコンタクトと前記ヘテロ構造との間に電子輸送チャネルを形成している、
    方法。
  12. 前記基板（３１０）が、シリコン基板であり、前記ベース層（３００）が、前記基板（３１０）上に配置されたＡｌＮ層（３２０）を備える、
    請求項１１に記載の方法。
  13. 前記方法が、
    前記ＡｌＮ層（３２０）から前記基板（３１０）を分離すること（Ｓ３０２０）と、
    前記ＡｌＮ層（３２０）内にトレンチを形成して（Ｓ３０３０）、前記少なくとも１つの縦型ナノワイヤ（５１０）を露出させることと、
    をさらに含み、
    前記ドレインコンタクト（４１０）を形成するステップが、
    前記トレンチ内に前記ドレインコンタクト（４１０）を形成することを含む、
    請求項１２に記載の方法。
  14. 前記方法が、
    前記基板（３１０）又は別の基板を、前記ＡｌＮ層（３２０）及び／又は前記ドレインコンタクト（４１０）に接合すること（Ｓ４０２０）をさらに含む、
    請求項１３に記載の方法。
  15. 前記ヘテロ構造（６００）を堆積させるステップ（Ｓ２０４０）が、
    ＡｌＧａＮ層（６１０）を堆積させることと、
    ＧａＮ層（６２０）を堆積させることと、
    を含み、
    前記ＡｌＧａＮ層（６１０）及び前記ＧａＮ層（６２０）が、ともにヘテロ接合を形成する、
    請求項１１から１４のいずれか一項に記載の方法。
JP2022571884A 2020-05-29 2021-05-27 縦型ｈｅｍｔ及び縦型ｈｅｍｔを製造する方法 Pending JP2023526982A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20177453.6 2020-05-29
EP20177453.6A EP3916804A1 (en) 2020-05-29 2020-05-29 A vertical hemt and a method to produce a vertical hemt
PCT/EP2021/064208 WO2021239876A1 (en) 2020-05-29 2021-05-27 A vertical hemt and a method to produce a vertical hemt

Publications (2)

Publication Number Publication Date
JP2023526982A true JP2023526982A (ja) 2023-06-26
JPWO2021239876A5 JPWO2021239876A5 (ja) 2024-04-03

Family

ID=70975691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022571884A Pending JP2023526982A (ja) 2020-05-29 2021-05-27 縦型ｈｅｍｔ及び縦型ｈｅｍｔを製造する方法

Country Status (8)

Country Link
US (1) US20230352575A1 (ja)
EP (2) EP3916804A1 (ja)
JP (1) JP2023526982A (ja)
KR (1) KR20230018402A (ja)
CN (1) CN115699327A (ja)
AU (1) AU2021281038B2 (ja)
TW (1) TW202201555A (ja)
WO (1) WO2021239876A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240145551A1 (en) * 2022-10-27 2024-05-02 Panjit International Inc. Manufacturing Method of Forming Semiconductor Device and Semiconductor Device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5182189B2 (ja) * 2009-03-27 2013-04-10 富士通株式会社 半導体装置の製造方法
US9893174B2 (en) * 2014-05-21 2018-02-13 Arizona Board Of Regents On Behalf Of Arizona State University III-nitride based N polar vertical tunnel transistor
US11018253B2 (en) * 2016-01-07 2021-05-25 Lawrence Livermore National Security, Llc Three dimensional vertically structured electronic devices

Also Published As

Publication number Publication date
US20230352575A1 (en) 2023-11-02
AU2021281038B2 (en) 2024-05-16
WO2021239876A1 (en) 2021-12-02
AU2021281038A1 (en) 2023-01-05
EP3916804A1 (en) 2021-12-01
CN115699327A (zh) 2023-02-03
EP4158692A1 (en) 2023-04-05
KR20230018402A (ko) 2023-02-07
TW202201555A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
JP4190754B2 (ja) 電界効果トランジスタの製造方法
US10516023B2 (en) High electron mobility transistor with deep charge carrier gas contact structure
US7465968B2 (en) Semiconductor device and method for fabricating the same
US9450063B2 (en) Semiconductor device and method
KR20140101820A (ko) 고전압 전계 효과 트랜지스터들
JP2010206020A (ja) 半導体装置
US9263567B2 (en) Nitride high electron mobility transistor having a channel forming stack
EP3561879A2 (en) High electron mobility transistor with dual thickness barrier layer
JP2010171416A (ja) 半導体装置、半導体装置の製造方法および半導体装置のリーク電流低減方法
KR20160132108A (ko) 이질접합 전계효과 트랜지스터
CN114270532A (zh) 半导体装置及其制造方法
US9779988B2 (en) Semiconductor devices with inner via
JP2023526982A (ja) 縦型ｈｅｍｔ及び縦型ｈｅｍｔを製造する方法
CN114078965A (zh) 高电子迁移率晶体管及其制作方法
KR20110067512A (ko) 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN112885901B (zh) 高电子迁移率晶体管及其形成方法
US10804387B1 (en) Vertical superlattice transistors
CN114823851A (zh) 氮化镓反向导通晶体管
TW201737354A (zh) 半導體裝置，電子部件，電子設備及用於製造半導體裝置之方法
US10985243B2 (en) Castellated superjunction transistors
EP4187616A1 (en) A vertical hemt, an electrical circuit, and a method for producing a vertical hemt
WO2023219046A1 (ja) 窒化物半導体装置
CN115763559A (zh) 氮化镓基高电子迁移率晶体管及其制备方法
KR20220112159A (ko) 화합물 반도체 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240322